JP3470481B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3470481B2 JP3470481B2 JP34418095A JP34418095A JP3470481B2 JP 3470481 B2 JP3470481 B2 JP 3470481B2 JP 34418095 A JP34418095 A JP 34418095A JP 34418095 A JP34418095 A JP 34418095A JP 3470481 B2 JP3470481 B2 JP 3470481B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- input
- circuit
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
積回路の試験装置等において用いられる電源回路に係わ
り、特に、並列駆動に好適な電源回路に関する。
は、集積回路(デバイス)の各端子へ規定の電圧を印加
するため、各デバイス毎に個別に専用電源を用いてい
た。しかし、半導体デバイスの高集積化に伴い、大きな
供給電流を必要とするデバイスが登場してきた。この場
合、個別の電源を単純に並列に接続して使用すると、電
源回路側の電流バランスが崩れる問題がある。そこで、
ダイオードを出力端に接続する方法が用いられた。図5
は、この方法によって2個の電源回路を並列接続した場
合を示す。この図において、抵抗R1、R2、R3、演算
増幅器OP1、OP2が第1の電源回路9を構成し、抵抗
R4、R5、R6、演算増幅器OP3、OP4が第2の電源
回路10を構成している。また、Vinは出力電圧を指定
する信号である。この回路においては、電源回路9,1
0の各出力端に各々ダイオードD1,D2が接続され、
そして、ダイオードD1,D2の出力端が共通接続され
て、1つの電源回路として使用される。
ダイオードによってバランスをとった場合でも、ダイオ
ードのバラツキ分の出力電圧誤差が生じる等の不具合が
ある。また、デバイスの消費電流を直読出来ないため各
電源の電流値を測定し、総和を求めなければならない不
便さもある。本発明はこのような事情を考慮してなされ
たもので、並列駆動した場合においても各回路の電流バ
ランスがくずれることなく、しかも、上述したダイオー
ドによる誤差あるいは電流値を測定する際の不便さを除
去することができる並列駆動用の電源回路を提供するこ
とを目的とする。
の並列駆動用の電源回路の構成を示すブロック図であ
る。この図において、IN1は出力電圧を指示する信号
が入力される第1の制御端子、IN2は出力電流を指示
する信号が入力される第2の制御端子、1は入力切換回
路、2は演算増幅器、3は演算増幅器2の出力電流を測
定する電流測定回路である。入力切換回路1は、信号V
F/IFに応じて演算増幅器2の入力回路を切り換え
る。すなわち、ある場合は制御端子IN1の信号を演算
増幅器2の入力端へ印加するとともに、出力端子Vout
の信号を演算増幅器2の入力端へ帰還する。この場合、
図1の回路が定電圧電源回路として動作する。また、あ
る場合は、制御端子IN2の信号を演算増幅器2の入力
端へ印加するとともに、電流測定回路3の出力を演算増
幅器2の入力端へ帰還する。この場合、図1の回路が定
電流電源回路として動作する。
成例を示す回路図である。この回路は、2個の請求項1
に記載の電源回路4−1、4−2を設け、第1の電源回
路4−1の第1の制御端子IN1へ出力電圧を指定する
信号Vinを印加し、同電源回路4−1の入力切換回路に
よって、第1の制御端子IN1の信号および出力端子V
outの信号を演算増幅器2の入力端へ入力し、電源回路
4−1の電流測定回路2の出力を第2の電源回路4−2
の第2の制御端子IN2へ印加する。また、第2の電源
回路の入力切換回路によって、第2の制御端子の信号お
よび第2の帰還手段の出力を各々演算増幅器2の入力端
へ入力し、そして第1、第2の電源回路の出力端子を共
通接続する。すなわち、図2の回路は、電源回路4−1
が定電圧電源回路、電源回路4−2が定電流電源回路と
して動作する。この場合、電源回路4−2には、常時、
電源回路4−1の電流値に応じた電流が流れる。
施の形態について説明する。図3は本発明の第1の実施
形態による電源回路の構成を示すブロック図である。こ
の図において、IN1は出力電圧を指定する信号が印加
される制御端子、B1はバッファアンプ、R1は抵抗、
L1はスイッチ(アナログスイッチまたはフォトモス
等)である。また、IN2は出力電流を指定する信号が
印加される制御端子、R2は抵抗、C1はコンデンサ、
B2はバッファアンプ、R3は抵抗、L2はスイッチで
ある。そして、上述した各部品によって入力切換回路が
構成されている。また、OP1は演算増幅器であり、そ
の反転入力端にスイッチL1,L2が接続され、非反転
入力端が接地されている。B3は演算増幅器OP1の出
力を電流増幅する電流バッファである。
算増幅器であり、これらの部品によって、電流測定回路
が構成されている。ここで、抵抗R7は電流検出用抵
抗、OP3は抵抗R7の一端の電圧を増幅する演算増幅
器、OP4は抵抗R7の他端の電圧を増幅する演算増幅
器、OP5は演算増幅器OP3、OP4の各出力の差を
検出する演算増幅器であり、この演算増幅器OP5の出
力が出力端Voutの出力電流に対応する値となる。R1
3、R14は抵抗、OP6は演算増幅器OP5の出力を
増幅する演算増幅器であり、この演算増幅器OP6の出
力が端子IM1へ供給される。R5は抵抗であり、この
抵抗R5を介して演算増幅器OP5の出力(電流測定回
路の出力)が演算増幅器OP1の反転入力端へ帰還され
る。また、R4、R6は抵抗、OP2はバッファ増幅器
として使用されている演算増幅器であり、これらの抵抗
R4、R6、演算増幅器OP2によって出力端Voutの
電圧を演算増幅器OP1の反転入力端へ帰還する帰還回
路が構成されている。
の構成である。図3の下半部に示された電源回路6も全
く同様に構成されている。そして、使用時においては、
電源回路5の端子IM1と電源回路6の制御端子IN4
が接続され、電源回路5,6の各出力端Voutが共通接
続される。また、外部からの制御信号によって、スイッ
チL1〜L4が次のように設定される。 L1−オン、L2−オフ、L3−オフ、L4−オン そして、制御端子IN1へ出力電圧を指定する信号Vin
が印加され、共通接続された出力端Voutの電圧が負荷
へ供給される。
る。まず、使用時においてスイッチL1がオン状態にあ
ることから、制御端子IN1の信号がバッファB1、抵
抗R1、スイッチL1を介して演算増幅器OP1の反転
入力端へ供給され、また、出力端Voutの電圧が抵抗R
6、演算増幅器OP2、抵抗R1、スイッチL1を介し
て同反転入力端へ供給される。これにより、演算増幅器
OP1の出力電圧が信号Vinに対応する一定電圧とな
る。また、出力端Voutの出力電流が演算増幅器OP3
〜OP5による電流測定回路によって検出され、演算増
幅器OP6によって増幅され、電源回路6の制御端子I
N4へ供給される。ここで、スイッチL4がオン、L3
がオフとなっていることから、制御端子IN4の信号が
抵抗R16、バッファB5、抵抗R17、スイッチL4
を介して演算増幅器OP8の反転入力端へ印加され、ま
た、抵抗R21〜R26および演算増幅器OP9、OP
10、OP11による電流測定回路の出力が抵抗19、
スイッチL4を介して同反転入力端へ帰還される。これ
により、電源回路6が定電流回路として動作し、その出
力電流が制御端子IN4の信号によって決まる値とな
る。そして、制御端子IN4へは電源回路5の出力電流
を示す信号が印加されることから、電源回路6の出力電
流が電源回路5の出力電流と同一になる。
電源回路5,6を並列接続して構成したものであるが、
電源回路5または6単独でも勿論使用することができ
る。この場合、スイッチL1,L2のオン/オフに基づ
き定電圧回路、あるいは定電流回路として動作させるこ
とができる。また、電源回路5と同一の回路を3個以上
並列に接続することも可能である。この場合、第1の電
源回路のみを定電圧回路として動作させ、他の電源回路
はいずれも定電流回路として動作させる。また、第1の
電源回路の端子IM1と第2以降の電源回路の制御端子
IN2とを各々接続し、また、全電源回路の出力端Vou
tを共通接続する。
示す図である。この図に示す電源回路7は、演算増幅器
OP1を非反転増幅器として使用している点が図3の電
源回路5と異なっている。この電源回路7を定電圧電源
回路として使用する場合は、スイッチL1,L2をオ
ン、スイッチL3,L4をオフとし、また、定電流電源
回路として使用する場合は、スイッチL1,L2をオ
フ、スイッチL3,L4をオンとする。また、電源回路
8は電源回路7と同一構成である。そして、電源回路
7,8を並列接続する場合は、電源回路7の端子IMと
電源回路8の端子IN4とを接続し、電源回路7,8の
各出力端Voutを共通接続する。また、スイッチL1,
L2,L7,L8をオン、スイッチL3,L4,L5,
L6をオフとする。そして、電源回路7の制御端子IN
1へ出力電圧を指示する信号Vinを印加する。図4に示
す回路は図3に示す回路に比較し、入力/帰還抵抗に高
精度抵抗を使用しなくてすむので、安価に構成できる
が、発振しやすい欠点がある。
ば、複数の電源回路を並列駆動した場合において、単独
駆動の場合の精度を落とすことなく、各電源回路の出力
電流のバランスをとることができる。また、並列駆動し
た場合に各電源回路の出力電流が一定の比率となるの
で、負荷電流を1つの電源回路の出力電流から容易に知
ることができる。
ブロック図である。
ブロック図である。
である。
である。
ック図である。
路、4、4−1、4−2、5〜8…電源回路、IN1〜
IN4…制御端子、OP1〜OP12…演算増幅器、L
1〜L8…スイッチ。
Claims (2)
- 【請求項1】 出力電圧を指示する信号が入力される第
1の制御端子を備えた第1の入力回路と、 出力電流を指示する信号が入力される第2の制御端子を
備えた第2の入力回路と、入力端に入力された信号を増幅して出力する 増幅手段
と、 前記増幅手段の出力電流を検出する電流検出手段と、 前記増幅手段の出力電圧を入力信号とすると共に、出力
端が第1の入力回路の出力端に接続された第1の帰還手
段と、 前記電流検出手段の検出出力を入力信号とすると共に、
出力端が第2の入力回路の出力端に接続された第2の帰
還手段と、 前記第1の入力回路の出力および前記第1の帰還手段の
出力を前記増幅手段の入力端に入力するか、あるいは前
記第2の入力回路の出力および前記第2の帰還手段の出
力を前記増幅手段の入力端へ入力するかを切り換える切
換手段と、 を具備してなる並列駆動用の電源回路。 - 【請求項2】 請求項1に記載の電源回路をn個設け、 第1の電源回路の第1の制御端子へ出力電圧を指示する
信号を印加し、 前記第1の電源回路の前記切換手段を、前記第1の制御
端子の信号および第1の帰還手段の出力が各々増幅手段
の入力端へ印加されるように設定し、 前記第1の電源回路の前記電流検出手段の出力を第2〜
第nの電源回路の第2の制御端子へ印加し、 前記第2〜第nの電源回路の前記切換手段を、第2の制
御端子の信号および第2の帰還手段の出力が各々増幅手
段の入力端へ印加されるように設定し、 前記第1〜第nの電源回路の出力端子を共通接続してな
る電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34418095A JP3470481B2 (ja) | 1995-12-28 | 1995-12-28 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34418095A JP3470481B2 (ja) | 1995-12-28 | 1995-12-28 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09185421A JPH09185421A (ja) | 1997-07-15 |
JP3470481B2 true JP3470481B2 (ja) | 2003-11-25 |
Family
ID=18367253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34418095A Expired - Lifetime JP3470481B2 (ja) | 1995-12-28 | 1995-12-28 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3470481B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7123493B2 (en) * | 2004-08-10 | 2006-10-17 | Advantest Corporation | Power source apparatus |
JP5009820B2 (ja) * | 2008-01-18 | 2012-08-22 | アズビル株式会社 | 信号出力回路 |
-
1995
- 1995-12-28 JP JP34418095A patent/JP3470481B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09185421A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4963814A (en) | Regulated bifurcated power supply | |
KR0125941B1 (ko) | 변환 콘덕턴스형 전력 증폭기를 사용한 병렬동작된 자율전류나 전압 레귤레이터와 함께 사용하는 오차 증폭기 | |
US6621259B2 (en) | Current sense amplifier and method | |
US6801030B2 (en) | Current sense apparatus and method | |
JP2003015750A5 (ja) | ||
JP3392029B2 (ja) | Icテスタの電圧印加電流測定回路 | |
JPWO2004053507A1 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
US6184665B1 (en) | Integrated current mode PWM drive system supply voltage scaleable while retaining a high precision | |
CN101772708B (zh) | 电压转换电路 | |
JP3470481B2 (ja) | 電源回路 | |
JP2000214222A (ja) | 電源回路 | |
JP3230230B2 (ja) | 検出装置 | |
US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
RU2024916C1 (ru) | Стабилизатор постоянного тока | |
JP2576235Y2 (ja) | 電圧又は電流測定装置 | |
JPH07229928A (ja) | 電流検出装置 | |
JPH0519819Y2 (ja) | ||
JPH01303054A (ja) | 電源装置 | |
JPH0519820Y2 (ja) | ||
JP2790733B2 (ja) | 駆動回路 | |
JP2568847Y2 (ja) | モータ駆動回路 | |
JPH06309046A (ja) | 電流式出力回路 | |
JPH0231411B2 (ja) | ||
JPH0738586B2 (ja) | テスト回路 | |
JPH1020947A (ja) | リダンダント型安定化電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030812 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160912 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160912 Year of fee payment: 13 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160912 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |