JP3119335B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3119335B2 JP3119335B2 JP06036745A JP3674594A JP3119335B2 JP 3119335 B2 JP3119335 B2 JP 3119335B2 JP 06036745 A JP06036745 A JP 06036745A JP 3674594 A JP3674594 A JP 3674594A JP 3119335 B2 JP3119335 B2 JP 3119335B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- test
- differential circuit
- dut
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、被試験対象（ＩＣ，Ｌ
ＳＩ，半導体により構成される回路など）の直流特性テ
ストとファンクションテストとの切り替えをリレーを用
いずに行うＩＣ試験装置に関するものである。
ＳＩ，半導体により構成される回路など）の直流特性テ
ストとファンクションテストとの切り替えをリレーを用
いずに行うＩＣ試験装置に関するものである。
【０００２】
【従来の技術】ＩＣの試験には、直流特性テスト（以下
ＤＣテストと略す）とファンクションテストがある。Ｄ
Ｃテストは、被試験対象（以下ＤＵＴと略す）の入出力
及び電源系の直流特性の試験である。また、ＤＣテスト
には２種類あり、ＤＵＴに一定の電圧を与えて、電流を
測定するＶＳＩＭ（V Source I Measure）と、一定の電
流を与えて、電圧を測定するＩＳＶＭ（I Source V Mea
sure）とがある。さらに、ＶＳＩＭにおいては、ＤＵＴ
の電流を制限するリミッタ機能が必要である。そして、
ファンクションテストは、ＤＵＴの入力にクロック及び
入力パターンを印加して、ＤＵＴの出力と期待値パター
ンとを比較し、ＤＵＴの良否を判定する試験である。
ＤＣテストと略す）とファンクションテストがある。Ｄ
Ｃテストは、被試験対象（以下ＤＵＴと略す）の入出力
及び電源系の直流特性の試験である。また、ＤＣテスト
には２種類あり、ＤＵＴに一定の電圧を与えて、電流を
測定するＶＳＩＭ（V Source I Measure）と、一定の電
流を与えて、電圧を測定するＩＳＶＭ（I Source V Mea
sure）とがある。さらに、ＶＳＩＭにおいては、ＤＵＴ
の電流を制限するリミッタ機能が必要である。そして、
ファンクションテストは、ＤＵＴの入力にクロック及び
入力パターンを印加して、ＤＵＴの出力と期待値パター
ンとを比較し、ＤＵＴの良否を判定する試験である。
【０００３】以下に従来のＩＣ試験装置によるＩＣ試験
の動作を説明する。従来のＩＣ試験装置のピンエレクト
ロニクスの構成を図４に示す。まず、リレーＲＬ１，Ｒ
Ｌ２を解放して、リレーＲＬ３，４を接続させて、ＤＵ
Ｔ１とＤＣ測定ユニットを接続して、ＤＣテストを行
う。そして、リレーＲＬ３，ＲＬ４を解放して、リレー
ＲＬ１，ＲＬ２を接続して、ＤＵＴ１に信号を出力する
場合、入力パターンをドライバ２によりハイレベル
ＶIH，ローレベルＶILのパルス波形に変換して、ＤＵＴ
１に出力する。また、ＤＵＴ１から信号を入力する場合
は、コンパレータ３，４によりＤＵＴ１の出力波形はハ
イ，ロー比較電圧ＶOH，ＶOLとレベル比較される。判定
部５はレベル比較された結果と、期待値パターンとをス
トローブ信号のタイミングで比較し、良否の判定を行
う。ここで、Ｉ／Ｏ信号は、ピンエレクトロニクスが出
力信号か入力信号かで信号がきまる。つまり、ドライバ
２はＩ／Ｏ信号により３状態に制御される。また、ＭＡ
ＳＫ信号は、判定部５による判定不要の信号である。
の動作を説明する。従来のＩＣ試験装置のピンエレクト
ロニクスの構成を図４に示す。まず、リレーＲＬ１，Ｒ
Ｌ２を解放して、リレーＲＬ３，４を接続させて、ＤＵ
Ｔ１とＤＣ測定ユニットを接続して、ＤＣテストを行
う。そして、リレーＲＬ３，ＲＬ４を解放して、リレー
ＲＬ１，ＲＬ２を接続して、ＤＵＴ１に信号を出力する
場合、入力パターンをドライバ２によりハイレベル
ＶIH，ローレベルＶILのパルス波形に変換して、ＤＵＴ
１に出力する。また、ＤＵＴ１から信号を入力する場合
は、コンパレータ３，４によりＤＵＴ１の出力波形はハ
イ，ロー比較電圧ＶOH，ＶOLとレベル比較される。判定
部５はレベル比較された結果と、期待値パターンとをス
トローブ信号のタイミングで比較し、良否の判定を行
う。ここで、Ｉ／Ｏ信号は、ピンエレクトロニクスが出
力信号か入力信号かで信号がきまる。つまり、ドライバ
２はＩ／Ｏ信号により３状態に制御される。また、ＭＡ
ＳＫ信号は、判定部５による判定不要の信号である。
【０００４】
【発明が解決しようとする課題】このような構成の場
合、ファンクションテスト時にファンクションテストと
ＤＣテストの構成を接続することによるファンクション
テストにＤＣテストの構成が与える影響を除去するため
に、ＤＣテストとファンクションテストとの切り換えを
リレーにより行っていた。しかし、近年、ＩＣ試験装置
は小型化の要求があり、リレーを用いると以下の問題点
があった。ピンエレクトロニクスにリレーを設けると、
ＩＣ試験装置を小型にするためのピンエレクトロニクス
のＩＣ（集積回路）化ができない。また、ピンエレクト
ロニクスは２５６，５１２ピンと数が多く、それに伴っ
て、リレーの数も多くなり、小型化の弊害になってしま
う。さらに、リレーの使用は信頼性が低く、それに伴っ
てＩＣ試験装置の信頼性が低下してしまう。
合、ファンクションテスト時にファンクションテストと
ＤＣテストの構成を接続することによるファンクション
テストにＤＣテストの構成が与える影響を除去するため
に、ＤＣテストとファンクションテストとの切り換えを
リレーにより行っていた。しかし、近年、ＩＣ試験装置
は小型化の要求があり、リレーを用いると以下の問題点
があった。ピンエレクトロニクスにリレーを設けると、
ＩＣ試験装置を小型にするためのピンエレクトロニクス
のＩＣ（集積回路）化ができない。また、ピンエレクト
ロニクスは２５６，５１２ピンと数が多く、それに伴っ
て、リレーの数も多くなり、小型化の弊害になってしま
う。さらに、リレーの使用は信頼性が低く、それに伴っ
てＩＣ試験装置の信頼性が低下してしまう。
【０００５】本発明の目的は、リレーを用いずにファン
クションテストと直流特性テストとが行えるＩＣ試験装
置を実現することにある。
クションテストと直流特性テストとが行えるＩＣ試験装
置を実現することにある。
【０００６】
【課題を解決するための手段】本発明は、ドライバとコ
ンパレータとにより被試験対象のファンクションテスト
を行うＩＣ試験装置において、一方の入力端に前記被試
験対象からの信号を入力し、他方の入力端に設定電圧を
入力する第１の差動回路と、前記被試験対象に電流を供
給する電流源と、前記第１の差動回路により、前記被試
験対象からの信号と設定電圧とを比較した値が、同じに
なるように、被試験対象に電流を一方の出力端から供給
する第２の差動回路と、この第２の差動回路に流れる電
流を、被試験対象に電流を供給しない他方の出力端から
測定する電流測定部と、前記電流源と前記第２の差動回
路の動作電流を決める電流源の電流を制御すると共に、
前記第１の差動回路の他方の入力端に設定電圧を供給す
る制御部と、を有し、直流特性テスト時に、前記制御部
は前記第１の差動回路の他方の入力端に前記被試験対象
の設定電圧を与え、ファンクションテスト時に、前記制
御部は前記電流源の電流と前記第２の差動回路の電流源
の電流を”０”にすることを特徴とするものである。
ンパレータとにより被試験対象のファンクションテスト
を行うＩＣ試験装置において、一方の入力端に前記被試
験対象からの信号を入力し、他方の入力端に設定電圧を
入力する第１の差動回路と、前記被試験対象に電流を供
給する電流源と、前記第１の差動回路により、前記被試
験対象からの信号と設定電圧とを比較した値が、同じに
なるように、被試験対象に電流を一方の出力端から供給
する第２の差動回路と、この第２の差動回路に流れる電
流を、被試験対象に電流を供給しない他方の出力端から
測定する電流測定部と、前記電流源と前記第２の差動回
路の動作電流を決める電流源の電流を制御すると共に、
前記第１の差動回路の他方の入力端に設定電圧を供給す
る制御部と、を有し、直流特性テスト時に、前記制御部
は前記第１の差動回路の他方の入力端に前記被試験対象
の設定電圧を与え、ファンクションテスト時に、前記制
御部は前記電流源の電流と前記第２の差動回路の電流源
の電流を”０”にすることを特徴とするものである。
【０００７】
【作用】このような本発明では、直流特性テスト時に、
制御部は第１の差動回路の他方の入力端に被試験対象の
設定電圧を与え、電流測定部が電流を測定する。そし
て、ファンクションテスト時に、制御部は電流源の電流
と第２の差動回路の電流源の電流を”０”にして、ファ
ンクションテストを行う。
制御部は第１の差動回路の他方の入力端に被試験対象の
設定電圧を与え、電流測定部が電流を測定する。そし
て、ファンクションテスト時に、制御部は電流源の電流
と第２の差動回路の電流源の電流を”０”にして、ファ
ンクションテストを行う。
【０００８】
【実施例】以下図面を用いて本発明を説明する。図１は
本発明の一実施例を示した構成図である。以下図４と同
一のものは同一符号を付す。図において、６は第１の差
動回路で、一方の入力端にＤＵＴ１からの信号を入力す
る。７は電流源で、ＤＵＴ１に接続し、ＤＵＴ１に電流
を供給する。８は第２の差動回路で、差動回路６の出力
を入力し、一方の出力端がＤＵＴ１に接続し、ＤＵＴ１
に電流を供給する。９は電流測定部で、差動回路８の他
方の出力端に接続し、差動回路８に流れる電流を測定す
る。１０は制御部で、差動回路６の他方の入力端に電圧
を与え、電流源７と差動回路８の動作電流を決める電流
源の電流を制御する。１１はバッファで、ＤＵＴ１に接
続する。１２は電圧測定部で、バッファ１１を介して、
ＤＵＴ１の電圧を測定する。
本発明の一実施例を示した構成図である。以下図４と同
一のものは同一符号を付す。図において、６は第１の差
動回路で、一方の入力端にＤＵＴ１からの信号を入力す
る。７は電流源で、ＤＵＴ１に接続し、ＤＵＴ１に電流
を供給する。８は第２の差動回路で、差動回路６の出力
を入力し、一方の出力端がＤＵＴ１に接続し、ＤＵＴ１
に電流を供給する。９は電流測定部で、差動回路８の他
方の出力端に接続し、差動回路８に流れる電流を測定す
る。１０は制御部で、差動回路６の他方の入力端に電圧
を与え、電流源７と差動回路８の動作電流を決める電流
源の電流を制御する。１１はバッファで、ＤＵＴ１に接
続する。１２は電圧測定部で、バッファ１１を介して、
ＤＵＴ１の電圧を測定する。
【０００９】差動回路６において、６０は電流源で、定
電流を流す。６１，６２はトランジスタで、それぞれ、
コレクタは差動回路６の出力を電圧値にする抵抗Ｒ１，
Ｒ２に接続し、互いのエミッタを接続すると共にエミッ
タを電流源６０に接続する。そして、トランジスタ６１
のベースはＤＵＴ１に接続し、トランジスタ６２のベー
スは制御部１０に接続する。
電流を流す。６１，６２はトランジスタで、それぞれ、
コレクタは差動回路６の出力を電圧値にする抵抗Ｒ１，
Ｒ２に接続し、互いのエミッタを接続すると共にエミッ
タを電流源６０に接続する。そして、トランジスタ６１
のベースはＤＵＴ１に接続し、トランジスタ６２のベー
スは制御部１０に接続する。
【００１０】差動回路８において、８０は電流源で、流
す電流を制御部１０により制御される。８１，８２はト
ランジスタで、互いのエミッタを接続すると共にエミッ
タを電流源８０に接続する。そして、トランジスタ８１
のベースはトランジスタ６２のコレクタに接続し、トラ
ンジスタ８２のベースはトランジスタ６１のコレクタに
接続する。また、トランジスタ８１のコレクタはＤＵＴ
１に接続し、トランジスタ８２のコレクタは電流測定部
９に接続する。
す電流を制御部１０により制御される。８１，８２はト
ランジスタで、互いのエミッタを接続すると共にエミッ
タを電流源８０に接続する。そして、トランジスタ８１
のベースはトランジスタ６２のコレクタに接続し、トラ
ンジスタ８２のベースはトランジスタ６１のコレクタに
接続する。また、トランジスタ８１のコレクタはＤＵＴ
１に接続し、トランジスタ８２のコレクタは電流測定部
９に接続する。
【００１１】このような装置の動作をテストの種類ごと
に以下で説明する。 ＶＳＩＭ 制御部１０は、電流源７，８０がそれぞれ電流Ｉsc，Ｉ
skを流すように設定し、差動回路６にＤＵＴ１の測定端
の電圧を差動回路６の他方の入力端に設定電圧として与
える。そして、差動回路６はＤＵＴ１の測定端の電圧と
制御部１０からの設定電圧とを比較する。
に以下で説明する。 ＶＳＩＭ 制御部１０は、電流源７，８０がそれぞれ電流Ｉsc，Ｉ
skを流すように設定し、差動回路６にＤＵＴ１の測定端
の電圧を差動回路６の他方の入力端に設定電圧として与
える。そして、差動回路６はＤＵＴ１の測定端の電圧と
制御部１０からの設定電圧とを比較する。
【００１２】その結果、ＤＵＴ１の測定端の電圧が設定
電圧より高いときは、トランジスタ８１のベースにはト
ランジスタ８２より高い電圧が供給される。そして、ト
ランジスタ８１のコレクタ電流ＩC1がトランジスタ８２
のコレクタ電流ＩC2より多く流れ、ＤＵＴ１の測定端の
電位が下がる。ＤＵＴ１の測定端の電圧が設定電圧より
低いときは、逆に、トランジスタ８１のベースにはトラ
ンジスタ８２によりより低い電圧が供給される。そし
て、トランジスタ８１のコレクタ電流ＩC1がトランジス
タ８２のコレクタ電流ＩC2より少なく流れ、ＤＵＴ１の
測定端の電位が上がる。
電圧より高いときは、トランジスタ８１のベースにはト
ランジスタ８２より高い電圧が供給される。そして、ト
ランジスタ８１のコレクタ電流ＩC1がトランジスタ８２
のコレクタ電流ＩC2より多く流れ、ＤＵＴ１の測定端の
電位が下がる。ＤＵＴ１の測定端の電圧が設定電圧より
低いときは、逆に、トランジスタ８１のベースにはトラ
ンジスタ８２によりより低い電圧が供給される。そし
て、トランジスタ８１のコレクタ電流ＩC1がトランジス
タ８２のコレクタ電流ＩC2より少なく流れ、ＤＵＴ１の
測定端の電位が上がる。
【００１３】上記の動作により、しばらくすると、ＤＵ
Ｔ１の測定端の電圧と設定電圧が同じになる。このと
き、電流測定部９によりコレクタ電流ＩC2を測定する。
このコレクタ電流ＩC2よりＤＵＴ１からの電流Ｉdutが
以下のように求めることができる。
Ｔ１の測定端の電圧と設定電圧が同じになる。このと
き、電流測定部９によりコレクタ電流ＩC2を測定する。
このコレクタ電流ＩC2よりＤＵＴ１からの電流Ｉdutが
以下のように求めることができる。
【００１４】ＤＵＴ１の測定端の電圧と設定電圧とが同
じになると、測定端に出入りする電流が”０”になる。
つまり、次の関係になる。 ＩSC＋Ｉdut−ＩC1＝０ 差動回路８の関係よるＩC1＋ＩC2＝ＩSKと上記の関係よ
り、ＤＵＴ１からの電流Ｉdutは以下のようになり、コ
レクタ電流ＩC2を測定することにより求めることができ
る。 Ｉdut＝ＩSK−ＩC2−ＩSC また、ＤＵＴ１に流れ込む最大電流はＩSCで、ＤＵＴ１
から流れ出す最大電流はＩSK−ＩSCで制限されるので、
リミッタ動作も行える。
じになると、測定端に出入りする電流が”０”になる。
つまり、次の関係になる。 ＩSC＋Ｉdut−ＩC1＝０ 差動回路８の関係よるＩC1＋ＩC2＝ＩSKと上記の関係よ
り、ＤＵＴ１からの電流Ｉdutは以下のようになり、コ
レクタ電流ＩC2を測定することにより求めることができ
る。 Ｉdut＝ＩSK−ＩC2−ＩSC また、ＤＵＴ１に流れ込む最大電流はＩSCで、ＤＵＴ１
から流れ出す最大電流はＩSK−ＩSCで制限されるので、
リミッタ動作も行える。
【００１５】ＩＳＶＭ 制御部１０がＤＵＴ１に与える電流値を電流源７と電流
源８０との設定により与える。そして、制御部１０は、
差動回路６の他方の入力端にＤＵＴ１から差動回路６に
入力される電圧より十分に低い値を設定する。つまり、
トランジスタ８１だけをオンにし、トランジスタ８２は
オフの状態にする。これにより、電流源７と電流源８０
との電流を合わせた値をＤＵＴ１に与える電流とする。
そして、電圧測定部１４が、バッファ１１を介してＤＵ
Ｔ１の測定端の電圧を測定する。
源８０との設定により与える。そして、制御部１０は、
差動回路６の他方の入力端にＤＵＴ１から差動回路６に
入力される電圧より十分に低い値を設定する。つまり、
トランジスタ８１だけをオンにし、トランジスタ８２は
オフの状態にする。これにより、電流源７と電流源８０
との電流を合わせた値をＤＵＴ１に与える電流とする。
そして、電圧測定部１４が、バッファ１１を介してＤＵ
Ｔ１の測定端の電圧を測定する。
【００１６】ファンクションテスト 制御部１０は電流源７，８０の電流値を”０”にする。
差動回路６の他方の入力端に十分高い電圧を与えて、ト
ランジスタ６２だけをオンにし、トランジスタ６１をオ
フにする。そして、ＤＵＴ１に信号を出力する場合、入
力パターンをドライバ２によりハイレベルＶIH，ローレ
ベルＶILのパルス波形に変換して、ＤＵＴ１に出力す
る。また、ＤＵＴ１から信号を入力する場合は、コンパ
レータ３，４によりＤＵＴ１の出力波形はハイ，ロー比
較電圧ＶOH，ＶOLとレベル比較される。判定部５はレベ
ル比較された結果と、期待値パターンとを比較し、良否
の判定を行う。ここで、電流源７，８０は電流値が”
０”なので、差動回路８は動作しないので、差動回路８
はファンクションテストには影響を与えない。また、差
動回路６は、トランジスタ６１はオフなので、同様にフ
ァンクションテストに影響を与えない。
差動回路６の他方の入力端に十分高い電圧を与えて、ト
ランジスタ６２だけをオンにし、トランジスタ６１をオ
フにする。そして、ＤＵＴ１に信号を出力する場合、入
力パターンをドライバ２によりハイレベルＶIH，ローレ
ベルＶILのパルス波形に変換して、ＤＵＴ１に出力す
る。また、ＤＵＴ１から信号を入力する場合は、コンパ
レータ３，４によりＤＵＴ１の出力波形はハイ，ロー比
較電圧ＶOH，ＶOLとレベル比較される。判定部５はレベ
ル比較された結果と、期待値パターンとを比較し、良否
の判定を行う。ここで、電流源７，８０は電流値が”
０”なので、差動回路８は動作しないので、差動回路８
はファンクションテストには影響を与えない。また、差
動回路６は、トランジスタ６１はオフなので、同様にフ
ァンクションテストに影響を与えない。
【００１７】以上のような構成において、電圧測定部１
２をバッファ１１を介してＤＵＴ１に接続する構成は、
従来から考えられていた。しかし、電流測定部９をリレ
ーを用いずにＤＵＴ１に接続し、ファンクションテスト
に影響を与えない構成は考えられていなかった。だが、
上記のように構成することにより、リレーを用いずに、
ファンクションテストに影響を与えずに電流測定を行う
ことができる。
２をバッファ１１を介してＤＵＴ１に接続する構成は、
従来から考えられていた。しかし、電流測定部９をリレ
ーを用いずにＤＵＴ１に接続し、ファンクションテスト
に影響を与えない構成は考えられていなかった。だが、
上記のように構成することにより、リレーを用いずに、
ファンクションテストに影響を与えずに電流測定を行う
ことができる。
【００１８】次に本発明の他の実施例を以下に示す。図
２は本発明の他の実施例のコンパレータ側の構成を示し
た図である。図３は本発明の他の実施例のドライバ側の
構成を示した図である。以下図１と同一のものは同一符
号を付す。図２において、３０，４０はコンパレータ
で、一方の入力端からＤＵＴ１からの信号を入力し、他
方の入力端の信号と比較し、判定部５に判定結果を出力
する。そして、コンパレータ３０，４０は、それぞれ、
第１の差動回路である入力部３１，４１と出力部３２，
４２とで構成される。入力部３１，４１は、図１の装置
の差動回路６に加え、信号を入力する入力段にエミッタ
ホロアと電流源とにより構成されるバッファが設けられ
ている。
２は本発明の他の実施例のコンパレータ側の構成を示し
た図である。図３は本発明の他の実施例のドライバ側の
構成を示した図である。以下図１と同一のものは同一符
号を付す。図２において、３０，４０はコンパレータ
で、一方の入力端からＤＵＴ１からの信号を入力し、他
方の入力端の信号と比較し、判定部５に判定結果を出力
する。そして、コンパレータ３０，４０は、それぞれ、
第１の差動回路である入力部３１，４１と出力部３２，
４２とで構成される。入力部３１，４１は、図１の装置
の差動回路６に加え、信号を入力する入力段にエミッタ
ホロアと電流源とにより構成されるバッファが設けられ
ている。
【００１９】入力部３１は、一方の入力端にＤＵＴ１か
らの信号を入力し、接続回路１３を介して差動回路８に
信号を出力すると共に、出力部３２に信号を出力する。
ここで、接続回路１３は、入力部３１からの信号を差動
回路８の動作可能な電圧値にする回路である。また、入
力部３１と差動回路８とのトランジスタの接続関係は接
続回路１３を介して図１の装置の差動回路６と差動回路
８と同様な接続関係である。
らの信号を入力し、接続回路１３を介して差動回路８に
信号を出力すると共に、出力部３２に信号を出力する。
ここで、接続回路１３は、入力部３１からの信号を差動
回路８の動作可能な電圧値にする回路である。また、入
力部３１と差動回路８とのトランジスタの接続関係は接
続回路１３を介して図１の装置の差動回路６と差動回路
８と同様な接続関係である。
【００２０】入力部４１は、一方の入力端にＤＵＴ１か
らの信号を入力し、アンプ１４に信号を入力する。アン
プ１４は、ＤＵＴ１からの信号を入力部４１を介して正
の入力端子に入力し、負の入力端子に入力部１のもう一
方の出力を入力する。１５は例えばトランジスタで構成
される切替回路で、アンプ１４の出力とコンパレータ４
０が比較する電圧値ＶOLとを切り替え、入力部４１の他
方の入力端に出力すると共に電圧測定部１２に出力す
る。このようにすることにより、入力部４１とアンプ１
４と切替回路１５とで図１のバッファ１１と同様な電圧
バッファを構成する。１００は制御部で、図１の装置の
制御部１０と同様に入力部３１の他方の入力端に電圧を
与え、電流源７と差動回路８の電流源８０の電流を制御
すると共に、切替回路１５の切り替えを行う。
らの信号を入力し、アンプ１４に信号を入力する。アン
プ１４は、ＤＵＴ１からの信号を入力部４１を介して正
の入力端子に入力し、負の入力端子に入力部１のもう一
方の出力を入力する。１５は例えばトランジスタで構成
される切替回路で、アンプ１４の出力とコンパレータ４
０が比較する電圧値ＶOLとを切り替え、入力部４１の他
方の入力端に出力すると共に電圧測定部１２に出力す
る。このようにすることにより、入力部４１とアンプ１
４と切替回路１５とで図１のバッファ１１と同様な電圧
バッファを構成する。１００は制御部で、図１の装置の
制御部１０と同様に入力部３１の他方の入力端に電圧を
与え、電流源７と差動回路８の電流源８０の電流を制御
すると共に、切替回路１５の切り替えを行う。
【００２１】図３において、２０はドライバで、電圧値
ＶIH，ＶILと入力パターンなどとが与えられ、ＤＵＴ１
に入力パターンに対応する信号を出力する。また、ドラ
イバ２０は、図２の構成と同一のＤＵＴ１のピンに接続
する。１６はバッファで、切替回路１５からの信号をド
ライバ２０に与える。ドライバ２０において、２１は制
御回路で、ＤＣテスト時において、切替回路１５からの
電圧信号をバッファ１６を介して入力し、電圧信号に基
づいてトランジスタ２２，２３のベースに逆バイアス電
圧を与える。また、制御回路２１は、ファンクションテ
スト時において、入力パターンに基づいて、トランジス
タ２２，２３のベースに信号を出力する。そして、トラ
ンジスタ２２，２３は、それぞれＮＰＮトランジスタ，
ＰＮＰトランジスタで、エミッタホロア回路を構成し、
それぞれのエミッタをもう片方のトランジスタのエミッ
タに接続する。また、トランジスタ２２，２３のエミッ
タをＤＵＴ１に接続する。
ＶIH，ＶILと入力パターンなどとが与えられ、ＤＵＴ１
に入力パターンに対応する信号を出力する。また、ドラ
イバ２０は、図２の構成と同一のＤＵＴ１のピンに接続
する。１６はバッファで、切替回路１５からの信号をド
ライバ２０に与える。ドライバ２０において、２１は制
御回路で、ＤＣテスト時において、切替回路１５からの
電圧信号をバッファ１６を介して入力し、電圧信号に基
づいてトランジスタ２２，２３のベースに逆バイアス電
圧を与える。また、制御回路２１は、ファンクションテ
スト時において、入力パターンに基づいて、トランジス
タ２２，２３のベースに信号を出力する。そして、トラ
ンジスタ２２，２３は、それぞれＮＰＮトランジスタ，
ＰＮＰトランジスタで、エミッタホロア回路を構成し、
それぞれのエミッタをもう片方のトランジスタのエミッ
タに接続する。また、トランジスタ２２，２３のエミッ
タをＤＵＴ１に接続する。
【００２２】このような装置の動作をテストの種類ごと
に以下で説明する。 ＤＣテスト 制御部１００が切替回路１５の出力をアンプ１４に切り
替える。そして、制御部１００は図１の装置の制御部１
０と同様の動作を行い、ＤＣテストを行う。このＤＣテ
ストの間、切替回路１５からの出力される電圧に基づい
て、制御回路２１がトランジスタ２２，２３のベースに
与える逆バイアス電圧を変化させる。このようにする
と、ドライバ２０がハイインピーダンス状態になる。そ
して、ＤＵＴ１の測定端の電圧が変化することによる逆
バイアス電圧の変化をブートストラップにより抑え、ド
ライバ２０に流れる漏れ電流を一定にする。これによ
り、漏れ電流分だけ、電流測定の値を補正すればよく、
精度がよい測定が行える。
に以下で説明する。 ＤＣテスト 制御部１００が切替回路１５の出力をアンプ１４に切り
替える。そして、制御部１００は図１の装置の制御部１
０と同様の動作を行い、ＤＣテストを行う。このＤＣテ
ストの間、切替回路１５からの出力される電圧に基づい
て、制御回路２１がトランジスタ２２，２３のベースに
与える逆バイアス電圧を変化させる。このようにする
と、ドライバ２０がハイインピーダンス状態になる。そ
して、ＤＵＴ１の測定端の電圧が変化することによる逆
バイアス電圧の変化をブートストラップにより抑え、ド
ライバ２０に流れる漏れ電流を一定にする。これによ
り、漏れ電流分だけ、電流測定の値を補正すればよく、
精度がよい測定が行える。
【００２３】ファンクションテスト 制御部１００は切替回路１５を切り替えて、入力部４１
の他方の入力端にロー比較電圧ＶOLを与える。そして、
図１の装置の制御部１０と同様に、入力部３１の他方の
入力端にハイ比較電圧ＶOHを与える。これにより、入力
部３１，４１は、それぞれ、コンパレータ３０，４０の
一部として動作する。また、制御部１００は、電流源
７，８０の電流値を”０”にする。上記のように設定が
終了したら、図１の装置の動作と同様に、ＤＵＴ１に信
号を出力する場合、入力パターンをドライバ２０により
ハイレベルＶIH，ローレベルＶILのパルス波形に変換し
て、ＤＵＴ１に出力する。また、ＤＵＴ１から信号を入
力する場合は、コンパレータ３０，４０によりＤＵＴ１
の出力波形はハイ，ロー比較電圧ＶOH，ＶOLとレベル比
較される。判定部５はレベル比較された結果と、期待値
パターンとを比較し、良否の判定を行う。このように、
第１の差動回路をコンパレータ３０の入力部３１を用い
ることにより、回路の少なくて済む。
の他方の入力端にロー比較電圧ＶOLを与える。そして、
図１の装置の制御部１０と同様に、入力部３１の他方の
入力端にハイ比較電圧ＶOHを与える。これにより、入力
部３１，４１は、それぞれ、コンパレータ３０，４０の
一部として動作する。また、制御部１００は、電流源
７，８０の電流値を”０”にする。上記のように設定が
終了したら、図１の装置の動作と同様に、ＤＵＴ１に信
号を出力する場合、入力パターンをドライバ２０により
ハイレベルＶIH，ローレベルＶILのパルス波形に変換し
て、ＤＵＴ１に出力する。また、ＤＵＴ１から信号を入
力する場合は、コンパレータ３０，４０によりＤＵＴ１
の出力波形はハイ，ロー比較電圧ＶOH，ＶOLとレベル比
較される。判定部５はレベル比較された結果と、期待値
パターンとを比較し、良否の判定を行う。このように、
第１の差動回路をコンパレータ３０の入力部３１を用い
ることにより、回路の少なくて済む。
【００２４】なお、本発明はこれに限定されるものでな
く、図１の装置の電流源６０を可変のものとし、ファン
クションテスト時に、トランジスタ６２をオンとする動
作をさせずに、電流源６０の電流を”０”としてもよ
い。
く、図１の装置の電流源６０を可変のものとし、ファン
クションテスト時に、トランジスタ６２をオンとする動
作をさせずに、電流源６０の電流を”０”としてもよ
い。
【００２５】
【発明の効果】本発明によれば、以下の効果がある。請
求項１によれば、リレーを用いずに、ファンクションテ
ストと、直流特性テスト特に電流印加電流測定とが行え
る。また、被試験対象に流れる電流を制限するリミッタ
回路を設ける必要がない。請求項２によれば、第１の差
動回路をコンパレータの入力部を用いたので、構成が少
なくて済む。請求項３によれば、ドライバへの漏れ電流
を調整することができるので、精度のよい測定が行え
る。
求項１によれば、リレーを用いずに、ファンクションテ
ストと、直流特性テスト特に電流印加電流測定とが行え
る。また、被試験対象に流れる電流を制限するリミッタ
回路を設ける必要がない。請求項２によれば、第１の差
動回路をコンパレータの入力部を用いたので、構成が少
なくて済む。請求項３によれば、ドライバへの漏れ電流
を調整することができるので、精度のよい測定が行え
る。
【図１】本発明の一実施例を示した構成図である。
【図２】本発明の他の実施例のコンパレータ側の構成を
示した図である。
示した図である。
【図３】本発明の他の実施例のコンパレータ側の構成を
示した図である。
示した図である。
【図４】従来のＩＣ試験装置のピンエレクトロニクスの
構成を示した図である。
構成を示した図である。
１ ＤＵＴ ２，２０ ドライバ ３，４，３０，４０ コンパレータ ６，８ 差動回路 ７，８０ 電流源 ９ 電流測定部 １０，１００ 制御部 ３１ 入力部
Claims (3)
- 【請求項１】 ドライバとコンパレータとにより被試験
対象のファンクションテストを行うＩＣ試験装置におい
て、 一方の入力端に前記被試験対象からの信号を入力し、他
方の入力端に設定電圧を入力する第１の差動回路と、 前記被試験対象に電流を供給する電流源と、前記第１の差動回路により、前記被試験対象からの信号
と設定電圧とを比較した値が、同じになるように、被試
験対象に電流を一方の出力端から供給する 第２の差動回
路と、この第２の差動回路に流れる電流を、被試験対象に電流
を供給しない他方の出力端から測定する 電流測定部と、 前記電流源と前記第２の差動回路の動作電流を決める電
流源の電流を制御すると共に、前記第１の差動回路の他
方の入力端に設定電圧を供給する制御部と、 を有し、直流特性テスト時に、前記制御部は前記第１の
差動回路の他方の入力端に前記被試験対象の設定電圧を
与え、ファンクションテスト時に、前記制御部は前記電
流源の電流と前記第２の差動回路の電流源の電流を”
０”にすることを特徴とするＩＣ試験装置。 - 【請求項２】 コンパレータの入力部に用いられる差動
回路を、第１の差動回路としたことを特徴とする請求項
１記載のＩＣ試験装置。 - 【請求項３】 ドライバに、直流特性テスト時におい
て、被試験対象の測定端の電圧に基づいて、漏れ電流を
調整する手段を設けたことを特徴とする請求項１または
２記載のＩＣ試験装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06036745A JP3119335B2 (ja) | 1994-03-08 | 1994-03-08 | Ｉｃ試験装置 |
| US08/393,965 US5608329A (en) | 1994-03-08 | 1995-02-24 | Circuit test device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06036745A JP3119335B2 (ja) | 1994-03-08 | 1994-03-08 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07244125A JPH07244125A (ja) | 1995-09-19 |
| JP3119335B2 true JP3119335B2 (ja) | 2000-12-18 |
Family
ID=12478273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06036745A Expired - Fee Related JP3119335B2 (ja) | 1994-03-08 | 1994-03-08 | Ｉｃ試験装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5608329A (ja) |
| JP (1) | JP3119335B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE300741T1 (de) * | 1996-06-05 | 2005-08-15 | Imec Inter Uni Micro Electr | Hochauflösendes stromversorgungsprüfsystem |
| US5920196A (en) * | 1997-04-10 | 1999-07-06 | Schaffer; Larry | Rapid low voltage testing apparatus |
| US5999008A (en) * | 1997-04-30 | 1999-12-07 | Credence Systems Corporation | Integrated circuit tester with compensation for leakage current |
| US6404220B1 (en) * | 1997-11-20 | 2002-06-11 | Advantest Corporation | IC testing method and IC testing device using the same |
| JP3392029B2 (ja) * | 1997-12-12 | 2003-03-31 | 株式会社アドバンテスト | Ｉｃテスタの電圧印加電流測定回路 |
| JP4627924B2 (ja) * | 2001-05-30 | 2011-02-09 | 株式会社アドバンテスト | 半導体デバイス試験装置 |
| US7145347B2 (en) * | 2004-08-31 | 2006-12-05 | International Business Machines Corporation | Method and apparatus for measuring transfer characteristics of a semiconductor device |
| US20060123301A1 (en) * | 2004-10-19 | 2006-06-08 | James Wey | Transconductance stage operating as an active load for pin electronics |
| EP1701174B1 (en) * | 2005-03-11 | 2008-04-30 | Verigy (Singapore) Pte. Ltd. | Pin electronic for usage in an automatic test equipment for testing integrated circuits |
| US20090058466A1 (en) * | 2007-08-31 | 2009-03-05 | Allan Joseph Parks | Differential pair circuit |
| US7429856B1 (en) * | 2007-11-20 | 2008-09-30 | Qualitau, Inc. | Voltage source measurement unit with minimized common mode errors |
| US20130120010A1 (en) * | 2011-11-10 | 2013-05-16 | Qualcomm Incorporated | Power Measurement System for Battery Powered Microelectronic Chipsets |
| CN103063957A (zh) * | 2012-12-28 | 2013-04-24 | 成都泰格微电子研究所有限责任公司 | 表面贴装微波器件自动测试*** |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4408128A (en) * | 1979-03-08 | 1983-10-04 | Kett Electric Laboratory | Electric resistance type wide range moisture meter |
| JPS61110064A (ja) * | 1984-11-02 | 1986-05-28 | Yokogawa Hewlett Packard Ltd | 回路定数測定器 |
| US4706015A (en) * | 1986-01-09 | 1987-11-10 | Chen James T C | Method and circuit for reducing contact resistance of the potential probes of a four-point-probe in contact with a III-V compound semiconductor wafer |
| US4998026A (en) * | 1989-04-19 | 1991-03-05 | Hewlett-Packard Company | Driver circuit for in-circuit overdrive/functional tester |
| US5552712A (en) * | 1995-02-15 | 1996-09-03 | General Electric Company | Method for in-place circuit integrity testing |
-
1994
- 1994-03-08 JP JP06036745A patent/JP3119335B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-24 US US08/393,965 patent/US5608329A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5608329A (en) | 1997-03-04 |
| JPH07244125A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6937006B2 (en) | Pin electronics interface circuit | |
| US6057716A (en) | Inhibitable continuously-terminated differential drive circuit for an integrated circuit tester | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| US5754041A (en) | Device for measuring voltage/current characteristics with means to prevent output transients during changes in settings | |
| US20080018324A1 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
| US6677775B2 (en) | Circuit testing device using a driver to perform electronics testing | |
| JPH10132898A (ja) | Ｉｃテスター用ドライバ回路 | |
| JP2001522461A (ja) | 漏洩電流の補償を伴う集積回路テスタ | |
| JPH0252993B2 (ja) | ||
| US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
| US6737857B2 (en) | Apparatus and method for driving circuit pins in a circuit testing system | |
| JPH11174128A (ja) | 電子デバイスへの負荷電流出力回路およびｉｃテスタ | |
| US20060214812A1 (en) | Measurement of output voltage characteristics on dynamic logic signals | |
| JPH0438303Y2 (ja) | ||
| JP2002168902A (ja) | 直流試験装置及びこの試験装置を使用する直流試験方法 | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JP4593791B2 (ja) | 自動検査装置用の直列スイッチドライバ構造 | |
| JP3399742B2 (ja) | 入力バッファ回路 | |
| JP2003014825A (ja) | 電源装置、及び試験装置 | |
| JPH07183346A (ja) | 半導体テスト装置 | |
| JP2556899Y2 (ja) | Ｉｃ試験装置 | |
| JPH11281711A (ja) | 試験装置 | |
| JPH02128177A (ja) | Ｉｃ試験装置におけるドライブ回路 | |
| JPH08129051A (ja) | 素子特性測定装置及び素子特性測定方法 | |
| KR20040025189A (ko) | 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071013 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |