JP2002198362A - Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法 - Google Patents
Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法Info
- Publication number
- JP2002198362A JP2002198362A JP2001364598A JP2001364598A JP2002198362A JP 2002198362 A JP2002198362 A JP 2002198362A JP 2001364598 A JP2001364598 A JP 2001364598A JP 2001364598 A JP2001364598 A JP 2001364598A JP 2002198362 A JP2002198362 A JP 2002198362A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- semiconductor device
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 73
- 229920000642 polymer Polymers 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 abstract 3
- 230000003667 anti-reflective effect Effects 0.000 abstract 1
- 230000003628 erosive effect Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 206010040925 Skin striae Diseases 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 酸化膜の上部膜である上部反射防止膜（ＡＲ
Ｌ）をエッチングする時にＣＨ2Ｆ2ガスを含有するプラ
ズマエッチング工程で一定深さまでエッチングしながら
フォトレジストマスク上部及び側壁に一定厚さのポリマ
ー層を人為的に形成してマスク側壁損失によるコンタク
トホールの上部が損傷されることを防止できる半導体製
造方法を提供する。 【解決手段】 i）ＣＨ2Ｆ2ガスを一緒に供給しながら
エッチングガスを用いてコンタクトホールを形成するた
めに、フォトレジストマスク形成時に下部に位置する酸
化膜をエッチングしながらフォトレジストマスクの側壁
及び上部にポリマー層を形成する工程及びii）エッチン
グ工程にＣＨ2Ｆ2ガスの供給を中断して前記エッチング
ガスで前記酸化膜をさらにエッチングする工程を含むこ
とを特徴とする半導体素子にコンタクトホールを形成す
る方法を提供することによってエッチング工程中発生す
る上部腐蝕現象及びストリエーション現象を防止でき
る。
Ｌ）をエッチングする時にＣＨ2Ｆ2ガスを含有するプラ
ズマエッチング工程で一定深さまでエッチングしながら
フォトレジストマスク上部及び側壁に一定厚さのポリマ
ー層を人為的に形成してマスク側壁損失によるコンタク
トホールの上部が損傷されることを防止できる半導体製
造方法を提供する。 【解決手段】 i）ＣＨ2Ｆ2ガスを一緒に供給しながら
エッチングガスを用いてコンタクトホールを形成するた
めに、フォトレジストマスク形成時に下部に位置する酸
化膜をエッチングしながらフォトレジストマスクの側壁
及び上部にポリマー層を形成する工程及びii）エッチン
グ工程にＣＨ2Ｆ2ガスの供給を中断して前記エッチング
ガスで前記酸化膜をさらにエッチングする工程を含むこ
とを特徴とする半導体素子にコンタクトホールを形成す
る方法を提供することによってエッチング工程中発生す
る上部腐蝕現象及びストリエーション現象を防止でき
る。
Description
【０００１】
【発明の属する技術分野】本発明はＣＨ2Ｆ2ガスを用い
て半導体素子にコンタクトホールを形成する方法に係
り、さらに詳細にはコンタクトエッチング時に２段階で
エッチングを行って、一定深さまでエッチングしながら
フォトレジスト（Ｐhｏｔｏ Ｒｅｓｉｓｔ）上部及び
側壁に一定厚さのポリマー層を人為的に形成し、マスク
側壁損失によるコンタクトホール上部損傷を防止できる
ＣＨ2Ｆ2ガスを用いて半導体素子にコンタクトホールを
形成する方法に関する。
て半導体素子にコンタクトホールを形成する方法に係
り、さらに詳細にはコンタクトエッチング時に２段階で
エッチングを行って、一定深さまでエッチングしながら
フォトレジスト（Ｐhｏｔｏ Ｒｅｓｉｓｔ）上部及び
側壁に一定厚さのポリマー層を人為的に形成し、マスク
側壁損失によるコンタクトホール上部損傷を防止できる
ＣＨ2Ｆ2ガスを用いて半導体素子にコンタクトホールを
形成する方法に関する。
【０００２】
【従来の技術】既に知られているように、素子が高集積
化されることによって積層形構造の素子形成方法が盛ん
に行われており、各々の積層された素子の絶縁のために
層間絶縁膜が形成されている。
化されることによって積層形構造の素子形成方法が盛ん
に行われており、各々の積層された素子の絶縁のために
層間絶縁膜が形成されている。
【０００３】現在、半導体デバイス（ｄｅｖｉｃｅ）に
おけるコンタクトホールの形成工程は、アスペクト比
（ａｓｐｅｃｔ ｒａｔｉｏ）の増加とともに、フォト
レジストの厚さの減少で次第にパターニング（ｐａｔｔ
ｅｒｎｉｎｇ）が難くなってきている。
おけるコンタクトホールの形成工程は、アスペクト比
（ａｓｐｅｃｔ ｒａｔｉｏ）の増加とともに、フォト
レジストの厚さの減少で次第にパターニング（ｐａｔｔ
ｅｒｎｉｎｇ）が難くなってきている。
【０００４】また、各コンタクトホール間の間隔も狭く
なり、フォトレジスト（ＰＲ）面積の減少によるアスペ
クト比が減少しているのでコンタクト上部損傷による開
口部が広がる現象が発生する。酸化物（ｏｘｉｄｅ）の
上部膜である反射防止膜（ＡＲＬ；Ａｎｔｉ−Ｒｅｆｌ
ｅｃｔｉｖｅ Ｌａｙｅｒ）をエッチングする場合に、
不均一に生成したポリマー層が後続する酸化膜のエッチ
ングに用いられる場合、不均一に形成したポリマー層が
そのまま転写されてストリエーション（ｓｔｒｉａｔｉ
ｏｎ）が発生するという問題点がある（図１及び図
２）。
なり、フォトレジスト（ＰＲ）面積の減少によるアスペ
クト比が減少しているのでコンタクト上部損傷による開
口部が広がる現象が発生する。酸化物（ｏｘｉｄｅ）の
上部膜である反射防止膜（ＡＲＬ；Ａｎｔｉ−Ｒｅｆｌ
ｅｃｔｉｖｅ Ｌａｙｅｒ）をエッチングする場合に、
不均一に生成したポリマー層が後続する酸化膜のエッチ
ングに用いられる場合、不均一に形成したポリマー層が
そのまま転写されてストリエーション（ｓｔｒｉａｔｉ
ｏｎ）が発生するという問題点がある（図１及び図
２）。
【０００５】さらに、図１のように、ＡＤＩ(After Dev
elop Inspection)で発生するストリエーション現象はそ
の後のシリコン(Si)のドーピング前の酸化物の洗浄によ
ってさらに加速化され、図２のように、ストレージノー
ド（ｓｔｏｒａｇｅ ｎｏｄｅ）分離後にはブリッジ
（ｂｒｉｄｇｅ）が発生して２−ビットフェイル（２−
ｂｉｔ ｆａｉｌ）が生ずるという問題点がある。
elop Inspection)で発生するストリエーション現象はそ
の後のシリコン(Si)のドーピング前の酸化物の洗浄によ
ってさらに加速化され、図２のように、ストレージノー
ド（ｓｔｏｒａｇｅ ｎｏｄｅ）分離後にはブリッジ
（ｂｒｉｄｇｅ）が発生して２−ビットフェイル（２−
ｂｉｔ ｆａｉｌ）が生ずるという問題点がある。
【０００６】大韓民国特許出願番号第1９９７−７７８
９４号では、微細コンタクトホールを形成する方法が開
示されている。
９４号では、微細コンタクトホールを形成する方法が開
示されている。
【０００７】前記特許に記載された方法によれば、コン
タクトホールを形成するために炭素成分を含有するＣ
Ｏ、ＣＣｌ4などを主反応ガスとして用い、層間絶縁膜
をエッチングする。この時、絶縁スペーサと絶縁膜に注
入された炭素成分は、層間絶縁膜のエッチング工程時に
エッチングガスと反応して、炭素が多く含まれたポリマ
ー（Ｓｉ−Ｃ）を形成する。
タクトホールを形成するために炭素成分を含有するＣ
Ｏ、ＣＣｌ4などを主反応ガスとして用い、層間絶縁膜
をエッチングする。この時、絶縁スペーサと絶縁膜に注
入された炭素成分は、層間絶縁膜のエッチング工程時に
エッチングガスと反応して、炭素が多く含まれたポリマ
ー（Ｓｉ−Ｃ）を形成する。
【０００８】図３〜５は、大韓民国特許出願番号１９９
７−７７８９４号に開示された従来技術による微細コン
タクトホールを形成する方法を示す断面図である。
７−７７８９４号に開示された従来技術による微細コン
タクトホールを形成する方法を示す断面図である。
【０００９】まず、図３に示されるように、半導体基板
１１上部にフィールド酸化膜を形成し、フィールド領域
と素子形成領域とに分離する。素子形成領域上部にゲー
ト酸化膜（図示せず）、ポリシリコン膜１３及び絶縁膜
１５を順に積層した後、ゲート電極パターニングのため
に絶縁膜１５、ポリシリコン膜１３、ゲート酸化膜をエ
ッチングする。そして、他の導電膜との絶縁のために前
記絶縁膜１５、ポリシリコン膜１３、ゲート酸化膜の垂
直構造側面に絶縁スペーサ１５'を形成する。
１１上部にフィールド酸化膜を形成し、フィールド領域
と素子形成領域とに分離する。素子形成領域上部にゲー
ト酸化膜（図示せず）、ポリシリコン膜１３及び絶縁膜
１５を順に積層した後、ゲート電極パターニングのため
に絶縁膜１５、ポリシリコン膜１３、ゲート酸化膜をエ
ッチングする。そして、他の導電膜との絶縁のために前
記絶縁膜１５、ポリシリコン膜１３、ゲート酸化膜の垂
直構造側面に絶縁スペーサ１５'を形成する。
【００１０】次に、炭素成分を含有するＣＯ、ＣＣｌ4
を主反応ガスとし、アルゴン、窒素、ヘリウムなどを添
加ガスとして、炭素を前記絶縁スペーサ１５'と絶縁膜
１５に注入させる。
を主反応ガスとし、アルゴン、窒素、ヘリウムなどを添
加ガスとして、炭素を前記絶縁スペーサ１５'と絶縁膜
１５に注入させる。
【００１１】さらに、図４に示すように、層間絶縁膜を
形成した後にコンタクトホールを形成するためにエッチ
ングマスクパターン１５０を形成する。
形成した後にコンタクトホールを形成するためにエッチ
ングマスクパターン１５０を形成する。
【００１２】次に、図５に示すように、層間絶縁膜はエ
ッチングマスクパターン１５０を用いてエッチングする
が、そのときエッチング工程はＣＦ4、ＣＨＦ3、Ｃ
2Ｆ6、Ｃ 3Ｆ8、Ｃ4Ｆ8、ＣＨ2Ｆ2、ＮＦ3ガスを用いて
エッチングがなされる。
ッチングマスクパターン１５０を用いてエッチングする
が、そのときエッチング工程はＣＦ4、ＣＨＦ3、Ｃ
2Ｆ6、Ｃ 3Ｆ8、Ｃ4Ｆ8、ＣＨ2Ｆ2、ＮＦ3ガスを用いて
エッチングがなされる。
【００１３】一方、絶縁スペーサ１５'と絶縁膜１５に
注入された炭素成分は、層間絶縁膜のエッチング工程時
にエッチングガスと反応し、炭素を多量に含むポリマー
（Ｓｉ−Ｃ）を形成する。このように、炭素を多量に含
むポリマーは前記絶縁スペーサ１５'及び絶縁膜１５の
エッチング率を相当に減らすことによって、図５の
“Ａ”に示されるようにエッチングされなくてそのまま
残る。続いて、コンタクトホール内に絶縁スペーサ１
５'を形成して、シリコン基板１１にコンタクトされる
伝導膜パターンを形成する。
注入された炭素成分は、層間絶縁膜のエッチング工程時
にエッチングガスと反応し、炭素を多量に含むポリマー
（Ｓｉ−Ｃ）を形成する。このように、炭素を多量に含
むポリマーは前記絶縁スペーサ１５'及び絶縁膜１５の
エッチング率を相当に減らすことによって、図５の
“Ａ”に示されるようにエッチングされなくてそのまま
残る。続いて、コンタクトホール内に絶縁スペーサ１
５'を形成して、シリコン基板１１にコンタクトされる
伝導膜パターンを形成する。
【００１４】前記したように、従来技術による半導体素
子の微細コンタクトホール形成方法はエッチング工程を
２回行わなければならなく、また用いられるエッチング
工程のガス成分が相異なるために工程が複雑な問題点が
あって、また上部絶縁層上に深さが深い微細コンタクト
ホールを形成できないという問題点がある。
子の微細コンタクトホール形成方法はエッチング工程を
２回行わなければならなく、また用いられるエッチング
工程のガス成分が相異なるために工程が複雑な問題点が
あって、また上部絶縁層上に深さが深い微細コンタクト
ホールを形成できないという問題点がある。
【００１５】
【発明が解決しようとする課題】本発明は前記したよう
な問題点を解決するために案出されたものであり、本発
明の目的は、酸化膜の上部膜である上部反射防止膜（Ａ
ＲＬ）をエッチングする時にＣＨ2Ｆ2ガスを含有するエ
ッチング剤を用いてプラズマエッチング工程で一定深さ
までエッチングしながらフォトレジストマスク上部及び
側壁に一定厚さのポリマー層を人為的に形成し、マスク
側壁損失によるコンタクトホールの上部の損傷が防止で
きる半導体製造方法を提供することにある。
な問題点を解決するために案出されたものであり、本発
明の目的は、酸化膜の上部膜である上部反射防止膜（Ａ
ＲＬ）をエッチングする時にＣＨ2Ｆ2ガスを含有するエ
ッチング剤を用いてプラズマエッチング工程で一定深さ
までエッチングしながらフォトレジストマスク上部及び
側壁に一定厚さのポリマー層を人為的に形成し、マスク
側壁損失によるコンタクトホールの上部の損傷が防止で
きる半導体製造方法を提供することにある。
【００１６】
【課題を解決するための手段】前記したような目的を達
成するために、本発明は、 i）ＣＨ2Ｆ2ガスを一緒に供給しながらエッチングガス
を用いてコンタクトホールを形成するために、フォトレ
ジストマスク形成時に下部に位置する酸化膜をエッチン
グしながらフォトレジストマスクの側壁及び上部にポリ
マー層を形成する工程及び ii）エッチング工程にＣＨ2Ｆ2ガスの供給を中断して前
記エッチングガスで前記酸化膜をさらにエッチングする
工程を含むことを特徴とする半導体素子にコンタクトホ
ールを形成する方法を提供する。
成するために、本発明は、 i）ＣＨ2Ｆ2ガスを一緒に供給しながらエッチングガス
を用いてコンタクトホールを形成するために、フォトレ
ジストマスク形成時に下部に位置する酸化膜をエッチン
グしながらフォトレジストマスクの側壁及び上部にポリ
マー層を形成する工程及び ii）エッチング工程にＣＨ2Ｆ2ガスの供給を中断して前
記エッチングガスで前記酸化膜をさらにエッチングする
工程を含むことを特徴とする半導体素子にコンタクトホ
ールを形成する方法を提供する。
【００１７】また、本発明は、前記の方法で製造される
ことを特徴とする半導体デバイスを提供する。
ことを特徴とする半導体デバイスを提供する。
【００１８】
【発明の実施の形態】以下、本発明を添付した図面を参
照して詳細に説明する。
照して詳細に説明する。
【００１９】図６〜１０は、本発明の一実施例による半
導体素子の微細コンタクトホールの形成方法を示す断面
図である。
導体素子の微細コンタクトホールの形成方法を示す断面
図である。
【００２０】まず、図６に示すように、半導体基板１１
上に両側面にスペーサ１５'を備えるゲート１３及び自
己整列コンタクト（ｓｅｌｆ−ａｌｉｇｎ ｃｏｎｔａ
ｃｔ；ＳＡＣ）１７を公知の方法で形成する。
上に両側面にスペーサ１５'を備えるゲート１３及び自
己整列コンタクト（ｓｅｌｆ−ａｌｉｇｎ ｃｏｎｔａ
ｃｔ；ＳＡＣ）１７を公知の方法で形成する。
【００２１】そして、図７に示されるように、ポリシリ
コン１９、タングステンシリサイド（ＷＳｉ）２１及び
反射防止膜（ＡＲＬ）２３層の順序で形成されたビット
ライン２５及びキャパシタに接続したビットラインコン
タクトパッド（ｂｉｔ ｌｉｎｅ ｃｏｎｔａｃｔ ｐａ
ｄ）２７が含まれる下部絶縁層３１を半導体基板１１上
に形成する。
コン１９、タングステンシリサイド（ＷＳｉ）２１及び
反射防止膜（ＡＲＬ）２３層の順序で形成されたビット
ライン２５及びキャパシタに接続したビットラインコン
タクトパッド（ｂｉｔ ｌｉｎｅ ｃｏｎｔａｃｔ ｐａ
ｄ）２７が含まれる下部絶縁層３１を半導体基板１１上
に形成する。
【００２２】すなわち、ゲート１３が形成された半導体
基板１１上に多結晶シリコン膜１９、タングステンシリ
サイド（ＷＳｉ）２１、反射防止膜（ＡＲＬ）１３、及
びマスク酸化膜２９を積層した後に、フォトレジスト
（図示せず）を塗布する。この時、フォトレジスト（図
示せず）はビットラインマスクを利用した露光及び現像
工程でパターニングしてフォトレジストマスク（図示せ
ず）とする。
基板１１上に多結晶シリコン膜１９、タングステンシリ
サイド（ＷＳｉ）２１、反射防止膜（ＡＲＬ）１３、及
びマスク酸化膜２９を積層した後に、フォトレジスト
（図示せず）を塗布する。この時、フォトレジスト（図
示せず）はビットラインマスクを利用した露光及び現像
工程でパターニングしてフォトレジストマスク（図示せ
ず）とする。
【００２３】そして、公知の方法でエッチング工程を行
って前記下部絶縁層３１にビットライン２５を形成し、
さらにキャパシタと連結したビットラインコンタクトパ
ッド２７を形成する。
って前記下部絶縁層３１にビットライン２５を形成し、
さらにキャパシタと連結したビットラインコンタクトパ
ッド２７を形成する。
【００２４】この時、前記多結晶シリコン膜１９とタン
グステンシリサイド２１の積層構造はポリサイドと称さ
れ、前記タングステンシリサイド２１は他の高融点金属
シリサイドで置き換えることができる。
グステンシリサイド２１の積層構造はポリサイドと称さ
れ、前記タングステンシリサイド２１は他の高融点金属
シリサイドで置き換えることができる。
【００２５】続いて、図８に示すように、マスク酸化膜
３３、反射防止膜３５、及びフォトレジスト３７を半導
体基板全面にかけて、下部絶縁層３１上に順次に積層し
て上部絶縁層３９を形成する。
３３、反射防止膜３５、及びフォトレジスト３７を半導
体基板全面にかけて、下部絶縁層３１上に順次に積層し
て上部絶縁層３９を形成する。
【００２６】続いて、図９に示すように、前記フォトレ
ジスト３７をエッチングによりパターニングして形成さ
れたフォトレジストマスク３７を用い、第１段階で前記
マスク酸化膜３３はＣＨ2Ｆ2ガスを用いるプラズマエッ
チング工程で一定深さまでエッチングしながらフォトレ
ジストマスク３７側壁及び上部に一定厚みのポリマー層
４１を形成する。
ジスト３７をエッチングによりパターニングして形成さ
れたフォトレジストマスク３７を用い、第１段階で前記
マスク酸化膜３３はＣＨ2Ｆ2ガスを用いるプラズマエッ
チング工程で一定深さまでエッチングしながらフォトレ
ジストマスク３７側壁及び上部に一定厚みのポリマー層
４１を形成する。
【００２７】前記マスク酸化膜３３と反射防止膜３５を
エッチングする時に、公知のプラズマエッチングガスと
ＣＨ2Ｆ2ガスを一緒に供給する。
エッチングする時に、公知のプラズマエッチングガスと
ＣＨ2Ｆ2ガスを一緒に供給する。
【００２８】プラズマエッチングは、一般的な公知のエ
ッチングガスを用いる工程で行う。一般的なプラズマエ
ッチング工程は、炭素を含有するガス、またはフッ素系
ガス中どれを用いても差し支えなく、ＣＨＦ3ガスを含
むエッチングガスを用いてエッチングすることが望まし
い。
ッチングガスを用いる工程で行う。一般的なプラズマエ
ッチング工程は、炭素を含有するガス、またはフッ素系
ガス中どれを用いても差し支えなく、ＣＨＦ3ガスを含
むエッチングガスを用いてエッチングすることが望まし
い。
【００２９】前記エッチング工程は、４０秒ないし８０
秒間行い、望ましくは６０秒程度行うことが望ましい。
秒間行い、望ましくは６０秒程度行うことが望ましい。
【００３０】この時、フォトレジストマスク３７上部及
び側壁にはポリマー４１が蒸着されると同時に下地膜で
あるマスク酸化膜３３は２，０００ないし６，０００Å
程度エッチングされることが望ましく、さらに望ましく
は４，０００ないし５，０００Åである。
び側壁にはポリマー４１が蒸着されると同時に下地膜で
あるマスク酸化膜３３は２，０００ないし６，０００Å
程度エッチングされることが望ましく、さらに望ましく
は４，０００ないし５，０００Åである。
【００３１】前記エッチング工程によってフォトレジス
トマスク３７上部及び側壁に蒸着したポリマー４１が、
エッチング工程においてフォトレジストマスク３７上部
及び側壁損失によってコンタクトホール４３上部の損傷
を防止する。
トマスク３７上部及び側壁に蒸着したポリマー４１が、
エッチング工程においてフォトレジストマスク３７上部
及び側壁損失によってコンタクトホール４３上部の損傷
を防止する。
【００３２】また、前記ポリマー付着のためのＣＨ2Ｆ2
ガスの供給流量は１０ないし１００ｓｃｃｍ程度である
ことが望ましい。
ガスの供給流量は１０ないし１００ｓｃｃｍ程度である
ことが望ましい。
【００３３】図１０に示すように、第２段階で、前記エ
ッチング工程後に前記マスク酸化膜をエッチングする工
程を行う。
ッチング工程後に前記マスク酸化膜をエッチングする工
程を行う。
【００３４】第２エッチング工程は、ＣＨ2Ｆ2ガスの供
給を中断したまま既存のエッチングガスのみを用いてエ
ッチング工程を行う。
給を中断したまま既存のエッチングガスのみを用いてエ
ッチング工程を行う。
【００３５】前記酸化膜がエッチングされる深さは６，
０００ないし１５，０００Åが望ましい。
０００ないし１５，０００Åが望ましい。
【００３６】この時、図１０に示されるように、第1エ
ッチング工程で生成したポリマーが十分にマスクの役割
を担うので、フォトレジスト消費量が減少し、ストリエ
ーションを防止しながら酸化膜３３のエッチング工程を
行うことができる。
ッチング工程で生成したポリマーが十分にマスクの役割
を担うので、フォトレジスト消費量が減少し、ストリエ
ーションを防止しながら酸化膜３３のエッチング工程を
行うことができる。
【００３７】第２エッチング工程は、公知のプラズマエ
ッチング剤、好ましくは第１エッチング工程で用いたエ
ッチング剤を用いるが、第２エッチング工程ではＣＨ2
Ｆ2ガスを供給しないという点で第１エッチング工程と
異なる。
ッチング剤、好ましくは第１エッチング工程で用いたエ
ッチング剤を用いるが、第２エッチング工程ではＣＨ2
Ｆ2ガスを供給しないという点で第１エッチング工程と
異なる。
【００３８】図１０は、前記のような工程に従って製造
された半導体素子の断面を示す図面であって、これをコ
ンタクトの上部腐蝕及びストリエーション観点で評価し
たプロファイルを後述の図１７に示す。
された半導体素子の断面を示す図面であって、これをコ
ンタクトの上部腐蝕及びストリエーション観点で評価し
たプロファイルを後述の図１７に示す。
【００３９】後述の図１７を見れば、本発明を適用した
後のコンタクトホール形成後に現れるプロファイルを見
れば、従来技術で現れた（図１６）コンタクトの上部腐
蝕及びストリエーション現象が無いことがわかる。
後のコンタクトホール形成後に現れるプロファイルを見
れば、従来技術で現れた（図１６）コンタクトの上部腐
蝕及びストリエーション現象が無いことがわかる。
【００４０】図１１はポリマー蒸着前の状態を示す半導
体素子の断面を示す写真である。一方、図１２からわか
るように、本発明では上部膜とポリマー蒸着時に下地膜
である酸化膜が蒸着するとき、酸化膜がポリマーの蒸着
時間に従って直線的にエッチングされるとともにフォト
レジストマスクにポリマーが蒸着する。
体素子の断面を示す写真である。一方、図１２からわか
るように、本発明では上部膜とポリマー蒸着時に下地膜
である酸化膜が蒸着するとき、酸化膜がポリマーの蒸着
時間に従って直線的にエッチングされるとともにフォト
レジストマスクにポリマーが蒸着する。
【００４１】図１３からわかるように、本発明では反射
防止膜層をエッチングする時に時間変化によってポリマ
ーの蒸着量をＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉ
ｏｎ）で測定しながら下地膜である酸化膜のエッチング
深さを比較したが、エッチング時間によってポリマーの
蒸着量は直線的に増加したが、ホールＣＤは別に増加し
なかった。なお、図１３におけるＡ、Ｂ、Ｃは図１２の
Ａ、Ｂ、Ｃの位置に対応する。
防止膜層をエッチングする時に時間変化によってポリマ
ーの蒸着量をＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉ
ｏｎ）で測定しながら下地膜である酸化膜のエッチング
深さを比較したが、エッチング時間によってポリマーの
蒸着量は直線的に増加したが、ホールＣＤは別に増加し
なかった。なお、図１３におけるＡ、Ｂ、Ｃは図１２の
Ａ、Ｂ、Ｃの位置に対応する。
【００４２】また、図１４からわかるように、エッチン
グ時間を２０秒から１２０秒まで変化させてもフォトレ
ジスト消費量はポリマー付着によって従来と同じであり
ながら、酸化膜のエッチング程度が直線的に増加するの
で、フォトレジスト選択性不足及び不均一なポリマーの
蒸着によるマスクの上部損傷による上部腐蝕（ｔｏｐｅ
ｒｏｓｉｏｎ）現象及びストリエーションを防止できる
長所を有している。
グ時間を２０秒から１２０秒まで変化させてもフォトレ
ジスト消費量はポリマー付着によって従来と同じであり
ながら、酸化膜のエッチング程度が直線的に増加するの
で、フォトレジスト選択性不足及び不均一なポリマーの
蒸着によるマスクの上部損傷による上部腐蝕（ｔｏｐｅ
ｒｏｓｉｏｎ）現象及びストリエーションを防止できる
長所を有している。
【００４３】また、図１５は化学物質別ポリマーのエッ
チング耐性を分析した結果を示すものであって、ＣＨ2
Ｆ2ガスを含有したプラズマから発生したポリマーがマ
スク上部損傷防止とストリエーション改善に影響を与え
ているかどうかについて化学物質別プラズマ耐性比較を
実施した結果、他の化学物質よりＣＨ2Ｆ2ガスを含有す
るプラズマから発生したポリマーのエッチング耐性が強
いことがわかる。
チング耐性を分析した結果を示すものであって、ＣＨ2
Ｆ2ガスを含有したプラズマから発生したポリマーがマ
スク上部損傷防止とストリエーション改善に影響を与え
ているかどうかについて化学物質別プラズマ耐性比較を
実施した結果、他の化学物質よりＣＨ2Ｆ2ガスを含有す
るプラズマから発生したポリマーのエッチング耐性が強
いことがわかる。
【００４４】前記の分析結果は次のような条件で行っ
た。
た。
【００４５】まず純粋（ｂａｒｅ）なＳｉウェーハに各
化学物質別ポリマー蒸着を同一条件でエッチングしてエ
ッチング比率によるプラズマ耐性を比較したが、Ｃ5Ｆ8
ガスを含有するプラズマから生じたポリマーは約２，９
００Å／分でエッチングされる反面、ＣＨ2Ｆ2ガスを含
有するプラズマから生じたポリマーは約１，２５０Å／
分でエッチングされることを確認したが、これはＣＨ2
Ｆ2ガスを含有するプラズマから発生したポリマーのエ
ッチング耐性が強いことが分かる。
化学物質別ポリマー蒸着を同一条件でエッチングしてエ
ッチング比率によるプラズマ耐性を比較したが、Ｃ5Ｆ8
ガスを含有するプラズマから生じたポリマーは約２，９
００Å／分でエッチングされる反面、ＣＨ2Ｆ2ガスを含
有するプラズマから生じたポリマーは約１，２５０Å／
分でエッチングされることを確認したが、これはＣＨ2
Ｆ2ガスを含有するプラズマから発生したポリマーのエ
ッチング耐性が強いことが分かる。
【００４６】上記に基づいて、実際の製品で上部腐蝕及
びストリエーションの観点で評価した結果、図１６（従
来）及び図１７（本発明）から分かるように、本発明を
適用したエッチング工程が半導体素子の上部腐蝕及びス
トリエーションが全く発生しない良好な結果があらわれ
ることが分かった。
びストリエーションの観点で評価した結果、図１６（従
来）及び図１７（本発明）から分かるように、本発明を
適用したエッチング工程が半導体素子の上部腐蝕及びス
トリエーションが全く発生しない良好な結果があらわれ
ることが分かった。
【００４７】
【発明の効果】本発明を適用したエッチング工程では、
半導体素子の上部腐蝕及びストリエーションが発生しな
い良好な結果が得られる。
半導体素子の上部腐蝕及びストリエーションが発生しな
い良好な結果が得られる。
【図１】 従来技術によってエッチングされた半導体素
子でストリエーションが発生した一形態のプロファイル
を示す写真である。
子でストリエーションが発生した一形態のプロファイル
を示す写真である。
【図２】 従来技術によってエッチングされた半導体素
子でストリエーションが発生したその他の形態のプロフ
ァイルを示す写真である。
子でストリエーションが発生したその他の形態のプロフ
ァイルを示す写真である。
【図３】 従来技術による半導体素子のコンタクトホー
ル形成方法の一段階を示す断面図である。
ル形成方法の一段階を示す断面図である。
【図４】 従来技術による半導体素子のコンタクトホー
ル形成方法のその他の段階を示す断面図である。
ル形成方法のその他の段階を示す断面図である。
【図５】 従来技術による半導体素子のコンタクトホー
ル形成方法の別の段階を示す断面図である。
ル形成方法の別の段階を示す断面図である。
【図６】 本発明による半導体素子のコンタクトホール
形成方法の一段階を示す断面図である。
形成方法の一段階を示す断面図である。
【図７】 本発明による半導体素子のコンタクトホール
形成方法のその他の段階を示す断面図である。
形成方法のその他の段階を示す断面図である。
【図８】 本発明による半導体素子のコンタクトホール
形成方法の別の段階を示す断面図である。
形成方法の別の段階を示す断面図である。
【図９】 本発明の一実施例による第２エッチング工程
前に積層された構造の半導体素子を示す断面図である。
前に積層された構造の半導体素子を示す断面図である。
【図１０】 本発明の一実施例によって第２エッチング
後の半導体素子を示す断面図である。
後の半導体素子を示す断面図である。
【図１１】 フォトレジストマスク側壁及び上部にポリ
マー層が形成される前のプロファイルを示す写真であ
る。
マー層が形成される前のプロファイルを示す写真であ
る。
【図１２】 ＡＤＩ状態でフォトレジストマスク側壁及
び上部に形成されたポリマー層のプロファイルを示す写
真である。
び上部に形成されたポリマー層のプロファイルを示す写
真である。
【図１３】 ポリマー蒸着時間によるポリマーの蒸着量
を示すグラフである。
を示すグラフである。
【図１４】 ポリマー蒸着時間による酸化膜のエッチン
グ深さを示すグラフである。
グ深さを示すグラフである。
【図１５】 化学物質別ポリマーのプラズマ耐性を示す
グラフである。
グラフである。
【図１６】 従来技術によってエッチングされた半導体
素子でストリエーションが発生したことを示すプロファ
イルの写真である。
素子でストリエーションが発生したことを示すプロファ
イルの写真である。
【図１７】 本発明の一実施例によってエッチングされ
た半導体素子を示すプロファイルの写真である。
た半導体素子を示すプロファイルの写真である。
１１：半導体基板 １３：ゲート １５：絶縁膜 １５'：絶縁スペーサ １７：自己整列コンタクト １９：ポリシリコン ２１：タングステンシリサイド ２３、３５：反射防止膜 ２５：ビットライン ２７：ビットラインコンタクトパッド ２９、３３：マスク酸化膜 ３１：下部絶縁層 ３７：フォトレジスト ３９：上部絶縁層 ４１：ポリマー ４３：コンタクトホール
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 CC01 DD08 DD16 FF14 GG16 HH14 5F004 AA02 CA01 DA00 DA01 DA02 DA03 DA15 DA16 DA17 DB03 EA13 EA28 EB01 EB03 5F033 HH04 HH28 KK01 MM07 QQ02 QQ09 QQ12 QQ15 QQ37 RR04 TT02 VV16 WW02 XX04
Claims (9)
- 【請求項１】 i）ＣＨ2Ｆ2ガスを一緒に供給しながら
エッチングガスを用いてコンタクトホールを形成するた
めに、フォトレジストマスク形成時に下部に位置する酸
化膜をエッチングしながらフォトレジストマスクの側壁
及び上部にポリマー層を形成する工程；及び ii）エッチング工程にＣＨ2Ｆ2ガスの供給を中断して前
記エッチングガスで前記酸化膜をさらにエッチングする
工程を含むことを特徴とする半導体素子にコンタクトホ
ールを形成する方法。 - 【請求項２】 前記i）及びii）工程で前記エッチング
工程は、プラズマエッチング工程であることを特徴とす
る請求項１に記載の半導体素子にコンタクトホールを形
成する方法。 - 【請求項３】 前記i）及びii）工程で用いられるエッ
チングガスは同一であることを特徴とする請求項１に記
載の半導体素子にコンタクトホールを形成する方法。 - 【請求項４】 前記エッチングガスは、ＣＨＦ3である
ことを特徴とする請求項３に記載の半導体素子にコンタ
クトホールを形成する方法。 - 【請求項５】 前記ポリマー層形成工程で用いられるＣ
Ｈ2Ｆ2ガスの流量が１０ないし１００ｓｃｃｍであるこ
とを特徴とする請求項１に記載の半導体素子にコンタク
トホールを形成する方法。 - 【請求項６】 前記i）工程で下地膜である酸化膜がエ
ッチングされる厚さが２，０００ないし６，０００Åで
あることを特徴とする請求項１に記載の半導体素子にコ
ンタクトホールを形成する方法。 - 【請求項７】 前記i）工程のエッチング工程は、４０
秒ないし８０秒間行なわれることを特徴とする請求項１
に記載の半導体素子にコンタクトホールを形成する方
法。 - 【請求項８】 前記ii）工程で酸化膜がエッチングされ
る深さは６，０００ないし１５，０００Åであることを
特徴とする請求項１に記載の半導体素子にコンタクトホ
ールを形成する方法。 - 【請求項９】 請求項１記載の方法で製造されることを
特徴とする半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0071705A KR100386110B1 (ko) | 2000-11-29 | 2000-11-29 | 반도체 소자의 콘택홀 형성 방법 |
| KR2000-071705 | 2000-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198362A true JP2002198362A (ja) | 2002-07-12 |
Family
ID=19702301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001364598A Pending JP2002198362A (ja) | 2000-11-29 | 2001-11-29 | Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6653228B2 (ja) |
| JP (1) | JP2002198362A (ja) |
| KR (1) | KR100386110B1 (ja) |
| TW (1) | TW487982B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8124542B2 (en) | 2007-09-07 | 2012-02-28 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI278958B (en) * | 2002-06-03 | 2007-04-11 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
| KR100816719B1 (ko) * | 2002-06-29 | 2008-03-27 | 주식회사 하이닉스반도체 | 패턴의 임계치수가 넓어지는 현상을 방지할 수 있는반도체소자 제조방법 |
| US6858521B2 (en) * | 2002-12-31 | 2005-02-22 | Samsung Electronics Co., Ltd. | Method for fabricating spaced-apart nanostructures |
| WO2005004196A2 (en) * | 2002-08-23 | 2005-01-13 | Sungho Jin | Article comprising gated field emission structures with centralized nanowires and method for making the same |
| US6987027B2 (en) | 2002-08-23 | 2006-01-17 | The Regents Of The University Of California | Microscale vacuum tube device and method for making same |
| US7012266B2 (en) | 2002-08-23 | 2006-03-14 | Samsung Electronics Co., Ltd. | MEMS-based two-dimensional e-beam nano lithography device and method for making the same |
| CN100517648C (zh) * | 2006-12-15 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 用于蚀刻的***和方法 |
| CN105336664B (zh) * | 2014-06-13 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀方法 |
| KR102225696B1 (ko) * | 2014-09-01 | 2021-03-12 | 에스케이하이닉스 주식회사 | 연결 배선 구조체 형성 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319220A (ja) * | 1989-06-15 | 1991-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR0176199B1 (ko) * | 1996-03-19 | 1999-04-15 | 김광호 | 반도체 소자의 접촉창 형성방법 |
| JPH09308178A (ja) | 1996-05-17 | 1997-11-28 | Sony Corp | スピンドルモータ |
| US5719089A (en) * | 1996-06-21 | 1998-02-17 | Vanguard International Semiconductor Corporation | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices |
| US5681773A (en) * | 1996-10-28 | 1997-10-28 | Vanguard International Semiconductor Corp. | Method for forming a DRAM capacitor |
| US5904154A (en) * | 1997-07-24 | 1999-05-18 | Vanguard International Semiconductor Corporation | Method for removing fluorinated photoresist layers from semiconductor substrates |
| KR20000045339A (ko) | 1998-12-30 | 2000-07-15 | 김영환 | 반도체소자의 비트라인 형성방법 |
| US6214747B1 (en) * | 1999-10-28 | 2001-04-10 | United Microelectronics Corp. | Method for forming opening in a semiconductor device |
| US6492279B1 (en) * | 2000-01-27 | 2002-12-10 | Micron Technology, Inc. | Plasma etching methods |
-
2000
- 2000-11-29 KR KR10-2000-0071705A patent/KR100386110B1/ko not_active IP Right Cessation
-
2001
- 2001-02-22 TW TW090104065A patent/TW487982B/zh not_active IP Right Cessation
- 2001-11-29 US US09/995,747 patent/US6653228B2/en not_active Expired - Fee Related
- 2001-11-29 JP JP2001364598A patent/JP2002198362A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8124542B2 (en) | 2007-09-07 | 2012-02-28 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| US8202802B2 (en) | 2007-09-07 | 2012-06-19 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
| CN101383273B (zh) * | 2007-09-07 | 2012-11-07 | 瑞萨电子株式会社 | 制造半导体器件的方法 |
| US8440575B2 (en) | 2007-09-07 | 2013-05-14 | Renesas Electronics Corporation | Method of fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW487982B (en) | 2002-05-21 |
| KR100386110B1 (ko) | 2003-06-02 |
| US20020064945A1 (en) | 2002-05-30 |
| KR20020042017A (ko) | 2002-06-05 |
| US6653228B2 (en) | 2003-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100838394B1 (ko) | 하드마스크층을 이용한 반도체소자의 식각 방법 | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| TWI384529B (zh) | 用於ａｒｃ材料之ｃｄ縮小之蝕刻製程 | |
| JP2004519838A (ja) | 窒化チタンをエッチングする方法 | |
| JP2002198362A (ja) | Ｃｈ２ｆ２ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法 | |
| KR970001203B1 (ko) | 폴리실리콘 막 에칭 방법 | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| KR100581244B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| US20050161640A1 (en) | Etching gas composition for silicon oxide and method of etching silicon oxide using the same | |
| JP3460436B2 (ja) | 半導体装置の製造方法 | |
| US20030003720A1 (en) | Method for forming a bit line of a semiconductor device | |
| JPH10189594A (ja) | 半導体素子の金属配線形成方法 | |
| JP2004207286A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JP2006032721A (ja) | 半導体装置の製造方法 | |
| US6613680B2 (en) | Method of manufacturing a semiconductor device | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JPH08153704A (ja) | 半導体装置の製造方法 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20040059981A (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR20040006479A (ko) | 금속 배선 식각 방법 | |
| US6949469B1 (en) | Methods and apparatus for the optimization of photo resist etching in a plasma processing system | |
| US20080003822A1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |