JPH03198327A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03198327A
JPH03198327A JP1340971A JP34097189A JPH03198327A JP H03198327 A JPH03198327 A JP H03198327A JP 1340971 A JP1340971 A JP 1340971A JP 34097189 A JP34097189 A JP 34097189A JP H03198327 A JPH03198327 A JP H03198327A
Authority
JP
Japan
Prior art keywords
opening
insulating film
film
etching
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1340971A
Other languages
English (en)
Inventor
Koichi Kobayashi
孝一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1340971A priority Critical patent/JPH03198327A/ja
Priority to US07/629,795 priority patent/US5169800A/en
Priority to EP19900125081 priority patent/EP0435187A3/en
Priority to KR1019900021780A priority patent/KR910013542A/ko
Publication of JPH03198327A publication Critical patent/JPH03198327A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 配線層を埋め込む溝の深さを容易かつ高精度に制御可能
な半導体装置の製造方法を提供することを目的とし、 下地の膜上に上層の絶縁膜よりエツチングレートが小さ
い下層の絶縁膜及び該上層の絶縁膜を順次形成する工程
と、該上層の絶縁膜をエツチングして第１の開口部を形
成するとともに、該第１の開口部内に下層の絶縁膜を露
出させる工程と、該第１の開口部内の下層の絶縁膜をエ
ツチングして該第１の開口部の幅より小さい幅の第２の
開口部を形成するとともに、該第２の開口部内に下地の
膜を露出させる工程と、該第２の開口部内の下地の膜と
コンタクトを取るように第１、第２の開口部内に金属層
を形成する工程と、該金属層をレーザ光を照射すること
により第１、第２の開口部内に埋め込むとともに平坦化
する工程とを含むように構成し、又は、下地の膜上に第
１の絶縁膜、該第１、第３の絶縁膜よりエツチングレー
トが小さい第２の絶縁膜及び該第３の絶縁膜を順次形成
する工程と、該第３の絶縁膜をエツチングして第１の開
口部を形成するとともに、該第１の開口部内に第２の絶
縁膜を露出させる工程と、該第１の開口部内の第２の絶
縁膜及び第１の絶縁膜をエツチングして第１の開口部の
幅より幅の小さい第２の開口部４７を形成するとともに
、該第２の開口部内に下地の膜を露出させる工程と、該
第２の開口部内の下地の膜とコンタクトを取るように該
第１、第２の開口部内に金属層を形成する工程と、該金
属層をレーザ光を照射することにより第１、第２の開口
部内に埋め込むとともに平坦化する工程とを含むように
構成し、又は、下地の膜上に第１の絶縁膜及び該第１、
第３の絶縁膜よりエツチングレートが小さい第２の絶縁
膜を順次形成する工程と、該第２の絶縁膜をエツチング
して第１の開口部を形成するとともに、該第１の開口部
内に第１の絶縁膜を露出させる工程と、該第１の開口部
内から該第２の絶縁膜上を覆うように第３の絶縁膜を形
成する工程と、該第３、第１の絶縁膜をエツチングする
ことにより該第３の絶縁膜に第１の開口部上で該第１の
開口部の幅より大きい幅の第２の開口部を形成するとと
もに、該第１の絶縁膜に第１の開口部の幅とほぼ等しい
幅の第３の開口部を形成して該第３の開口部内に下地の
膜を露出させる工程と、該第３の開口部内の下地の膜と
コンタクトを取るように該第１、第２及び第３の開口部
内に金属層を形成する工程と、該金属層をレーザ光を照
射することにより第１、第２及び第３の開口部内に埋め
込むとともに平坦化する工程とを含むように構成し、又
は、下地の膜上に第１の絶縁膜、該第１、第３の絶縁膜
よりエツチングレートが遅い第２の絶縁膜を順次形成す
る工程と、該第２の絶縁膜及び該第１の絶縁膜をエツチ
ングして第１の開口部を形成する工程と、該第１の開口
部内から第２の絶縁膜上を覆うように第３の絶縁膜を形
成する工程と、該第３の絶縁膜をエツチングすることに
より第１の開口部上に該第１の開口部の幅より大きい幅
の第２の開口部を形成するとともに、第１の開口部内で
第１、第２の絶縁膜の側壁に側壁絶縁膜を形成し、更に
該第１の開口部内の側壁絶縁膜の間に下地の膜を露出さ
せる工程と、該第１の開口部内の下地の膜とコンタクト
を取るように該第１、第２の開口部内に金属層を形成す
る工程と、該金属層をレーザ光を照射することにより第
１、第２の開口部内に埋め込むとともに平坦化する工程
とを含むように構成している。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法、特に半導体装置内の
配線方法に関し、平坦化を図ることにより配線の局部的
な断線や抵抗の増大を防止する半導体装置の製造方法に
関する。
近年、半導体装置においては、微細化に伴って素子間を
結線する配線寸法が非常に小さくなっている。この素子
間を結線する配線はプロセス工程中で例えば半導体装置
の表面に生ずる凹凸の上に形成されることから、該凹凸
の段差部で局部的に断線したり導電物質の膜厚が薄くな
って抵抗が増大したりし易く、半導体装置の微細化が進
むにつれてこのような断線等の発生率が高くなっている
。
そこで、これらの断線等を防止する平坦化を実現する製
造方法が要求されている。
〔従来の技術〕
従来のこの種の半導体装置の製造方法について図面に基
づいて説明する。
第９．１０図は配線層の成長方法を工夫して平坦化を図
った第１従来例を説明する図である。
第９．１０図において、１は例えばｎ型シリコンからな
る基板、２は絶縁膜、３はレジスト膜、４はＡｌ又はＡ
ｆ金合金らなる配線層、５は基板１に形成されたｐ型拡
散層である。
第１従来例の製造方法を説明すると、まず、第９図（ａ
）に示すように、予めｐ型拡散層５を形成した基板１上
に絶縁膜２を成長した後にレジスト膜３を塗布してパタ
ーニングし、次いで、第９図（ｂ）に示すようにエツチ
ングにより絶縁膜２に開口部２ａを形成し、次いで第９
図（ｃ）に示すように、開口部２ａから絶縁膜２の上層
に加熱バイアススパッタリング法により配線層４を成長
し、次いで、第９図（ｄ）及び第１０図に示すように配
線層４をエツチングして所定形状にする。
上述した半導体装置の製造方法によれば、配線層４を成
長しながら若干エツチングし、更に粘性流動を生じさせ
るので、通常のスパッタリングが第１１図に実線で示す
ように局部的な膜厚の不足を生じるのに対し、同図に仮
想線で示すような平坦化を実現できる。
しかし、第１２図（ａ）に示すように開口部２ａの段差
の上部で配線層４の膜厚が少し薄くなってしまうととも
に絶縁膜２の孤立した部位２ｂの上部でも配線層４の膜
厚が極度に薄くなる等の問題が発生する。また、配線層
４の成長時に基板１を４００℃程度に加熱するため、第
１２図（ｂ）に示すように配線層４のＡｌと基板１のｐ
型拡散層５内のＳｉとの反応が進んでＡｌ−３ｉからな
る合金層７が形成され、コンタクト抵抗の増加や基板１
内のｐ　−’ｎ接合破壊等が発生し易いという問題があ
る。
第１３図はレーザ照射によって配線層の平坦化を図った
第２従来例を説明する図であり、同図において、第１従
来例と同一の符号は同−又は相当する部材を示している
。
第２従来例の製造方法を説明すると、まず、上述例と同
様に基板１上に絶縁膜２を成長させてエツチングにより
開口部２ａを形成し、次いで通常のスパッタリングによ
り配線層４を成長させ、次いで、第１３図（ａ）に示す
ようにパルス幅の極めて短い高出力のレーザ光８を配線
層４の表面に照射し、配線層４を瞬間的に溶融し、粘性
流動させて第１３図（ｂ）に示すように平坦化する。
この方法によれば、レーザ光７の照射時間を数十ｎｓと
し、冷却時間を数１ｍｓと長くすることにより、第１の
従来例で問題となる配線層４とｐ型シリコン層６との反
応を極めて少なくすることができる。
しかし、この方法によっても、上述例と同様に開口部２
ａの上部の配線層４の膜厚が薄くなり易く、第１３図（
ｂ）の左方に示すような配線層４自体の段差も残る。ま
た、配線層４のパターニング後にレーザ光８を照射する
と、基板ｌ及び絶縁膜２の露出した部分にレーザ光７が
直接照射され、基板１に形成された素子が損傷を受ける
ことがあった。
上述したように、第１、第２の従来例のいずれにおいて
も、絶縁膜２により形成される基板１上の段差によって
配線層４自体の段差を完全になくすことは困難である。
第１４図はこのような配線層自体の段差を生じ難くした
第３従来例を説明する図である。
同図において、１１は例えば半導体からなる基板、１２
は絶縁膜、１３は第２レジスト膜、１４は導電性物質か
らなる配線層、１５は第２レジスト膜、１６は第３レジ
スト膜である。
第３従来例の製造方法を説明すると、まず、第１４図（
ａ）に示すように、基板１１上に例えばＣＶＤ法により
絶縁膜１２を成長した後に第ルジスト膜１３を塗布して
パターニングし、次いで、第１４図（ｂ）に示すように
、第ルジスト膜１３をマスクとして絶縁膜１２をエツチ
ングすることにより所定幅の溝１２ａ、１２ｂを形成し
た後、第２レジスト膜１５を塗布してパターニングし、
次いで、第１４図（Ｃ）に示すように、絶縁膜１２をエ
ツチングして溝１２ａの下部に開口部１２Ｃを形成し、
溝１２ａ、１２ｂ及び開口部１２ｃ内から絶縁膜１２を
覆うよう配線層１４をスパッタリングにより成長させ、
この配線層１４上でパターニングした第３レジスト膜１
６をマスクとして配線層１４をエツチングすることによ
り、第１４図（ｄ）に示すように溝１２ａ、１２ｂおよ
び開口部１２ｃ内のみに配線層１４を埋め込む。
この方法によれば、溝１２ａ、１２ｂ及び開口部１２Ｃ
内に配線層１４が埋め込まれているので、配線後の基板
１上の凹凸を極めて小さくすることができる。
〔発明が解決しようとする課題〕
しかしながら、第３従来例のような半導体装置の製造方
法にあっても、−層の絶縁膜１２に幅の異なる溝１２ａ
および開口部１２ｃを上下して形成するため、溝１２ａ
を形成するエツチング量を高精度に制御して溝１２ａお
よび開口部１２ｃの深さを均一にしなければならず、基
板１１のウェハーサイズが大きくなると、エツチング時
の面内分布等が太き（なって溝１２ａの深さを制御する
ことができなかった。そして、溝１２ａが浅くなった場
合には絶縁膜１２の表面に配線層１４の凹凸が生じて溝
１２ａを形成した効果がなくなり、一方、溝１２ａが深
くなった場合には配線層１４の配線容量が増加して回路
の動作速度が低下するという問題があった。更に、微細
化が厳しくなると、配線層１４のパターニング工程にお
ける露光時に溝１２ａ、１２ｂとの位置ずれが生じ易い
ため、配線層１４のエツチング後に溝１２ａの端部に第
１５図に示すような隙間１７が生じたり配線層１４が溝
１２ａから絶縁膜１２上にはみ出したりするという問題
があった。このため、特に溝１２ａ同士が近接する場合
であっても、パターニングの位置ずれによってフレバス
状の溝が残らないように配線層１４の間隔を狭（するよ
うにパターニングしなければならず、近接する配線層１
４の間でショートが起こり易かった。
そこで本発明は、配線層を埋め込む溝の深さを容易かつ
高精度に制御可能な半導体装置の製造方法を提供するこ
とを目的としている。
〔課題を解決するための手段〕
第１の発明に係る半導体装置の製造方法は、上記目的を
達成するため、下地の膜上２１に上層の絶縁膜２３より
エツチングレートが小さい下層の絶縁膜２２及び該上層
の絶縁膜２３を順次形成する工程と、該上層の絶縁膜２
３をエツチングして第１の開口部２４を形成するととも
に、該第１の開口部２４内に下層の絶縁膜２２を露出さ
せる工程と、該第１の開口部２４内に下層の絶縁膜２２
をエツチングして該第１の開口部２４の幅より小さい幅
の第２の開口部２５を形成するとともに、該第２の開口
部２５内に下地の膜２１を露出させる工程と、該第２の
開口部２５内の下地の膜２１とコンタクトを取るように
第１、第２の開口部２４．２５内に金属層２６を形成す
る工程と、該金属層２６をレーザ光を照射することによ
り第１、第２の開口部２４．２５内に埋め込むとともに
平坦化する工程とを含むものである。
第２の発明に係る半導体装置の製造方法は、上記目的を
達成するため、下地の膜４１上に第１の絶縁膜４２、該
第１、第３の絶縁膜４２．４４よりエツチングレートが
小さい第２の絶縁膜４３及び該第３の絶縁膜４４を順次
形成する工程と、該第３の絶縁膜４４をエツチングして
第１の開口部４５を形成するとともに、該第１の開口部
４５内に第２の絶縁膜４３を露出させる工程と、該第１
の開口部４５内の第２の絶縁膜４３及び第１の絶縁膜４
２をエツチングして第１の開口部４５の幅より幅の小さ
い第２の開口部４７を形成するとともに、該第２の開口
部４７内に下地の膜４１を露出させる工程と、該第２の
開口部４７内の下地の膜４１とコンタクトを取るように
該第１、第２の開口部４５．４７内に金属層４８を形成
する工程と、該金属層４８をレーザ光を照射することに
より第１、第２の開口部４５．４７内に埋め込むととも
に平坦化する工程とを含むものである。
第３の発明に係る半導体装置の製造方法は、上記目的達
成のため、下地の膜８１上に第１の絶縁膜８２及び該第
１、第３の絶縁膜８２．８４よりエツチングレートが小
さい第２の絶縁膜８３を順次形成する工程と、該第２の
絶縁膜８３をエツチングして第１の開口部８５を形成す
るとともに、該第１の開口部８５内に第１の絶縁膜８２
を露出させる工程と、該第１の開口部８５内から該第２
の絶縁膜８３上を覆うように第３の絶縁膜８４を形成す
る工程と、該第３、第１の絶縁膜８４．８２をエツチン
グすることにより該第３の絶縁膜８４に第１の開口部８
５上で該第１の開口部８Ｓの幅より大きい幅の第２の開
口部８Ｇを形成するとともに、該第１の絶縁膜８２に第
１の開口部８５の幅とほぼ等しい幅の第３の開口部８８
を形成して該第３の開口部８８内に下地の膜を露出させ
る工程と、該第３の開口部８５．８６．８８内の下地の
膜とコンタクトを取るように該第１、第２及び第３の開
口部内に金属層８９を形成する工程と、該金属層８９を
レーザ光を照射することにより第１、第２及び第３の開
口部８５．８６．８８内に埋め込むとともに平坦化する
工程とを含むものである。
第４の発明に係る半導体装置の製造方法は、上記目的達
成のため、下地の膜上１２１に第１の絶縁膜１２２、該
第１、第３の絶縁膜１２２．１２４よりエツチングレー
トが小さい第２の絶縁膜１２３を順次形成する工程と、
該第２の絶縁膜１２３及び該第１の絶縁膜１２２をエツ
チングして第１の開口部を形成する工程と、該第１の開
口部１２５内から第２の絶縁膜１２３上を覆うように第
３の絶縁膜１２４を形成する工程と、該第３の絶縁膜１
２４をエツチングすることにより第１の開口部１２５上
に該第１の開口部１２５の幅より大きい幅の第２の開口
部１２６を形成するとともに、第１の開口部１２５内で
第１、第２の絶縁膜１２２．１２３の側壁に側壁絶縁膜
１２８を形成し、更に該第１の開口部１２５内の側壁絶
縁膜１２８の間に下地の膜１２１を露出、させる工程と
、該第１の開口部１２５内の下地の膜１２１とコンタク
トを取るように該第１、第２の開口部１２５．１２６内
に金属層１２９を形成する工程と、該金属層１２９をレ
ーザ光を照射することにより第１、第２の開口部１２５
．１２６内に埋め込むとともに平坦化する工程とを含む
ことを特徴とするものである。
また、第１〜第４の発明においては、前記複数の絶縁膜
（２２，２３）　　（４２，４３，４４）　　（８２，
８３，８４）又は（１２２，１２３，１２４）は、少な
くともその複数のうちの一つが前記レーザ光に対して３
０％以上の吸収率を有するものであってもよい。
なお、好ましい態様としては、前記下層絶縁膜２２又は
第２の絶縁膜４３．８３．１２３をアルミナ（Ａｚｚｏ
２）から構成するとともに、前記上層絶縁膜２３又は第
１、第３の絶縁膜（４２，４４）　　（８２，８４）（
１２２，１２４）をシリコンＳｉ酸化膜あるいは燐（Ｐ
）を含むシリコン酸化膜とすることがあげられる。
また、前記レーザ光としてはエキシマレーザを用いるこ
とができ、この場合、金属層２６．４８．８９又は１２
９は、アルミニウム（Ａｆ）又はアルミニウムを主材料
とする合金、若しくは銅（Ｃｕ）又は銅を主材料とする
合金であるのが好ましく、その上下に導電層を多層成長
させたものであってもよい。
また、前記金属層２６．４８．８９又は１２９を前記開
口部（２４，２５）　　（４５，４７）　　（８５，８
６，８８）又は（１２５、１２６）内に埋め込む際、前
記レーザ光の照射に先立って、金属層２６．４８．８９
又は１２９のうち第１の開口部２４．４５、第２の開口
部８６又は第１の開口部１２５から１μｍ以上離れた部
位をエツチングにより除去しておくのが好ましい。
〔作用〕
第１の発明では、下地の膜２１上にエツチングレートの
小さい下層の絶縁膜２２と該エツチングレートの大きい
上層の絶縁膜２３が順次形成された後、上層の絶縁膜２
３にエツチングにより第１の開口部２４が形成され、次
いで、下層の絶縁膜２２にエツチングにより第１の開口
部２４より幅の小さい第２の開口部２５が形成され、該
第１、第２の開口部２４．２５内に下地の膜２１とコン
タクトを取るように金属層２６が形成された後、レーザ
光の照射により金属層２６が第１、第２の開口部２４．
２５内に埋め込まれて平坦化される。
したがって、第１の開口部２４を形成するエツチング時
に下層の絶縁膜２２がエツチングストッパーとなって第
１の開口部２４が所定深さで容易かつ高精度に形成され
、従来のように第１の開口部２４の深さがばらつくこと
がない。また、金属層２６がレーザ光の照射により溶融
、粘性流動して第１、第２の開口部２４．２５内に埋め
込まれるため、第１、第２の開口部２４．２５内に金属
層２６が一様に埋め込まれ、従来のように金属層２６が
偏って第１の開口部２４内に溝ができたり金属層２６が
第１の開口部２４からはみ出したりするのが防止される
。この結果、金属層２６の平坦化を完全に実現し、配線
後の回路の動作速度が低下するのを防止し、かつ、近接
する金属層２６間のショートを防止することができる。
第２の発明では、下地の膜４１上に第１の絶縁膜４２、
第２の絶縁膜４３及び第３の絶縁膜４４が順次形成され
、第１の絶縁膜４２及び第３の絶縁膜４４よりエツチン
グレートの小さい第２の絶縁膜４３をエツチングストッ
パーとして第３の絶縁膜４４にエツチングにより第１の
開口部４５が形成され、次いで、該第１の開口部４５内
の第２の絶縁膜４３及び第１の絶縁膜４２がエツチング
されて第２の開口部４７が形成され、第１、第２の開口
部４５．４７内の下地の膜４１とコンタクトを取るよう
に金属層４８が形成された後、該金属層４８がレーザ光
の照射によって第１、第２の開口部４５．４７内に埋め
込まれて平坦化される。
したがって、第１の開口部４５を第３の絶縁膜４４の膜
厚に応じて容易かつ高精度の深さに形成することができ
、第１の絶縁膜４２及び第２の絶縁膜４３の膜厚を適宜
設定して第２の開口部４７を容易に所望の深さに形成す
ることができ、金属層４８の平坦化を完全に実現しつつ
配線後の回路の動作速度の低下を防止し、かつ、近接す
る金属層４８間のショートを防止することができる。
第３の発明では、下地の膜８１上に第１の絶縁膜８１及
び該第１、第２の絶縁膜８２．８４よりエツチングレー
トの小さい第２の絶縁膜８３が順次形成され、次いで、
第２の絶縁膜８３をエツチングして第１の開口部８５が
形成された後、該第１の開口部８５内から第２の絶縁膜
８３上を覆うように第３の絶縁膜８４が形成され、次い
で、第３、第１の絶縁膜８４．８２を同時にエツチング
して第１の開口部８５の上下に第２の開口部８６及び第
３の開口部８８が形成され、該第１、第２及び第３の開
口部８５．８６．８８内に金属膜８９が形成された後、
該金属膜８９がレーザアニール処理により第１、第２及
び第３の開口部８５．８６．８８内に埋め込まれて平坦
化される。
したがって、第２の絶縁膜８３をエツチングストッパー
として第２の開口部８６を容易かつ高精度の深さに形成
するとともに、幅の異なる第２の開口部８６及び第３の
開口部８８を同時に形成して工数を削減することができ
、金属層８９の平坦化を完全に実現しつつ配線後の回路
の動作速度の低下を防止し、かつ、近接する金属層８９
間のショートを防止することができる。
第４の発明では、下地の膜１２１上に第１の絶縁膜１２
２及び該第１、第３の絶縁膜１２２．１２４よりエツチ
ングレートが小さい第２の絶縁膜１２３が順次形成され
、次いで、第２の絶縁膜１２３及び第１の絶縁膜１２２
をエツチングして第１の開口部１２５が形成され、該第
１の開口部１２５内がら第２の絶縁膜１２３上を覆うよ
うに第３の絶縁膜１２４が形成され、次いで、第３の絶
縁膜１２４の第１の開口部１２５上において第１の開口
部１２５より幅の大きい第２の開口部１２６が形成され
るとともに第１の開口部１２５内で第１、第２の絶縁膜
１２２．１２３の側壁に側壁絶縁膜１２８が形成され、
該第１、第２の開口部１２５．１２６内に金属層１２９
が形成された後、該金属層１２９がレーザ光の照射によ
り第１、第２の開口部１２５．１２６内に埋め込まれる
。
したがって、第２の絶縁膜１２３をエツチングストッパ
ーとして第２の開口部１２６を容易かつ高精度の深さに
形成することができるとともに、第１の開口部１２５内
により幅の小さいコンタクト用の窓を形成して素子の動
作速度を高めることができ、金属層１２９の平坦化を完
全に実現しつつ配線後の回路の動作速度を高め、かつ、
近接する金属層１２９間のショートを防止することがで
きる。
また、第１〜第４の発明では、それぞれ複数の絶縁膜２
２．２３、絶縁膜４２．４３．４４、絶縁膜８２．８３
．８４又は絶縁膜１２２．１２３．１２４はその複数の
うち少なくとも一つが前記レーザ光に対して３０％以上
の吸収率を有するように形成できる。
したがって、このようにすればレーザ光を絶縁膜中で吸
収させ、金属層２６．４８．８９又は１２９が埋め込ま
れない領域において素子等にレーザ照射損傷を与えるこ
とを防止できる。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第１図は第１の発明に係る半導体装置の製造方法の一実
施例を説明する図である。
第１図において、２１は導電性材料又は半導体からなる
下地の膜（例えばアルミニウムあるいはアルミニウムを
主成分とする合金、銅あるいは銅を主成分とする合金、
単結晶あるいは多結晶シリコン、ＧａＡｓやＡｊ！Ｇａ
Ａｓ等の合金半導体）、２２は下層の絶縁膜、２３は上
層の絶縁膜、２４は上層の絶縁膜２３に形成された第１
の開口部、２５は下層の絶縁膜２２に形成された第２の
開口部、２６は金属層、２７は第２レジスト膜、２８は
第２レジスト膜、２９は第３レジスト膜、３０はレーザ
光である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、下地の膜２１上に例
えばアルミナ（Ａｊ！ｉ　０３　）からなる下層の絶縁
膜２２をスパッタリングによって、所定の膜厚（例えば
０．３μｍ）に成長した後、下層の絶縁膜２２の上層に
下層の絶縁膜２２よりエツチングレートの大きい例えば
ＰＳＧからなる膜厚０．７μｍ程度の上層の絶縁膜２３
をＣＶＤ法により成長し、この上層の絶縁膜２３上で第
ルジスト膜２７を塗布し、例えば通常の露光・現像によ
り開口部２７ａを形成し、配線領域を除く領域のみに第
ルジスト膜２７を残すようパターニングする。
次いで、第１図（ｂ）に示すように、第ルジスト膜２７
をマスクとし下層の絶縁膜２２をエツチング時）−／バ
として上層の絶縁膜２３を例えばＣＨＦ３ガスで選択的
にエツチング（ＲＩＥ）Ｌ、開口部２７ａに対応する幅
が１．８μｍ〜４μｍ程度の第１の開口部２４を形成す
るとともに、この第１の開口部２４内に下層の絶縁膜２
２を露出させる。次いで、第１の開口部２４から上層の
絶縁膜２３上を覆うようにレジストを塗布して第２レジ
スト膜２８を形成した後、通常の露光・現像により開口
部２８ａを形成するよう第２レジスト膜２８をパターニ
ングする。
次いで、第１図（ｃ）に示すように、この第２レジスト
膜２８をマスクとして下層の絶縁膜２２を例えばアルゴ
ン（Ａｒ）ガスによりエツチングし、第１の開口部２４
の幅より幅の小さいコンタクト窓である第２の開口部２
５を形成するとともに、この第２の開口部２５内に下地
の膜２１を露出させた後、この下地の膜２１とコンタク
トを取るように例えばＡ／又はＡ／金合金例えばＳｉ又
はＣｕを含む）をスパッタリングにより０．６μｍ程度
成長して第１の開口部２４及び第２の開口部２５内から
上層の絶縁膜２３上を覆う配線用の金属層２６を形成し
、次いで、金属層２６上にレジストを塗布して第３レジ
スト膜２９を形成した後、通常の露光・現像により第１
の開口部２４より片側で例えば０．５μｍだけ太らせて
パターニングする。
次いで、第１図（ｄ）に示すように、第３レジスト膜２
９をマスクとして金属層２６の第１の開口部２４から所
定寸法（例えば０．５μｍ程度）以上離隔した部位をＣ
Ｃｌ４とＢＣｌ３の混合ガスでエツチングして除去して
おき、この金属層２６に短波長で高密度のレーザ光３０
（例えばエキシマレーザ）を照射して溶融・流動させ、
第１図（ｅ）に示すように、金属層２６を第１、第２の
開口部２４．２５内に埋め込むとともに平坦化する。こ
のレーザ光３０は、具体的には例えばパルス幅が５０ｎ
ｓ、パルスエネルギーが１５０ｍＪ　、照射寸法が２鶴
×２ｆｉ、パルスの送りピッチが０．５　ｖｍ、基板１
１の温度が３００℃で照射する。
このように本実施例においては、第１の開口部２４を形
成するエツチング時に上層の絶縁膜２３よりエツチング
レートの小さい下層の絶縁膜２２をエツチングストッパ
ーとしているので、第１の開口部２４を容易かつ高密度
な深さに形成することができる。また、レーザ光３０を
照射された金属層２６は溶融・粘性流動して所定容積の
第１、第２の開口部２４．２５内に充満するとともに表
面張力等により上層の絶縁膜２３の上面２３ａと路間−
高さの上面部２６ａを形成する。したがって、配線用の
金属層２６の平坦化及び均一化を実現することができ、
従来のように配線容量が増大して回路の動作速度が低下
するのを防止し、かつ、金属層２６が近接する場合であ
っても金属層２６間のショートを防止することができる
。
また、下層の絶縁膜２２をＡ４，０．から比較的大きい
膜厚（０，１μｍ以上の膜厚）に形成しているので、レ
ーザ光３０に対して３０％以上の吸収率を有する下層の
絶縁膜２２によりレーザ照射による下地の膜２１の損傷
を防止することができる。
第２．３図は第２の発明に係る半導体装置の製遣方法の
一実施例を説明する図である。
第２．３図において、４１は例えばシリコン（Ｓｉ）か
らなる基板である下地の膜、４２は例えばＰＳＧからな
る第１の絶縁膜、４３は例えばアルミナ（Ａｌ２Ｏ２）
からなる第２の絶縁膜、４４は例えばＰＳＧからなる第
３の絶縁膜、４５は第３の絶縁膜４４に形成された第１
の開口部、４６は第１の開口部４５に近接して第３の絶
縁膜４４に形成された開口部、４７は第１及び第２の絶
縁膜４２．４３に形成され第１の開口部４５の幅より幅
の小さい第２の開口部、４８は例えばＡ１又はＡ１合金
からなる配線用の金属層、４９は第２レジスト膜、５０
は第２レジスト膜、５１は第３レジスト膜、５２はレー
ザ光である。
次にその製造方法について説明する。
まず、第２図（ａ）に示すように、下地の膜４１上に例
えばＰＳＧ膜を０．７μｍ程度の厚さに通常のＣＶＤ法
で成長させて第１の絶縁膜４２を形成し、この第１の絶
縁膜４２上に例えば０．１５μｍ程度の膜厚までアルミ
ナ（Ａ　１２　ｚ　０３　）をスパッタリングして第２
の絶縁膜４３を形成し、更に、第２の絶縁膜４３上に例
えばＰＳＧ膜を通常のＣＶＤ法で成長させて第３の絶縁
膜４４を形成する。次いで、第３の絶縁膜４４上にレジ
ストを塗布して第ルジスト膜４９を形成した後、通常の
露光・現像により第ルジスト膜４９をバターニングし、
第ルジスト膜４９に所定の開口部４９ａ、４９ｂを形成
するとともに配線領域以外の領域に第ルジスト膜４９を
残しておく。
次いで、第２図（ｂ）に示すように、第ルジスト膜４９
をマスクとして第３の絶縁膜４４を例えばＲＩＥでエツ
チングして開口部４９ａ、４９ｂに対応する１、８μｍ
〜４μｍ幅の第１の開口部４５及び開口部４６を最小間
隔０．６μｍとして形成するとともに、この開口部４５
．４６内に第２の絶縁膜４３を露出させる。このとき、
ＲＩＥのガスは、ＣＨＦ　３で、ガス圧は０．０５Ｔｏ
ｒｒ、高周波電力の条件は１３．５６　ＭＨｚ、　　４
Ｗ／ｃｊであり、この条件下においてＡ　ｌ　ｚ０３か
らなる第２の絶縁膜４３はエツチングされず、ＰＳＧか
らなる第１の絶縁膜４２のみがエツチングされるので選
択性が極めて良好である。次いで、第１の開口部４５内
から第３の絶縁膜４４上を覆うようにレジストを塗布し
て第２レジスト膜５０を形成した後、通常の露光・現像
により所定の開口部５０ａを形成して開口部５０ａ内に
第２の絶縁膜４３を露出させておく。
次いで、第２図（Ｃ）に示すように、第２レジスト膜５
０をマスクとしてエツチングし、絶縁膜４２に開口部５
０ａに対応する第１の開口部４５の幅より幅の小さい開
口部４７ａを形成するとともに、この開口部４７ａ内に
第１の絶縁膜４２を露出させる。このとき、エツチング
のガスは例えばガス圧が０．０１Ｔｏｒｒのアルゴン（
Ａｒ）とし、第３の絶縁膜４４を形成するエツチングの
装置（図示せず）と同一のエツチング装置で条件を５Ｗ
／−とする。この場合、選択性は若干乏しいが、次に最
下層の第１の絶縁膜４２をエツチングするので何ら問題
はない。
次いで、同一のエツチング装置を用いてＣＨＦ３ガスに
より第１の絶縁膜４２をエツチングし、開口部５０ａ、
４７ａと路間−幅の開口部４７ｂを形成するとともに開
口部４７ａ、４７ｂからなる第２の開口部４７内に下地
の膜４１を露出させる。次いで、第２の開口部４７内の
下地の膜４１とコンタクトを取るように、第２の開口部
４７及び開口部４６内から第３の絶縁膜４４上を覆って
例えばＡ１又はＡ１合金をスパッタリングにより０．６
μｍ程度成長させ、配線用の金属層４８を形成する。次
いで、金属層４８上にレジストを塗布して第３レジスト
膜５１を形成し、通常の露光・現像により第１の開口部
４５、開口部４６より僅かに大きい幅に太らせて第３レ
ジスト膜５１をパターニングし、この第３レジスト膜５
１をマスクとして例えばＣＣｌ４とＢＣ１、の混合ガス
により金属層４８をＲＩＥでエツチングする。
次いで、第２図（ｄ）に示すように、金属層４８上から
第３レジスト膜５１を除去した後、金属層４８上にレー
ザ光５２を照射する。レーザ光５２は、例えばレーザ照
射装置（図示せず）として米国のＸＭＲ社製モデル４１
００を使用し、レーザ光源はＸｅＣｌエキシマレーザで
パルス幅は５０ｎｓ　、パルスエネルギは１５抛Ｊ１パ
ルスの照射寸法は２１１ｍ×２１ｍ１パルスの送りピッ
チを０．５Ｎ、下地の膜４１の温度は３００℃で照射す
る。このとき、レーザ光５２を照射された金属層４８は
溶融し、粘性流動することにより、第２図（ｅ）に示す
ように、第１の開口部４５及び開口部４６の近傍の金属
層４８が第１の開口部４５及び開口部４Ｇ内に流れ込む
。
なお、第３レジスト膜５１を第１の開口部４５、開口部
４６より太らせてパターニングしたので、第１の開口部
４５と開口部４６の間隔が１．６μｍ以上であれば、金
属層４８は第２図（ｄ）のように分離してパターニング
されるが、第１の開口部４５と同時に第３図（ａ）に示
すような１．６μｍ以下の間隔で隣接する開口部５３．
５４．５５．５６等を形成すると、金属層４８はこれら
の開口部５３〜５６間で互いに接続したパターンとなる
。ところが、この金属層４８にレーザ光５２を照射する
と、溶融した金属層４８は粘性流動して開口部５３〜５
６内に流れ込み、第３図（ｂ）に示すように、互いに分
離して開口部５３〜５Ｇ上に平坦な上面を形成する。こ
の点に関しては、開口部間隔２μｍで金属層４８を接続
したパターンとする条件下でも、金属層４８のＡβ同士
がレーザ光５２の照射後には自動的にそれぞれの開口部
に流れ込んで分かれることを確認した。
このように、本実施例においては、配線用の金属層４８
を埋め込む第１の開口部４５を形成する際、第２の絶縁
膜４３をエツチングストッパーとしているので、第３の
絶縁膜４４の膜厚に応じた所定深さの第１の開口部４５
を容易かつ高精度に形成することができる。また、第２
の絶縁膜４３の下層に第１の絶縁膜４２を形成するので
、第１の絶縁膜４２の膜厚を適宜設定して第２の開口部
４７を所望の深さに容易に形成することができる。さら
に、第２の絶縁膜４３をＡｌｔｏｓとし０．１μｍ以上
の膜厚に形成するので、レーザ光５２に対して第２の絶
縁膜４３が３０％以上の吸収率を有し、しかも、第２の
絶縁膜４３の下層に比較的膜厚の大きい第１の絶縁膜４
２を形成するので、例えば下地の膜４１に深さ０．１μ
ｍのｐ−ｎ接合を形成した場合でもこのｐ−ｎ接合はレ
ーザ光５２の照射後も正常であり、金属層４８がない領
域の下層に位置する素子も何ら損傷することがなかった
。又、４１をＡＮ配線層で形成した場合にも全く同様に
平坦な上層配線層が形成でき、かつ下地４１のＡ１配線
層はＡ１．Ｏ，層により照射されるレーザー光のエネル
ギーが７０％以下に低下するので、融溶することはなく
何ら損傷を受けなかった。
第４．５図は第２の発明に係る半導体装置の製造方法の
他の実施例を説明する図である。
第４．５図において、６１は例えばＳｔからなり部分的
に熱酸化膜６１ａを成長した基板である下地の層、６２
は例えばＰＳＧからなる第１の絶縁膜、６３は例えばＡ
ｌ１ｔＯｓからなる第２の絶縁膜、６４は例えばＰＳＧ
からなる第３の絶縁膜、６５は第３の絶縁膜６４に形成
された第１の開口部、６６は第１の開口部６５に近接し
て第３の絶縁膜６４に形成された開口部、６７は第１の
絶縁膜６２に形成され第１の開口部６５の幅より小さい
第２の開口部、６８は例えばＡＩ！又は、１合金からな
る配線用の金属層、６９は第２レジスト膜、７０は第２
レジスト膜である。
次にその製造方法について説明する。
まず、第５図（ａ）に示すように、下地の膜６１上に例
えば選択酸化法により部分的に厚さ０．６μｍ程度の熱
酸化膜６１ａを形成し、その上層にＰＳＧ膜を通常のＣ
ＶＤ法により厚さ０．３μｍ程度に成長させて第１の絶
縁膜６２を形成し、更にＡｌ。
Ｏｌをスパッタリングして厚さ０．１５μｍ程度の第２
の絶縁膜６３を形成した後、最上層に通常のＣＶＤ法に
よりＰＳＧ膜を厚さ０．７μｍ程度成長させて第３の絶
縁膜６４を形成する。次いで、第３の絶縁膜６４上にレ
ジストを塗布して第ルジスト膜６９を形成し、通常の露
光・現像により開口部６９ａ、６９ｂを形成するよう第
ルジスト膜６９をパターニングし、配線領域以外の領域
のみ第ルジスト膜６９を残しておく。
次いで、第５図（ｂ）に示すように、第ルジスト膜６９
をマスクとし第２の絶縁膜６３をエツチングストッパー
として第３の絶縁膜６４をエツチング（例えばＲＩＥ）
Ｌ、第１の開口部６５及び開口部６６を形成するととも
に第１の開口部６５及び開口部６６内に第２の絶縁膜６
３を露出させる。次いで、第３の絶縁膜６４上にレジス
トを塗布して第２レジスト膜７０を形成し、この第２レ
ジスト膜７０の第１の開口部６５上の部位に開口部７０
ａを形成するよう第２レジスト膜７０をパターニングす
る。
次いで、第５図（ｃ）に示すように、第２レジスト膜７
０をマスクとして第２の絶縁膜６３を例えばＣＨＦ、ガ
スによるＲＩＥでエツチングし、更に、第１の絶縁膜６
２を例えばＡｒガスによるＲＩＥでエツチングして第２
の開口部６７を形成するとともに第２の開口部６７内に
下地の膜６１を露出させる。
次いで、この第２の開口部６７内の下地の膜６１とコン
タクトを取るように第２の開口部６７内から第３の絶縁
膜６４上を覆う厚さ０．６μｍ程度の配線用金属層６８
を形成する。
これ以後の工程は上述した一実施例と同様であり、その
工程が終了すると第４図に示す半導体装置ができ上がる
。本実施例においても一実施例と同様の効果を得ること
ができる。
第６図は第３の発明に係る半導体装置の製造方法の一実
施例を説明する図である。
第６図において、８１は例えばＳｉからなる基板である
下地の膜、８２は例えばＰＳＧからなる第１の絶縁膜、
８３は例えばＡｌｚＯｘからなる第２の絶縁膜、８４は
例えばＰＳＧからなる第３の絶縁膜、８５は第２の絶縁
膜８３に形成された第１の開口部、８６は第３の絶縁膜
８４に形成された第２の開口部、８７は第２の開口部８
６に近接して第３の絶縁膜８４に形成された開口部、８
８は第１の絶縁膜８２に形成された第３の開口部、８９
はＡＩ！又はＡＩ！合金からなる配線用の金属層、９０
は第２レジスト膜、９１は第３レジスト膜、９２はレー
ザ光である。
次に、その製造方法について説明する。
まず、第６図（ａ）に示すように、下地の膜８１上に例
えばＰＳＧを０．７μｍ程度の厚さに通常のＣＶＤ法で
成長させて第１の絶縁膜８２を形成し、この第１の絶縁
膜８２上に例えば０．１５μｍ程度の膜厚までＡｌｚＯ
，をスパッタリングして第２の絶縁膜８３を形成した後
、第３の絶縁膜８３上にレジストを塗布して第ルジスト
膜（図示せず）を形成し、通常の露光・現像によりパタ
ーニングし、この第ルジスト膜をマスクとして第２の絶
縁膜８３を例えばＲＩＥでエツチングして第１の開口部
８５を形成する。このとき、ＲＩＥのガスは例えばアル
ゴンとし、ガス厚は０．０ＩＴｏｒｒ、高周波電力の条
件は５　Ｗ／ｃｄである。次いで、第１の開口部８５内
から第２の絶縁膜８３上を覆うよう通常のＣＶＤ法でＰ
ＳＧ膜を０．７μｍ程度の厚さに成長して第３の絶縁膜
８４を形成し、この第３の絶縁膜８４上にレジストを塗
布して、通常の露光・現像により開口部９０ａ、９０ｂ
を形成するよう第２レジスト膜９０をパターニングする
。
次いで、第６図（ｂ）に示すように、第２レジスト膜９
０をマスクとして第３の絶縁膜８４及び第１の絶縁膜８
２を例えばＲＩＥでエツチングし、第３の絶縁膜８４に
第１の開口部８５の幅より幅の大きい第２の開口部８６
及び開口部８７を形成するとともに、第１の絶縁膜８２
に第１の開口部８５とほぼ等しい幅の第３の開口部８８
を形成して第３の開口部８８内に下地の膜８１を露出さ
せる。第２の開口部８６の幅は例えば１．８μｍ〜４μ
ｍで、第２の開口部８６及び開口部８７の最小間隔は０
．６μｍである。このとき、ＲＩＥのガスは例えばＣＨ
Ｆ３ガス、ガス圧は０．０５Ｔｏｒｒ、高周波電力の条
件は１３．５６　ＭＨｚ、　　４Ｗ／ａＪであり、この
条件下ではＡＡ’ｚＯｉはエツチングされずＰＳＧのみ
エツチングされるので選択性が極めて良い。したがって
、第２の開口部８６の深さ方向については第２の絶縁膜
８３がエツチングストッパーとなり、Ａ　ｊ！　ｔ　Ｏ
ｓがない第１の開口部８５の部分でエツチングが進んで
第３の開口部８８が容易にしかも第２の開口部８６と同
時に短時間で形成される。
次いで、第６図（ｃ）に示すように、第３の開口部８８
内から第３の絶縁膜８４上を覆うようスパッタリングに
より金属層８９を形成し、金属層８９上にレジストを塗
布して第３レジスト膜９１を形成した後筒２の開口部８
６より僅かに大きく太らせて第３レジスト膜９１をパタ
ーニングし、この第３レジスト膜９１をマスクとしＣｃ
Ｉ！４とＢｃＩ！ｚの混合ガスを用いて金属層８９をＲ
ＩＥでエツチングする。
次いで、第６図（ｄ）に示すように、金属層８９にレー
ザ光９２を照射し、第６図（ｅ）に示すように、金属層
８９を第１の開口部８５、第２の開口部８６および第３
の開口部８８内に埋め込むとともに平坦化する。なお、
レーザ光の照射による金属層８９の埋め込み及び平坦化
工程は、第２の発明の一実施例と同様であり、詳細説明
を省略する。
このように本実施例においては、第２の絶縁膜８３をエ
ツチングストッパーとして第２の開口部８６を容易かつ
高精度の深さに形成することができ、幅の異なる第２の
開口部８６及び第３の開口部８８を同じエツチングガス
で同時に形成して工数を削減することができる。また、
金属層８９の平坦化を完全に実現しつつ回路の動作速度
の低下を防止、かつ、金属層８９（配線）間のショート
を防止できる。
第７図は第３の発明に係る半導体装置の製造方法の他の
実施例を説明する図である。
第７図において、１０１は例えばＳｉからなり部分的に
熱酸化膜１０１ａを成長した基板である下地の膜、１０
２は例えばＰＳＧからなる第１の絶縁膜、１０３は例え
ばＡｌ２Ｏ，からなる第２の絶縁膜、１０４は例えばＰ
ＳＧからなる第３の絶縁膜、１０５は第２の絶縁膜１０
３に形成された第１の開口部、１０６は第３の絶縁膜１
０４に形成された第２の開口部、１０７は第２の開口部
１０６に近接して第３の絶縁膜１０４に形成された開口
部、１０８は第１の絶縁膜１０２に形成された第３の開
口部、１０９はＡＡ又はＡ１合金からなる配線用の金属
層、１１０は第２レジスト膜である。
次にその製造方法について説明する。
まず、第７図（ａ）に示すように、下地の膜１０１上に
例えば選択酸化法により部分的に厚さ０．６μｍ程度の
熱酸化膜１０１ａを形成し、その上層にＰＳＧ膜を通常
のＣＶＤ法により厚さ０．３μｍ程度に成長させて第１
の絶縁膜１０２を形成し、更にＡ１．０３をスパッタリ
ングして厚さ０．１５μｍ程度の第２の絶縁膜１０３を
形成する。次いで、第２の絶縁膜１０３上にレジストを
塗布して第ルジスト膜（図示せず）を形成し、通常の露
光・現像によりパターニングした後、この第ルジスト膜
をマスクとし第２の絶縁膜１０３をＲＩＥでエツチング
して第１の開口部１０５を形成する。次いで、第１の開
口部１０５内から第２の絶縁膜１０３上を覆うように通
常ＣＶＤ法でＰＳＧ膜を０．７μｍ程度成長させて第３
の絶縁膜１０４を形成し、この第３の絶縁膜１０４上に
レジストを塗布して第２レジスト膜１１０を形成した後
、通常の露光・現像により配線領域となる開口部１１０
ａ、　　１１０ｂ等を形成するよう第２レジスト膜１１
０をパターニングする。
次いで、第７図（ｂ）に示すように、第２レジスト膜１
１０をマスクとして第３の絶縁膜１０４を例えばＲＩＥ
でエツチングし、第２の絶縁膜１０３をエツチングスト
ッパーとして第３の絶縁膜１０４に第１の開口部１０５
０幅より幅の大きい第２の開口部１０６及びこれに近接
する開口部１０７を形成するとともに、第１の開口部１
０５を介し第１の絶縁膜１０２をエツチングして第３の
開口部１０８を形成し、更に、第３の開口部１０８内に
下地の膜１０１を露出させる。
次いで、第７図（ｃ）に示すように、第３の開口部１０
８内の下地の膜１０１とコンタクトを取るように第３の
絶縁膜１０４上に厚さ０．６　μｍ程度にＡｌ又はＡ２
合金をスパッタリングして金属層１０９を形成し、この
金属層１０９のうち第２の開口部１０６から１μｍ以上
離れた部位をエツチングにより除去した後、上述例と同
様にレーザ光を照射してレーザアニール処理を行い、金
属層１０９を第１の開口部１０５、第２の開口部１０６
及び第３の開口部１０８内に埋め込むとともに平坦化す
る。
このようにしても、上述の一実施例と同様の効果を得る
ことができる。
第８図は第４の発明に係る半導体装置の製造方法の一実
施例を説明する図である。
第８図において、１２１は例えばＳｔからなる基板であ
る下地の膜、１２２は例えばＰＳＧからなる第１（７）
絶縁膜、１２３は第１の絶縁膜１２２（ＰＳＧ）よりエ
ツチングレートの小さい例えばＡＪ、０゜からなる第２
の絶縁膜、１２４は例えばＰＳＧからなる第３の絶縁膜
、１２５は第１の絶縁膜１２２及び第２の絶縁膜１２３
に形成された第１の開口部、１２６は第３の絶縁膜１２
４に形成された第２の開口部、１２７は第２の開口部１
２６に近接して第３の絶縁膜１２４に形成された開口部
、１２８は第１の開口部１２５内に形成された側壁絶縁
膜、１２９はＡｌ又はＡ１合金からなる配線用の金属層
、１３０は第２レジスト膜、１３１は第２レジスト膜で
ある。
次に、その製造方法について説明する。
まず、第８図（ａ）に示すように、下地の膜１２１上に
通常のＣＶＤ法でＰＳＧ膜を成長させて厚さ０．７μｍ
程度の第１の絶縁膜１２２を形成し、この第１の絶縁膜
１２２上に例えば０．１５μｍの膜厚にＡＪｚＯ：＋を
スパッタリングして第２の絶縁膜１２３を形成した後、
第２の絶縁膜１２３上にレジストを塗布して第ルジスト
膜１３０を形成する。次いで、通常の露光・現像により
開口部１３０ａを形成するよう第ルジスト膜１３０をパ
ターニングし、この第ルジスト膜１３０をマスクとし第
２の絶縁膜１２３をＡｒガスによるＲＩＥでエツチング
して開口部１２５　ａを形成するとともに開口部１２５
ａ内に第１の絶縁膜１２２を露出させた後、開口部１２
５ａを介して第１の絶縁膜１２２をＣＨＦ３ガスによる
ＲＩＥでエツチングして開口部１２５ｂを形成する。す
なわち、第１の絶縁膜１２２及び第２の絶縁膜１２３を
エツチングして開口部１２５ａ、１２５ｂからなる第１
の開口部１２５を形成するとともに第１の開口部１２５
内に下地の膜１２１を露出させる。
次いで、第８図（ｂ）に示すように、第１の開口部１２
５内から第２の絶縁膜１２３上を覆うようにＰＳＧ膜を
通常のＣＶＤ法で成長させて第３の絶縁膜１２４を形成
し、第３の絶縁膜１２４上にレジストを塗布して第２レ
ジスト膜１３１を形成した後、通常の露光・現像により
配線領域に開口部１３１ａ、１３１ｂを形成するよう第
２レジスト膜１３１をパタニングする。
次いで、第８図（ｃ）に示すように、第２レジスト膜１
３１をマスクとし第２の絶縁膜１２３をエツチング量）
７バーとして第３の絶縁膜１２４ヲＲＩＥでエツチング
し、第２の開口部１２６及びこれに近接する開口部１２
７を形成する。このとき、いわゆるオーバーエツチング
量を制御することにより第１の開口部１２５内の第１の
絶縁膜１２２及び第２の絶縁膜１２３の側壁にエツチン
グ残りである側壁絶縁膜１２８が形成され、この側壁絶
縁膜１２８の間で下地の膜１２１が露出する。
次いで、第８図（ｄ）に示すように、第１の開口部１２
５内に露出した下地の膜１２１とコンタクトを取るよう
にＡＩ！又はＡ１合金をスパッタリングして第３の絶縁
膜１２４を覆う金属層１２９を形成した後、この金属層
１２９の第２の開口部１２６及び開口部１２７等の配線
領域から所定寸法離れた部位をエツチングにより除去し
て金属層１２９をパターニングし、次いで、この金属層
１２９を上述したようなレーザアニール処理により溶融
・粘性流動させて第１の開口部１２５及び第２の開口部
１２６に埋め込むとともに平坦化する。
このように本実施例においては、第３の絶縁膜１２４を
エツチングして第２の開口部１２６を形成する際、第３
の絶縁膜１２４よりエツチングレートの小さい第２の絶
縁膜１２３をエツチングストッパーとしているので第２
の開口部１２６を容易にかつ高精度の深さに形成するこ
とができ、同時に、第１の開口部１２５内に側壁絶縁膜
１２８を形成して下地の膜１２１の露出面積を小さくす
ることができる。
したがって、これを適用して下地の膜１２１上にバイポ
ーラトランジスタを形成したところ、通常の場合よりエ
ミッタの寸法を小さくすることができ、電流利得り、い
スイッチング速度とも優れたものとなった。
なお、上述した第１〜第４の発明の各実施例においては
、金属層４８．６８．８９．１０９又は１２９の上に銅
（Ｃｕ）を例えば３００人の厚さで成長させることがで
き、その場合配線形状の平坦化はもとより、ＣｕがＡｌ
中に混入することにより配線に電流を流したときのエレ
クトロマイグレーシラン耐性が向上する。また、Ｃｕの
レーザ光に対する反射率がＡｌの反射率に比較して小さ
いため、レーザ光のエネルギーの吸収が良く、上述例の
Ａ１の場合よりレーザ光の照射面積を２倍に拡大するこ
とができ、スルーブツトも向上することができる。
この照射面積の拡大は、Ａｌ又はＡ１合金に代えてＣｕ
又はＣｕ合金から金属層を形成することによっても達成
できる。又、反射率の小さい金属としてＴｉを用いても
Ｃｕと同様の効果があった。
さらに、配線用金属層をエツチングしてバターニングす
る際、内方にコンタクト用の窓が形成された開口部近傍
については他の開口部上の金属層より大きくしたり、内
方にコンタクト用の窓が形成された開口部の幅寸法を狭
めたりして平坦化後の金属層の膜厚をより均一にするこ
とができる。
また、本発明における下地の膜は、半導体基板のＳｉ層
や拡散層の他、メタル等の導電性物質からなる配線層で
あってもよく、本発明は、上述の各実施例で説明した一
層配線の場合のみならず、多層配線の場合にも適用する
ことができる。
〔発明の効果〕
本発明によれば、上層よりエツチングレートの小さい絶
縁膜をエツチングストッパーに利用して、配線層を埋め
込む開口部（溝）の深さを容易かつ高精度に制御するこ
とができ、レーザ照射を行って金属層を開口部内に平坦
に埋め込むことができる。この結果、配線の平坦化を完
全に実現することができる。また、レーザ光に対する吸
収性の良い絶縁膜を形成して、レーザ照射による素子の
損傷を防止することができる。
【図面の簡単な説明】
第１図は第１の発明に係る半導体装置の製造方法の一実
施例を説明する図、 第２．３図は第２の発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第２図はその工程説明図
、 第３図はその作用説明図、 第４．５図は第２の発明に係る半導体装置の製造方法の
他の実施例を説明する図であり、第４図はその半導体装
置の断面図、 第５図はその工程説明図、 第６図は第３の発明に係る半導体装置の製造方法の一実
施例を説明する図、 第７図は第３の発明に係る半導体装置の製造方法の他の
実施例を説明する図、 第８図は第４の発明に係る半導体装置の製造方法の一実
施例を説明する図である。 第９〜１２図は第１従来例を説明する図であり、第９図
はその工程説明図、 第１０図はその配線部の斜視図、 第１１図はその作用説明図、 第１２図は第１従来例の課題の説明図、第１３図は第２
従来例を説明する図、 第１４．１５図は第３従来例を説明する図であり、第１
４図はその工程説明図、 第１５図はその課題の説明図である。 ２１・・・・・・下地の膜、 ２２・・・・・・下層の絶縁膜、 ２３・・・・・・上層の絶縁膜、 ２４・・・・・・第１の開口部、 ２５・・・・・・第２の開口部、 ２６・・・・・・金属層、 ４１・・・・・・下地の膜、 ４２・・・・・・第１の絶縁膜、 ４３・・・・・・第２の絶縁膜、 ４４・・・・・・第３の絶縁膜、 ４５・・・・・・第１の開口部、 ４７・・・・・・第２の開口部、 ４８・・・・・・金属層、 ８１・・・・・・下地の膜、 ８２・・・・・・第１の絶縁膜、 ８３・・・・・・第２の絶縁膜、 ８４・・・・・・第３の絶縁膜、 ８５・・・・・・第１の開口部、 ８６・・・・・・第２の開口部、 ８８・・・・・・第３の開口部、 ８９・・・・・・金属層、 １２１・・・・・・下地の膜、 １２２・・・・・・第１の絶縁膜、 １２３・・・・・・第２の絶縁膜、 １２４・・・・・・第３の絶縁膜、 １２５・・・・・・第１の開口部、 １２６・・・・・・第２の開口部、 １２８・・・・・・側壁絶縁膜、 １２９・・・・・・金属層。 ＋ｕ＋ｎ＋＋ｍ＋〜″ ｋｉｌｌｌｌｌＪＩＪｌｌＪｌｌト５２第 図 第 す 凶 第３の発明の他の実施例の説明図 第７図 ｋｉｌｌｌｌｌｉｌｌｌｌ出ト９２ 第 図

Claims (5)

    【特許請求の範囲】
  1. （１）下地の膜（２１）上に上層の絶縁膜（２３）より
    エッチングレートが小さい下層の絶縁膜（２２）及び該
    上層の絶縁膜（２３）を順次形成する工程と、 該上層の絶縁膜（２３）をエッチングして第１の開口部
    （２４）を形成するとともに、該第１の開口部（２４）
    内に下層の絶縁膜（２２）を露出させる工程と、 該第１の開口部（２４）内の下層の絶縁膜（２２）をエ
    ッチングして該第１の開口部（２４）の幅より小さい幅
    の第２の開口部（２５）を形成するとともに、該第２の
    開口部（２５）内に下地の膜（２１）を露出させる工程
    と、 該第２の開口部（２５）内の下地の膜（２１）とコンタ
    クトを取るように第１、第２の開口部（２４、２５）内
    に金属層（２６）を形成する工程と、該金属層（２６）
    をレーザ光を照射することにより第１、第２の開口部（
    ２４、２５）内に埋め込むとともに平坦化する工程とを
    含むことを特徴とする半導体装置の製造方法。
  2. （２）下地の膜（４１）上に第１の絶縁膜（４２）、該
    第１、第３の絶縁膜（４２、４４）よりエッチングレー
    トが小さい第２の絶縁膜（４３）及び該第３の絶縁膜（
    ４４）を順次形成する工程と、該第３の絶縁膜（４４）
    をエッチングして第１の開口部（４５）を形成するとと
    もに、該第１の開口部（４５）内に第２の絶縁膜（４３
    ）を露出させる工程と、 該第１の開口部（４５）内の第２の絶縁膜（４３）及び
    第１の絶縁膜（４２）をエッチングして第１の開口部（
    ４５）の幅より幅の小さい第２の開口部（４７）を形成
    するとともに、該第２の開口部（４７）内に下地の膜（
    ４１）を露出させる工程と、該第２の開口部（４７）内
    の下地の膜（４１）とコンタクトを取るように該第１、
    第２の開口部（４５、４７）内に金属層（４８）を形成
    する工程と、該金属層（４８）をレーザ光を照射するこ
    とにより第１、第２の開口部（４５、４７）内に埋め込
    むとともに平坦化する工程とを含むことを特徴とする半
    導体装置の製造方法。
  3. （３）下地の膜（８１）上に第１の絶縁膜（８２）及び
    該第１、第３の絶縁膜（８２、８４）よりエッチングレ
    ートが小さい第２の絶縁膜（８３）を順次形成する工程
    と、 該第２の絶縁膜（８３）をエッチングして第１の開口部
    （８５）を形成するとともに、該第１の開口部（８５）
    内に第１の絶縁膜（８２）を露出させる工程と、 該第１の開口部（８５）内から該第２の絶縁膜（８３）
    上を覆うように第３の絶縁膜（８４）を形成する工程と
    、 該第３、第１の絶縁膜（８４、８２）をエッチングする
    ことにより該第３の絶縁膜（８４）に第１の開口部（８
    ５）上で該第１の開口部（８５）の幅より大きい幅の第
    ２の開口部（８６）を形成するとともに、該第１の絶縁
    膜（８２）に第１の開口部（８５）の幅とほぼ等しい幅
    の第３の開口部（８８）を形成して該第３の開口部（８
    ８）内に下地の膜（１）を露出させる工程と、 該第３の開口部（８８）内の下地の膜（８１）とコンタ
    クトを取るように該第１、第２及び第３の開口部（８５
    、８６、８８）内に金属層（８９）を形成する工程と、 該金属層（８９）をレーザ光を照射することにより第１
    、第２及び第３の開口部（８５、８６、８８）内に埋め
    込むとともに平坦化する工程とを含むことを特徴とする
    半導体装置の製造方法。
  4. （４）下地の膜（１２１）上に第１の絶縁膜（１２２）
    、該第１、第３の絶縁膜（１２２、１２４）よりエッチ
    ングレートが小さい第２の絶縁膜（１２３）を順次形成
    する工程と、 該第２の絶縁膜（１２３）及び該第１の絶縁膜（１２２
    ）をエッチングして第１の開口部（１２５）を形成する
    工程と、 該第１の開口部（１２５）内から第２の絶縁膜（１２３
    ）上を覆うように第３の絶縁膜（１２４）を形成する工
    程と、 該第３の絶縁膜（１２４）をエッチングすることにより
    第１の開口部（１２５）上に該第１の開口部（１２５）
    の幅より大きい幅の第２の開口部（１２６）を形成する
    とともに、第１の開口部（１２５）内で第１、第２の絶
    縁膜（１２２、１２３）の側壁に側壁絶縁膜（１２８）
    を形成し、更に該第１の開口部（１２５）内の側壁絶縁
    膜（１２８）の間に下地の膜（１２１）を露出させる工
    程と、 該第１の開口部（１２５）内の下地の膜（１２１）とコ
    ンタクトを取るように該第１、第２の開口部（１２５、
    １２６）内に金属層（１２９）を形成する工程と、該金
    属層（１２９）をレーザ光を照射することにより第１、
    第２の開口部（１２５、１２６）内に埋め込むとともに
    平坦化する工程とを含むことを特徴とする半導体装置の
    製造方法。
  5. （５）前記複数の絶縁膜（２２、２３）、（４２、４３
    、４４）、（８２、８３、８４）又は（１２２、１２３
    、１２４）は、少なくともその複数のうちの一つが前記
    レーザ光に対して３０％以上の吸収率を有することを特
    徴とする請求項１、２、３又は４記載の半導体装置の製
    造方法。
JP1340971A 1989-12-26 1989-12-26 半導体装置の製造方法 Pending JPH03198327A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1340971A JPH03198327A (ja) 1989-12-26 1989-12-26 半導体装置の製造方法
US07/629,795 US5169800A (en) 1989-12-26 1990-12-19 Method of fabricating semiconductor devices by laser planarization of metal layer
EP19900125081 EP0435187A3 (en) 1989-12-26 1990-12-21 Method of fabricating a semiconductor device
KR1019900021780A KR910013542A (ko) 1989-12-26 1990-12-26 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1340971A JPH03198327A (ja) 1989-12-26 1989-12-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03198327A true JPH03198327A (ja) 1991-08-29

Family

ID=18342004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1340971A Pending JPH03198327A (ja) 1989-12-26 1989-12-26 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5169800A (ja)
EP (1) EP0435187A3 (ja)
JP (1) JPH03198327A (ja)
KR (1) KR910013542A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290232A (ja) * 1991-03-19 1992-10-14 Toshiba Corp 溝埋込み配線形成方法
JPH0555183A (ja) * 1991-08-26 1993-03-05 Sharp Corp コンタクトホールの形成方法
JPH05160272A (ja) * 1991-12-04 1993-06-25 Nec Corp 半導体装置の製造方法
JPH09307080A (ja) * 1996-05-02 1997-11-28 Lg Semicon Co Ltd 半導体素子のキャパシタ製造方法
JPH10509285A (ja) * 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
WO2000014786A1 (fr) * 1998-09-02 2000-03-16 Tokyo Electron Limited Procede de production d'un dispositif a semi-conducteur
JP2000332113A (ja) * 1999-04-27 2000-11-30 Agilent Technol Inc 半導体相互接続構造の二重ダマスク象眼風接触部及びその製造方法
JP2011086969A (ja) * 2011-02-01 2011-04-28 Rohm Co Ltd 半導体装置およびその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129296A (ja) * 1991-11-05 1993-05-25 Fujitsu Ltd 導電膜の平坦化方法
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
KR950010041B1 (ko) * 1992-03-28 1995-09-06 현대전자산업주식회사 콘택 홀(contact hole) 구조 및 그 제조방법
JPH06260441A (ja) * 1993-03-03 1994-09-16 Nec Corp 半導体装置の製造方法
DE4400532C1 (de) * 1994-01-11 1995-03-23 Siemens Ag Verfahren zum Herstellen von Flüssigkontakten in Kontaktlöchern
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5567329A (en) * 1995-01-27 1996-10-22 Martin Marietta Corporation Method and system for fabricating a multilayer laminate for a printed wiring board, and a printed wiring board formed thereby
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US6140256A (en) * 1995-11-28 2000-10-31 Tokyo Electron Limited Method and device for treating semiconductor with treating gas while substrate is heated
GB2325083B (en) * 1997-05-09 1999-04-14 United Microelectronics Corp A dual damascene process
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
US6245662B1 (en) 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6228758B1 (en) 1998-10-14 2001-05-08 Advanced Micro Devices, Inc. Method of making dual damascene conductive interconnections and integrated circuit device comprising same
GB9903110D0 (en) * 1999-02-11 1999-04-07 Univ Bristol Method of fabricating etched structures
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
DE10200428A1 (de) * 2002-01-09 2003-04-30 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten und Leiterbahnen mit Hilfe einer vergrabenen Hartmaske
CN110571187B (zh) * 2018-06-05 2022-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1255347A (en) * 1968-10-02 1971-12-01 Hitachi Ltd Improvements in semiconductor devices
CA959383A (en) * 1972-04-05 1974-12-17 North American Rockwell Corporation Thick oxide process for improving metal deposition and stability of semiconductor devices
US4789760A (en) * 1985-04-30 1988-12-06 Advanced Micro Devices, Inc. Via in a planarized dielectric and process for producing same
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating
JPS62260319A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
JPS6466953A (en) * 1987-09-07 1989-03-13 Nec Corp Semiconductor device
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290232A (ja) * 1991-03-19 1992-10-14 Toshiba Corp 溝埋込み配線形成方法
JPH0555183A (ja) * 1991-08-26 1993-03-05 Sharp Corp コンタクトホールの形成方法
JPH05160272A (ja) * 1991-12-04 1993-06-25 Nec Corp 半導体装置の製造方法
JPH10509285A (ja) * 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス
US5942802A (en) * 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
US6171979B1 (en) 1995-10-09 2001-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
US6200912B1 (en) 1995-10-09 2001-03-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
JPH09307080A (ja) * 1996-05-02 1997-11-28 Lg Semicon Co Ltd 半導体素子のキャパシタ製造方法
WO2000014786A1 (fr) * 1998-09-02 2000-03-16 Tokyo Electron Limited Procede de production d'un dispositif a semi-conducteur
US6737350B1 (en) 1998-09-02 2004-05-18 Tokyo Electron Limited Method of manufacturing semiconductor device
JP2000332113A (ja) * 1999-04-27 2000-11-30 Agilent Technol Inc 半導体相互接続構造の二重ダマスク象眼風接触部及びその製造方法
JP2011086969A (ja) * 2011-02-01 2011-04-28 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR910013542A (ko) 1991-08-08
EP0435187A3 (en) 1993-01-20
US5169800A (en) 1992-12-08
EP0435187A2 (en) 1991-07-03

Similar Documents

Publication Publication Date Title
JPH03198327A (ja) 半導体装置の製造方法
US4448632A (en) Method of fabricating semiconductor devices
US5244828A (en) Method of fabricating a quantum device
US5476814A (en) Method of manufacturing semiconductor device utilizing selective CVD method
US5410185A (en) Internal bridging contact
US5593921A (en) Method of forming vias
JP3509049B2 (ja) ヒューズ酸化物の厚さが調整されたヒューズ窓
US5529955A (en) Wiring forming method
CA1237828A (en) Semiconductor-on-insulator (soi) device having electrical short to avoid charge accumulation
JP3517426B2 (ja) 集積回路においてコンタクトビアを製造する方法
US4551907A (en) Process for fabricating a semiconductor device
US5937326A (en) Method for making semiconductor device having via hole
US5510642A (en) Semiconductor device
JP2798452B2 (ja) 異なるレベルで形成されたパターン間に相互接続を形成する段階を含む集積回路の製造方法
JPH1093191A (ja) レーザダイオードの製造方法
US5306665A (en) Manufacturing a wiring for a semiconductor device by a forwardly tapered stack of two conductor films
JPH11204654A (ja) 二重ゲート絶縁膜を有するゲート電極の形成方法
JPH0750694B2 (ja) 導電層形成方法
JPH0684827A (ja) ゲルマニウム層を有する局部相互接続
US6395619B2 (en) Process for fabricating a semiconductor device
JPS5992547A (ja) アイソレ−シヨン方法
KR100267594B1 (ko) 반도체장치의 금속배선 형성방법
KR100621758B1 (ko) 반도체 소자의 금속배선 및 그 제조방법
JPH11214387A (ja) 半導体装置およびその製造方法
KR100338093B1 (ko) 반도체소자의금속배선형성방법