JP3322341B2 - 光電変換素子、それを用いた固体撮像素子およびその製造方法 - Google Patents
光電変換素子、それを用いた固体撮像素子およびその製造方法Info
- Publication number
- JP3322341B2 JP3322341B2 JP34075898A JP34075898A JP3322341B2 JP 3322341 B2 JP3322341 B2 JP 3322341B2 JP 34075898 A JP34075898 A JP 34075898A JP 34075898 A JP34075898 A JP 34075898A JP 3322341 B2 JP3322341 B2 JP 3322341B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- impurity
- charge
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換素子、そ
れを用いた固体撮像素子およびその製造方法に関し、特
に小型化されても蓄積電荷量を十分に維持することが出
来るように工夫された光電変換素子、それを有する固体
撮像素子およびその製造方法に関するものである。
れを用いた固体撮像素子およびその製造方法に関し、特
に小型化されても蓄積電荷量を十分に維持することが出
来るように工夫された光電変換素子、それを有する固体
撮像素子およびその製造方法に関するものである。
【０００２】
【従来の技術】固体撮像素子の光電変換素子は多くの場
合ｐ型領域とｎ型領域とを有するフォトダイオードによ
って構成され、光電変換によって生成された信号電荷
（通常は電子）はｎ型領域に蓄積された後、ＣＣＤ（電
荷結合デバイス）などの電荷転送部へ読み出される。信
号電荷は電荷転送部にて転送されその出力部において電
圧信号に変換された後固体撮像素子外へ読み出される。
図５（ａ）は、フォトダイオード型の光電変換素子を有
する従来の固体撮像素子の単位画素部の概略平面図であ
り、図５（ｂ）は図５（ａ）のＸ−Ｘ線での断面図であ
る。但し、簡略化のため図５（ａ）ではゲート電極や遮
光膜等、図５（ｂ）ではカバー膜等の図示は省略されて
いる。図示された例では、蓄積される電荷は電子であ
る。図５（ａ）に示されるように、単位画素は光電変換
部と電荷転送部で構成されている。ｎ型シリコン基板１
内にｐ型領域２が形成され、ｐ型領域２より基板表面側
に光電変換された信号電荷を蓄積するｎ型領域３が形成
されている。
合ｐ型領域とｎ型領域とを有するフォトダイオードによ
って構成され、光電変換によって生成された信号電荷
（通常は電子）はｎ型領域に蓄積された後、ＣＣＤ（電
荷結合デバイス）などの電荷転送部へ読み出される。信
号電荷は電荷転送部にて転送されその出力部において電
圧信号に変換された後固体撮像素子外へ読み出される。
図５（ａ）は、フォトダイオード型の光電変換素子を有
する従来の固体撮像素子の単位画素部の概略平面図であ
り、図５（ｂ）は図５（ａ）のＸ−Ｘ線での断面図であ
る。但し、簡略化のため図５（ａ）ではゲート電極や遮
光膜等、図５（ｂ）ではカバー膜等の図示は省略されて
いる。図示された例では、蓄積される電荷は電子であ
る。図５（ａ）に示されるように、単位画素は光電変換
部と電荷転送部で構成されている。ｎ型シリコン基板１
内にｐ型領域２が形成され、ｐ型領域２より基板表面側
に光電変換された信号電荷を蓄積するｎ型領域３が形成
されている。
【０００３】ｎ型領域３の上部、すなわち基板表面には
ｐ+ 領域４が形成され、酸化膜等の絶縁膜との間の界面
準位を介した暗電流の発生を抑制している。このｐ+ 領
域４はｎ型領域３の周囲に形成されているｐ+ チャネル
ストッパ５と接続され、グラウンド電位に固定されてい
る。光電変換部と電荷転送部の間に、ｐ+ チャネルスト
ッパの形成されていない領域があり、トランスファゲー
ト領域７が形成されている。電荷転送部は、シリコン基
板１内に形成されたｐ型領域２上に形成されたｎ型領域
からなる電荷転送領域６と、その上部にゲート絶縁膜８
を介して形成された転送ゲート電極９により構成され
る。図５（ｂ）に示された転送ゲート電極９は、電荷転
送部の転送ゲート電極の一部を示しているに過ぎない。
転送ゲート電極９上を含む全面は層間絶縁膜１０によっ
て覆われ、その上には光が光電変換部のみに入射するよ
うに、光電変換部上部のみに開口を有する遮光膜１１が
形成されている。
ｐ+ 領域４が形成され、酸化膜等の絶縁膜との間の界面
準位を介した暗電流の発生を抑制している。このｐ+ 領
域４はｎ型領域３の周囲に形成されているｐ+ チャネル
ストッパ５と接続され、グラウンド電位に固定されてい
る。光電変換部と電荷転送部の間に、ｐ+ チャネルスト
ッパの形成されていない領域があり、トランスファゲー
ト領域７が形成されている。電荷転送部は、シリコン基
板１内に形成されたｐ型領域２上に形成されたｎ型領域
からなる電荷転送領域６と、その上部にゲート絶縁膜８
を介して形成された転送ゲート電極９により構成され
る。図５（ｂ）に示された転送ゲート電極９は、電荷転
送部の転送ゲート電極の一部を示しているに過ぎない。
転送ゲート電極９上を含む全面は層間絶縁膜１０によっ
て覆われ、その上には光が光電変換部のみに入射するよ
うに、光電変換部上部のみに開口を有する遮光膜１１が
形成されている。
【０００４】光電変換部で生成された信号電荷は、ｎ型
領域３に蓄積された後、所望のタイミングでトランスフ
ァゲート領域７上部に形成された転送ゲート電極に高い
電圧が印加されることで該トランスファゲート領域７が
オン状態となり、電荷転送領域６に読み出される。この
時ｎ型領域３は空乏化し、その電位よりもトランスファ
ゲート領域のオン状態電位および読み出される先の電荷
転送部の電位の方が高くなるように、印加電圧が設定さ
れる。従って、ｎ型領域の空乏化電位が高いほど、トラ
ンスファゲート領域上のゲート電極に印加される電圧は
高くなる。信号電荷が光電変換部から電荷転送部へ読み
出された後トランスファゲート領域はオフ状態となさ
れ、読み出された信号電荷は電荷転送部内を転送され
る。
領域３に蓄積された後、所望のタイミングでトランスフ
ァゲート領域７上部に形成された転送ゲート電極に高い
電圧が印加されることで該トランスファゲート領域７が
オン状態となり、電荷転送領域６に読み出される。この
時ｎ型領域３は空乏化し、その電位よりもトランスファ
ゲート領域のオン状態電位および読み出される先の電荷
転送部の電位の方が高くなるように、印加電圧が設定さ
れる。従って、ｎ型領域の空乏化電位が高いほど、トラ
ンスファゲート領域上のゲート電極に印加される電圧は
高くなる。信号電荷が光電変換部から電荷転送部へ読み
出された後トランスファゲート領域はオフ状態となさ
れ、読み出された信号電荷は電荷転送部内を転送され
る。
【０００５】
【発明が解決しようとする課題】上述した従来の固体撮
像素子では、蓄積電荷量を増大するためにｎ型領域３の
不純物濃度を高くすると、空乏化した時のｎ型領域３の
電位（ＰＤ空乏化電位）が高くなり、前述したように光
電変換素子から電荷転送素子への電荷読み出し電圧が高
くなったり、ｎ型基板１への引き抜き電圧が高くなる。
これらの電圧が高くなると駆動電圧の振幅が大きくな
り、消費電力が増大する。以下、この点についてさらに
詳しく説明する。
像素子では、蓄積電荷量を増大するためにｎ型領域３の
不純物濃度を高くすると、空乏化した時のｎ型領域３の
電位（ＰＤ空乏化電位）が高くなり、前述したように光
電変換素子から電荷転送素子への電荷読み出し電圧が高
くなったり、ｎ型基板１への引き抜き電圧が高くなる。
これらの電圧が高くなると駆動電圧の振幅が大きくな
り、消費電力が増大する。以下、この点についてさらに
詳しく説明する。
【０００６】図６に図５（ｂ）のＹ−Ｙ線方向、すなわ
ち深さ方向の電位分布を示す。図中電位は下向きが正
で、深さ方向に符号と矢印で示した範囲は図５で示した
符号の位置を表わしている。図にはｎ型領域３に電荷が
蓄積できるような基板電圧を印加して、ｎ型領域が空乏
化している状態（Ｂ）と最大蓄積電荷量が蓄積されてい
る状態（Ａ）、及び高い基板電圧を印加してｎ型領域に
蓄積されている電荷を全てｎ型シリコン基板１に引き抜
いた状態（Ｃ）を示している。以下、ｎ型領域３が空乏
化しているＢの状態の時のｎ型領域での電位の最大値を
フォトダイオード（ＰＤ）空乏化電位、その位置をＰＤ
チャネル位置と呼ぶ。ｎ型領域が空乏化している状態か
ら、光電変換によって生成された電荷がｎ型領域３に蓄
積されていくに従って、ｎ型領域３とｐ型領域２の電位
が下がり、ｎ型領域３とｐ型領域２の間のポテンシャル
バリアも減少する。
ち深さ方向の電位分布を示す。図中電位は下向きが正
で、深さ方向に符号と矢印で示した範囲は図５で示した
符号の位置を表わしている。図にはｎ型領域３に電荷が
蓄積できるような基板電圧を印加して、ｎ型領域が空乏
化している状態（Ｂ）と最大蓄積電荷量が蓄積されてい
る状態（Ａ）、及び高い基板電圧を印加してｎ型領域に
蓄積されている電荷を全てｎ型シリコン基板１に引き抜
いた状態（Ｃ）を示している。以下、ｎ型領域３が空乏
化しているＢの状態の時のｎ型領域での電位の最大値を
フォトダイオード（ＰＤ）空乏化電位、その位置をＰＤ
チャネル位置と呼ぶ。ｎ型領域が空乏化している状態か
ら、光電変換によって生成された電荷がｎ型領域３に蓄
積されていくに従って、ｎ型領域３とｐ型領域２の電位
が下がり、ｎ型領域３とｐ型領域２の間のポテンシャル
バリアも減少する。
【０００７】このポテンシャルバリアが約０．２ｅＶ程
度になると、ｎ型領域からそのバリアを越えてｎ型基板
へと過剰電子が流れ、ｎ型領域の電位はそれ以上低下せ
ず、その時の蓄積電荷量が最大蓄積電荷量となる。この
構造は縦形オーバーフロードレイン構造と呼ばれる。一
方、基板電圧を高くするとＣで示すように、ｎ型領域に
蓄積された電子を全てｎ型基板へと引き抜くことで、電
子シャッター動作を実現できる。この時の基板電圧を引
き抜き電圧と呼ぶことにすると、ＰＤ空乏化電位が高い
ほど引き抜き電圧は高くなる。光電変換で生成された信
号電荷である電子はｎ型領域３に蓄積され、ｎ型不純物
イオンを打ち消して電荷中性領域を形成する。図５
（ｂ）の水平方向では電荷中性領域は、ｎ型領域３の内
ｐ+ チャネルストッパ５から延びる空乏層を除いた領域
であり、光電変換素子の縮小化に伴いこの空乏層の影響
が大きくなるので面積の減少の割合よりも蓄積電荷量の
減少の割合が大きくなる。
度になると、ｎ型領域からそのバリアを越えてｎ型基板
へと過剰電子が流れ、ｎ型領域の電位はそれ以上低下せ
ず、その時の蓄積電荷量が最大蓄積電荷量となる。この
構造は縦形オーバーフロードレイン構造と呼ばれる。一
方、基板電圧を高くするとＣで示すように、ｎ型領域に
蓄積された電子を全てｎ型基板へと引き抜くことで、電
子シャッター動作を実現できる。この時の基板電圧を引
き抜き電圧と呼ぶことにすると、ＰＤ空乏化電位が高い
ほど引き抜き電圧は高くなる。光電変換で生成された信
号電荷である電子はｎ型領域３に蓄積され、ｎ型不純物
イオンを打ち消して電荷中性領域を形成する。図５
（ｂ）の水平方向では電荷中性領域は、ｎ型領域３の内
ｐ+ チャネルストッパ５から延びる空乏層を除いた領域
であり、光電変換素子の縮小化に伴いこの空乏層の影響
が大きくなるので面積の減少の割合よりも蓄積電荷量の
減少の割合が大きくなる。
【０００８】蓄積電荷量を増大するためにはｎ型領域３
の不純物濃度を高くすればよいが、空乏化した時のｎ型
領域３の電位（ＰＤ空乏化電位）が高くなってしまう。
しかし、ＰＤ空乏化電位が高くなると、前述したように
光電変換素子から電荷転送素子への電荷読み出し電圧が
高くなったり、ｎ型シリコン基板への引き抜き電圧が高
くなるなどの欠点があり、駆動電圧の振幅が大きくなる
ことにより、消費電力の増大を招く。
の不純物濃度を高くすればよいが、空乏化した時のｎ型
領域３の電位（ＰＤ空乏化電位）が高くなってしまう。
しかし、ＰＤ空乏化電位が高くなると、前述したように
光電変換素子から電荷転送素子への電荷読み出し電圧が
高くなったり、ｎ型シリコン基板への引き抜き電圧が高
くなるなどの欠点があり、駆動電圧の振幅が大きくなる
ことにより、消費電力の増大を招く。
【０００９】これを克服する方法として、特願平１０−
１８０７０４号にて、図７（ａ）、（ｂ）に示す構造の
光電変換素子が提案された。図７（ａ）は、特願平１０
−１８０７０４号にて開示された固体撮像素子の単位画
素の概略平面図、図７（ｂ）はそのＺ−Ｚ線での断面図
である。但し、簡略化のため図７（ａ）では転送ゲート
電極や遮光膜等、図７（ｂ）ではカバー膜等の図示は省
略されている。図５に示した固体撮像素子と異なる点
は、図７（ａ）のｎ型領域３の上下の内側にｐ+チャネ
ルストッパ５と接するようにｎ+ 領域１２が形成されて
いる点である。電荷が最大に蓄積された時の、ＰＤチャ
ネル位置を通る図７（ａ）のＺ−Ｚ方向の電位分布を、
図５の従来構造の場合と比較して図８に示す。図中水平
方向に符号と矢印で示した範囲は図７で示した符号の位
置を表わしている。図中実線が図７の構造、破線が図５
の構造の場合である。図５の構造と比べ図７の構造で
は、ｎ + 領域１２によりｐ+ チャネルストッパ５から延
びる空乏層が縮小し電荷中性領域が拡大するため、蓄積
電荷量が増大する。ｎ型領域の不純物濃度は従来例と同
一で、以下で説明するように、ＰＤが空乏化したときに
ｎ+ 領域で電位のディップが形成されないようにすれ
ば、ＰＤ空乏化電位は同一にすることができる。そのた
め、電荷読み出し電圧および引き抜き電圧も従来例とほ
とんど同一となる。
１８０７０４号にて、図７（ａ）、（ｂ）に示す構造の
光電変換素子が提案された。図７（ａ）は、特願平１０
−１８０７０４号にて開示された固体撮像素子の単位画
素の概略平面図、図７（ｂ）はそのＺ−Ｚ線での断面図
である。但し、簡略化のため図７（ａ）では転送ゲート
電極や遮光膜等、図７（ｂ）ではカバー膜等の図示は省
略されている。図５に示した固体撮像素子と異なる点
は、図７（ａ）のｎ型領域３の上下の内側にｐ+チャネ
ルストッパ５と接するようにｎ+ 領域１２が形成されて
いる点である。電荷が最大に蓄積された時の、ＰＤチャ
ネル位置を通る図７（ａ）のＺ−Ｚ方向の電位分布を、
図５の従来構造の場合と比較して図８に示す。図中水平
方向に符号と矢印で示した範囲は図７で示した符号の位
置を表わしている。図中実線が図７の構造、破線が図５
の構造の場合である。図５の構造と比べ図７の構造で
は、ｎ + 領域１２によりｐ+ チャネルストッパ５から延
びる空乏層が縮小し電荷中性領域が拡大するため、蓄積
電荷量が増大する。ｎ型領域の不純物濃度は従来例と同
一で、以下で説明するように、ＰＤが空乏化したときに
ｎ+ 領域で電位のディップが形成されないようにすれ
ば、ＰＤ空乏化電位は同一にすることができる。そのた
め、電荷読み出し電圧および引き抜き電圧も従来例とほ
とんど同一となる。
【００１０】図９にＰＤが空乏化している時の、ＰＤチ
ャネル位置を通る図７（ａ）のＺ−Ｚ方向の電位分布を
示す。図中Ａはｎ+ 領域幅が広く不純物濃度が低い場
合、ＢはＡとｎ+ 領域幅が同じで不純物濃度が高い場
合、ＣはＢと不純物濃度が同じでｎ+ 領域幅が狭い場合
を示している。ｎ+ 領域幅が広い状態で該領域の不純物
濃度を高くすると、Ｂに示すように、ｎ+ 領域の電位の
曲がりが急峻になり、同時に電位の高いディップが形成
される。電荷読み出し電圧および引き抜き電圧は、ｎ型
領域３とｎ+領域１２の内空乏化時の電位の高い方で決
まるので、ｎ+ 領域ディップが形成されると電荷読み出
し電圧および引き抜き電圧が増加する。電位ディップを
なくすにはＣに示すように、ｎ+ 領域幅を減少させれば
よい。こうすることで、ｎ+ 領域の電位の曲がりが急峻
になった分だけ、電荷蓄積領域が拡大し蓄積電荷量が増
大する。すなわち、ｎ+ 領域は狭くかつ不純物濃度を高
く形成すると、蓄積電荷量増大の効果が大きいことが分
かる。
ャネル位置を通る図７（ａ）のＺ−Ｚ方向の電位分布を
示す。図中Ａはｎ+ 領域幅が広く不純物濃度が低い場
合、ＢはＡとｎ+ 領域幅が同じで不純物濃度が高い場
合、ＣはＢと不純物濃度が同じでｎ+ 領域幅が狭い場合
を示している。ｎ+ 領域幅が広い状態で該領域の不純物
濃度を高くすると、Ｂに示すように、ｎ+ 領域の電位の
曲がりが急峻になり、同時に電位の高いディップが形成
される。電荷読み出し電圧および引き抜き電圧は、ｎ型
領域３とｎ+領域１２の内空乏化時の電位の高い方で決
まるので、ｎ+ 領域ディップが形成されると電荷読み出
し電圧および引き抜き電圧が増加する。電位ディップを
なくすにはＣに示すように、ｎ+ 領域幅を減少させれば
よい。こうすることで、ｎ+ 領域の電位の曲がりが急峻
になった分だけ、電荷蓄積領域が拡大し蓄積電荷量が増
大する。すなわち、ｎ+ 領域は狭くかつ不純物濃度を高
く形成すると、蓄積電荷量増大の効果が大きいことが分
かる。
【００１１】次に、図７に示した固体撮像素子の光電変
換部の製造方法について説明する。図１０は、図７
（ａ）のＺ−Ｚ線断面での工程順の断面図である。ま
ず、図１０（ａ）に示すように、１０14／ｃｍ3 台のリ
ン濃度を持つｎ型シリコン基板１の表面に２００〜６０
０Å厚の熱酸化膜１３を形成し、０．５〜３ＭｅＶ、
０．５〜５×１０11／ｃｍ2 でボロンをイオン注入し９
００〜９８０℃、３０分〜２時間の熱処理を行うことに
よりｐ型領域２を形成する。次に、図１０（ｂ）に示す
ように、フォトリソグラフィ技術によりフォトレジスト
膜２１を形成した後、２０〜４０ｋｅＶ、１〜５×１０
13／ｃｍ2 でボロンをイオン注入し、ｐ+ チャネルスト
ッパ５を形成する。次に、フォトレジスト膜２１を剥離
した後、図１０（ｃ）に示すように、新たにフォトレジ
スト膜２２を形成し、２００〜５００ｋｅＶ、１〜５×
１０12／ｃｍ2 でリンをイオン注入し、電荷蓄積領域と
なるｎ型領域３を形成する。次に、同じフォトレジスト
膜を使用して、２０〜６０ｋｅＶ、１０12／ｃｍ2 台の
ボロンをイオン注入して、基板表面に浅いｐ+ 領域４を
形成する。この時、ｎ型領域３を形成した時とは異なる
レジストマスクを使用してもよい。次に、フォトレジス
ト膜２２を剥離した後、図１０（ｄ）に示すように、フ
ォトレジスト膜２３を形成し、ｎ型領域３を形成した時
と同じ加速エネルギー、０．１〜３倍のドーズ量でリン
をｎ型領域の周囲に追加注入してｎ+ 領域１２を形成す
る。次に、フォトレジスト膜２３を剥離し、９００〜９
８０℃、３０分〜１時間、窒素雰囲気中で熱処理するこ
とでイオン注入したドーパントを活性化させる。その
後、熱酸化膜１３をフッ酸でウエットエッチングし、ウ
エット酸化で５００〜１０００Å厚のゲート絶縁膜８を
形成し、その上にドーパントが添加されたポリシリコン
膜を形成し、リソグラフィ法とドライエッチングにより
転送ゲート電極を電荷転送部上等に形成する（図示せ
ず）。さらに層間絶縁膜１０を形成し、その上にＡｌな
どの金属膜を形成し、フォトリソグラフィ法およびドラ
イエッチング法を適用して光電変換部に開口を有する遮
光膜１１を形成して、図７（ｂ）に示した固体撮像素子
の光電変換部が完成する。
換部の製造方法について説明する。図１０は、図７
（ａ）のＺ−Ｚ線断面での工程順の断面図である。ま
ず、図１０（ａ）に示すように、１０14／ｃｍ3 台のリ
ン濃度を持つｎ型シリコン基板１の表面に２００〜６０
０Å厚の熱酸化膜１３を形成し、０．５〜３ＭｅＶ、
０．５〜５×１０11／ｃｍ2 でボロンをイオン注入し９
００〜９８０℃、３０分〜２時間の熱処理を行うことに
よりｐ型領域２を形成する。次に、図１０（ｂ）に示す
ように、フォトリソグラフィ技術によりフォトレジスト
膜２１を形成した後、２０〜４０ｋｅＶ、１〜５×１０
13／ｃｍ2 でボロンをイオン注入し、ｐ+ チャネルスト
ッパ５を形成する。次に、フォトレジスト膜２１を剥離
した後、図１０（ｃ）に示すように、新たにフォトレジ
スト膜２２を形成し、２００〜５００ｋｅＶ、１〜５×
１０12／ｃｍ2 でリンをイオン注入し、電荷蓄積領域と
なるｎ型領域３を形成する。次に、同じフォトレジスト
膜を使用して、２０〜６０ｋｅＶ、１０12／ｃｍ2 台の
ボロンをイオン注入して、基板表面に浅いｐ+ 領域４を
形成する。この時、ｎ型領域３を形成した時とは異なる
レジストマスクを使用してもよい。次に、フォトレジス
ト膜２２を剥離した後、図１０（ｄ）に示すように、フ
ォトレジスト膜２３を形成し、ｎ型領域３を形成した時
と同じ加速エネルギー、０．１〜３倍のドーズ量でリン
をｎ型領域の周囲に追加注入してｎ+ 領域１２を形成す
る。次に、フォトレジスト膜２３を剥離し、９００〜９
８０℃、３０分〜１時間、窒素雰囲気中で熱処理するこ
とでイオン注入したドーパントを活性化させる。その
後、熱酸化膜１３をフッ酸でウエットエッチングし、ウ
エット酸化で５００〜１０００Å厚のゲート絶縁膜８を
形成し、その上にドーパントが添加されたポリシリコン
膜を形成し、リソグラフィ法とドライエッチングにより
転送ゲート電極を電荷転送部上等に形成する（図示せ
ず）。さらに層間絶縁膜１０を形成し、その上にＡｌな
どの金属膜を形成し、フォトリソグラフィ法およびドラ
イエッチング法を適用して光電変換部に開口を有する遮
光膜１１を形成して、図７（ｂ）に示した固体撮像素子
の光電変換部が完成する。
【００１２】ここで図７に示した固体撮像素子の光電変
換部の蓄積電荷量は、前述したようにｎ+ 領域１２を狭
くかつ不純物濃度を高く形成した方が増加する。しかし
図１０に示した製造方法で作製した場合は、ｎ+ 領域幅
はフォトレジスト膜２３の開口幅で決まり、その幅の最
小値は最小設計寸法である。さらにイオン注入したリン
がその後の熱処理で拡散して広がるので、ｎ+ 領域幅の
最小値は最小設計寸法以下には縮小できない。このよう
に、最小設計寸法以下には縮小できず、ｎ+ 領域濃度を
高くした場合には電位ディップが発生することになるた
め、蓄積電荷量増大の効果には限界があった。本願発明
の課題は上述した先行技術の有する問題点を解決するこ
とであって、その目的は、光電変換領域内周部のｎ+ 領
域幅を最小設計寸法以下に形成し得るようにして、電位
ディップが発生させることなく蓄積電荷量が向上した光
電変換素子を提供し得るようにすることである。
換部の蓄積電荷量は、前述したようにｎ+ 領域１２を狭
くかつ不純物濃度を高く形成した方が増加する。しかし
図１０に示した製造方法で作製した場合は、ｎ+ 領域幅
はフォトレジスト膜２３の開口幅で決まり、その幅の最
小値は最小設計寸法である。さらにイオン注入したリン
がその後の熱処理で拡散して広がるので、ｎ+ 領域幅の
最小値は最小設計寸法以下には縮小できない。このよう
に、最小設計寸法以下には縮小できず、ｎ+ 領域濃度を
高くした場合には電位ディップが発生することになるた
め、蓄積電荷量増大の効果には限界があった。本願発明
の課題は上述した先行技術の有する問題点を解決するこ
とであって、その目的は、光電変換領域内周部のｎ+ 領
域幅を最小設計寸法以下に形成し得るようにして、電位
ディップが発生させることなく蓄積電荷量が向上した光
電変換素子を提供し得るようにすることである。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、半導体基板の表面領域内に、光照
射時に信号電荷を蓄積する第１導電型からなる電荷蓄積
領域と、該電荷蓄積領域と接続され前記信号電荷の読み
出しを制御するトランスファーゲート領域と、該トラン
スファゲート領域と接する以外の該電荷蓄積領域の周囲
に形成された第２導電型からなる素子分離領域を少なく
とも具備する光電変換素子、もしくは半導体基板の表面
領域内に、光照射時に信号電荷を蓄積する第１導電型か
らなる電荷蓄積領域と、該電荷蓄積領域の周囲に形成さ
れた第２導電型からなる素子分離領域を少なくとも具備
する光電変換素子において、前記電荷蓄積領域の周囲の
少なくとも一部は、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域になさ
れていることを特徴とする光電変換素子、が提供され
る。
め、本発明によれば、半導体基板の表面領域内に、光照
射時に信号電荷を蓄積する第１導電型からなる電荷蓄積
領域と、該電荷蓄積領域と接続され前記信号電荷の読み
出しを制御するトランスファーゲート領域と、該トラン
スファゲート領域と接する以外の該電荷蓄積領域の周囲
に形成された第２導電型からなる素子分離領域を少なく
とも具備する光電変換素子、もしくは半導体基板の表面
領域内に、光照射時に信号電荷を蓄積する第１導電型か
らなる電荷蓄積領域と、該電荷蓄積領域の周囲に形成さ
れた第２導電型からなる素子分離領域を少なくとも具備
する光電変換素子において、前記電荷蓄積領域の周囲の
少なくとも一部は、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域になさ
れていることを特徴とする光電変換素子、が提供され
る。
【００１４】また、本発明によれば、半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域と接続され前記信号電荷の読み出しを制御するトラン
スファーゲート領域と、該トランスファゲート領域と接
する以外の該電荷蓄積領域の周囲に形成された第２導電
型からなる素子分離領域と、前記電荷蓄積領域の周囲の
少なくとも一部に、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域を少な
くとも有する光電変換素子、もしくは半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域の周囲に形成された第２導電型からなる素子分離領域
と、前記電荷蓄積領域の周囲の少なくとも一部に、最小
設計寸法以下の幅で他の電荷蓄積領域部分より不純物濃
度が高い第１導電型領域を少なくとも有する光電変換素
子の製造方法であって、形成すべき電荷蓄積領域上に第
１の開口を有する第１のマスクを形成する工程と、該第
１のマスクを用いて第１導電型の不純物をイオン注入し
て電荷蓄積領域となる領域に第１導電型の高不純物濃度
領域を形成する工程と、前記第１の開口の領域内にこれ
より狭い面積の第２の開口を有する第２のマスクを形成
する工程と、該第２のマスクを用いて第２導電型の不純
物をイオン注入して前記高不純物濃度領域内に第１導電
型不純物領域を形成する工程と、を少なくとも有するこ
とを特徴とする光電変換素子の製造方法、が提供され
る。
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域と接続され前記信号電荷の読み出しを制御するトラン
スファーゲート領域と、該トランスファゲート領域と接
する以外の該電荷蓄積領域の周囲に形成された第２導電
型からなる素子分離領域と、前記電荷蓄積領域の周囲の
少なくとも一部に、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域を少な
くとも有する光電変換素子、もしくは半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域の周囲に形成された第２導電型からなる素子分離領域
と、前記電荷蓄積領域の周囲の少なくとも一部に、最小
設計寸法以下の幅で他の電荷蓄積領域部分より不純物濃
度が高い第１導電型領域を少なくとも有する光電変換素
子の製造方法であって、形成すべき電荷蓄積領域上に第
１の開口を有する第１のマスクを形成する工程と、該第
１のマスクを用いて第１導電型の不純物をイオン注入し
て電荷蓄積領域となる領域に第１導電型の高不純物濃度
領域を形成する工程と、前記第１の開口の領域内にこれ
より狭い面積の第２の開口を有する第２のマスクを形成
する工程と、該第２のマスクを用いて第２導電型の不純
物をイオン注入して前記高不純物濃度領域内に第１導電
型不純物領域を形成する工程と、を少なくとも有するこ
とを特徴とする光電変換素子の製造方法、が提供され
る。
【００１５】また、本発明によれば、半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域と接続され前記信号電荷の読み出しを制御するトラン
スファーゲート領域と、該トランスファゲート領域と接
する以外の該電荷蓄積領域の周囲に形成された第２導電
型からなる素子分離領域と、前記電荷蓄積領域の周囲の
少なくとも一部に、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域を少な
くとも有する光電変換素子、もしくは半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域の周囲に形成された第２導電型からなる素子分離領域
と、前記電荷蓄積領域の周囲の少なくとも一部に、最小
設計寸法以下の幅で他の電荷蓄積領域部分より不純物濃
度が高い第１導電型領域を少なくとも有する光電変換素
子の製造方法であって、形成すべき電荷蓄積領域上に第
１の開口を有する第１のマスクを形成する工程と、該第
１のマスクを用いて第１導電型の不純物をイオン注入し
て電荷蓄積領域となる領域に第１導電型の高不純物濃度
領域を形成する工程と、基板表面の法線方向から傾いた
角度方向より第２導電型の不純物をイオン注入する工程
と、を少なくとも有することを特徴とする光電変換素子
の製造方法、が提供される。ここで第２導電型の不純物
イオン注入する工程は、前記第１のマスクを用いて基板
表面の法線方向から傾いた第１の角度方向から第２導電
型の不純物をイオン注入する工程と、前記第１のマスク
を用いて前記法線に対して前記第１の角度方向と対称な
第２の角度方向から第２導電型の不純物をイオン注入す
る工程とを有してもよく、イオン注入する角度はさらに
前記第１の開口の対向する二つの面に平行であってもよ
い。
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域と接続され前記信号電荷の読み出しを制御するトラン
スファーゲート領域と、該トランスファゲート領域と接
する以外の該電荷蓄積領域の周囲に形成された第２導電
型からなる素子分離領域と、前記電荷蓄積領域の周囲の
少なくとも一部に、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域を少な
くとも有する光電変換素子、もしくは半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域の周囲に形成された第２導電型からなる素子分離領域
と、前記電荷蓄積領域の周囲の少なくとも一部に、最小
設計寸法以下の幅で他の電荷蓄積領域部分より不純物濃
度が高い第１導電型領域を少なくとも有する光電変換素
子の製造方法であって、形成すべき電荷蓄積領域上に第
１の開口を有する第１のマスクを形成する工程と、該第
１のマスクを用いて第１導電型の不純物をイオン注入し
て電荷蓄積領域となる領域に第１導電型の高不純物濃度
領域を形成する工程と、基板表面の法線方向から傾いた
角度方向より第２導電型の不純物をイオン注入する工程
と、を少なくとも有することを特徴とする光電変換素子
の製造方法、が提供される。ここで第２導電型の不純物
イオン注入する工程は、前記第１のマスクを用いて基板
表面の法線方向から傾いた第１の角度方向から第２導電
型の不純物をイオン注入する工程と、前記第１のマスク
を用いて前記法線に対して前記第１の角度方向と対称な
第２の角度方向から第２導電型の不純物をイオン注入す
る工程とを有してもよく、イオン注入する角度はさらに
前記第１の開口の対向する二つの面に平行であってもよ
い。
【００１６】
【作用】本発明の固体撮像素子の製造方法によれば、例
えば電荷蓄積領域となるｎ型領域に第１のフォトレジス
ト膜開口部からｎ型不純物をイオン注入し、次に、第１
のフォトレジスト膜開口よりも小さい開口を持つ第２の
フォトレジスト膜の開口部からｐ型不純物をイオン注入
する。第１と第２のフォトレジスト膜の開口の間の領域
にｎ+ 領域が形成される。このｎ+ 領域幅は、露光機に
よる第１と第２のフォトレジスト膜の位置合わせ精度程
度まで狭くでき、それは最小設計寸法以下である。さら
にイオン注入されたｐ型不純物がその後の熱処理で拡散
するのでさらにｎ+ 領域幅は狭くなる。つまり本発明の
光電変換素子の製造方法により、電荷蓄積領域となるｎ
型領域の内側の周囲に、最小設計寸法以下のｎ+ 領域が
形成され、蓄積電荷量が増大した光電変換素子が得られ
る。
えば電荷蓄積領域となるｎ型領域に第１のフォトレジス
ト膜開口部からｎ型不純物をイオン注入し、次に、第１
のフォトレジスト膜開口よりも小さい開口を持つ第２の
フォトレジスト膜の開口部からｐ型不純物をイオン注入
する。第１と第２のフォトレジスト膜の開口の間の領域
にｎ+ 領域が形成される。このｎ+ 領域幅は、露光機に
よる第１と第２のフォトレジスト膜の位置合わせ精度程
度まで狭くでき、それは最小設計寸法以下である。さら
にイオン注入されたｐ型不純物がその後の熱処理で拡散
するのでさらにｎ+ 領域幅は狭くなる。つまり本発明の
光電変換素子の製造方法により、電荷蓄積領域となるｎ
型領域の内側の周囲に、最小設計寸法以下のｎ+ 領域が
形成され、蓄積電荷量が増大した光電変換素子が得られ
る。
【００１７】また、ｐ型不純物をイオン注入する時に、
ｎ型不純物を注入する時のフォトレジスト膜を使用し、
基板表面の法線方向から傾けてイオン注入することで、
ｎ+領域を形成してもよい。すなわち、法線方向から傾
けてイオン注入を行った場合にはフォトレジスト膜の影
となった部分にはｐ型不純物が注入されない領域が生
じ、そこにｎ+ 領域が形成される。上記基板表面の法線
方向から傾けてイオン注入する方法によれば、例えば、
光電変換領域の４辺に平行に４方向以上からｐ型不純物
をイオン注入することで、光電変換領域の四隅のｎ+ 領
域の不純物濃度を、それ以外のｎ+ 領域よりも高く形成
することができる。ｐ+ チャネルストッパからｎ+ 領域
に向かって電位が高くなっていくが、電荷蓄積領域のコ
ーナ部ではＸ方向およびＹ方向の２方向からｐ+チャネ
ルストッパの影響を受けるのでその電位の傾きが緩やか
となっている。上記のようにイオン注入を行って四隅の
ｎ+ 領域の不純物濃度を高くすると、その部分での電位
の傾きを急峻にすることができ、蓄積電荷量がさらに増
大した光電変換素子を得ることができる。この効果は光
電変換部が微細化した場合により大きくなる。
ｎ型不純物を注入する時のフォトレジスト膜を使用し、
基板表面の法線方向から傾けてイオン注入することで、
ｎ+領域を形成してもよい。すなわち、法線方向から傾
けてイオン注入を行った場合にはフォトレジスト膜の影
となった部分にはｐ型不純物が注入されない領域が生
じ、そこにｎ+ 領域が形成される。上記基板表面の法線
方向から傾けてイオン注入する方法によれば、例えば、
光電変換領域の４辺に平行に４方向以上からｐ型不純物
をイオン注入することで、光電変換領域の四隅のｎ+ 領
域の不純物濃度を、それ以外のｎ+ 領域よりも高く形成
することができる。ｐ+ チャネルストッパからｎ+ 領域
に向かって電位が高くなっていくが、電荷蓄積領域のコ
ーナ部ではＸ方向およびＹ方向の２方向からｐ+チャネ
ルストッパの影響を受けるのでその電位の傾きが緩やか
となっている。上記のようにイオン注入を行って四隅の
ｎ+ 領域の不純物濃度を高くすると、その部分での電位
の傾きを急峻にすることができ、蓄積電荷量がさらに増
大した光電変換素子を得ることができる。この効果は光
電変換部が微細化した場合により大きくなる。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。なお以下ではすべて蓄積さ
れる電荷が電子の場合について説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態を説明するための、固体撮像素子の単位画素の図７
（ｂ）と同じ断面での工程順の断面図である。形成され
る固体撮像素子の単位画素の平面的構造は図７の場合と
同様である。まず、図１（ａ）に示すように、１０14／
ｃｍ3 台のリン濃度を持つｎ型シリコン基板１０１の表
面に２００〜６００Å厚の熱酸化膜１１３を形成し、加
速エネルギー：０．５〜３ＭｅＶ、ドーズ量：０．５〜
５×１０11／ｃｍ2 の条件でボロンをイオン注入し、９
００〜９８０℃、３０分から２時間の熱処理を行なっ
て、ｎ型シリコン基板１０１内にｐ型領域１０２を形成
する。
て図面を参照して説明する。なお以下ではすべて蓄積さ
れる電荷が電子の場合について説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態を説明するための、固体撮像素子の単位画素の図７
（ｂ）と同じ断面での工程順の断面図である。形成され
る固体撮像素子の単位画素の平面的構造は図７の場合と
同様である。まず、図１（ａ）に示すように、１０14／
ｃｍ3 台のリン濃度を持つｎ型シリコン基板１０１の表
面に２００〜６００Å厚の熱酸化膜１１３を形成し、加
速エネルギー：０．５〜３ＭｅＶ、ドーズ量：０．５〜
５×１０11／ｃｍ2 の条件でボロンをイオン注入し、９
００〜９８０℃、３０分から２時間の熱処理を行なっ
て、ｎ型シリコン基板１０１内にｐ型領域１０２を形成
する。
【００１９】次に、図１（ｂ）に示すように、フォトリ
ソグラフィ技術により素子形成領域上を被覆するフォト
レジスト膜１２１を形成した後、エネルギー：２０〜４
０ｋｅＶ、ドーズ量：１〜５×１０13／ｃｍ2 の条件で
ボロンをイオン注入し、ｐ+チャネルストッパ１０５を
形成する。次に、フォトレジスト膜１２１を剥離し、図
１（ｃ）に示すように、電荷蓄積領域を形成する領域に
開口を有するフォトレジスト膜１２２を形成した後、エ
ネルギー：２００〜５００ｋｅＶ、ドーズ量：１．１〜
２０×１０12／ｃｍ2 の条件でリンをイオン注入し、電
荷蓄積領域形成領域にｎ+ 領域１１２を形成する。この
時のドーズ量は、先行技術の製造方法によるｎ型領域３
を形成する時のドーズ量の１．１〜４倍とする。このド
ーズ量の倍率は、最終的なｎ+ 領域１１２の不純物濃度
のｎ型領域１０３の不純物濃度に対する倍率と同じであ
る。つまりドーズ量は先行技術でのｎ+ 領域１２と同程
度の濃度となる値に設定する。そして、後述するボロン
のイオン注入により中央部での不純物濃度が、先行例の
ｎ型領域３と同程度の濃度になされる。次に、同じフォ
トレジスト膜を使用して、２０〜６０ｋｅＶ、１０12／
ｃｍ2 台でボロンをイオン注入して、基板表面に浅いｐ
+ 領域１０４を形成する。この時、ｎ+ 領域１１２を形
成した時とは異なるレジストマスクを使用してもよい。
次に、フォトレジスト膜１２２を剥離し、図１（ｄ）に
示すように、フォトレジスト膜１２３を形成した後、エ
ネルギー：５０〜５００ｋｅＶ、ドーズ量：０．１〜１
５×１０12／ｃｍ2 の条件でボロンをイオン注入してｎ
型領域１０３を形成する。この際のドーズ量は、ｎ+ 領
域１１２のｎ型ドーパント濃度からｐ型ドーパント濃度
を引いた値が、先行技術での製造方法によるｎ型領域３
のｎ型不純物濃度と同程度となる値に設定する。また、
エネルギーは、リンとボロンの深さ方向の濃度分布のピ
ークがほぼ一致する値に設定する。次に、フォトレジス
ト膜１２３を剥離し、９００〜９８０℃、３０分〜１時
間の窒素雰囲気中での熱処理によりイオン注入したドー
パントを活性化させる。次いで、熱酸化膜１１３をフッ
酸でウエットエッチングした後、ウエット酸化により５
００〜１０００Å厚のゲート絶縁膜を形成する。そし
て、その上に不純物がドープされたポリシリコン膜を形
成し、リソグラフィ法とドライエッチング法を適用して
転送ゲート電極（図示なし）を形成する。さらに層間絶
縁膜を形成し、光電変換部に開口を有する遮光膜を形成
して、本実施の形態による固体撮像素子の光電変換部の
製造工程が完了する。
ソグラフィ技術により素子形成領域上を被覆するフォト
レジスト膜１２１を形成した後、エネルギー：２０〜４
０ｋｅＶ、ドーズ量：１〜５×１０13／ｃｍ2 の条件で
ボロンをイオン注入し、ｐ+チャネルストッパ１０５を
形成する。次に、フォトレジスト膜１２１を剥離し、図
１（ｃ）に示すように、電荷蓄積領域を形成する領域に
開口を有するフォトレジスト膜１２２を形成した後、エ
ネルギー：２００〜５００ｋｅＶ、ドーズ量：１．１〜
２０×１０12／ｃｍ2 の条件でリンをイオン注入し、電
荷蓄積領域形成領域にｎ+ 領域１１２を形成する。この
時のドーズ量は、先行技術の製造方法によるｎ型領域３
を形成する時のドーズ量の１．１〜４倍とする。このド
ーズ量の倍率は、最終的なｎ+ 領域１１２の不純物濃度
のｎ型領域１０３の不純物濃度に対する倍率と同じであ
る。つまりドーズ量は先行技術でのｎ+ 領域１２と同程
度の濃度となる値に設定する。そして、後述するボロン
のイオン注入により中央部での不純物濃度が、先行例の
ｎ型領域３と同程度の濃度になされる。次に、同じフォ
トレジスト膜を使用して、２０〜６０ｋｅＶ、１０12／
ｃｍ2 台でボロンをイオン注入して、基板表面に浅いｐ
+ 領域１０４を形成する。この時、ｎ+ 領域１１２を形
成した時とは異なるレジストマスクを使用してもよい。
次に、フォトレジスト膜１２２を剥離し、図１（ｄ）に
示すように、フォトレジスト膜１２３を形成した後、エ
ネルギー：５０〜５００ｋｅＶ、ドーズ量：０．１〜１
５×１０12／ｃｍ2 の条件でボロンをイオン注入してｎ
型領域１０３を形成する。この際のドーズ量は、ｎ+ 領
域１１２のｎ型ドーパント濃度からｐ型ドーパント濃度
を引いた値が、先行技術での製造方法によるｎ型領域３
のｎ型不純物濃度と同程度となる値に設定する。また、
エネルギーは、リンとボロンの深さ方向の濃度分布のピ
ークがほぼ一致する値に設定する。次に、フォトレジス
ト膜１２３を剥離し、９００〜９８０℃、３０分〜１時
間の窒素雰囲気中での熱処理によりイオン注入したドー
パントを活性化させる。次いで、熱酸化膜１１３をフッ
酸でウエットエッチングした後、ウエット酸化により５
００〜１０００Å厚のゲート絶縁膜を形成する。そし
て、その上に不純物がドープされたポリシリコン膜を形
成し、リソグラフィ法とドライエッチング法を適用して
転送ゲート電極（図示なし）を形成する。さらに層間絶
縁膜を形成し、光電変換部に開口を有する遮光膜を形成
して、本実施の形態による固体撮像素子の光電変換部の
製造工程が完了する。
【００２０】最終的に形成されるｎ+ 領域１１２の幅
は、リンをイオン注入する際のフォトレジスト膜１２２
とボロンをイオン注入する際のフォトレジスト膜１２３
との開口位置で決まるので、最小設計寸法以下で露光機
によるマスクの位置あわせ精度以上の寸法まで小さくす
ることができる。さらに、イオン注入したボロンがその
後の熱処理で拡散してｎ+ 領域幅を狭くするので、最小
設計寸法以下のｎ+ 領域を形成することができ、蓄積電
荷量を増大させることができる。
は、リンをイオン注入する際のフォトレジスト膜１２２
とボロンをイオン注入する際のフォトレジスト膜１２３
との開口位置で決まるので、最小設計寸法以下で露光機
によるマスクの位置あわせ精度以上の寸法まで小さくす
ることができる。さらに、イオン注入したボロンがその
後の熱処理で拡散してｎ+ 領域幅を狭くするので、最小
設計寸法以下のｎ+ 領域を形成することができ、蓄積電
荷量を増大させることができる。
【００２１】［第２の実施の形態］図２は、本発明の第
２の実施の形態を説明するための、固体撮像素子の単位
画素の図７（ａ）と同じ部分を示す工程順の平面図であ
る。図２において、図１、図７の部分と共通する部分に
は下２桁ないし下１桁が共通する参照番号が付されてい
る。図１に示した実施の形態では光電変換領域の電荷転
送領域の長手方向と直交する辺にのみｎ+ 領域１１２が
形成されていたが、本実施の形態では、電荷転送領域の
長手方向と平行の辺側にもｎ+ 領域が形成される。
２の実施の形態を説明するための、固体撮像素子の単位
画素の図７（ａ）と同じ部分を示す工程順の平面図であ
る。図２において、図１、図７の部分と共通する部分に
は下２桁ないし下１桁が共通する参照番号が付されてい
る。図１に示した実施の形態では光電変換領域の電荷転
送領域の長手方向と直交する辺にのみｎ+ 領域１１２が
形成されていたが、本実施の形態では、電荷転送領域の
長手方向と平行の辺側にもｎ+ 領域が形成される。
【００２２】図１（ａ）、（ｂ）に示す工程と同様の工
程を経た後、図２（ａ）に示すように、光電変換領域を
形成する領域に開口を有するフォトレジスト膜２２２を
形成し、これをマスクとしてリンをイオン注入して、電
荷蓄積領域形成領域にｎ+ 領域２１２を形成する。次
に、同じフォトレジスト膜を使用して、ボロンをイオン
注入して、基板表面に浅いｐ+ 領域（図示なし）を形成
する。次に、フォトレジスト膜２２２を剥離し、図２
（ｂ）に示すように、フォトレジスト膜２２２の開口よ
り一回り小さい開口を有するフォトレジスト膜２２３を
形成し、これをマスクとしてボロンをイオン注入して電
荷蓄積領域の中央部にｎ型領域２０３を形成する。な
お、各イオン注入工程における加速エネルギーとドーズ
量とは第１の実施の形態の場合と同様である。その後、
第１の実施の形態の場合と同様の工程を経て、図２
（ｃ）に示す固体撮像素子を得る〔図２（ｃ）におい
て、転送ゲート電極と遮光膜の図示は省略されてい
る〕。
程を経た後、図２（ａ）に示すように、光電変換領域を
形成する領域に開口を有するフォトレジスト膜２２２を
形成し、これをマスクとしてリンをイオン注入して、電
荷蓄積領域形成領域にｎ+ 領域２１２を形成する。次
に、同じフォトレジスト膜を使用して、ボロンをイオン
注入して、基板表面に浅いｐ+ 領域（図示なし）を形成
する。次に、フォトレジスト膜２２２を剥離し、図２
（ｂ）に示すように、フォトレジスト膜２２２の開口よ
り一回り小さい開口を有するフォトレジスト膜２２３を
形成し、これをマスクとしてボロンをイオン注入して電
荷蓄積領域の中央部にｎ型領域２０３を形成する。な
お、各イオン注入工程における加速エネルギーとドーズ
量とは第１の実施の形態の場合と同様である。その後、
第１の実施の形態の場合と同様の工程を経て、図２
（ｃ）に示す固体撮像素子を得る〔図２（ｃ）におい
て、転送ゲート電極と遮光膜の図示は省略されてい
る〕。
【００２３】本実施の形態によれば、ｎ+ 領域２１２が
光電変換領域の全周に形成される。そのため、図２
（ｃ）のＡ−Ａ方向のみならずＢ−Ｂ方向のｐ+ 領域か
ら延びる空乏層幅を縮小することができ、第１の実施の
形態の場合よりも蓄積電荷量を増大させることができ
る。上記した第２の実施の形態を変更して、トランスフ
ァゲート領域２０７と接する部分はｎ型領域２０３とな
るようにしてもよい。トランスファゲート領域２０７と
隣接する光電変換領域ではｐ+ チャネルストップと接し
ていないため、これと接する部分と比較して電位が高く
なりディップが生じやすくなる。この部分にｎ+ 領域を
形成しないようにすることにより、ディップの発生を防
止することができる。
光電変換領域の全周に形成される。そのため、図２
（ｃ）のＡ−Ａ方向のみならずＢ−Ｂ方向のｐ+ 領域か
ら延びる空乏層幅を縮小することができ、第１の実施の
形態の場合よりも蓄積電荷量を増大させることができ
る。上記した第２の実施の形態を変更して、トランスフ
ァゲート領域２０７と接する部分はｎ型領域２０３とな
るようにしてもよい。トランスファゲート領域２０７と
隣接する光電変換領域ではｐ+ チャネルストップと接し
ていないため、これと接する部分と比較して電位が高く
なりディップが生じやすくなる。この部分にｎ+ 領域を
形成しないようにすることにより、ディップの発生を防
止することができる。
【００２４】［第３の実施の形態］図３は、本発明の第
３の実施の形態を説明するための、固体撮像素子の単位
画素の図１と同じ断面での工程順の断面図である。固体
撮像素子の単位画素の平面的構造は図７の場合と同様で
ある。図３において、図１に示した第１の実施の形態と
同一部分については下２桁が共通する参照番号が付せら
れている。
３の実施の形態を説明するための、固体撮像素子の単位
画素の図１と同じ断面での工程順の断面図である。固体
撮像素子の単位画素の平面的構造は図７の場合と同様で
ある。図３において、図１に示した第１の実施の形態と
同一部分については下２桁が共通する参照番号が付せら
れている。
【００２５】図１に示した第１の実施の形態の場合と同
様に、ｎ型シリコン基板３０１内にｐ型領域３０２を形
成し〔図３（ａ）〕、フォトレジスト膜３２１をマスク
としてｐ+ チャネルストッパ３０５を形成した後〔図３
（ｂ）〕、図３（ｃ）に示すように、フォトレジスト膜
３２２を形成し、エネルギー：２００〜５００ｋｅＶ、
ドーズ量：１．２〜３５×１０12／ｃｍ2 の条件でリン
をイオン注入して、ｎ ++領域３３１を形成する。この時
のドーズ量は、先行技術の製造方法によるｎ型領域を形
成する時のドーズ量の１．２〜７倍大きい値とする。こ
の時の倍率は最終的なｎ+ 領域３３２の不純物濃度をｎ
型領域３３３のａ倍にしたい場合、２ａ−１で与えられ
る。このドーズ量は後述する２回のボロンのイオン注入
を経た後の光電変換領域の中央部での不純物濃度が、先
行技術でのｎ型領域３と同程度の濃度となるようにする
ための値である。
様に、ｎ型シリコン基板３０１内にｐ型領域３０２を形
成し〔図３（ａ）〕、フォトレジスト膜３２１をマスク
としてｐ+ チャネルストッパ３０５を形成した後〔図３
（ｂ）〕、図３（ｃ）に示すように、フォトレジスト膜
３２２を形成し、エネルギー：２００〜５００ｋｅＶ、
ドーズ量：１．２〜３５×１０12／ｃｍ2 の条件でリン
をイオン注入して、ｎ ++領域３３１を形成する。この時
のドーズ量は、先行技術の製造方法によるｎ型領域を形
成する時のドーズ量の１．２〜７倍大きい値とする。こ
の時の倍率は最終的なｎ+ 領域３３２の不純物濃度をｎ
型領域３３３のａ倍にしたい場合、２ａ−１で与えられ
る。このドーズ量は後述する２回のボロンのイオン注入
を経た後の光電変換領域の中央部での不純物濃度が、先
行技術でのｎ型領域３と同程度の濃度となるようにする
ための値である。
【００２６】次に、図３（ｄ）に示すように、同じフォ
トレジスト膜３２２を使用し、エネルギー：５０〜５０
０ｋｅＶ、ドーズ量：０．１〜１５×１０12／ｃｍ2 の
条件でボロンを、垂直方向から左に３〜２０度（図では
αと表示）傾けてイオン注入し、ｎ型濃度を薄めたｎ+
領域３３２を形成する。この際のドーズ量は、第１回目
のボロンのイオン注入後のｎ+ 領域３３２の不純物濃度
が先行技術でのｎ+ 領域１２の不純物濃度と同程度とな
るように設定される。また、エネルギーは、リンとボロ
ンの深さ方向の濃度分布のピークがほぼ一致する値に設
定される。この時フォトレジスト膜開口端右側からｄｌ
の距離まではフォトレジスト膜に遮蔽されてボロンが注
入されないため、ｎ++領域３３１が残っている。このｄ
ｌはフォトレジスト膜３２２と熱酸化膜３１３の厚さの
和をＬとすると、（１）式で与えられる。 ｄｌ＝Ｌ・ｔａｎα ・・・（１） したがって、膜厚Ｌと入射角度でｄｌを制御でき、最小
設計寸法以下にすることができる。
トレジスト膜３２２を使用し、エネルギー：５０〜５０
０ｋｅＶ、ドーズ量：０．１〜１５×１０12／ｃｍ2 の
条件でボロンを、垂直方向から左に３〜２０度（図では
αと表示）傾けてイオン注入し、ｎ型濃度を薄めたｎ+
領域３３２を形成する。この際のドーズ量は、第１回目
のボロンのイオン注入後のｎ+ 領域３３２の不純物濃度
が先行技術でのｎ+ 領域１２の不純物濃度と同程度とな
るように設定される。また、エネルギーは、リンとボロ
ンの深さ方向の濃度分布のピークがほぼ一致する値に設
定される。この時フォトレジスト膜開口端右側からｄｌ
の距離まではフォトレジスト膜に遮蔽されてボロンが注
入されないため、ｎ++領域３３１が残っている。このｄ
ｌはフォトレジスト膜３２２と熱酸化膜３１３の厚さの
和をＬとすると、（１）式で与えられる。 ｄｌ＝Ｌ・ｔａｎα ・・・（１） したがって、膜厚Ｌと入射角度でｄｌを制御でき、最小
設計寸法以下にすることができる。
【００２７】次に、図３（ｅ）に示すように、同じフォ
トレジスト膜３２２を使用し、図３（ｄ）の時と同じエ
ネルギーとドーズ量のボロンを垂直方向から右に図３
（ｄ）と同じ角度（図ではαと表示）傾けてイオン注入
し、ｎ型濃度をさらに薄めたｎ型領域３３３を形成す
る。ボロンがフォトレジスト膜で遮蔽されるレジスト開
口端左側からの距離は、図３（ｄ）の場合と同じｄｌで
ある。したがって、レジスト開口端左側からｄｌまでの
濃度はｎ+ 型領域３３２と同じであり、レジスト開口端
右側からｄｌまでの濃度も今回のボロン注入で薄められ
左側のｎ+ 領域３３２と同じ濃度になる。この時ｎ型領
域３３３の濃度は２回のボロンのイオン注入で薄めら
れ、先行技術のｎ型領域３と同程度の濃度となってい
る。図３（ｃ）〜（ｅ）で同じフォトレジスト膜を使用
することで、ｎ+ 型領域３３２とｎ型領域３３３を位置
ずれなく形成することができる。次に、同じフォトレジ
スト膜を使用して、２０〜６０ｋｅＶ、１０12／ｃｍ2
台でボロンをイオン注入して、表面に浅いｐ+ 領域３０
４を形成する。この時、ｎ++領域を形成した時とは異な
るレジストマスクを使用してもよい。
トレジスト膜３２２を使用し、図３（ｄ）の時と同じエ
ネルギーとドーズ量のボロンを垂直方向から右に図３
（ｄ）と同じ角度（図ではαと表示）傾けてイオン注入
し、ｎ型濃度をさらに薄めたｎ型領域３３３を形成す
る。ボロンがフォトレジスト膜で遮蔽されるレジスト開
口端左側からの距離は、図３（ｄ）の場合と同じｄｌで
ある。したがって、レジスト開口端左側からｄｌまでの
濃度はｎ+ 型領域３３２と同じであり、レジスト開口端
右側からｄｌまでの濃度も今回のボロン注入で薄められ
左側のｎ+ 領域３３２と同じ濃度になる。この時ｎ型領
域３３３の濃度は２回のボロンのイオン注入で薄めら
れ、先行技術のｎ型領域３と同程度の濃度となってい
る。図３（ｃ）〜（ｅ）で同じフォトレジスト膜を使用
することで、ｎ+ 型領域３３２とｎ型領域３３３を位置
ずれなく形成することができる。次に、同じフォトレジ
スト膜を使用して、２０〜６０ｋｅＶ、１０12／ｃｍ2
台でボロンをイオン注入して、表面に浅いｐ+ 領域３０
４を形成する。この時、ｎ++領域を形成した時とは異な
るレジストマスクを使用してもよい。
【００２８】その後、第１の実施の形態の場合と同様の
処理を行って、図７に示した構造の固体撮像素子を得
る。本実施の形態では、ｎ+ 領域１３２の幅は、膜厚Ｌ
とボロンの注入角度の制御とその後の熱処理によるボロ
ンの拡散により最小設計寸法以下の寸法にできる。そし
て、この方法によりｎ型領域３３３とｎ+ 領域３３２と
を露光機によるマスクの位置合わせずれなしで形成する
ことができ、蓄積電荷量のばらつきを小さく抑えること
ができる。上記の説明ではボロンを２方向よりイオン注
入していたが１方向だけとすることもできる。また、ボ
ロンのイオン注入方向も光電変換領域の辺に平行方向に
限定されず、対角方向等辺に対して角度をつけてもよ
い。
処理を行って、図７に示した構造の固体撮像素子を得
る。本実施の形態では、ｎ+ 領域１３２の幅は、膜厚Ｌ
とボロンの注入角度の制御とその後の熱処理によるボロ
ンの拡散により最小設計寸法以下の寸法にできる。そし
て、この方法によりｎ型領域３３３とｎ+ 領域３３２と
を露光機によるマスクの位置合わせずれなしで形成する
ことができ、蓄積電荷量のばらつきを小さく抑えること
ができる。上記の説明ではボロンを２方向よりイオン注
入していたが１方向だけとすることもできる。また、ボ
ロンのイオン注入方向も光電変換領域の辺に平行方向に
限定されず、対角方向等辺に対して角度をつけてもよ
い。
【００２９】［第４の実施の形態］ 図４は、本発明の第４の実施の形態を説明するための、
固体撮像素子の単位画素の図７（ａ）と同じ部分を示す
工程順の平面図である。図４において、図１、図７の部
分と共通する部分には下２桁ないし下１桁が共通する参
照番号が付されている。図３に示した第３の実施の形態
では、ボロンのイオン注入は電荷転送領域の長手方向と
平行の方向からのみ行っていたが本実施の形態ではこれ
と直交する方向からもイオン注入が行われる。すなわ
ち、第４の実施の形態として、先の実施の形態の図３
（ａ）〜（ｃ）の工程と同様の工程を行い、フォトレジ
スト膜４２２をマスクとして、リンをイオン注入した
後、図４（ａ）に示すように、同じレジストマスクを用
いて、ボロンを、基板の法線方向から傾けて図４（ａ）
の矢印４１４で示した４方向からイオン注入する。これ
により、図４（ｂ）に示す固体撮像素子を製造すること
ができる。本実施の形態によれば、ｎ型領域４０３の周
囲全体に、ｎ+ 領域４１２、ｎ++領域４１３が形成さ
れ、図４（ｂ）のＣ−Ｃ方向のみならずＤ−Ｄ方向のｐ
+ 領域から延びる空乏層幅も縮小することができる。そ
して、光電変換領域の四隅に形成されるｎ++領域４１３
は、ｎ+ 領域４１２よりもボロンのイオン注入が１回分
少ないので、その分ｎ型不純物濃度が高くなっている。
この電荷蓄積領域のコーナ部では、Ｃ−Ｃ方向およびＤ
−Ｄ方向の両方向からチャネルストッパの影響を受ける
ため、図１〜図３の構造では、チャネルストッパから電
荷蓄積領域に向かっての電位の傾きが緩やかとなってい
る。本実施の形態では、このコーナ部において特にｎ型
不純物濃度の高いｎ++領域４１３が形成されるため、そ
の電位の傾きを急峻にして、蓄積電荷量をさらに大きく
することができる。この効果は光電変換部が微細化した
場合により大きくなる。また、ボロンのイオン注入方向
も図４（ａ）に限定されず、対角方向等、辺に対して角
度をつけてもよい。
固体撮像素子の単位画素の図７（ａ）と同じ部分を示す
工程順の平面図である。図４において、図１、図７の部
分と共通する部分には下２桁ないし下１桁が共通する参
照番号が付されている。図３に示した第３の実施の形態
では、ボロンのイオン注入は電荷転送領域の長手方向と
平行の方向からのみ行っていたが本実施の形態ではこれ
と直交する方向からもイオン注入が行われる。すなわ
ち、第４の実施の形態として、先の実施の形態の図３
（ａ）〜（ｃ）の工程と同様の工程を行い、フォトレジ
スト膜４２２をマスクとして、リンをイオン注入した
後、図４（ａ）に示すように、同じレジストマスクを用
いて、ボロンを、基板の法線方向から傾けて図４（ａ）
の矢印４１４で示した４方向からイオン注入する。これ
により、図４（ｂ）に示す固体撮像素子を製造すること
ができる。本実施の形態によれば、ｎ型領域４０３の周
囲全体に、ｎ+ 領域４１２、ｎ++領域４１３が形成さ
れ、図４（ｂ）のＣ−Ｃ方向のみならずＤ−Ｄ方向のｐ
+ 領域から延びる空乏層幅も縮小することができる。そ
して、光電変換領域の四隅に形成されるｎ++領域４１３
は、ｎ+ 領域４１２よりもボロンのイオン注入が１回分
少ないので、その分ｎ型不純物濃度が高くなっている。
この電荷蓄積領域のコーナ部では、Ｃ−Ｃ方向およびＤ
−Ｄ方向の両方向からチャネルストッパの影響を受ける
ため、図１〜図３の構造では、チャネルストッパから電
荷蓄積領域に向かっての電位の傾きが緩やかとなってい
る。本実施の形態では、このコーナ部において特にｎ型
不純物濃度の高いｎ++領域４１３が形成されるため、そ
の電位の傾きを急峻にして、蓄積電荷量をさらに大きく
することができる。この効果は光電変換部が微細化した
場合により大きくなる。また、ボロンのイオン注入方向
も図４（ａ）に限定されず、対角方向等、辺に対して角
度をつけてもよい。
【００３０】以上の実施の形態では、ｎ型基板上に形成
されたｐ型領域上に電荷蓄積領域を設けた縦形オーバー
フロードレイン構造を持つ光電変換部に適用した場合に
ついて説明したが、ｐ型基板上にｎ型領域を形成し、ｎ
型領域上にｐ+ 領域を形成した光電変換部にも適用でき
ることは明らかである。また、ｎ型基板上に形成された
ｐ型ウェル内に電荷蓄積領域を設けた縦形オーバーフロ
ードレイン構造を採用することもできる。さらに、ｎ型
領域上にｐ+ 領域が形成されていない光電変換部にも同
様に適用できる。また、イオン注入するｎ型不純物とし
てリンを用いていたがこれに代えヒ素（Ａｓ）などの他
の不純物を用いてもよい。また、転送される電荷が電子
の場合について説明したが、電荷が正孔の場合にも、ｎ
型とｐ型の不純物を入れ替え、印加する電圧の向きを逆
にすれば、同様に実施することができる。また、光電変
換素子に隣接して（ＣＣＤ）（電荷結合デバイス）があ
る場合を説明したが、本発明が電荷結合デバイスの代わ
りに信号線が形成されたＭＯＳ型イメージセンサに適用
できるのは明らかである。さらに、光電変換素子が単体
で形成されているフォトディテクタにも同様に適用でき
る。この場合には、トランスファゲート領域から読み出
す方式と基板下方向から読み出す方式があるが、いずれ
にも適用できる。
されたｐ型領域上に電荷蓄積領域を設けた縦形オーバー
フロードレイン構造を持つ光電変換部に適用した場合に
ついて説明したが、ｐ型基板上にｎ型領域を形成し、ｎ
型領域上にｐ+ 領域を形成した光電変換部にも適用でき
ることは明らかである。また、ｎ型基板上に形成された
ｐ型ウェル内に電荷蓄積領域を設けた縦形オーバーフロ
ードレイン構造を採用することもできる。さらに、ｎ型
領域上にｐ+ 領域が形成されていない光電変換部にも同
様に適用できる。また、イオン注入するｎ型不純物とし
てリンを用いていたがこれに代えヒ素（Ａｓ）などの他
の不純物を用いてもよい。また、転送される電荷が電子
の場合について説明したが、電荷が正孔の場合にも、ｎ
型とｐ型の不純物を入れ替え、印加する電圧の向きを逆
にすれば、同様に実施することができる。また、光電変
換素子に隣接して（ＣＣＤ）（電荷結合デバイス）があ
る場合を説明したが、本発明が電荷結合デバイスの代わ
りに信号線が形成されたＭＯＳ型イメージセンサに適用
できるのは明らかである。さらに、光電変換素子が単体
で形成されているフォトディテクタにも同様に適用でき
る。この場合には、トランスファゲート領域から読み出
す方式と基板下方向から読み出す方式があるが、いずれ
にも適用できる。
【００３１】
【発明の効果】以上に説明したように、本発明の固体撮
像素子は、光電変換領域の周辺部に形成されるｎ+ 領域
の幅を最小設計寸法以下に形成したものであるので、ｐ
+ チャネルストッパから延びる空乏層の電位の傾きを急
峻にすることができ、光電変換領域の空乏化電位を高く
することなくまた電位ディップを発生させることなく蓄
積電荷量を増大させることができる。
像素子は、光電変換領域の周辺部に形成されるｎ+ 領域
の幅を最小設計寸法以下に形成したものであるので、ｐ
+ チャネルストッパから延びる空乏層の電位の傾きを急
峻にすることができ、光電変換領域の空乏化電位を高く
することなくまた電位ディップを発生させることなく蓄
積電荷量を増大させることができる。
【図１】本発明の第１の実施の形態の光電変換部の製造
方法を説明するための工程順の概略断面図。
方法を説明するための工程順の概略断面図。
【図２】本発明の第２の実施の形態の光電変換部の製造
方法を説明するための工程順の概略平面図。
方法を説明するための工程順の概略平面図。
【図３】本発明の第３の実施の形態の光電変換部の製造
方法を説明するための工程順の概略断面図。
方法を説明するための工程順の概略断面図。
【図４】本発明の第４の実施の形態の光電変換部の製造
方法を説明するための概略平面図。
方法を説明するための概略平面図。
【図５】従来の固体撮像素子の主要部の概略平面図と概
略断面図。
略断面図。
【図６】従来の固体撮像素子の光電変換部の深さ方向の
概略電位分布図。
概略電位分布図。
【図７】本願に先行して提案された固体撮像素子の概略
平面図と概略断面図。
平面図と概略断面図。
【図８】図５、図７に示した固体撮像素子の光電変換部
の概略電位分布図。
の概略電位分布図。
【図９】図７に示した固体撮像素子の光電変換部の、ｎ
+ 領域の不純物濃度と幅を変えた場合の概略電位分布
図。
+ 領域の不純物濃度と幅を変えた場合の概略電位分布
図。
【図１０】図７に示した固体撮像素子の製造方法を示す
工程順の概略断面図。
工程順の概略断面図。
１、１０１、３０１ ｎ型シリコン基板 ２、１０２、３０２ ｐ型領域 ３、１０３、２０３、３３３、４０３ ｎ型領域 ４、１０４、３０４ ｐ+ 領域 ５、１０５、２０５、３０５、４０５ ｐ+ チャネルス
トッパ ６、２０６、４０６ 電荷転送領域 ７、２０７、４０７ トランスファゲート領域 ８ ゲート絶縁膜 ９ 転送ゲート電極 １０ 層間絶縁膜 １１ 遮光膜 １２、１１２、２１２、３３２、４１２ ｎ+ 領域 １３、１１３、３１３ 熱酸化膜 ２１、２２、２３、１２１、１２２、１２３、２２２、
２２３、３２１、３２２、４２２ フォトレジスト膜 ３３１、４１３ ｎ++領域 ４１４ ボロンのイオン注入方向
トッパ ６、２０６、４０６ 電荷転送領域 ７、２０７、４０７ トランスファゲート領域 ８ ゲート絶縁膜 ９ 転送ゲート電極 １０ 層間絶縁膜 １１ 遮光膜 １２、１１２、２１２、３３２、４１２ ｎ+ 領域 １３、１１３、３１３ 熱酸化膜 ２１、２２、２３、１２１、１２２、１２３、２２２、
２２３、３２１、３２２、４２２ フォトレジスト膜 ３３１、４１３ ｎ++領域 ４１４ ボロンのイオン注入方向
Claims (17)
- 【請求項１】 半導体基板の表面領域内に、光照射時に
信号電荷を蓄積する第１導電型からなる電荷蓄積領域
と、該電荷蓄積領域と接続され前記信号電荷の読み出し
を制御するトランスファーゲート領域と、該トランスフ
ァゲート領域と接する以外の該電荷蓄積領域の周囲に形
成された第２導電型からなる素子分離領域を少なくとも
具備する光電変換素子において、前記電荷蓄積領域の周
囲の少なくとも一部は、最小設計寸法以下の幅で他の電
荷蓄積領域部分より不純物濃度が高い第１導電型領域に
なされていることを特徴とする光電変換素子。 - 【請求項２】 前記不純物濃度が高い第１導電型領域
は、前記電荷蓄積領域の前記トランスファゲート領域と
接する部分を除く全周囲に渡って形成されていることを
特徴とする請求項１記載の光電変換素子。 - 【請求項３】 半導体基板の表面領域内に、光照射時に
信号電荷を蓄積する第１導電型からなる電荷蓄積領域
と、該電荷蓄積領域の周囲に形成された第２導電型から
なる素子分離領域を少なくとも具備する光電変換素子に
おいて、前記電荷蓄積領域の周囲の少なくとも一部は、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型領域になされていることを特徴
とする光電変換素子。 - 【請求項４】 前記不純物濃度が高い第１導電型領域
は、前記電荷蓄積領域の全周囲に渡って形成されている
ことを特徴とする請求項１または3記載の光電変換素
子。 - 【請求項５】 前記不純物濃度が高い第１導電型領域
が、前記電荷蓄積領域の連続する２つの辺の交点を含む
ように形成され、その交点を含む前記電荷蓄積領域の隅
の不純物濃度が該隅を除いた前記不純物濃度が高い第１
導電型領域の不純物濃度よりも高くなっていることを特
徴とする請求項１、２、３または４記載の光電変換素
子。 - 【請求項６】 前記電荷蓄積領域の上部の前記半導体基
板表面領域内に、少なくとも一部が前記素子分離領域に
接して、第２導電型からなる第２導電型表面層が形成さ
れていることを特徴とする請求項１、２、３、４または
５記載の光電変換素子。 - 【請求項７】 前記電荷蓄積領域は、第１導電型の半導
体基板中に形成された第２導電型領域上に形成されてい
ることを特徴とする請求項１、２、３、４、５または６
記載の光電変換素子。 - 【請求項８】 請求項１、２、４、５、６または７記載
の光電変換素子が形成され、前記光電変換素子の電荷蓄
積領域とトランスファゲート領域によって接続した信号
電荷転送部または信号線が形成され、前記電荷蓄積領域
と前記信号電荷転送部または信号線と前記トランスファ
ゲート領域が第２導電型からなる素子分離領域で囲まれ
ていることを特徴とする固体撮像素子。 - 【請求項９】 半導体基板の表面領域内に、第１導電型
の電荷蓄積領域と、該電荷蓄積領域と接続され前記信号
電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、前記第１の開口
の領域内にこれより狭い面積の第２の開口を有する第２
のマスクを形成する工程と、該第２のマスクを用いて第
２導電型の不純物をイオン注入して前記 第２不純物領
域内に第１導電型の第３不純物領域を形成する工程と、
を少なくとも有することを特徴とする光電変換素子の製
造方法。 - 【請求項１０】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、前記第１の開口の領域内にこれより狭い
面積の第２の開口を有する第２のマスクを形成する工程
と、該第２のマスクを用いて第２導電型の不純物をイオ
ン注入して前記第２不純物領域内に第１導電型の第３不
純物領域を形成する工程と、を少なくとも有することを
特徴とする光電変換素子の製造方法。 - 【請求項１１】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域と接続され前記信
号電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、基板表面の法線
方向から傾いた角度方向より第２導電型の不純物をイオ
ン注入する工程と、を少なくとも有することを特徴とす
る光電変換素子の製造方法。 - 【請求項１２】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、基板表面の法線方向から傾いた角度方向
より第２導電型の不純物をイオン注入する工程と、を少
なくとも有することを特徴とする光電変換素子の製造方
法。 - 【請求項１３】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域と接続され前記信
号電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、前記第１のマス
クを用いて基板表面の法線方向から傾いた第１の角度方
向から第２導電型の不純物をイオン注入する工程と、前
記第１のマスクを用いて前記法線に対して前記第１の角
度方向と対称な第２の角度方向から第２導電型の不純物
をイオン注入する工程と、を有することを特徴とする光
電変換素子の製造方法。 - 【請求項１４】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、前記第１のマスクを用いて基板表面の法
線方向から傾いた第１の角度方向から第２導電型の不純
物をイオン注入する工程と、前記第１のマスクを用いて
前記法線に対して前記第１の角度方向と対称な第２の角
度方向から第２導電型の不純物をイオン注入する工程
と、を有することを特徴とする光電変換素子の製造方
法。 - 【請求項１５】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域と接続され前記信
号電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、前記第１のマス
クを用いて前記第１の開口の対向する二つの面に平行で
かつ基板表面の法線方向から傾いた第１の角度方向から
第２導電型の不純物をイオン注入する工程と、前記第１
のマスクを用いて前記第１の開口の前記対向する二つの
面に平行でかつ前記法線に対して前記第１の角度方向と
対称な第２の角度方向から第２導電型の不純物をイオン
注入する工程と、を有することを特徴とする光電変換素
子の製造方法。 - 【請求項１６】 半導体基板の表面領域内に、第１導電
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、前記第１のマスクを用いて前記第１の開
口の対向する二つの面に平行でかつ基板表面の法線方向
から傾いた第１の角度方向から第２導電型の不純物をイ
オン注入する工程と、前記第１のマスクを用いて前記第
１の開口の前記対向する二つの面に平行でかつ前記法線
に対して前記第１の角度方向と対称な第２の角度方向か
ら第２導電型の不純物をイオン注入する工程と、を有す
ることを特徴とする光電変換素子の製造方法。 - 【請求項１７】 前記第１のマスクを用いて第２導電型
の不純物を低エネルギーでイオン注入して、前記電荷蓄
積領域を形成する領域の基板表面領域内に層厚の薄い第
２導電型の不純物領域を形成する工程が付加されること
を特徴とする請求項９、１０、１１、１２、１３、１
４、１５または１６記載の光電変換素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34075898A JP3322341B2 (ja) | 1998-11-30 | 1998-11-30 | 光電変換素子、それを用いた固体撮像素子およびその製造方法 |
| US09/340,127 US6346722B1 (en) | 1998-06-26 | 1999-06-28 | Solid state imaging device and method for manufacturing the same |
| US10/024,002 US6627476B2 (en) | 1998-06-26 | 2001-12-21 | Solid state imaging device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34075898A JP3322341B2 (ja) | 1998-11-30 | 1998-11-30 | 光電変換素子、それを用いた固体撮像素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164849A JP2000164849A (ja) | 2000-06-16 |
| JP3322341B2 true JP3322341B2 (ja) | 2002-09-09 |
Family
ID=18340037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34075898A Expired - Fee Related JP3322341B2 (ja) | 1998-06-26 | 1998-11-30 | 光電変換素子、それを用いた固体撮像素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322341B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748314B1 (ko) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| KR100790286B1 (ko) * | 2001-06-28 | 2008-01-02 | 매그나칩 반도체 유한회사 | 이미지센서 제조 방법 |
| KR100748324B1 (ko) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| KR100766675B1 (ko) * | 2001-12-28 | 2007-10-15 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| JP2005217302A (ja) | 2004-01-30 | 2005-08-11 | Sony Corp | 固体撮像装置 |
| JP2011146747A (ja) * | 2011-04-28 | 2011-07-28 | Sony Corp | 固体撮像装置の製造方法および半導体装置の製造方法 |
| JP2011205108A (ja) * | 2011-04-28 | 2011-10-13 | Sony Corp | 固体撮像装置の製造方法および半導体装置の製造方法 |
| JP2015026677A (ja) * | 2013-07-25 | 2015-02-05 | 株式会社東芝 | 固体撮像装置 |
| JP6799739B2 (ja) * | 2016-03-30 | 2020-12-16 | 株式会社ブルックマンテクノロジ | 光検出素子及び固体撮像装置 |
-
1998
- 1998-11-30 JP JP34075898A patent/JP3322341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164849A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070263A (ja) | 固体撮像素子 | |
| JP3322341B2 (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| KR20000048221A (ko) | 고체 촬상 장치 및 그의 제조 방법 | |
| EP2519973B1 (en) | Image sensor with doped transfer gate | |
| US6627476B2 (en) | Solid state imaging device and method for manufacturing the same | |
| JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP2000077647A (ja) | 固体撮像装置及びその製造方法 | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR0147603B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| JP3603745B2 (ja) | 光電変換素子 | |
| JP2853786B2 (ja) | 固体撮像装置の製造方法 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| KR100716914B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| JP3076415B2 (ja) | 固体撮像装置の製造方法 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| JP4008113B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2701720B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR100298200B1 (ko) | 핀드 포토다이오드를 갖는 이미지센서 제조방법 | |
| JPH0685233A (ja) | 固体撮像装置の製造方法 | |
| KR100240188B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| JP2005209673A (ja) | 光電変換装置および光電変換装置の製造方法および固体撮像装置 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |