KR0147603B1 - 고체촬상소자 및 그 제조방법 - Google Patents
고체촬상소자 및 그 제조방법Info
- Publication number
- KR0147603B1 KR0147603B1 KR1019940025096A KR19940025096A KR0147603B1 KR 0147603 B1 KR0147603 B1 KR 0147603B1 KR 1019940025096 A KR1019940025096 A KR 1019940025096A KR 19940025096 A KR19940025096 A KR 19940025096A KR 0147603 B1 KR0147603 B1 KR 0147603B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity layer
- high concentration
- layer
- impurity
- photodiode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 55
- 239000012535 impurity Substances 0.000 claims abstract description 169
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000007787 solid Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 229910052796 boron Inorganic materials 0.000 claims description 15
- -1 boron ions Chemical class 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 14
- 241000519995 Stachys sylvatica Species 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
고체촬상소자의 포토디텍터의 구조 및 그 제조방법이 기재되어 있다. 이는, 반도체기판의 셀 어레이 영역에 형성된 웰, 상기 웰 영역 전체에 걸쳐 매트릭스 모양으로 배열되고 상기 웰 내에 형성된 광 다이오드, 상기 광 다이오드 상에 형성된 제1중간 불순물층 및 상기 제1중간 불순물층 상에 형성된 제1고농도 불순물층을 포함하는 것을 특징으로 한다. 따라서, 포토디텍터 내의 전계의 크기에 비례하여 증가하는 암전류 및 백점의 발생을 감소시킬 수 있어, 결과적으로 고화질의 고체촬상소자를 가능하게 하였다.
Description
제1도는 일반적인 CCD형 고체촬상소자의 셀 어레이 부의 단면도를 부분적으로 도시한 것이다.
제2a도 및 제2b도는 본 발명의 일 실시예에 의해 제조된 CCD형 고체촬상소자의 셀 어레이부의 단면도를 부분적으로 도시한 것들이다.
제3a도 내지 제3h도는 본 발명에 의한 CCD형 고체촬상소자를 제조하기 위한 일 실시예의 공정을 설명하기 위해 도시한 단면도들이다.
본 발명은 이미지센서 및 그 제조방법에 관한 것으로, 특히 광 다이오드를 구비하는 CCD형 고체촬상소자 및 그 제조방법에 관한 것이다.
고체촬상소자는 화상을 판독하기 위한 소자로서, 입사되는 광의 세기에 따라 신호 전하를 발생하는 광 다이오드, 광 다이오드로부터 발생된 신호 전하를 받아 전송하는 전송 CCD(Charge Coupled DeVice) 및 CCD에 의해 전송된 신호 전하를 검출하는 출력부로 구성되어 있다. 이중, 광 다이오드는 외부 광학계에서 고체촬상소자로 입사되는 광을 신호전하로 변환하는 광전변환기로서 고해상도의 화질을 얻는데 중요한 역할을 한다.
제1도는 일반적인 CCD형 고체촬상소자의 셀 어레이 부의 단면도를 부분적으로 도시한 것으로서, 도면부호 10은 N형 반도체기판을, 12는 P형 웰을, 14는 N형 광 다이오드를, 16은 P영역을, 18은 전송 CCD의 채널영역을, 20은 P+채널스톱층을, 22는 P+HADS(Hole Accumulation Diode Sensor)층을, 24는 산화막을, 26은 질화막을, 그리고 28은 전송 CCD의 게이트전극을 나타낸다.
고체촬상소자로 입사되는 광은 광차폐막(도시되지 않음, 광 다이오드가 형성되어 있는 영역을 제외한 모든 영역에 형성되어 있음)에 의해 광 다이오드로(14)만 입사되고, 이는 광 다이오드에 의해 신호 전하로 변환된다. 이후 신호 전하는, 전송 CCD의 게이트전극(28)에 인가된 전압에 의해, 광 다이오드(14)와 전송 CCD의 채널영역(18)을 잇는 전송영역(도시되지 않음, 광 다이오드와 전송 CCD의 채널영역 사이에 존재)을 통해 전송 CCD의 채널영역(18)으로 전송된다. 이후, 전송 CCD의 게이트전극(28)에 인가된 전압에 의해 채널영역(18)에 전송된 신호전하는 출력부(도시되지 않음)로 전송되고, 출력부는 전송된 신호전하를 외부로 출력한다.
이때, 채널스톱층(20)은 광 다이오드와 광 다이오드 사이 및 광 다이오드와 전송 CCD의 채널영역 사이를 절연하는 역할을 하며, P영역(16)은 CCD의 전자 셧터 동작에서도 신호가 왜곡되지 않도록 하는 역할을 하고, P+HADS층(22) 및 P형 웰(12)은 광전변환 시 전자와 동시에 발생하는 홀을 드레인하는 역할을 한다.
통상, 제1도에 있어서, N형 반도체기판(10), P형 웰(12), N형 광 다이오드(14) 및 P+HADS층(22)이 수직으로 배열되어 있는 영역을 광센싱부분인 포토디텍터(photo-detector)라고 한다. 이 포토디텍터는 셀 어레이 전체에 걸쳐 매트릭스 모양으로 규칙적으로 배열되어 있다.
P+/N/P/N 구조의 포토디텍터는, 통상 이온주입에 의해 형성된다. 즉 N형 반도체기판(10)에 P형 불순물이온을 주입하여 P형 웰(12)을 형성하고, 이어서 광 다이오드 형성을 위한 이온주입을 행하여 P형 웰에 N형 광 다이오드(14)를 형성한 후, 반도체기판의 표면에서 발생하는 노이즈를 줄이고 광 다이오드가 낮은 전압에서도 쉽게 완전히 디플리션(fully depletion)되도록 하기 위해 P형 불순물을 고농도로 주입하여 상기 광 다이오드에 P+HADS층(22)을 형성함으로써 상기한 P+/N/P/N 구조의 포토디텍터를 완성한다.
P+/N/P/N 구조의 포토디텍터에 일정 이상의 에너지를 지닌 광자가 입사되면, 바이어스에 의해 완전히 디플리션되어 있는 광 다이오드(14)에는 전자(electron)가 축적되고, 이때 상기 전자와 같이 발생한 홀(hole)은 P+HADS층(22) 및 P형 웰(12)로 드레인(drain)된다. 신호 전하의 크기는 광 다이오드에 축적된 상기 전자의 양에 비례하여 결정된다.
통상, 포토디텍터에 광이 입사되지 않는 암상태(dark state)에서는 상기 광 다이오드(14)에 전자가 발생하지 않아야 한다. 그러나, 반도체기판 내에 존재하는 결점(defecr), 역바이어스에 의해 발생하는 PN정션에서의 누설전류 및 반도체기판의 계면에 존재하는 트랩 레벨 등에 의하여 암상태에서도 쉽게 전자가 발생하는 현상이 일어나는데, 이렇게 발생한 전자를 암전류(dark current)라고 한다.
암전류는 그 성분이 많을 경우, 신호 대 잡음비로 나타나는 다이내믹 레인지(dynamic range)를 감소시키고 백점을 증가시켜 화면의 질을 저하시킨다. 상기 백점(white spot)은 각 픽셀(poxel)간의 암전류 차이에 의해 나타내는 것으로, 암전류가 클수록 백점의 발생은 더욱 많아진다.
식1은 포토디텍터 내부에 발생하는 전계와 암전류와의 관계를 보여주는 식으로서, Id는 암전류를, Emax는 포토디텍터 내에 발생하는 전계 (즉, P+HADS층(22)과 N형 광 다이오드(14)사이 및 P+채널스톱층(20)과 N형 광 다이오드(14) 사이의 전계)를 나타낸다.
상기 식1에 의하면, 암전류는 포토디텍터 내부에 발생하는 전계의 크기가 클수록 증가한다는 것을 알 수 있다. 즉, 고체촬상소자의 화질을 떨어뜨리는 한 원인이 되는 암전류 및 백점은, 포토디텍터 내부에 발생하는 전계의 크기를 줄임으로써 저하시킬 수 있음을 알 수 있다.
일반적으로 포토디텍터는 P+/N/P/N 구조를 많이 사용하고 있다. 그러나, 상기한 암전류 및 백점 발생을 줄이기 위해서는 이러한 구조로는 한계가 있다. 따라서, 암전류 및 백점 발생의 줄여 촬상소자의 화질을 향상시키기 위한 다른 구조의 포토디텍터의 도입이 요구된다.
본 발명의 목적은 포토디텍터의 구조를 변경함으로써 포토디텍터 내에서 발생하는 전계의 크기를 저하시킬 수 있는 고체촬상소자를 제공하는데 있다.
본 발명의 다른 목적은 암전류 및 백점 발생을 저하시킬 수 있는 고체촬상소자를 제공하는데 있다.
본 발명의 또 다른 목적은 상기한 고체촬상소자를 제조하는데 있어서 그 적합한 제조방법을 제공하는데 있다.
상기 목적 및 다른 목적을 달성하기 위한 본 발명에 의한 고체촬상소자는, 반도체기판의 셀 어레이 영역에 형성된 웰, 상기 웰 영역 전체에 걸쳐 매트릭스 모양으로 배열되고 상기 웰 내에 형성된 광 다이오드, 상기 광 다이오드 상에 형성된 제1중간 불순물층 및 상기 제1중간 불순물층 상에 형성된 제1고농도 불순물층을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 반도체기판은 N형 불순물로, 상기 웰은 P형 불순물로, 상기 광 다이오드는 N형 불순물로, 상기 제1중간 불순물층은 P형 불순물로, 상기 제1고농도 불순물층은 P+형 불순물로 도우프되어 있고, 더욱 바람직하게는, 상기 제1중간 불순물층은 1.0E11-1.0E12원자/㎠의 농도로 불순물이 도우프되어 있고, 상기 제1고농도 불순물층은 5.0E13-8.0E13원자/㎠의 농도로 불순물이 도우프되어 있는 것을 특징으로 한다.
또한, 상기 광 다이오드, 제1고농도 불순물층 및 제1중간 불순물층 주위에, 광 다이오드들 사이 및 상기 광 다이오드와 다른 소자들 사이를 절연시키기 위한 채널스톱층을 더 구비하고, 바람직하게는, 상기 채널스톱층은 상기 광 다이오드, 제1고농도 불순물층 및 제1중간 불순물층과 접하도록 형성되어 있고, 더욱 바람직하게는, 상기 채널스톱층은 제2중간 불순물층과 상기 제2중간 불순물층 상에 형성된 제2고농도 불순물층으로 구성되는 것을 특징으로 한다.
상기 제2중간 불순물층은 P형 불순물로, 상기 제2고농도 불순물층은 P+형 불순물로 도우프되어 있으며, 바람직하게는, 상기 제2중간 불순물층은 1.0E11-1.0E12 원자/㎠의 농도로 불순물이 도우프되어 있고, 상기 제2고농도 불순물층은 2.0E13-5.0E13 원자/㎠의 농도로 불순물이 도우프되어 있다.
상기 또 다른 목적을 달성하기 위한 본 발명에 의한 고체촬상소자의 제조방법은, 광 다이오드를 구비하는 이미지 센서를 제조하는데 있어서, 셀 어레이 전체에 걸쳐 매트릭스 모양으로 배열되고 제1도전형의 불순물로 도우프되어 있는 상기 각 광 다이오드 상에, 제2도전형의 불순물을 고농도로 도우프하여 제1고농도 불순물층을 형성하는 공정과 상기 제2도전형의 불순물과 동일한 불순물을 상기 제1고농도 불순물층의 농도보다 낮게 도우프하여 상기 제1고농도 불순물층과 광 다이오드 사이에 제1중간 불순물층을 형성하는 공정을 동시에 진행하는 것을 특징으로 한다.
바람직하게는, 상기 제1고농도 불순물층은 보론이온을 5.0E13-8.0E12 원자/㎠의 농도, 30-60 KeV의 에너지로 도우프하여 형성하고, 상기 제1중간 불순물층은 보론이온을 1.0E11-1.0E12 원자/㎠의 농도, 80-140 KeV의 에너지로 도우프하여 형성한다.
또한, 상기 제1고농도 불순물층 및 제1중간 불순물층을 형성하기 전에, 상기 광 다이오드들 사이 및 상기 광 다이오드와 다른 소자들 사이를 절연시키기 위한 채널스톱층을 형성하는 공정을 행한다.
채널스톱층을 형성하는 상기 공정은, 제2도전형의 불순물을 고농도로 도우프하여 제2고농도 불순물층을 형성하는 공정과 상기 제2도전형의 불순물과 동일한 불순물을 상기 제2고농도 불순물층의 농도보다 낮게 도우프하여 상기 제2고농도 불순물층 하부에 제2중간 불순물층을 형성하는 공정을 동시에 진행하는 것이 바람직하다. 더욱 바람직하게는, 상기 제2고농도 불순물층은 보론이온을 2.0E13-5.0E13 원자/㎠의 농도, 30-60 KeV 에너지로 도우프하여 형성하고, 상기 제2중간 불순물층은 보론이온을 1.0E11-1.0E12 원자/㎠의 농도, 80-140 KeV 에너지로 도우프하여 형성한다.
따라서, P+HADS층과 N형 광 다이오드 사이 및 P+채널스톱층과 P형 웰 사이에, 상기 P+HADS층과 P+채널스톱층을 구비하는 불순물의 농도보다 1-2오더(order)정도 낮은 농도의 불순물 이온을 주입하여 중간 불순물층을 형성함으로써, P+HADS층과 N형 광 다이오드 사이 및 P+채널스톱층과 N형 광 다이오드 사이의 전계의 크기를 감소시킴으로써 암전류 및 백점 발생을 저하시켜 고화질을 얻을 수 있도록 한다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 더 자세하게 설명하고자 한다.
먼저, 제2a도 및 제2b도는 본 발명의 일 실시예에 의해 제조된 CCD형 고체촬상소자의 셀 어레이부의 단면도를 부분적으로 도시한 것들로서, 도면부호 30은 반도체기판을, 32는 P형 웰을, 39는 N형 광 다이오드를, 68은 제1중간 불순물층을, 70는 제1고농도 불순물층, 즉 P+HADS층을, 45는 P영역을, 43은 전송 CCD의 채널영역을, 52는 제2고농도 불순물층, 즉 P+채널스톱층을, 54는 제2중간 불순물층, 즉 P 채널스톱층을, 57은 전송 CCd의 제1게이트전극을, 62는 전송 CCD의 제2게이트전극을, 그리고 48, 50, 58, 60 및 64는 절연막을 나타낸다.
본 발명에 의한 고체촬상소자에 의하면, 포토디텍터를 P+/N/P/N 구조로 형성하던 일반적인 고체촬상소자와는 달리, 포토디텍터 내의 전계의 크기를 감소시키기 위하여, 광 다이오드(39)와 제1고농도 불순물층(70)사이에 상기 제1고농도 불순물층을 구성하는 불순물의 농도보다 1-2오더(order)정도 낮은 농도의 불순물이 도우프된 제1중간 불순물층(68)을 개재하였다. 따라서, P+HADS층(70)과 N형 광 다이오드(39)사이에 발생하던 전계는 상기 제1중간 불순물층(68)에 의해 약화된다.
또한, P형 불순물을 고농도로 도우프하여 형성하던 P+채널스톱층을 P+/P 채널스톱층(즉, 제2고농도 불순물층(52)/제2중간 불순물층(54))으로 형성함으로써, 광 다이오드(39)와 P+채널스톱층 사이에 발생하던 강한 전계를 제2중간 불순물층(54)으로 약화시켰다. 이때, 상기 제2중간 불순물층(54)를 구성하는 불순물의 농도는 상기 제1고농도 불순물층(52)을 구성하는 불순물의 농도보다 1-2오더정도 낮다.
상기 제1고농도 불순물층(70)은, 예컨대 보론 이온과 같은 P형 불순물이 5.0E13-8.0E13 원자/㎠의 농도, 30-60 KeV의 에너지로 도우프되어 형성되었고, 상기 제1중간 불순물층(68)은, 예컨대 상기 보론 이온과 같은 P형 불순물이 1.0E11-1.0E12 원자/㎠의 농도, 80-140KeV의 에너지로 도우프되어 형성되었으며, 상기 제2고농도 불순물층(52)는, 예컨대 보론이온과 같은 P형 불순물이 2.0E13-5.0E13 원자/㎠의 농도, 30-60 KeV의 에너지로 도우프되어 형성되었고, 상기 제2중간 불순물층(54)는, 예컨대 보론이온과 같은 P형 불순물이 1.0E11-1.0E12 원자/㎠의 농도, 80-140 KeV의 에너지로 도우프되어 형성되었다.
본 발명에서는 제1고농도 불순물층(70), 제1중간 불순물층(68), 광 다이오드(39), 웰(32) 및 반도체기판(30)으로 P+/P/N/P/N 구조의 포토디텍터를 구성하고, 제2고농도 불순물층(52) 및 제2중간 불순물층(54)으로 P+/P 구조의 채널스톱층을 구성한다. 이때, 상기 P+/P 구조의 채널스톱층은 광 다이오드와 광 다이오드 사이 및 광 다이오드와 다른 소자, 예컨대 전송 CCD의 채널영역 사이를 절연하기 위해 형성되며, 상기 제1고농도 불순물층(70), 제1중간 불순물층(68) 및 광 다이오드(39)와 접하도록 형성되어 있다.
상기 도면들에 있어서, 제2a도는 포토디텍터와 채널스톱층 및 전송 CCD 사이의 관계를 보여주기 위해 도시되었고, 제2b도는 하나의 포토디텍터와 다른 하나의 포토디텍터 및 채널스톱층 사이의 관계를 보여주기 위해 도시되었다.
제3a도 내지 제3h도는 본 발명에 의한 CCD형 고체촬상소자를 제조하기 위한 일 실시예의 공정을 설명하기 위해 도시한 단면도들로서, P+/P/N/P/N 구조의 포토디텍터를 제조하는 방법을 공정순서별로 도시하였다.
먼저, 제3a도는 P형 웰(32) 및 광 다이오드 형성을 위한 불순물층(38)을 형성하는 공정을 도시한 것으로서, 이는, N형 반도체기판(30)에, 예컨대 보론이온과 같은 P형 불순물을 약 8E11 원자/㎠의 농도, 약 100KeV의 에너지로 주입하여 P형 웰(32)를 형성하는 제1공정, 결과물 전표면에 약 400Å 정도 두께의 제1열산화막(34)을 기르는 제2공정, 광 다이오드가 형성될 영역의 반도체기판을 표면으로 노출시키는 제1감광막패턴(36)을 상기 제1열산화막(34) 상에 형성하는 제3공정 및 예컨대 인 (P) 이온과 같은 N형 불순물(37)을 3.0E12-3.4E12 원자/㎠의 농도, 약 100KeV의 에너지로 주입하여 광 다이오드 형성을 위한 불순물층(38)을 상기 N형 반도체기판의 표면근방에 형성하는 제4공정으로 진행된다.
제3b도는 P 영역(44) 및 전송 CCD의 채널영역(42) 형성을 위한 불순물층을 형성하는 공정을 도시한 것으로서, 이는, 상기 제1감광막패턴을 제거하는 제1공정, 전송 CCD의 채널영역이 형성될 영역의 반도체기판을 표면으로 노출시키는 제2감광막패턴(40)을 상기 제1열산화막(34)상에 형성하는 제2공정, 예컨대 보론과 같은 P형 불순물을 약 2.2E12 원자/㎠의 농도, 약 380 KeV의 에너지로 주입하여 상기 P 영역 형성을 위한 불순물층(44)을 형성하는 제3공정 및 예컨대 아르곤(Ar)과 같은 N형 불순물을 약 4.0E12 원자/㎠의 농도, 약 150 KeV의 에너지로 주입하여 상기 전송 CCD의 채널영역 형성을 위한 불순물층(42)을 형성하는 제4공정으로 진행된다.
이때, 상기 제3공정과 제4공정은 그 순서를 바꾸어 진행할 수 도 있으며, 두 공정을 동시에 진행할 수 도 있음은 물론이다.
제3c도는 광 다이오드(39), 전송 CCD의 채널영역(43) 및 P영역(45)을 형성하는 공정을 도시한 것으로서, 이는, 상기 제2감광막패턴을 제거하는 제1공정, 상기 제1열산화막을 습식식각으로 제거하는 제2공정, 결과물 전표면에, 예컨대 약 500Å 정도의 제2열산화막(46)을 형성하는 제3공정 및 결과물을, 에컨대 1,150℃정도의 온도에서 어닐링하여 전술한 불순물층들을 확산하여 상기 광 다이오드(39), 전송 CCD의 채널영역(43) 및 P영역(45)을 형성하는 제4공정으로 진행된다.
제3d도는 채널스톱층 (즉, 제2고농도 불순물층(52) 및 제2중간 불순물층(54))을 형성하는 공정을 도시한 것으로서, 이는, 상기 제2열산화막을 습식식각으로 제거하는 제1공정, 결과물 상에 약 200Å-400Å정도 두께의 제3열산화막(48)을 열산화 공정으로 형성한 후, 약 400Å-600Å정도 두께의 제1질화막(50)을 화학 기상 증착법으로 형성하는 제2공정, 채널스톱층이 형성될 영역의 반도체기판을 표면으로 노출시키는 제3감광막패턴(51)을 상기 질화막 상에 형성하는 제3공정, 및 예컨대 보론과 같은 P형 불순물을 약 1.0E12 원자/㎠의 농도, 약 120KeV의 에너지로 주입하여 상기 제2중간 불순물층(54)를 형성하는 공정과 상기 보론과 같은 P형 불순물을 약 2.0E13 원자/㎠의 농도, 30KeV의 에너지로 주입하여 상기 제2고농도 불순물층(52)을 형성하는 공정을 동시에 진행하여 P+/P채널스톱층(52 및 54)을 형성하는 제4공정으로 진행된다.
이때, 상기 제2고농도 불순물층(52) 형성을 위한 이온주입 공정과 상기 제2중간 불순물층(54)형성을 위한 이온주입 공정은, 전술한 바와 같이 동시에 진행될 수 도 있으나, 어느 한 공정이 다른 공정 보다 먼저 진행될 수 도 있음은 물론이다.
제3e도는 제1게이트전극 형성을 위한 도전물질층(56)을 형성하는 공정을 도시한 것으로서, 이는, 상기 제3감광막패턴을 제거하는 제1공정, 예컨대 다결정실리콘과 같은 물질을 저압 화학 기상 증착법을 이용하여 약 2,000Å-4,000Å 정도의 두께로 증착함으로써 상기 도전물질층(56)을 형성하는 제2공정 및 게이트전극의 저항을 8Ω/? - 50Ω/? 정도로 줄이기 위해 상기 도전물질층에, 예컨대 POCL3와 같은 물질은 도우프하는 제3공정으로 진행된다.
제3f도는 전송 CCD의 제1게이트전극(57)을 형성하는 공정을 도시한 것으로서, 이는, 상기 도전물질층을 소정의 사진식각 공정으로 패터닝하여 상기 제1게이트전극(57)을 형성하는 제1공정, 결과물 전표면을 산화공정에 노출시킴으로써 상기 제1게이트전극(57)의 표면에 제4열산화막(58)을 형성하는 제2공정 및 소정의 습식식각을 행하여 제1질화막(50) 상에 형성되어 있는 상기 제4열산화막을 제거한 후, 남아있는 제4열산화막을 식각마스크로 하고 인산용액을 습식식각액으로 하여 표면으로 노출되어 있는 제1질화막을 제거하는 제3공정으로 진행된다.
이때, 상기 제4열산화막(58)은 제1질화막의 표면에서 보다 상기 제1게이트전극의 표면에서 더 두껍게 성장하므로, 상기 제3공정에서 제1질화막 표면에 형성된 제4열산화막을 제거하더라도 제1게이트전극(57) 상에 형성되어 있는 제4열산화막은 완전히 제거되지 않는다. 또한, 제1질화막을 제거하는 상기 습식 식각은 제1질화막 하부에 형성되어 있는 제3열산화막(48)이 최소한 작게 식각되도록 진행되어야 한다.
제3g도는 전송 CCD의 제2게이트전극(62)을 형성하는 공정을 도시한 것으로서, 이는, 제1게이트전극(57)이 형성되어 있는 결과물에 제2게이트전극의 유전체막으로 이용되는 제2질화막(60)을 약 200Å-800Å정도의 두께로 침적하는 제1공정, 예컨대 다결정실리콘과 같은 물질을 상기 제2질화막 상에 침적하는 제2공정, 제2게이트전극의 전기적인 저항을 8Ω/? - 50Ω/? 정도로 줄이기 위해 POCL3를 도우프하는 제3공정, 소정의 사진식각 공정을 행하여 상기 다결정실리콘을 식각함으로써 상기 제2게이트전극(62)을 형성하는 제4공정 및 결과물을 산화공정에 노출시킴으로써 상기 제2게이트전극의 표면에 제5열산화막(64)을 형성하는 제5공정으로 진행된다.
이때, 상기 제4열산화막(58)은 상기 제1게이트전극(57)과 제2게이트전극(62)를 전기적으로 분리하는 분리막으로 쓰인다.
제3h도는 제1중간 불순물층(68) 및 제1고농도 불순물층(70)을 형성하는 공정을 도시한 것으로서, 이는, 제2게이트전극(62)이 형성되어 있는 결과물 상에, 포토디텍터 영역이 반도체기판을 표면으로 노출시키는 제4감광막패턴(66)을 형성하는 제1공정 및 예컨대 보론과 같은 P형 불순물을 약 5.0E13-8.0E13 원자/㎠의 농도, 30-60 KeV의 에너지로 주입하여 제1고농도 불순물층(70), 즉 P+HADS층을 형성하는 공정과 상기 보론과 같은 P형 불순물을 1.0E11-1.0E12 원자/㎠의 농도, 80-140KeV의 에너지로 주입하여 제1중간 불순물층(68)을 형성하는 공정을 동시에 진행하는 제2공정으로 진행된다.
이때, 상기 제1고농도 불순물층을 형성하기 위한 이온주입 공정과 상기 제1중간 불순물층을 형성하기 위한 이온주입 공정은, 어느 공정이 다른 공정 보다 먼저 진행될 수 도 있음은 물론이다.
본 발명에 의한 고체촬상소자 및 그 제조방법에 의하면, P+HADS층과 N형 광 다이오드 사이에, P+HADS층을 구성하는 불순물의 농도 보다 1-2 오더 정도 낮은 농도의 불순물이 도우프되어 형성된 중간 불순물층을 개재함으로써, P+HADS층과 N형 광 다이오드 사이의 전계를 약화시켰다. 또한 채널스톱층을 고농도의 불순물층과 이 고농도의 불순물층을 구성하는 불순물의 농도 보다 1-2 오더 정도 낮은 농도의 불순물이 도우프되어 형성된 중간 불순물층으로 형성함으로써 채널스톱층과 N형 광 다이오드 사이의 전계를 약화시켰다.
따라서, 포토디텍터 내의 전계의 크기에 비례하여 증가하는 암전류 및 백점의 발생을 감소시킬 수 있어, 결과적으로 고화질의 고체촬상소자를 가능하게 하였다.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.
Claims (9)
- 반도체 기판의 셀 어레이 영역에 형성된 웰, 상기 웰 영역 전체에 걸쳐 매트릭스 모양으로 배열되고 상기 웰 내에 형성된 광 다이오드, 상기 광 다이오드 상에 형성된 제1중간 불순물층, 상기 제1중간 불순물층 상에 형성된 제1고농도 불순물층, 및 상기 광 다이오드, 제1고농도 불순물층 및 제1중간 불순물층 주위에 상기 광 다이오드들 사이 및 상기 광 다이오드와 다른 소자들 사이를 절연시키기 위한 제2중간 불순물층과 제2고농도 불순물층이 적층된 구조의 채널스톱층을 포함하는 것을 특징으로 하는 고체촬상소자.
- 제1항에 있어서, 상기 반도체 기판은 N형 불순물로, 상기 웰은 P형 불순물로, 상기 광 다이오드는 N형 불순물로, 상기 제1중간 불순물층은 P형 불순물로, 상기 제1고농도 불순물층은 P+형 불순물로 도우프되어 있는 것을 특징으로 하는 고체촬상소자.
- 제2항에 있어서, 상기 제1중간 불순물층은 1.0E11-1.0E12 원자/㎠의 농도로 불순물이 도우프되어 있고, 상기 제1고농도 불순물층은 5.0E13-8.0E13 원자/㎠의 농도로 불순물이 도우프되어 있는 것을 특징으로 하는 고체촬상소자.
- 제1항에 있어서, 상기 채널스톱층은 상기 광 다이오드, 제1고농도 불순물층 및 제1중간 불순물층과 접하도록 형성되어 있는 것을 특징으로 하는 고체촬상소자.
- 제1항에 있어서, 상기 제2중간 불순물층은 P형 불순물로, 상기 제2고농도 불순물층은 P+불순물로 도우프되어 있는 것을 특징으로 하는 고체촬상소자.
- 제5항에 있어서, 상기 제2중간 불순물층은 1.0E11-1.0E12 원자/㎠의 농도로 불순물이 도우프되어 있고, 상기 제2고농도 불순물층은 2.0E13-5.0E13 원자/㎠의 농도로 불순물이 도우프되어 있는 것을 특징으로 하는 고체촬상소자.
- 제1도전형의 불순물로 도우프되고 셀 어레이 전체에 걸쳐 매트릭스 모양으로 배열된 광드를 형성하는 공정; 상기 광 다이오드들 사이 및 상기 광 다이오드와 다른 소자들 사이를 절연시키기 위한 영역에 제2도전형의 불순물을 고농도로 도우프하여 제2고농도 불순물층을 형성하는 단계와 상기 제2도전형의 불순물과 동일한 불순물을 상기 제2고농도 불순물층의 농도보다 낮게 도우프하여 상기 제2고농도 불순물층 하부에 제2중간 불순물층을 형성하는 단계를 동시에 진행하여 채널스톱층을 형성하는 공정; 및 상기 광 다이오드 상에 제2도전형의 불순물을 고농도로 도우프하여 제1고농도 불순물층을 형성하는 단계와 상기 제2도전형의 불순물과 동일한 불순물을 상기 제1고농도 불순물층의 농도보다 낮게 도우프하여 상기 제1고농도 불순물층과 광 다이오드 사이에 제1중간 불순물층을 형성하는 단계를 동시에 진행하는 공정을 포함하는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제7항에 있어서, 상기 제1고농도 불순물층은 보론 이온을 5.0E13-8.0E13 원자/㎠의 농도, 30-60KeV의 에너지로 도우프하여 형성하고, 상기 제1중간 불순물층은 보론 이온을 1.0E11-1.0E12 원자/㎠의 농도, 80-140KeV의 에너지로 도우프하여 형성하는 것을 특징으로 하는 고체촬상소자의 제조방법.
- 제7항에 있어서, 상기 제2고농도 불순물층은 보론 이온을 2.0E13-5.0E13 원자/㎠의 농도, 30-60KeV 에너지로 도우프하여 형성하고, 상기 제2중간 불순물층은 보론 이온을 1.0E11-1.0E12 원자/㎠의 농도, 80-140KeV 에너지로 도우프하여 형성하는 것을 특징으로 하는 고체촬상소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025096A KR0147603B1 (ko) | 1994-09-30 | 1994-09-30 | 고체촬상소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025096A KR0147603B1 (ko) | 1994-09-30 | 1994-09-30 | 고체촬상소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012545A KR960012545A (ko) | 1996-04-20 |
| KR0147603B1 true KR0147603B1 (ko) | 1998-08-01 |
Family
ID=19394189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940025096A KR0147603B1 (ko) | 1994-09-30 | 1994-09-30 | 고체촬상소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147603B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102025495B1 (ko) | 2018-06-29 | 2019-09-25 | 이복희 | 헤어 클리퍼 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4270742B2 (ja) * | 2000-11-30 | 2009-06-03 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置 |
-
1994
- 1994-09-30 KR KR1019940025096A patent/KR0147603B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102025495B1 (ko) | 2018-06-29 | 2019-09-25 | 이복희 | 헤어 클리퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012545A (ko) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7422924B2 (en) | Image device and photodiode structure | |
| KR100846005B1 (ko) | 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법 | |
| US5191399A (en) | Solid-state imaging device with improved photodetector | |
| US6878568B1 (en) | CMOS imager and method of formation | |
| EP1883969B1 (en) | Isolation process and structure for cmos imagers | |
| US20050139877A1 (en) | Deep photodiode isolation process | |
| US20060033129A1 (en) | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors | |
| US20050285167A1 (en) | Photodiode with self-aligned implants for high quantum efficiency and method of formation | |
| JPH1070263A (ja) | 固体撮像素子 | |
| KR0133950B1 (ko) | 고체 영상 감지기 장치 및 그 제조방법 | |
| JP2013062537A (ja) | 光電変換装置及び撮像システム | |
| US20050161713A1 (en) | Imager floating diffusion region and process for forming same | |
| US5238864A (en) | Method of making solid-state imaging device | |
| US6448595B1 (en) | Active photodiode CMOS image sensor structure | |
| JP2013042178A (ja) | イメージセンサ及びその製造方法 | |
| US7391066B2 (en) | Imager floating diffusion region and process for forming same | |
| KR100562668B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| US6207984B1 (en) | CMOS sensor | |
| CN112736105A (zh) | 一种cmos图像传感器及其制造方法 | |
| US6303421B1 (en) | Method of manufacturing CMOS sensor | |
| KR0147603B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| JP2000164849A (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
| KR100766675B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| US7745858B2 (en) | Photodiode with self-aligned implants for high quantum efficiency and method of formation | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |