JP3322341B2 - Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the same - Google Patents
Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the sameInfo
- Publication number
- JP3322341B2 JP3322341B2 JP34075898A JP34075898A JP3322341B2 JP 3322341 B2 JP3322341 B2 JP 3322341B2 JP 34075898 A JP34075898 A JP 34075898A JP 34075898 A JP34075898 A JP 34075898A JP 3322341 B2 JP3322341 B2 JP 3322341B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- impurity
- charge
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光電変換素子、そ
れを用いた固体撮像素子およびその製造方法に関し、特
に小型化されても蓄積電荷量を十分に維持することが出
来るように工夫された光電変換素子、それを有する固体
撮像素子およびその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device, a solid-state image pickup device using the same, and a method of manufacturing the same, and in particular, has been devised so that a sufficient amount of accumulated charge can be maintained even if the device is downsized. photoelectric conversion elements, the present invention relates to a solid-state imaging device and a manufacturing method thereof it.
【０００２】[0002]
【従来の技術】固体撮像素子の光電変換素子は多くの場
合ｐ型領域とｎ型領域とを有するフォトダイオードによ
って構成され、光電変換によって生成された信号電荷
（通常は電子）はｎ型領域に蓄積された後、ＣＣＤ（電
荷結合デバイス）などの電荷転送部へ読み出される。信
号電荷は電荷転送部にて転送されその出力部において電
圧信号に変換された後固体撮像素子外へ読み出される。
図５（ａ）は、フォトダイオード型の光電変換素子を有
する従来の固体撮像素子の単位画素部の概略平面図であ
り、図５（ｂ）は図５（ａ）のＸ−Ｘ線での断面図であ
る。但し、簡略化のため図５（ａ）ではゲート電極や遮
光膜等、図５（ｂ）ではカバー膜等の図示は省略されて
いる。図示された例では、蓄積される電荷は電子であ
る。図５（ａ）に示されるように、単位画素は光電変換
部と電荷転送部で構成されている。ｎ型シリコン基板１
内にｐ型領域２が形成され、ｐ型領域２より基板表面側
に光電変換された信号電荷を蓄積するｎ型領域３が形成
されている。2. Description of the Related Art In most cases, a photoelectric conversion element of a solid-state imaging device is constituted by a photodiode having a p-type region and an n-type region, and signal charges (usually electrons) generated by photoelectric conversion are converted to an n-type region. After being accumulated, it is read out to a charge transfer unit such as a CCD (charge coupled device). The signal charge is transferred by a charge transfer unit, converted into a voltage signal at an output unit, and read out of the solid-state imaging device.
FIG. 5A is a schematic plan view of a unit pixel portion of a conventional solid-state imaging device having a photodiode type photoelectric conversion element, and FIG. 5B is a sectional view taken along line XX of FIG. It is sectional drawing. However, for simplicity, illustration of a gate electrode, a light shielding film, and the like is omitted in FIG. 5A, and illustration of a cover film and the like is omitted in FIG. 5B. In the example shown, the stored charge is an electron. As shown in FIG. 5A, the unit pixel includes a photoelectric conversion unit and a charge transfer unit. n-type silicon substrate 1
A p-type region 2 is formed therein, and an n-type region 3 for accumulating signal charges photoelectrically converted is formed on the substrate surface side of the p-type region 2.
【０００３】ｎ型領域３の上部、すなわち基板表面には
ｐ+ 領域４が形成され、酸化膜等の絶縁膜との間の界面
準位を介した暗電流の発生を抑制している。このｐ+ 領
域４はｎ型領域３の周囲に形成されているｐ+ チャネル
ストッパ５と接続され、グラウンド電位に固定されてい
る。光電変換部と電荷転送部の間に、ｐ+ チャネルスト
ッパの形成されていない領域があり、トランスファゲー
ト領域７が形成されている。電荷転送部は、シリコン基
板１内に形成されたｐ型領域２上に形成されたｎ型領域
からなる電荷転送領域６と、その上部にゲート絶縁膜８
を介して形成された転送ゲート電極９により構成され
る。図５（ｂ）に示された転送ゲート電極９は、電荷転
送部の転送ゲート電極の一部を示しているに過ぎない。
転送ゲート電極９上を含む全面は層間絶縁膜１０によっ
て覆われ、その上には光が光電変換部のみに入射するよ
うに、光電変換部上部のみに開口を有する遮光膜１１が
形成されている。A p + region 4 is formed above the n-type region 3, that is, on the substrate surface, to suppress generation of dark current through an interface state between the n + region 3 and an insulating film such as an oxide film. The p + region 4 is connected to ap + channel stopper 5 formed around the n-type region 3 and is fixed at the ground potential. There is a region where the p + channel stopper is not formed between the photoelectric conversion unit and the charge transfer unit, and the transfer gate region 7 is formed. The charge transfer section includes a charge transfer region 6 formed of an n-type region formed on a p-type region 2 formed in a silicon substrate 1, and a gate insulating film 8 formed thereon.
Is formed by the transfer gate electrode 9 formed through the gate. The transfer gate electrode 9 shown in FIG. 5B only shows a part of the transfer gate electrode of the charge transfer section.
The entire surface including the upper part of the transfer gate electrode 9 is covered with an interlayer insulating film 10, and a light shielding film 11 having an opening only on the upper part of the photoelectric conversion part is formed thereon so that light is incident only on the photoelectric conversion part. .
【０００４】光電変換部で生成された信号電荷は、ｎ型
領域３に蓄積された後、所望のタイミングでトランスフ
ァゲート領域７上部に形成された転送ゲート電極に高い
電圧が印加されることで該トランスファゲート領域７が
オン状態となり、電荷転送領域６に読み出される。この
時ｎ型領域３は空乏化し、その電位よりもトランスファ
ゲート領域のオン状態電位および読み出される先の電荷
転送部の電位の方が高くなるように、印加電圧が設定さ
れる。従って、ｎ型領域の空乏化電位が高いほど、トラ
ンスファゲート領域上のゲート電極に印加される電圧は
高くなる。信号電荷が光電変換部から電荷転送部へ読み
出された後トランスファゲート領域はオフ状態となさ
れ、読み出された信号電荷は電荷転送部内を転送され
る。After the signal charges generated by the photoelectric conversion unit are accumulated in the n-type region 3, a high voltage is applied to a transfer gate electrode formed above the transfer gate region 7 at a desired timing. The transfer gate region 7 is turned on and is read out to the charge transfer region 6. At this time, the n-type region 3 is depleted, and the applied voltage is set such that the on-state potential of the transfer gate region and the potential of the charge transfer portion to be read out are higher than the potential. Therefore, the higher the depletion potential of the n-type region, the higher the voltage applied to the gate electrode on the transfer gate region. After the signal charge is read from the photoelectric conversion unit to the charge transfer unit, the transfer gate region is turned off, and the read signal charge is transferred in the charge transfer unit.
【０００５】[0005]
【発明が解決しようとする課題】上述した従来の固体撮
像素子では、蓄積電荷量を増大するためにｎ型領域３の
不純物濃度を高くすると、空乏化した時のｎ型領域３の
電位（ＰＤ空乏化電位）が高くなり、前述したように光
電変換素子から電荷転送素子への電荷読み出し電圧が高
くなったり、ｎ型基板１への引き抜き電圧が高くなる。
これらの電圧が高くなると駆動電圧の振幅が大きくな
り、消費電力が増大する。以下、この点についてさらに
詳しく説明する。In the above-described conventional solid-state imaging device, when the impurity concentration of the n-type region 3 is increased to increase the amount of accumulated charge, the potential (PD) of the n-type region 3 when depleted is increased. (Depletion potential) increases, and as described above, the charge readout voltage from the photoelectric conversion element to the charge transfer element increases, and the extraction voltage to the n-type substrate 1 increases.
As these voltages increase, the amplitude of the drive voltage increases and power consumption increases. Hereinafter, this point will be described in more detail.
【０００６】図６に図５（ｂ）のＹ−Ｙ線方向、すなわ
ち深さ方向の電位分布を示す。図中電位は下向きが正
で、深さ方向に符号と矢印で示した範囲は図５で示した
符号の位置を表わしている。図にはｎ型領域３に電荷が
蓄積できるような基板電圧を印加して、ｎ型領域が空乏
化している状態（Ｂ）と最大蓄積電荷量が蓄積されてい
る状態（Ａ）、及び高い基板電圧を印加してｎ型領域に
蓄積されている電荷を全てｎ型シリコン基板１に引き抜
いた状態（Ｃ）を示している。以下、ｎ型領域３が空乏
化しているＢの状態の時のｎ型領域での電位の最大値を
フォトダイオード（ＰＤ）空乏化電位、その位置をＰＤ
チャネル位置と呼ぶ。ｎ型領域が空乏化している状態か
ら、光電変換によって生成された電荷がｎ型領域３に蓄
積されていくに従って、ｎ型領域３とｐ型領域２の電位
が下がり、ｎ型領域３とｐ型領域２の間のポテンシャル
バリアも減少する。FIG. 6 shows a potential distribution in the direction of the line YY in FIG. 5B, that is, in the depth direction. In the figure, the potential is positive in the downward direction, and the range indicated by the reference numeral and the arrow in the depth direction represents the position of the reference numeral shown in FIG. In the figure, a substrate voltage that can accumulate charges in the n-type region 3 is applied, and the n-type region is depleted (B), the maximum accumulated charge is accumulated (A), and high. A state (C) is shown in which all the charges accumulated in the n-type region are drawn out to the n-type silicon substrate 1 by applying the substrate voltage. Hereinafter, the maximum value of the potential in the n-type region in the state of B where the n-type region 3 is depleted is referred to as a photodiode (PD) depletion potential, and the position is referred to as PD.
Called the channel position. As the charge generated by the photoelectric conversion is accumulated in the n-type region 3 from the state where the n-type region is depleted, the potentials of the n-type region 3 and the p-type region 2 decrease, and the n-type region 3 and the p-type The potential barrier between the mold regions 2 also decreases.
【０００７】このポテンシャルバリアが約０．２ｅＶ程
度になると、ｎ型領域からそのバリアを越えてｎ型基板
へと過剰電子が流れ、ｎ型領域の電位はそれ以上低下せ
ず、その時の蓄積電荷量が最大蓄積電荷量となる。この
構造は縦形オーバーフロードレイン構造と呼ばれる。一
方、基板電圧を高くするとＣで示すように、ｎ型領域に
蓄積された電子を全てｎ型基板へと引き抜くことで、電
子シャッター動作を実現できる。この時の基板電圧を引
き抜き電圧と呼ぶことにすると、ＰＤ空乏化電位が高い
ほど引き抜き電圧は高くなる。光電変換で生成された信
号電荷である電子はｎ型領域３に蓄積され、ｎ型不純物
イオンを打ち消して電荷中性領域を形成する。図５
（ｂ）の水平方向では電荷中性領域は、ｎ型領域３の内
ｐ+ チャネルストッパ５から延びる空乏層を除いた領域
であり、光電変換素子の縮小化に伴いこの空乏層の影響
が大きくなるので面積の減少の割合よりも蓄積電荷量の
減少の割合が大きくなる。When the potential barrier becomes about 0.2 eV, excess electrons flow from the n-type region through the barrier to the n-type substrate, and the potential of the n-type region does not further decrease, and the accumulated charge at that time does not decrease. The amount becomes the maximum accumulated charge amount. This structure is called a vertical overflow drain structure. On the other hand, when the substrate voltage is increased, as shown by C, an electron shutter operation can be realized by extracting all the electrons accumulated in the n-type region to the n-type substrate. If the substrate voltage at this time is called an extraction voltage, the extraction voltage increases as the PD depletion potential increases. Electrons, which are signal charges generated by the photoelectric conversion, are accumulated in the n-type region 3 and cancel the n-type impurity ions to form a charge neutral region. FIG.
In the horizontal direction of (b), the charge neutral region is a region excluding a depletion layer extending from the p + channel stopper 5 in the n-type region 3, and the influence of this depletion layer increases as the size of the photoelectric conversion element decreases. Therefore, the rate of decrease in the accumulated charge amount is greater than the rate of decrease in the area.
【０００８】蓄積電荷量を増大するためにはｎ型領域３
の不純物濃度を高くすればよいが、空乏化した時のｎ型
領域３の電位（ＰＤ空乏化電位）が高くなってしまう。
しかし、ＰＤ空乏化電位が高くなると、前述したように
光電変換素子から電荷転送素子への電荷読み出し電圧が
高くなったり、ｎ型シリコン基板への引き抜き電圧が高
くなるなどの欠点があり、駆動電圧の振幅が大きくなる
ことにより、消費電力の増大を招く。In order to increase the amount of stored charges, the n-type region 3
May be increased, but the potential of the n-type region 3 when depleted (PD depletion potential) will increase.
However, when the PD depletion potential increases, there are disadvantages such as an increase in the charge readout voltage from the photoelectric conversion element to the charge transfer element and an increase in the extraction voltage to the n-type silicon substrate, as described above. Increases the power consumption.
【０００９】これを克服する方法として、特願平１０−
１８０７０４号にて、図７（ａ）、（ｂ）に示す構造の
光電変換素子が提案された。図７（ａ）は、特願平１０
−１８０７０４号にて開示された固体撮像素子の単位画
素の概略平面図、図７（ｂ）はそのＺ−Ｚ線での断面図
である。但し、簡略化のため図７（ａ）では転送ゲート
電極や遮光膜等、図７（ｂ）ではカバー膜等の図示は省
略されている。図５に示した固体撮像素子と異なる点
は、図７（ａ）のｎ型領域３の上下の内側にｐ+チャネ
ルストッパ５と接するようにｎ+ 領域１２が形成されて
いる点である。電荷が最大に蓄積された時の、ＰＤチャ
ネル位置を通る図７（ａ）のＺ−Ｚ方向の電位分布を、
図５の従来構造の場合と比較して図８に示す。図中水平
方向に符号と矢印で示した範囲は図７で示した符号の位
置を表わしている。図中実線が図７の構造、破線が図５
の構造の場合である。図５の構造と比べ図７の構造で
は、ｎ + 領域１２によりｐ+ チャネルストッパ５から延
びる空乏層が縮小し電荷中性領域が拡大するため、蓄積
電荷量が増大する。ｎ型領域の不純物濃度は従来例と同
一で、以下で説明するように、ＰＤが空乏化したときに
ｎ+ 領域で電位のディップが形成されないようにすれ
ば、ＰＤ空乏化電位は同一にすることができる。そのた
め、電荷読み出し電圧および引き抜き電圧も従来例とほ
とんど同一となる。As a method for overcoming this, Japanese Patent Application No.
No. 180704, the structure shown in FIGS.
A photoelectric conversion element has been proposed. FIG. 7 (a) shows Japanese Patent Application No.
Unit image of solid-state imaging device disclosed in -180704
FIG. 7 (b) is a schematic plan view of the element, and FIG.
It is. However, for simplicity, in FIG.
In FIG. 7B, the illustration of the cover film and the like, such as an electrode and a light shielding film, is omitted.
Has been abbreviated. Differences from the solid-state imaging device shown in FIG.
Are located inside and below the n-type region 3 in FIG.+Channel
N so that it contacts the stopper 5.+ The area 12 is formed
It is a point. PD charge when charge is accumulated to the maximum
The potential distribution in the ZZ direction of FIG.
FIG. 8 shows a comparison with the conventional structure shown in FIG. Horizontal in the figure
The range indicated by the sign and the arrow in the direction is the position of the sign shown in FIG.
Represents the location. In the figure, the solid line is the structure of FIG.
This is the case with the structure of FIG. Compared to the structure of FIG. 5, the structure of FIG.
Is n + P by region 12+ Extend from channel stopper 5
Accumulation depletion layer decreases and the charge neutral region expands.
The charge amount increases. The impurity concentration of the n-type region is the same as in the conventional example.
First, as described below, when the PD is depleted,
n+ To prevent potential dips from forming in the region.
For example, the PD depletion potential can be the same. That
Therefore, the charge readout voltage and extraction voltage are almost
Almost the same.
【００１０】図９にＰＤが空乏化している時の、ＰＤチ
ャネル位置を通る図７（ａ）のＺ−Ｚ方向の電位分布を
示す。図中Ａはｎ+ 領域幅が広く不純物濃度が低い場
合、ＢはＡとｎ+ 領域幅が同じで不純物濃度が高い場
合、ＣはＢと不純物濃度が同じでｎ+ 領域幅が狭い場合
を示している。ｎ+ 領域幅が広い状態で該領域の不純物
濃度を高くすると、Ｂに示すように、ｎ+ 領域の電位の
曲がりが急峻になり、同時に電位の高いディップが形成
される。電荷読み出し電圧および引き抜き電圧は、ｎ型
領域３とｎ+領域１２の内空乏化時の電位の高い方で決
まるので、ｎ+ 領域ディップが形成されると電荷読み出
し電圧および引き抜き電圧が増加する。電位ディップを
なくすにはＣに示すように、ｎ+ 領域幅を減少させれば
よい。こうすることで、ｎ+ 領域の電位の曲がりが急峻
になった分だけ、電荷蓄積領域が拡大し蓄積電荷量が増
大する。すなわち、ｎ+ 領域は狭くかつ不純物濃度を高
く形成すると、蓄積電荷量増大の効果が大きいことが分
かる。FIG. 9 shows the potential distribution in the ZZ direction of FIG. 7A passing through the PD channel position when the PD is depleted. In the figure, A represents a case where the n + region width is large and the impurity concentration is low, B represents a case where the n + region width is the same as A and the impurity concentration is high, and C represents a case where the impurity concentration is the same as B and the n + region width is small. Is shown. If the impurity concentration in the n + region is increased while the width of the n + region is wide, as shown in B, the potential of the n + region is sharply bent, and a dip having a high potential is formed at the same time. Since the charge readout voltage and the extraction voltage are determined by the higher of the potentials at the time of the inner depletion of the n-type region 3 and the n + region 12, the formation of the n + region dip increases the charge readout voltage and the extraction voltage. In order to eliminate the potential dip, as shown in C, the width of the n + region may be reduced. By doing so, the charge storage region is expanded and the amount of stored charge is increased by the amount of the sharp change in the potential of the n + region. That is, it can be seen that the effect of increasing the amount of accumulated charge is great when the n + region is formed narrow and has a high impurity concentration.
【００１１】次に、図７に示した固体撮像素子の光電変
換部の製造方法について説明する。図１０は、図７
（ａ）のＺ−Ｚ線断面での工程順の断面図である。ま
ず、図１０（ａ）に示すように、１０14／ｃｍ3 台のリ
ン濃度を持つｎ型シリコン基板１の表面に２００〜６０
０Å厚の熱酸化膜１３を形成し、０．５〜３ＭｅＶ、
０．５〜５×１０11／ｃｍ2 でボロンをイオン注入し９
００〜９８０℃、３０分〜２時間の熱処理を行うことに
よりｐ型領域２を形成する。次に、図１０（ｂ）に示す
ように、フォトリソグラフィ技術によりフォトレジスト
膜２１を形成した後、２０〜４０ｋｅＶ、１〜５×１０
13／ｃｍ2 でボロンをイオン注入し、ｐ+ チャネルスト
ッパ５を形成する。次に、フォトレジスト膜２１を剥離
した後、図１０（ｃ）に示すように、新たにフォトレジ
スト膜２２を形成し、２００〜５００ｋｅＶ、１〜５×
１０12／ｃｍ2 でリンをイオン注入し、電荷蓄積領域と
なるｎ型領域３を形成する。次に、同じフォトレジスト
膜を使用して、２０〜６０ｋｅＶ、１０12／ｃｍ2 台の
ボロンをイオン注入して、基板表面に浅いｐ+ 領域４を
形成する。この時、ｎ型領域３を形成した時とは異なる
レジストマスクを使用してもよい。次に、フォトレジス
ト膜２２を剥離した後、図１０（ｄ）に示すように、フ
ォトレジスト膜２３を形成し、ｎ型領域３を形成した時
と同じ加速エネルギー、０．１〜３倍のドーズ量でリン
をｎ型領域の周囲に追加注入してｎ+ 領域１２を形成す
る。次に、フォトレジスト膜２３を剥離し、９００〜９
８０℃、３０分〜１時間、窒素雰囲気中で熱処理するこ
とでイオン注入したドーパントを活性化させる。その
後、熱酸化膜１３をフッ酸でウエットエッチングし、ウ
エット酸化で５００〜１０００Å厚のゲート絶縁膜８を
形成し、その上にドーパントが添加されたポリシリコン
膜を形成し、リソグラフィ法とドライエッチングにより
転送ゲート電極を電荷転送部上等に形成する（図示せ
ず）。さらに層間絶縁膜１０を形成し、その上にＡｌな
どの金属膜を形成し、フォトリソグラフィ法およびドラ
イエッチング法を適用して光電変換部に開口を有する遮
光膜１１を形成して、図７（ｂ）に示した固体撮像素子
の光電変換部が完成する。Next, a method of manufacturing the photoelectric conversion unit of the solid-state imaging device shown in FIG. 7 will be described. FIG.
It is sectional drawing of a process order in the ZZ line cross section of (a). First, as shown in FIG. 10 (a), the surface of an n-type silicon substrate 1 having a phosphorus concentration of the order of 10 14 / cm 3 is placed on a surface of 200 to 60
A thermal oxide film 13 having a thickness of 0 ° is formed, and 0.5 to 3 MeV,
Boron is ion-implanted at 0.5 to 5 × 10 11 / cm 2 and 9
The p-type region 2 is formed by performing a heat treatment at 00 to 980 ° C. for 30 minutes to 2 hours. Next, as shown in FIG. 10B, after forming a photoresist film 21 by a photolithography technique, 20 to 40 keV, 1 to 5 × 10
Boron is ion-implanted at 13 / cm 2 to form ap + channel stopper 5. Next, after the photoresist film 21 is peeled off, as shown in FIG. 10C, a new photoresist film 22 is formed, and 200 to 500 keV, 1 to 5 ×
Phosphorus ions are implanted at 10 12 / cm 2 to form an n-type region 3 serving as a charge storage region. Next, using the same photoresist film, boron ions of 20 to 60 keV and 10 12 / cm 2 are ion-implanted to form a shallow p + region 4 on the substrate surface. At this time, a different resist mask from that used when the n-type region 3 is formed may be used. Next, after the photoresist film 22 is peeled off, as shown in FIG. 10D, a photoresist film 23 is formed, and the acceleration energy is the same as that when the n-type region 3 is formed. Phosphorus is additionally implanted around the n-type region at a dose to form the n + region 12. Next, the photoresist film 23 is peeled off, and 900 to 9
The ion-implanted dopant is activated by performing a heat treatment in a nitrogen atmosphere at 80 ° C. for 30 minutes to 1 hour. Thereafter, the thermal oxide film 13 is wet-etched with hydrofluoric acid to form a gate insulating film 8 having a thickness of 500 to 1000 mm by wet oxidation, a polysilicon film to which a dopant is added is formed thereon, and lithography and dry etching. To form a transfer gate electrode on the charge transfer portion (not shown). Further, an interlayer insulating film 10 is formed, a metal film such as Al is formed thereon, and a light shielding film 11 having an opening in a photoelectric conversion portion is formed by applying a photolithography method and a dry etching method. The photoelectric conversion unit of the solid-state imaging device shown in b) is completed.
【００１２】ここで図７に示した固体撮像素子の光電変
換部の蓄積電荷量は、前述したようにｎ+ 領域１２を狭
くかつ不純物濃度を高く形成した方が増加する。しかし
図１０に示した製造方法で作製した場合は、ｎ+ 領域幅
はフォトレジスト膜２３の開口幅で決まり、その幅の最
小値は最小設計寸法である。さらにイオン注入したリン
がその後の熱処理で拡散して広がるので、ｎ+ 領域幅の
最小値は最小設計寸法以下には縮小できない。このよう
に、最小設計寸法以下には縮小できず、ｎ+ 領域濃度を
高くした場合には電位ディップが発生することになるた
め、蓄積電荷量増大の効果には限界があった。本願発明
の課題は上述した先行技術の有する問題点を解決するこ
とであって、その目的は、光電変換領域内周部のｎ+ 領
域幅を最小設計寸法以下に形成し得るようにして、電位
ディップが発生させることなく蓄積電荷量が向上した光
電変換素子を提供し得るようにすることである。Here, the amount of charge stored in the photoelectric conversion portion of the solid-state imaging device shown in FIG. 7 increases as the n + region 12 is formed narrower and has a higher impurity concentration as described above. However, when manufactured by the manufacturing method shown in FIG. 10, the n + region width is determined by the opening width of the photoresist film 23, and the minimum value of the width is the minimum design dimension. Furthermore, since the ion-implanted phosphorus diffuses and spreads in the subsequent heat treatment, the minimum value of the n + region width cannot be reduced below the minimum design dimension. As described above, since the size cannot be reduced to the minimum design dimension or less and a potential dip occurs when the n + region concentration is increased, the effect of increasing the accumulated charge amount is limited. An object of the present invention is to solve the above-described problems of the prior art, and an object of the present invention is to make it possible to form an n + region width of an inner peripheral portion of a photoelectric conversion region to be equal to or less than a minimum design dimension, An object of the present invention is to provide a photoelectric conversion element in which the amount of accumulated charge is improved without causing dip.
【００１３】[0013]
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、半導体基板の表面領域内に、光照
射時に信号電荷を蓄積する第１導電型からなる電荷蓄積
領域と、該電荷蓄積領域と接続され前記信号電荷の読み
出しを制御するトランスファーゲート領域と、該トラン
スファゲート領域と接する以外の該電荷蓄積領域の周囲
に形成された第２導電型からなる素子分離領域を少なく
とも具備する光電変換素子、もしくは半導体基板の表面
領域内に、光照射時に信号電荷を蓄積する第１導電型か
らなる電荷蓄積領域と、該電荷蓄積領域の周囲に形成さ
れた第２導電型からなる素子分離領域を少なくとも具備
する光電変換素子において、前記電荷蓄積領域の周囲の
少なくとも一部は、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域になさ
れていることを特徴とする光電変換素子、が提供され
る。According to the present invention, there is provided, in accordance with the present invention, a charge accumulation region of a first conductivity type for accumulating signal charges during light irradiation in a surface region of a semiconductor substrate; At least a transfer gate region connected to the charge storage region and controlling reading of the signal charge, and an element isolation region of a second conductivity type formed around the charge storage region other than in contact with the transfer gate region Photoelectric conversion element or a charge accumulation region of a first conductivity type for accumulating signal charges during light irradiation in a surface region of a semiconductor substrate, and an element of a second conductivity type formed around the charge accumulation region In a photoelectric conversion element having at least an isolation region, at least a part of the periphery of the charge storage region has a width smaller than the minimum design dimension and is smaller than other charge storage region portions. The photoelectric conversion element characterized in that the object density is being made higher first conductivity type region, is provided.
【００１４】また、本発明によれば、半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域と接続され前記信号電荷の読み出しを制御するトラン
スファーゲート領域と、該トランスファゲート領域と接
する以外の該電荷蓄積領域の周囲に形成された第２導電
型からなる素子分離領域と、前記電荷蓄積領域の周囲の
少なくとも一部に、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域を少な
くとも有する光電変換素子、もしくは半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域の周囲に形成された第２導電型からなる素子分離領域
と、前記電荷蓄積領域の周囲の少なくとも一部に、最小
設計寸法以下の幅で他の電荷蓄積領域部分より不純物濃
度が高い第１導電型領域を少なくとも有する光電変換素
子の製造方法であって、形成すべき電荷蓄積領域上に第
１の開口を有する第１のマスクを形成する工程と、該第
１のマスクを用いて第１導電型の不純物をイオン注入し
て電荷蓄積領域となる領域に第１導電型の高不純物濃度
領域を形成する工程と、前記第１の開口の領域内にこれ
より狭い面積の第２の開口を有する第２のマスクを形成
する工程と、該第２のマスクを用いて第２導電型の不純
物をイオン注入して前記高不純物濃度領域内に第１導電
型不純物領域を形成する工程と、を少なくとも有するこ
とを特徴とする光電変換素子の製造方法、が提供され
る。According to the invention, a charge storage region of a first conductivity type, a transfer gate region connected to the charge storage region and controlling reading of the signal charge are provided in a surface region of the semiconductor substrate. An element isolation region of the second conductivity type formed around the charge storage region other than in contact with the transfer gate region; and at least a portion of the charge storage region around the charge storage region, the other charge having a width smaller than the minimum design dimension. A photoelectric conversion element having at least a first conductivity type region having a higher impurity concentration than the accumulation region portion, or a first conductivity type charge accumulation region in a surface region of a semiconductor substrate and a first charge accumulation region formed around the charge accumulation region. A first conductive element having a width equal to or smaller than a minimum design dimension and having a higher impurity concentration than other charge storage regions in at least a part of the periphery of the charge storage region; A method for manufacturing a photoelectric conversion element having at least a region, comprising: forming a first mask having a first opening on a charge accumulation region to be formed; and using the first mask to form a first conductivity type. Forming a first conductivity type high impurity concentration region in a region to be a charge storage region by ion-implanting a second impurity, and a second opening having a second opening having a smaller area in the first opening region. Forming at least a second mask, and ion-implanting a second conductivity type impurity using the second mask to form a first conductivity type impurity region in the high impurity concentration region. And a method for manufacturing a photoelectric conversion element.
【００１５】また、本発明によれば、半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域と接続され前記信号電荷の読み出しを制御するトラン
スファーゲート領域と、該トランスファゲート領域と接
する以外の該電荷蓄積領域の周囲に形成された第２導電
型からなる素子分離領域と、前記電荷蓄積領域の周囲の
少なくとも一部に、最小設計寸法以下の幅で他の電荷蓄
積領域部分より不純物濃度が高い第１導電型領域を少な
くとも有する光電変換素子、もしくは半導体基板の表面
領域内に、第１導電型の電荷蓄積領域と、該電荷蓄積領
域の周囲に形成された第２導電型からなる素子分離領域
と、前記電荷蓄積領域の周囲の少なくとも一部に、最小
設計寸法以下の幅で他の電荷蓄積領域部分より不純物濃
度が高い第１導電型領域を少なくとも有する光電変換素
子の製造方法であって、形成すべき電荷蓄積領域上に第
１の開口を有する第１のマスクを形成する工程と、該第
１のマスクを用いて第１導電型の不純物をイオン注入し
て電荷蓄積領域となる領域に第１導電型の高不純物濃度
領域を形成する工程と、基板表面の法線方向から傾いた
角度方向より第２導電型の不純物をイオン注入する工程
と、を少なくとも有することを特徴とする光電変換素子
の製造方法、が提供される。ここで第２導電型の不純物
イオン注入する工程は、前記第１のマスクを用いて基板
表面の法線方向から傾いた第１の角度方向から第２導電
型の不純物をイオン注入する工程と、前記第１のマスク
を用いて前記法線に対して前記第１の角度方向と対称な
第２の角度方向から第２導電型の不純物をイオン注入す
る工程とを有してもよく、イオン注入する角度はさらに
前記第１の開口の対向する二つの面に平行であってもよ
い。According to the present invention, a charge accumulation region of a first conductivity type, a transfer gate region connected to the charge accumulation region and controlling reading of the signal charge are provided in a surface region of the semiconductor substrate. An element isolation region of the second conductivity type formed around the charge storage region other than in contact with the transfer gate region; and at least a portion of the charge storage region around the charge storage region, the other charge having a width smaller than the minimum design dimension. A photoelectric conversion element having at least a first conductivity type region having a higher impurity concentration than the accumulation region portion, or a first conductivity type charge accumulation region in a surface region of a semiconductor substrate and a first charge accumulation region formed around the charge accumulation region. A first conductive element having a width equal to or smaller than a minimum design dimension and having a higher impurity concentration than other charge storage regions in at least a part of the periphery of the charge storage region; A method for manufacturing a photoelectric conversion element having at least a region, comprising: forming a first mask having a first opening on a charge accumulation region to be formed; and using the first mask to form a first conductivity type. Forming a first conductivity type high impurity concentration region in a region to be a charge storage region by ion-implanting an impurity of the second conductivity type; and ion-implanting a second conductivity type impurity from an angle direction inclined from a normal direction of the substrate surface. And a method for manufacturing a photoelectric conversion element, comprising at least a step of: Here, the step of implanting impurity ions of the second conductivity type includes the step of ion-implanting impurities of the second conductivity type from a first angle direction inclined from a normal direction of the substrate surface using the first mask; Ion-implanting a second conductivity type impurity from a second angle direction symmetrical to the first angle direction with respect to the normal line using the first mask. The angle may be further parallel to the two opposing faces of the first opening.
【００１６】[0016]
【作用】本発明の固体撮像素子の製造方法によれば、例
えば電荷蓄積領域となるｎ型領域に第１のフォトレジス
ト膜開口部からｎ型不純物をイオン注入し、次に、第１
のフォトレジスト膜開口よりも小さい開口を持つ第２の
フォトレジスト膜の開口部からｐ型不純物をイオン注入
する。第１と第２のフォトレジスト膜の開口の間の領域
にｎ+ 領域が形成される。このｎ+ 領域幅は、露光機に
よる第１と第２のフォトレジスト膜の位置合わせ精度程
度まで狭くでき、それは最小設計寸法以下である。さら
にイオン注入されたｐ型不純物がその後の熱処理で拡散
するのでさらにｎ+ 領域幅は狭くなる。つまり本発明の
光電変換素子の製造方法により、電荷蓄積領域となるｎ
型領域の内側の周囲に、最小設計寸法以下のｎ+ 領域が
形成され、蓄積電荷量が増大した光電変換素子が得られ
る。According to the method of manufacturing a solid-state imaging device of the present invention, for example, an n-type impurity is ion-implanted into an n-type region serving as a charge storage region from an opening of a first photoresist film.
A p-type impurity is ion-implanted from the opening of the second photoresist film having an opening smaller than the opening of the photoresist film. An n + region is formed in a region between the openings of the first and second photoresist films. The width of the n + region can be reduced to the level of the alignment accuracy of the first and second photoresist films by the exposure device, which is smaller than the minimum design dimension. Further, since the ion-implanted p-type impurity diffuses in the subsequent heat treatment, the width of the n + region is further reduced. That is, according to the method for manufacturing a photoelectric conversion element of the present invention, n
An n + region smaller than the minimum design dimension is formed around the inside of the mold region, and a photoelectric conversion element with an increased amount of accumulated charge can be obtained.
【００１７】また、ｐ型不純物をイオン注入する時に、
ｎ型不純物を注入する時のフォトレジスト膜を使用し、
基板表面の法線方向から傾けてイオン注入することで、
ｎ+領域を形成してもよい。すなわち、法線方向から傾
けてイオン注入を行った場合にはフォトレジスト膜の影
となった部分にはｐ型不純物が注入されない領域が生
じ、そこにｎ+ 領域が形成される。上記基板表面の法線
方向から傾けてイオン注入する方法によれば、例えば、
光電変換領域の４辺に平行に４方向以上からｐ型不純物
をイオン注入することで、光電変換領域の四隅のｎ+ 領
域の不純物濃度を、それ以外のｎ+ 領域よりも高く形成
することができる。ｐ+ チャネルストッパからｎ+ 領域
に向かって電位が高くなっていくが、電荷蓄積領域のコ
ーナ部ではＸ方向およびＹ方向の２方向からｐ+チャネ
ルストッパの影響を受けるのでその電位の傾きが緩やか
となっている。上記のようにイオン注入を行って四隅の
ｎ+ 領域の不純物濃度を高くすると、その部分での電位
の傾きを急峻にすることができ、蓄積電荷量がさらに増
大した光電変換素子を得ることができる。この効果は光
電変換部が微細化した場合により大きくなる。When p-type impurities are ion-implanted,
Using a photoresist film when implanting n-type impurities,
By ion implantation at an angle from the normal direction of the substrate surface,
An n + region may be formed. That is, when the ion implantation is performed while being inclined from the normal direction, a region where the p-type impurity is not implanted is formed in the shadowed portion of the photoresist film, and an n + region is formed there. According to the ion implantation method inclined from the normal direction of the substrate surface, for example,
By ion-implanting p-type impurities in four or more directions parallel to the four sides of the photoelectric conversion region, the impurity concentration of the n + regions at the four corners of the photoelectric conversion region can be made higher than that of the other n + regions. it can. Although the potential increases from the p + channel stopper toward the n + region, the slope of the potential is gentle at the corner of the charge accumulation region because the p + channel stopper is affected in two directions, the X direction and the Y direction. It has become. When the impurity concentration in the n + regions at the four corners is increased by performing ion implantation as described above, the potential gradient at those portions can be made steep, and a photoelectric conversion element in which the accumulated charge amount is further increased can be obtained. it can. This effect is greater when the photoelectric conversion unit is miniaturized.
【００１８】[0018]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。なお以下ではすべて蓄積さ
れる電荷が電子の場合について説明する。 ［第１の実施の形態］図１は、本発明の第１の実施の形
態を説明するための、固体撮像素子の単位画素の図７
（ｂ）と同じ断面での工程順の断面図である。形成され
る固体撮像素子の単位画素の平面的構造は図７の場合と
同様である。まず、図１（ａ）に示すように、１０14／
ｃｍ3 台のリン濃度を持つｎ型シリコン基板１０１の表
面に２００〜６００Å厚の熱酸化膜１１３を形成し、加
速エネルギー：０．５〜３ＭｅＶ、ドーズ量：０．５〜
５×１０11／ｃｍ2 の条件でボロンをイオン注入し、９
００〜９８０℃、３０分から２時間の熱処理を行なっ
て、ｎ型シリコン基板１０１内にｐ型領域１０２を形成
する。Next, embodiments of the present invention will be described with reference to the drawings. In the following, a case will be described in which all accumulated charges are electrons. [First Embodiment] FIG. 1 is a diagram showing a unit pixel of a solid-state image sensor for explaining a first embodiment of the present invention.
It is sectional drawing of a process order in the same cross section as (b). The planar structure of the unit pixel of the formed solid-state imaging device is the same as that of FIG. First, as shown in FIG. 1 (a), 10 14 /
A thermal oxide film 113 having a thickness of 200 to 600 ° is formed on the surface of an n-type silicon substrate 101 having a phosphorus concentration of the order of cm 3 , and acceleration energy: 0.5 to 3 MeV, dose amount: 0.5 to 3
Boron is ion-implanted under the condition of 5 × 10 11 / cm 2 ,
A heat treatment is performed at 00 to 980 ° C. for 30 minutes to 2 hours to form a p-type region 102 in the n-type silicon substrate 101.
【００１９】次に、図１（ｂ）に示すように、フォトリ
ソグラフィ技術により素子形成領域上を被覆するフォト
レジスト膜１２１を形成した後、エネルギー：２０〜４
０ｋｅＶ、ドーズ量：１〜５×１０13／ｃｍ2 の条件で
ボロンをイオン注入し、ｐ+チャネルストッパ１０５を
形成する。次に、フォトレジスト膜１２１を剥離し、図
１（ｃ）に示すように、電荷蓄積領域を形成する領域に
開口を有するフォトレジスト膜１２２を形成した後、エ
ネルギー：２００〜５００ｋｅＶ、ドーズ量：１．１〜
２０×１０12／ｃｍ2 の条件でリンをイオン注入し、電
荷蓄積領域形成領域にｎ+ 領域１１２を形成する。この
時のドーズ量は、先行技術の製造方法によるｎ型領域３
を形成する時のドーズ量の１．１〜４倍とする。このド
ーズ量の倍率は、最終的なｎ+ 領域１１２の不純物濃度
のｎ型領域１０３の不純物濃度に対する倍率と同じであ
る。つまりドーズ量は先行技術でのｎ+ 領域１２と同程
度の濃度となる値に設定する。そして、後述するボロン
のイオン注入により中央部での不純物濃度が、先行例の
ｎ型領域３と同程度の濃度になされる。次に、同じフォ
トレジスト膜を使用して、２０〜６０ｋｅＶ、１０12／
ｃｍ2 台でボロンをイオン注入して、基板表面に浅いｐ
+ 領域１０４を形成する。この時、ｎ+ 領域１１２を形
成した時とは異なるレジストマスクを使用してもよい。
次に、フォトレジスト膜１２２を剥離し、図１（ｄ）に
示すように、フォトレジスト膜１２３を形成した後、エ
ネルギー：５０〜５００ｋｅＶ、ドーズ量：０．１〜１
５×１０12／ｃｍ2 の条件でボロンをイオン注入してｎ
型領域１０３を形成する。この際のドーズ量は、ｎ+ 領
域１１２のｎ型ドーパント濃度からｐ型ドーパント濃度
を引いた値が、先行技術での製造方法によるｎ型領域３
のｎ型不純物濃度と同程度となる値に設定する。また、
エネルギーは、リンとボロンの深さ方向の濃度分布のピ
ークがほぼ一致する値に設定する。次に、フォトレジス
ト膜１２３を剥離し、９００〜９８０℃、３０分〜１時
間の窒素雰囲気中での熱処理によりイオン注入したドー
パントを活性化させる。次いで、熱酸化膜１１３をフッ
酸でウエットエッチングした後、ウエット酸化により５
００〜１０００Å厚のゲート絶縁膜を形成する。そし
て、その上に不純物がドープされたポリシリコン膜を形
成し、リソグラフィ法とドライエッチング法を適用して
転送ゲート電極（図示なし）を形成する。さらに層間絶
縁膜を形成し、光電変換部に開口を有する遮光膜を形成
して、本実施の形態による固体撮像素子の光電変換部の
製造工程が完了する。Next, as shown in FIG. 1B, after forming a photoresist film 121 for covering the element formation region by photolithography, the energy: 20-4.
Boron is ion-implanted under the conditions of 0 keV and a dose of 1 to 5 × 10 13 / cm 2 to form a p + channel stopper 105. Next, after removing the photoresist film 121 and forming a photoresist film 122 having an opening in a region where a charge accumulation region is to be formed as shown in FIG. 1C, energy: 200 to 500 keV, dose: 1.1 ~
Phosphorus is ion-implanted under the condition of 20 × 10 12 / cm 2 to form an n + region 112 in the charge accumulation region formation region. The dose at this time depends on the n-type region 3 according to the prior art manufacturing method.
Is set to 1.1 to 4 times the dose amount at the time of forming. The dose magnification is the same as the final magnification of the impurity concentration of n + region 112 with respect to the impurity concentration of n-type region 103. That is, the dose is set to a value that is approximately equal to the concentration of the n + region 12 in the prior art. Then, the impurity concentration at the central portion is made substantially equal to that of the n-type region 3 of the preceding example by boron ion implantation described later. Next, using the same photoresist film, 20 to 60 keV, 10 12 /
ion implantation of boron in cm 2 unit, shallow p
+ Region 104 is formed. At this time, a different resist mask from that used when the n + region 112 is formed may be used.
Next, as shown in FIG. 1 (d), after removing the photoresist film 122 and forming a photoresist film 123, energy: 50 to 500 keV, dose: 0.1 to 1
Boron is ion-implanted under the condition of 5 × 10 12 / cm 2 and n
A mold region 103 is formed. At this time, the dose obtained by subtracting the p-type dopant concentration from the n-type dopant concentration of the n + region 112 is the n-type region 3 according to the manufacturing method of the prior art.
Is set to a value that is substantially equal to the n-type impurity concentration. Also,
The energy is set to a value at which the peaks of the concentration distribution of phosphorus and boron in the depth direction substantially coincide with each other. Next, the photoresist film 123 is peeled off, and the ion-implanted dopant is activated by heat treatment in a nitrogen atmosphere at 900 to 980 ° C. for 30 minutes to 1 hour. Next, after the thermal oxide film 113 is wet-etched with hydrofluoric acid, 5
A gate insulating film having a thickness of 100 to 1000 mm is formed. Then, a polysilicon film doped with impurities is formed thereon, and a transfer gate electrode (not shown) is formed by applying lithography and dry etching. Further, an interlayer insulating film is formed, a light-shielding film having an opening in the photoelectric conversion unit is formed, and the manufacturing process of the photoelectric conversion unit of the solid-state imaging device according to the present embodiment is completed.
【００２０】最終的に形成されるｎ+ 領域１１２の幅
は、リンをイオン注入する際のフォトレジスト膜１２２
とボロンをイオン注入する際のフォトレジスト膜１２３
との開口位置で決まるので、最小設計寸法以下で露光機
によるマスクの位置あわせ精度以上の寸法まで小さくす
ることができる。さらに、イオン注入したボロンがその
後の熱処理で拡散してｎ+ 領域幅を狭くするので、最小
設計寸法以下のｎ+ 領域を形成することができ、蓄積電
荷量を増大させることができる。The width of the n.sup. + Region 112 to be finally formed depends on the photoresist film 122 used for phosphorus ion implantation.
Film 123 during ion implantation of boron and boron
Therefore, it is possible to reduce the dimension to a dimension which is equal to or less than the minimum design dimension and which is equal to or more than the mask alignment accuracy by the exposure apparatus. Further, since the ion-implanted boron is diffused by subsequent heat treatment to narrow the n + region width, it is possible to form the following n + regions minimum design dimension, it is possible to increase the accumulated charge amount.
【００２１】［第２の実施の形態］図２は、本発明の第
２の実施の形態を説明するための、固体撮像素子の単位
画素の図７（ａ）と同じ部分を示す工程順の平面図であ
る。図２において、図１、図７の部分と共通する部分に
は下２桁ないし下１桁が共通する参照番号が付されてい
る。図１に示した実施の形態では光電変換領域の電荷転
送領域の長手方向と直交する辺にのみｎ+ 領域１１２が
形成されていたが、本実施の形態では、電荷転送領域の
長手方向と平行の辺側にもｎ+ 領域が形成される。[Second Embodiment] FIGS. 2A and 2B show the same parts of a unit pixel of a solid-state image sensor as those shown in FIG. 7A for explaining a second embodiment of the present invention. It is a top view. In FIG. 2, portions common to those in FIGS. 1 and 7 are denoted by reference numerals having the same last two digits or one lower digit. In the embodiment shown in FIG. 1, n + region 112 is formed only on the side orthogonal to the longitudinal direction of the charge transfer region of the photoelectric conversion region, but in the present embodiment, the n + region 112 is parallel to the longitudinal direction of the charge transfer region. An n + region is also formed on the side of.
【００２２】図１（ａ）、（ｂ）に示す工程と同様の工
程を経た後、図２（ａ）に示すように、光電変換領域を
形成する領域に開口を有するフォトレジスト膜２２２を
形成し、これをマスクとしてリンをイオン注入して、電
荷蓄積領域形成領域にｎ+ 領域２１２を形成する。次
に、同じフォトレジスト膜を使用して、ボロンをイオン
注入して、基板表面に浅いｐ+ 領域（図示なし）を形成
する。次に、フォトレジスト膜２２２を剥離し、図２
（ｂ）に示すように、フォトレジスト膜２２２の開口よ
り一回り小さい開口を有するフォトレジスト膜２２３を
形成し、これをマスクとしてボロンをイオン注入して電
荷蓄積領域の中央部にｎ型領域２０３を形成する。な
お、各イオン注入工程における加速エネルギーとドーズ
量とは第１の実施の形態の場合と同様である。その後、
第１の実施の形態の場合と同様の工程を経て、図２
（ｃ）に示す固体撮像素子を得る〔図２（ｃ）におい
て、転送ゲート電極と遮光膜の図示は省略されてい
る〕。After a process similar to that shown in FIGS. 1A and 1B, a photoresist film 222 having an opening in a region where a photoelectric conversion region is to be formed is formed as shown in FIG. 2A. Using this as a mask, phosphorus is ion-implanted to form an n + region 212 in the charge storage region formation region. Next, using the same photoresist film, boron is ion-implanted to form a shallow p + region (not shown) on the substrate surface. Next, the photoresist film 222 is peeled off, and FIG.
As shown in FIG. 2B, a photoresist film 223 having an opening slightly smaller than the opening of the photoresist film 222 is formed, and boron is ion-implanted using the photoresist film 223 as a mask to form an n-type region 203 in the center of the charge accumulation region. To form Note that the acceleration energy and the dose in each ion implantation step are the same as in the first embodiment. afterwards,
Through the same steps as in the first embodiment, FIG.
The solid-state imaging device shown in FIG. 2C is obtained (in FIG. 2C, the transfer gate electrode and the light-shielding film are omitted).
【００２３】本実施の形態によれば、ｎ+ 領域２１２が
光電変換領域の全周に形成される。そのため、図２
（ｃ）のＡ−Ａ方向のみならずＢ−Ｂ方向のｐ+ 領域か
ら延びる空乏層幅を縮小することができ、第１の実施の
形態の場合よりも蓄積電荷量を増大させることができ
る。上記した第２の実施の形態を変更して、トランスフ
ァゲート領域２０７と接する部分はｎ型領域２０３とな
るようにしてもよい。トランスファゲート領域２０７と
隣接する光電変換領域ではｐ+ チャネルストップと接し
ていないため、これと接する部分と比較して電位が高く
なりディップが生じやすくなる。この部分にｎ+ 領域を
形成しないようにすることにより、ディップの発生を防
止することができる。According to the present embodiment, n + region 212 is formed all around the photoelectric conversion region. Therefore, FIG.
(C) The width of the depletion layer extending from the p + region in the BB direction as well as in the AA direction can be reduced, and the accumulated charge amount can be increased as compared with the case of the first embodiment. . By changing the above-described second embodiment, the portion in contact with the transfer gate region 207 may be the n-type region 203. Since the photoelectric conversion region adjacent to the transfer gate region 207 is not in contact with the p + channel stop, the potential is higher than in the portion in contact with the p + channel stop, and dips are likely to occur. By not forming an n + region in this portion, the occurrence of dip can be prevented.
【００２４】［第３の実施の形態］図３は、本発明の第
３の実施の形態を説明するための、固体撮像素子の単位
画素の図１と同じ断面での工程順の断面図である。固体
撮像素子の単位画素の平面的構造は図７の場合と同様で
ある。図３において、図１に示した第１の実施の形態と
同一部分については下２桁が共通する参照番号が付せら
れている。[Third Embodiment] FIG. 3 is a cross-sectional view of a unit pixel of a solid-state image pickup device in the same order as in FIG. 1 for explaining a third embodiment of the present invention. is there. The planar structure of the unit pixel of the solid-state imaging device is the same as in FIG. 3, the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals having the same last two digits.
【００２５】図１に示した第１の実施の形態の場合と同
様に、ｎ型シリコン基板３０１内にｐ型領域３０２を形
成し〔図３（ａ）〕、フォトレジスト膜３２１をマスク
としてｐ+ チャネルストッパ３０５を形成した後〔図３
（ｂ）〕、図３（ｃ）に示すように、フォトレジスト膜
３２２を形成し、エネルギー：２００〜５００ｋｅＶ、
ドーズ量：１．２〜３５×１０12／ｃｍ2 の条件でリン
をイオン注入して、ｎ ++領域３３１を形成する。この時
のドーズ量は、先行技術の製造方法によるｎ型領域を形
成する時のドーズ量の１．２〜７倍大きい値とする。こ
の時の倍率は最終的なｎ+ 領域３３２の不純物濃度をｎ
型領域３３３のａ倍にしたい場合、２ａ−１で与えられ
る。このドーズ量は後述する２回のボロンのイオン注入
を経た後の光電変換領域の中央部での不純物濃度が、先
行技術でのｎ型領域３と同程度の濃度となるようにする
ための値である。The same as in the first embodiment shown in FIG.
Thus, a p-type region 302 is formed in an n-type silicon substrate 301.
[FIG. 3A], and using the photoresist film 321 as a mask
As p+ After forming the channel stopper 305 [FIG.
(B)], as shown in FIG. 3 (c), a photoresist film
322, energy: 200-500 keV,
Dose amount: 1.2 to 35 × 1012/ CmTwo Phosphorus under the conditions
By ion implantation ++A region 331 is formed. At this time
Dose forms an n-type region according to the prior art manufacturing method.
The dose is 1.2 to 7 times larger than the dose at the time of formation. This
Is the final n+ The impurity concentration of the region 332 is set to n
If it is desired to be a times as large as the type region 333, it is given by 2a-1.
You. This dose is determined by two boron ion implantations to be described later.
Impurity concentration at the center of the photoelectric conversion region after passing through
So as to have the same concentration as the n-type region 3 in the row technology.
Value for
【００２６】次に、図３（ｄ）に示すように、同じフォ
トレジスト膜３２２を使用し、エネルギー：５０〜５０
０ｋｅＶ、ドーズ量：０．１〜１５×１０12／ｃｍ2 の
条件でボロンを、垂直方向から左に３〜２０度（図では
αと表示）傾けてイオン注入し、ｎ型濃度を薄めたｎ+
領域３３２を形成する。この際のドーズ量は、第１回目
のボロンのイオン注入後のｎ+ 領域３３２の不純物濃度
が先行技術でのｎ+ 領域１２の不純物濃度と同程度とな
るように設定される。また、エネルギーは、リンとボロ
ンの深さ方向の濃度分布のピークがほぼ一致する値に設
定される。この時フォトレジスト膜開口端右側からｄｌ
の距離まではフォトレジスト膜に遮蔽されてボロンが注
入されないため、ｎ++領域３３１が残っている。このｄ
ｌはフォトレジスト膜３２２と熱酸化膜３１３の厚さの
和をＬとすると、（１）式で与えられる。 ｄｌ＝Ｌ・ｔａｎα ・・・（１） したがって、膜厚Ｌと入射角度でｄｌを制御でき、最小
設計寸法以下にすることができる。Next, as shown in FIG. 3D, the same photoresist film 322 is used, and the energy: 50 to 50.
Under a condition of 0 keV and a dose amount of 0.1 to 15 × 10 12 / cm 2 , boron is ion-implanted at an angle of 3 to 20 degrees (in the figure, indicated by α) from the vertical direction to the left to reduce the n-type concentration. n +
A region 332 is formed. The dose at this time is set such that the impurity concentration of the n + region 332 after the first boron ion implantation is substantially equal to the impurity concentration of the n + region 12 in the prior art. Further, the energy is set to a value at which the peaks of the concentration distribution of phosphorus and boron in the depth direction substantially coincide with each other. At this time, dl from the right side of the opening end of the photoresist film.
Up to the distance, the boron is not implanted by being blocked by the photoresist film, so that the n ++ region 331 remains. This d
1 is given by equation (1), where L is the sum of the thicknesses of the photoresist film 322 and the thermal oxide film 313. dl = L · tanα (1) Therefore, dl can be controlled by the film thickness L and the incident angle, and the dimension can be reduced to the minimum design dimension or less.
【００２７】次に、図３（ｅ）に示すように、同じフォ
トレジスト膜３２２を使用し、図３（ｄ）の時と同じエ
ネルギーとドーズ量のボロンを垂直方向から右に図３
（ｄ）と同じ角度（図ではαと表示）傾けてイオン注入
し、ｎ型濃度をさらに薄めたｎ型領域３３３を形成す
る。ボロンがフォトレジスト膜で遮蔽されるレジスト開
口端左側からの距離は、図３（ｄ）の場合と同じｄｌで
ある。したがって、レジスト開口端左側からｄｌまでの
濃度はｎ+ 型領域３３２と同じであり、レジスト開口端
右側からｄｌまでの濃度も今回のボロン注入で薄められ
左側のｎ+ 領域３３２と同じ濃度になる。この時ｎ型領
域３３３の濃度は２回のボロンのイオン注入で薄めら
れ、先行技術のｎ型領域３と同程度の濃度となってい
る。図３（ｃ）〜（ｅ）で同じフォトレジスト膜を使用
することで、ｎ+ 型領域３３２とｎ型領域３３３を位置
ずれなく形成することができる。次に、同じフォトレジ
スト膜を使用して、２０〜６０ｋｅＶ、１０12／ｃｍ2
台でボロンをイオン注入して、表面に浅いｐ+ 領域３０
４を形成する。この時、ｎ++領域を形成した時とは異な
るレジストマスクを使用してもよい。Next, FIG. 3 (e), the use of the same photoresist film 322, FIG. 3 to the right boron same energy and dose and time shown in FIG. 3 (d) from a vertical direction
Ion implantation is performed at the same angle as that of ( d ) (indicated by α in the figure) to form an n-type region 333 having a further reduced n-type concentration. Boron distance from the resist opening end left are shielded by the photoresist film is the same as dl as for Figure 3 (d). Therefore, the concentration from the left side of the resist opening end to dl is the same as that of the n + type region 332, and the concentration from the right side of the resist opening end to dl is also reduced by the current boron implantation and becomes the same concentration as the n + type region 332 on the left side. . At this time, the concentration of the n-type region 333 is reduced by two boron ion implantations, and is approximately equal to that of the n-type region 3 of the prior art. By using the same photoresist film in FIGS. 3C to 3E, the n + -type region 332 and the n-type region 333 can be formed without displacement. Next, using the same photoresist film, 20 to 60 keV, 10 12 / cm 2
Boron is ion-implanted with a table to form a shallow p + region 30 on the surface.
4 is formed. At this time, a resist mask different from that used when the n ++ region is formed may be used.
【００２８】その後、第１の実施の形態の場合と同様の
処理を行って、図７に示した構造の固体撮像素子を得
る。本実施の形態では、ｎ+ 領域１３２の幅は、膜厚Ｌ
とボロンの注入角度の制御とその後の熱処理によるボロ
ンの拡散により最小設計寸法以下の寸法にできる。そし
て、この方法によりｎ型領域３３３とｎ+ 領域３３２と
を露光機によるマスクの位置合わせずれなしで形成する
ことができ、蓄積電荷量のばらつきを小さく抑えること
ができる。上記の説明ではボロンを２方向よりイオン注
入していたが１方向だけとすることもできる。また、ボ
ロンのイオン注入方向も光電変換領域の辺に平行方向に
限定されず、対角方向等辺に対して角度をつけてもよ
い。Thereafter, the same processing as in the first embodiment is performed to obtain a solid-state imaging device having the structure shown in FIG. In the present embodiment, the width of n + region 132 is
By controlling the implantation angle of boron and the subsequent diffusion of boron by heat treatment, the dimensions can be reduced to the minimum design dimensions or less. By this method, the n-type region 333 and the n + region 332 can be formed without misalignment of the mask by the exposure device, and the variation in the amount of accumulated charges can be suppressed. In the above description, boron is ion-implanted from two directions, but boron may be implanted in only one direction. Also, the boron ion implantation direction is not limited to the direction parallel to the side of the photoelectric conversion region, and may be angled with respect to the diagonal side.
【００２９】［第４の実施の形態］ 図４は、本発明の第４の実施の形態を説明するための、
固体撮像素子の単位画素の図７（ａ）と同じ部分を示す
工程順の平面図である。図４において、図１、図７の部
分と共通する部分には下２桁ないし下１桁が共通する参
照番号が付されている。図３に示した第３の実施の形態
では、ボロンのイオン注入は電荷転送領域の長手方向と
平行の方向からのみ行っていたが本実施の形態ではこれ
と直交する方向からもイオン注入が行われる。すなわ
ち、第４の実施の形態として、先の実施の形態の図３
（ａ）〜（ｃ）の工程と同様の工程を行い、フォトレジ
スト膜４２２をマスクとして、リンをイオン注入した
後、図４（ａ）に示すように、同じレジストマスクを用
いて、ボロンを、基板の法線方向から傾けて図４（ａ）
の矢印４１４で示した４方向からイオン注入する。これ
により、図４（ｂ）に示す固体撮像素子を製造すること
ができる。本実施の形態によれば、ｎ型領域４０３の周
囲全体に、ｎ+ 領域４１２、ｎ++領域４１３が形成さ
れ、図４（ｂ）のＣ−Ｃ方向のみならずＤ−Ｄ方向のｐ
+ 領域から延びる空乏層幅も縮小することができる。そ
して、光電変換領域の四隅に形成されるｎ++領域４１３
は、ｎ+ 領域４１２よりもボロンのイオン注入が１回分
少ないので、その分ｎ型不純物濃度が高くなっている。
この電荷蓄積領域のコーナ部では、Ｃ−Ｃ方向およびＤ
−Ｄ方向の両方向からチャネルストッパの影響を受ける
ため、図１〜図３の構造では、チャネルストッパから電
荷蓄積領域に向かっての電位の傾きが緩やかとなってい
る。本実施の形態では、このコーナ部において特にｎ型
不純物濃度の高いｎ++領域４１３が形成されるため、そ
の電位の傾きを急峻にして、蓄積電荷量をさらに大きく
することができる。この効果は光電変換部が微細化した
場合により大きくなる。また、ボロンのイオン注入方向
も図４（ａ）に限定されず、対角方向等、辺に対して角
度をつけてもよい。[Fourth Embodiment] FIG. 4 is a diagram for explaining a fourth embodiment of the present invention.
FIG. 8 is a plan view illustrating the same portion of the unit pixel of the solid-state imaging device as in FIG. In FIG. 4, the same reference numerals as those in FIGS. 1 and 7 denote the same parts in the last two digits or the last one digit. In the third embodiment shown in FIG. 3, boron ion implantation is performed only in a direction parallel to the longitudinal direction of the charge transfer region. In the present embodiment, ion implantation is performed also in a direction perpendicular to the direction. Will be That is, as a fourth embodiment, FIG.
By performing the same steps as the steps (a) to (c) and ion-implanting phosphorus using the photoresist film 422 as a mask, boron is removed using the same resist mask as shown in FIG. FIG. 4A is tilted from the normal direction of the substrate.
Are implanted from four directions indicated by arrows 414. Thus, the solid-state imaging device shown in FIG. 4B can be manufactured. According to the present embodiment, n + region 412 and n ++ region 413 are formed around the entire periphery of n-type region 403, and p + not only in the CC direction but also in the DD direction in FIG.
The width of the depletion layer extending from the + region can also be reduced. Then, n ++ regions 413 formed at the four corners of the photoelectric conversion region
Since the ion implantation of boron is smaller than that of the n + region 412 by one time, the n-type impurity concentration is higher by that amount.
In the corner portion of the charge storage region, the direction CC and the direction D
Since the structure is affected by the channel stopper from both directions in the −D direction, in the structure of FIGS. 1 to 3, the potential gradient from the channel stopper toward the charge accumulation region is gentle. In the present embodiment, since n ++ region 413 having a particularly high n-type impurity concentration is formed in this corner portion, the slope of the potential can be made steeper, and the accumulated charge amount can be further increased. This effect is greater when the photoelectric conversion unit is miniaturized. Further, the direction of boron ion implantation is not limited to that shown in FIG. 4A, and an angle may be formed with respect to a side such as a diagonal direction.
【００３０】以上の実施の形態では、ｎ型基板上に形成
されたｐ型領域上に電荷蓄積領域を設けた縦形オーバー
フロードレイン構造を持つ光電変換部に適用した場合に
ついて説明したが、ｐ型基板上にｎ型領域を形成し、ｎ
型領域上にｐ+ 領域を形成した光電変換部にも適用でき
ることは明らかである。また、ｎ型基板上に形成された
ｐ型ウェル内に電荷蓄積領域を設けた縦形オーバーフロ
ードレイン構造を採用することもできる。さらに、ｎ型
領域上にｐ+ 領域が形成されていない光電変換部にも同
様に適用できる。また、イオン注入するｎ型不純物とし
てリンを用いていたがこれに代えヒ素（Ａｓ）などの他
の不純物を用いてもよい。また、転送される電荷が電子
の場合について説明したが、電荷が正孔の場合にも、ｎ
型とｐ型の不純物を入れ替え、印加する電圧の向きを逆
にすれば、同様に実施することができる。また、光電変
換素子に隣接して（ＣＣＤ）（電荷結合デバイス）があ
る場合を説明したが、本発明が電荷結合デバイスの代わ
りに信号線が形成されたＭＯＳ型イメージセンサに適用
できるのは明らかである。さらに、光電変換素子が単体
で形成されているフォトディテクタにも同様に適用でき
る。この場合には、トランスファゲート領域から読み出
す方式と基板下方向から読み出す方式があるが、いずれ
にも適用できる。In the above embodiment, the case where the present invention is applied to a photoelectric conversion portion having a vertical overflow drain structure in which a charge accumulation region is provided on a p-type region formed on an n-type substrate has been described. An n-type region is formed on
Obviously, the present invention can be applied to a photoelectric conversion unit in which ap + region is formed on a mold region. Further, a vertical overflow drain structure in which a charge accumulation region is provided in a p-type well formed on an n-type substrate can also be adopted. Further, the present invention can be similarly applied to a photoelectric conversion unit in which ap + region is not formed on an n-type region. Although phosphorus is used as the n-type impurity for ion implantation, another impurity such as arsenic (As) may be used instead. Also, the case where the transferred electric charge is an electron has been described.
The same can be achieved by exchanging the type and p-type impurities and reversing the direction of the applied voltage. In addition, the case where the (CCD) (charge coupled device) is provided adjacent to the photoelectric conversion element has been described. However, it is apparent that the present invention can be applied to a MOS type image sensor in which a signal line is formed instead of the charge coupled device. It is. Further, the present invention can be similarly applied to a photodetector in which a photoelectric conversion element is formed as a single body. In this case, there are a method of reading from the transfer gate region and a method of reading from the lower side of the substrate, and both methods can be applied.
【００３１】[0031]
【発明の効果】以上に説明したように、本発明の固体撮
像素子は、光電変換領域の周辺部に形成されるｎ+ 領域
の幅を最小設計寸法以下に形成したものであるので、ｐ
+ チャネルストッパから延びる空乏層の電位の傾きを急
峻にすることができ、光電変換領域の空乏化電位を高く
することなくまた電位ディップを発生させることなく蓄
積電荷量を増大させることができる。As described above, in the solid-state imaging device of the present invention, the width of the n.sup. + Region formed around the photoelectric conversion region is smaller than the minimum design size.
The slope of the potential of the depletion layer extending from the + channel stopper can be made steep, and the amount of accumulated charges can be increased without increasing the depletion potential of the photoelectric conversion region and without generating a potential dip.
【図１】本発明の第１の実施の形態の光電変換部の製造
方法を説明するための工程順の概略断面図。FIG. 1 is a schematic cross-sectional view in the order of steps for explaining a method of manufacturing a photoelectric conversion unit according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態の光電変換部の製造
方法を説明するための工程順の概略平面図。FIG. 2 is a schematic plan view illustrating a method of manufacturing a photoelectric conversion unit according to a second embodiment of the present invention in the order of steps.
【図３】本発明の第３の実施の形態の光電変換部の製造
方法を説明するための工程順の概略断面図。FIG. 3 is a schematic cross-sectional view illustrating a method of manufacturing a photoelectric conversion unit according to a third embodiment of the present invention in the order of steps.
【図４】本発明の第４の実施の形態の光電変換部の製造
方法を説明するための概略平面図。FIG. 4 is a schematic plan view for explaining a method for manufacturing a photoelectric conversion unit according to a fourth embodiment of the present invention.
【図５】従来の固体撮像素子の主要部の概略平面図と概
略断面図。FIG. 5 is a schematic plan view and a schematic cross-sectional view of a main part of a conventional solid-state imaging device.
【図６】従来の固体撮像素子の光電変換部の深さ方向の
概略電位分布図。FIG. 6 is a schematic potential distribution diagram in a depth direction of a photoelectric conversion unit of a conventional solid-state imaging device.
【図７】本願に先行して提案された固体撮像素子の概略
平面図と概略断面図。FIG. 7 is a schematic plan view and a schematic cross-sectional view of a solid-state imaging device proposed before the present application.
【図８】図５、図７に示した固体撮像素子の光電変換部
の概略電位分布図。FIG. 8 is a schematic potential distribution diagram of a photoelectric conversion unit of the solid-state imaging device shown in FIGS. 5 and 7;
【図９】図７に示した固体撮像素子の光電変換部の、ｎ
+ 領域の不純物濃度と幅を変えた場合の概略電位分布
図。FIG. 9 is a diagram illustrating an example of n of the photoelectric conversion unit of the solid-state imaging device illustrated in FIG.
FIG. 4 is a schematic potential distribution diagram when the impurity concentration and width of the + region are changed.
【図１０】図７に示した固体撮像素子の製造方法を示す
工程順の概略断面図。FIG. 10 is a schematic sectional view in the order of steps showing a method for manufacturing the solid-state imaging device shown in FIG. 7;
１、１０１、３０１ ｎ型シリコン基板 ２、１０２、３０２ ｐ型領域 ３、１０３、２０３、３３３、４０３ ｎ型領域 ４、１０４、３０４ ｐ+ 領域 ５、１０５、２０５、３０５、４０５ ｐ+ チャネルス
トッパ ６、２０６、４０６ 電荷転送領域 ７、２０７、４０７ トランスファゲート領域 ８ ゲート絶縁膜 ９ 転送ゲート電極 １０ 層間絶縁膜 １１ 遮光膜 １２、１１２、２１２、３３２、４１２ ｎ+ 領域 １３、１１３、３１３ 熱酸化膜 ２１、２２、２３、１２１、１２２、１２３、２２２、
２２３、３２１、３２２、４２２ フォトレジスト膜 ３３１、４１３ ｎ++領域 ４１４ ボロンのイオン注入方向1, 101, 301 n-type silicon substrate 2, 102, 302 p-type region 3, 103, 203, 333, 403 n-type region 4, 104, 304 p + region 5, 105, 205, 305, 405 p + channel stopper 6, 206, 406 Charge transfer region 7, 207, 407 Transfer gate region 8 Gate insulating film 9 Transfer gate electrode 10 Interlayer insulating film 11 Light shielding film 12, 112, 212, 332, 412 n + region 13, 113, 313 Thermal oxidation Membranes 21, 22, 23, 121, 122, 123, 222,
223, 321, 322, 422 Photoresist film 331, 413 n ++ region 414 Boron ion implantation direction
Claims (17)
信号電荷を蓄積する第１導電型からなる電荷蓄積領域
と、該電荷蓄積領域と接続され前記信号電荷の読み出し
を制御するトランスファーゲート領域と、該トランスフ
ァゲート領域と接する以外の該電荷蓄積領域の周囲に形
成された第２導電型からなる素子分離領域を少なくとも
具備する光電変換素子において、前記電荷蓄積領域の周
囲の少なくとも一部は、最小設計寸法以下の幅で他の電
荷蓄積領域部分より不純物濃度が高い第１導電型領域に
なされていることを特徴とする光電変換素子。1. A charge accumulation region of a first conductivity type for accumulating a signal charge during light irradiation in a surface region of a semiconductor substrate, and a transfer gate region connected to the charge accumulation region and controlling reading of the signal charge. And a photoelectric conversion element having at least an element isolation region of the second conductivity type formed around the charge accumulation region other than in contact with the transfer gate region, wherein at least a part of the periphery of the charge accumulation region is: A photoelectric conversion element characterized by being formed in a first conductivity type region having a width equal to or less than a minimum design dimension and having a higher impurity concentration than other charge storage regions.
は、前記電荷蓄積領域の前記トランスファゲート領域と
接する部分を除く全周囲に渡って形成されていることを
特徴とする請求項１記載の光電変換素子。2. The device according to claim 1, wherein the first conductivity type region having a high impurity concentration is formed over the entire periphery of the charge storage region except for a portion in contact with the transfer gate region. Photoelectric conversion element.
信号電荷を蓄積する第１導電型からなる電荷蓄積領域
と、該電荷蓄積領域の周囲に形成された第２導電型から
なる素子分離領域を少なくとも具備する光電変換素子に
おいて、前記電荷蓄積領域の周囲の少なくとも一部は、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型領域になされていることを特徴
とする光電変換素子。3. A charge accumulation region of a first conductivity type for accumulating signal charges during light irradiation in a surface region of a semiconductor substrate, and an element separation of a second conductivity type formed around the charge accumulation region. In a photoelectric conversion element having at least a region, at least a part of the periphery of the charge storage region is
A photoelectric conversion element characterized by being formed in a first conductivity type region having a width equal to or less than a minimum design dimension and having a higher impurity concentration than other charge storage regions.
は、前記電荷蓄積領域の全周囲に渡って形成されている
ことを特徴とする請求項１または3記載の光電変換素
子。4. The photoelectric conversion device according to claim 1, wherein the first conductivity type region having a high impurity concentration is formed over the entire periphery of the charge storage region.
が、前記電荷蓄積領域の連続する２つの辺の交点を含む
ように形成され、その交点を含む前記電荷蓄積領域の隅
の不純物濃度が該隅を除いた前記不純物濃度が高い第１
導電型領域の不純物濃度よりも高くなっていることを特
徴とする請求項１、２、３または４記載の光電変換素
子。5. The first conductivity type region having a high impurity concentration is formed so as to include an intersection of two consecutive sides of the charge accumulation region, and the impurity concentration at a corner of the charge accumulation region including the intersection is reduced. A first impurity having a high impurity concentration excluding the corners;
5. The photoelectric conversion device according to claim 1, wherein the impurity concentration is higher than an impurity concentration of the conductivity type region.
板表面領域内に、少なくとも一部が前記素子分離領域に
接して、第２導電型からなる第２導電型表面層が形成さ
れていることを特徴とする請求項１、２、３、４または
５記載の光電変換素子。6. A second conductivity type surface layer made of a second conductivity type is formed at least partially in contact with the element isolation region in the semiconductor substrate surface region above the charge storage region. The photoelectric conversion element according to claim 1, 2, 3, 4, or 5, wherein
体基板中に形成された第２導電型領域上に形成されてい
ることを特徴とする請求項１、２、３、４、５または６
記載の光電変換素子。7. The semiconductor device according to claim 1, wherein the charge storage region is formed on a second conductivity type region formed in a first conductivity type semiconductor substrate. Or 6
The photoelectric conversion device according to any one of the preceding claims.
の光電変換素子が形成され、前記光電変換素子の電荷蓄
積領域とトランスファゲート領域によって接続した信号
電荷転送部または信号線が形成され、前記電荷蓄積領域
と前記信号電荷転送部または信号線と前記トランスファ
ゲート領域が第２導電型からなる素子分離領域で囲まれ
ていることを特徴とする固体撮像素子。8. The photoelectric conversion element according to claim 1, 2 , 4, 5, 6, or 7, wherein a signal charge transfer portion or a signal line connected by a charge accumulation region and a transfer gate region of the photoelectric conversion device is formed. Wherein the charge accumulation region , the signal charge transfer portion or the signal line, and the transfer gate region are surrounded by an element isolation region of a second conductivity type. Imaging device.
の電荷蓄積領域と、該電荷蓄積領域と接続され前記信号
電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、前記第１の開口
の領域内にこれより狭い面積の第２の開口を有する第２
のマスクを形成する工程と、該第２のマスクを用いて第
２導電型の不純物をイオン注入して前記 第２不純物領
域内に第１導電型の第３不純物領域を形成する工程と、
を少なくとも有することを特徴とする光電変換素子の製
造方法。9. Except for contacting a charge accumulation region of the first conductivity type, a transfer gate region connected to the charge accumulation region and controlling the reading of the signal charge, and a transfer gate region in a surface region of the semiconductor substrate. An element isolation region of the second conductivity type formed around the charge storage region, and at least a part of the periphery of the charge storage region.
A method for manufacturing a photoelectric conversion element having at least a first impurity region of a first conductivity type having a width equal to or smaller than a minimum design dimension and having a higher impurity concentration than other charge storage region portions, wherein a first impurity region is formed on a charge storage region to be formed. Forming a first mask having an opening of a first conductivity type, and ion-implanting a first conductivity type impurity using the first mask to form a first conductivity type second impurity region in a region serving as a charge storage region. Forming a second opening having a smaller area in the area of the first opening.
To forming a mask, a third impurity region of the first conductivity type and the second conductivity type impurity into said second impurity territory <br/> region by ion implantation using a second mask formation Process and
A method for producing a photoelectric conversion element, comprising at least:
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、前記第１の開口の領域内にこれより狭い
面積の第２の開口を有する第２のマスクを形成する工程
と、該第２のマスクを用いて第２導電型の不純物をイオ
ン注入して前記第２不純物領域内に第１導電型の第３不
純物領域を形成する工程と、を少なくとも有することを
特徴とする光電変換素子の製造方法。10. A charge accumulation region of a first conductivity type, an element isolation region of a second conductivity type formed around the charge accumulation region, and a periphery of the charge accumulation region in a surface region of a semiconductor substrate. A photoelectric conversion element having at least part of a first impurity region of a first conductivity type having a width equal to or less than a minimum design dimension and having an impurity concentration higher than that of another charge accumulation region part, wherein the charge to be formed is Forming a first mask having a first opening over the accumulation region, and ion-implanting a first conductivity type impurity using the first mask to form a first conductivity type in a region to be a charge accumulation region; Forming a second impurity region, forming a second mask having a second opening having a smaller area in the region of the first opening, and forming a second mask using the second mask. It said second conductivity type impurity is ion-implanted second Method of manufacturing a photoelectric conversion element and a step of forming a third impurity region of the first conductivity type in the impurity regions, at least.
型の電荷蓄積領域と、該電荷蓄積領域と接続され前記信
号電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、基板表面の法線
方向から傾いた角度方向より第２導電型の不純物をイオ
ン注入する工程と、を少なくとも有することを特徴とす
る光電変換素子の製造方法。11. A charge storage region of a first conductivity type in a surface region of a semiconductor substrate, a transfer gate region connected to the charge storage region and controlling reading of the signal charge, and contacting the transfer gate region. An element isolation region of the second conductivity type formed around the charge storage region, and at least a part of the periphery of the charge storage region.
A method for manufacturing a photoelectric conversion element having at least a first impurity region of a first conductivity type having a width equal to or smaller than a minimum design dimension and having a higher impurity concentration than other charge storage region portions, wherein a first impurity region is formed on a charge storage region to be formed. Forming a first mask having an opening of a first conductivity type, and ion-implanting a first conductivity type impurity using the first mask to form a first conductivity type second impurity region in a region serving as a charge storage region. A method for manufacturing a photoelectric conversion element, comprising at least a forming step and a step of ion-implanting impurities of a second conductivity type from an angle direction inclined from a normal direction of a substrate surface.
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、基板表面の法線方向から傾いた角度方向
より第２導電型の不純物をイオン注入する工程と、を少
なくとも有することを特徴とする光電変換素子の製造方
法。12. A charge accumulation region of a first conductivity type, an element isolation region of a second conductivity type formed around the charge accumulation region, and a periphery of the charge accumulation region in a surface region of the semiconductor substrate. At least a portion of the first conductivity type having a width equal to or smaller than the minimum design dimension and having a higher impurity concentration than other charge storage region portions.
A manufacturing method of a photoelectric conversion device having at least a first impurity region of a step of forming a first mask having a first opening to be formed charge storage region, using the first mask Forming a second impurity region of the first conductivity type in a region to be a charge storage region by ion-implanting impurities of the first conductivity type; and forming the second impurity region of the second conductivity type in an angle direction inclined from a normal direction of the substrate surface. And a step of ion-implanting impurities.
型の電荷蓄積領域と、該電荷蓄積領域と接続され前記信
号電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、前記第１のマス
クを用いて基板表面の法線方向から傾いた第１の角度方
向から第２導電型の不純物をイオン注入する工程と、前
記第１のマスクを用いて前記法線に対して前記第１の角
度方向と対称な第２の角度方向から第２導電型の不純物
をイオン注入する工程と、を有することを特徴とする光
電変換素子の製造方法。13. A semiconductor device, comprising: a first conductivity type charge storage region in a surface region of a semiconductor substrate; a transfer gate region connected to the charge storage region for controlling reading of the signal charge; and a contact with the transfer gate region. An element isolation region of the second conductivity type formed around the charge storage region, and at least a part of the periphery of the charge storage region.
A method for manufacturing a photoelectric conversion element having at least a first impurity region of a first conductivity type having a width equal to or smaller than a minimum design dimension and having a higher impurity concentration than other charge storage region portions, wherein a first impurity region is formed on a charge storage region to be formed. Forming a first mask having an opening of a first conductivity type, and ion-implanting a first conductivity type impurity using the first mask to form a first conductivity type second impurity region in a region serving as a charge storage region. Forming, ion-implanting impurities of a second conductivity type from a first angle direction inclined from a normal direction of the substrate surface using the first mask, and using the first mask Ion-implanting impurities of a second conductivity type from a second angle direction symmetrical to the first angle direction with respect to a normal line.
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、前記第１のマスクを用いて基板表面の法
線方向から傾いた第１の角度方向から第２導電型の不純
物をイオン注入する工程と、前記第１のマスクを用いて
前記法線に対して前記第１の角度方向と対称な第２の角
度方向から第２導電型の不純物をイオン注入する工程
と、を有することを特徴とする光電変換素子の製造方
法。14. A charge accumulation region of a first conductivity type, an element isolation region of a second conductivity type formed around the charge accumulation region, and a periphery of the charge accumulation region in a surface region of a semiconductor substrate. At least a portion of the first conductivity type having a width equal to or smaller than the minimum design dimension and having a higher impurity concentration than other charge storage region portions.
A manufacturing method of a photoelectric conversion device having at least a first impurity region of a step of forming a first mask having a first opening to be formed charge storage region, using the first mask Forming a second impurity region of the first conductivity type in a region to be a charge storage region by ion-implanting impurities of the first conductivity type, and tilting from a normal direction of the substrate surface using the first mask; Ion-implanting impurities of the second conductivity type from a first angular direction; and using a second mask from a second angular direction symmetric to the first angular direction with respect to the normal using the first mask. Ion-implanting a conductive impurity.
型の電荷蓄積領域と、該電荷蓄積領域と接続され前記信
号電荷の読み出しを制御するトランスファーゲート領域
と、該トランスファゲート領域と接する以外の該電荷蓄
積領域の周囲に形成された第２導電型からなる素子分離
領域と、前記電荷蓄積領域の周囲の少なくとも一部に、
最小設計寸法以下の幅で他の電荷蓄積領域部分より不純
物濃度が高い第１導電型の第１不純物領域を少なくとも
有する光電変換素子の製造方法であって、形成すべき電
荷蓄積領域上に第１の開口を有する第１のマスクを形成
する工程と、該第１のマスクを用いて第１導電型の不純
物をイオン注入して電荷蓄積領域となる領域に第１導電
型の第２不純物領域を形成する工程と、前記第１のマス
クを用いて前記第１の開口の対向する二つの面に平行で
かつ基板表面の法線方向から傾いた第１の角度方向から
第２導電型の不純物をイオン注入する工程と、前記第１
のマスクを用いて前記第１の開口の前記対向する二つの
面に平行でかつ前記法線に対して前記第１の角度方向と
対称な第２の角度方向から第２導電型の不純物をイオン
注入する工程と、を有することを特徴とする光電変換素
子の製造方法。15. Except for contacting a charge accumulation region of a first conductivity type, a transfer gate region connected to the charge accumulation region and controlling the reading of the signal charge, and a transfer gate region in a surface region of the semiconductor substrate. An element isolation region of the second conductivity type formed around the charge storage region, and at least a part of the periphery of the charge storage region.
A method for manufacturing a photoelectric conversion element having at least a first impurity region of a first conductivity type having a width equal to or smaller than a minimum design dimension and having a higher impurity concentration than other charge storage region portions, wherein a first impurity region is formed on a charge storage region to be formed. Forming a first mask having an opening of a first conductivity type, and ion-implanting a first conductivity type impurity using the first mask to form a first conductivity type second impurity region in a region serving as a charge storage region. Forming, and using the first mask, removing impurities of the second conductivity type from a first angle direction parallel to the two opposing surfaces of the first opening and inclined from a direction normal to the substrate surface. Implanting ions;
Ion of impurities of the second conductivity type from a second angle direction parallel to the two opposite surfaces of the first opening and symmetrical to the first angle direction with respect to the normal line using the mask And a step of injecting. A method for manufacturing a photoelectric conversion element, comprising:
型の電荷蓄積領域と、該電荷蓄積領域の周囲に形成され
た第２導電型からなる素子分離領域と、前記電荷蓄積領
域の周囲の少なくとも一部に、最小設計寸法以下の幅で
他の電荷蓄積領域部分より不純物濃度が高い第１導電型
の第１不純物領域を少なくとも有する光電変換素子の製
造方法であって、形成すべき電荷蓄積領域上に第１の開
口を有する第１のマスクを形成する工程と、該第１のマ
スクを用いて第１導電型の不純物をイオン注入して電荷
蓄積領域となる領域に第１導電型の第２不純物領域を形
成する工程と、前記第１のマスクを用いて前記第１の開
口の対向する二つの面に平行でかつ基板表面の法線方向
から傾いた第１の角度方向から第２導電型の不純物をイ
オン注入する工程と、前記第１のマスクを用いて前記第
１の開口の前記対向する二つの面に平行でかつ前記法線
に対して前記第１の角度方向と対称な第２の角度方向か
ら第２導電型の不純物をイオン注入する工程と、を有す
ることを特徴とする光電変換素子の製造方法。16. A charge accumulation region of a first conductivity type in a surface region of a semiconductor substrate, an element isolation region of a second conductivity type formed around the charge accumulation region, and a periphery of the charge accumulation region. At least a portion of the first conductivity type having a width equal to or smaller than the minimum design dimension and having a higher impurity concentration than other charge storage region portions.
A manufacturing method of a photoelectric conversion device having at least a first impurity region of a step of forming a first mask having a first opening to be formed charge storage region, using the first mask Forming a second impurity region of a first conductivity type in a region to be a charge storage region by ion-implanting impurities of a first conductivity type; and forming a second impurity region of the first opening using the first mask. Ion-implanting impurities of the second conductivity type from a first angle direction parallel to the two surfaces and inclined from the normal direction of the substrate surface; and opposing the first opening using the first mask. Ion-implanting impurities of the second conductivity type from a second angle direction parallel to the two surfaces and symmetrical to the first angle direction with respect to the normal line. A method for manufacturing a conversion element.
の不純物を低エネルギーでイオン注入して、前記電荷蓄
積領域を形成する領域の基板表面領域内に層厚の薄い第
２導電型の不純物領域を形成する工程が付加されること
を特徴とする請求項９、１０、１１、１２、１３、１
４、１５または１６記載の光電変換素子の製造方法。17. A second conductivity type impurity having a small thickness in a substrate surface region in a region where the charge accumulation region is formed by ion-implanting a second conductivity type impurity at a low energy using the first mask. 10. A process for forming an impurity region according to claim 9 is added.
17. The method for producing a photoelectric conversion element according to 4, 15, or 16.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34075898A JP3322341B2 (en) | 1998-11-30 | 1998-11-30 | Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the same |
| US09/340,127 US6346722B1 (en) | 1998-06-26 | 1999-06-28 | Solid state imaging device and method for manufacturing the same |
| US10/024,002 US6627476B2 (en) | 1998-06-26 | 2001-12-21 | Solid state imaging device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34075898A JP3322341B2 (en) | 1998-11-30 | 1998-11-30 | Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000164849A JP2000164849A (en) | 2000-06-16 |
| JP3322341B2 true JP3322341B2 (en) | 2002-09-09 |
Family
ID=18340037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34075898A Expired - Fee Related JP3322341B2 (en) | 1998-06-26 | 1998-11-30 | Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322341B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748324B1 (en) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | fabricating method Image sensor |
| KR100790286B1 (en) * | 2001-06-28 | 2008-01-02 | 매그나칩 반도체 유한회사 | Fabricating method of image sensor |
| KR100748314B1 (en) * | 2001-06-28 | 2007-08-09 | 매그나칩 반도체 유한회사 | Image sensor and fabricating method of the same |
| KR100766675B1 (en) * | 2001-12-28 | 2007-10-15 | 매그나칩 반도체 유한회사 | A fabricating method of image sensor with decreased dark signal |
| JP2005217302A (en) | 2004-01-30 | 2005-08-11 | Sony Corp | Solid-state imaging device |
| JP2011146747A (en) * | 2011-04-28 | 2011-07-28 | Sony Corp | Method for manufacturing solid-state imaging apparatus and method for manufacturing semiconductor device |
| JP2011205108A (en) * | 2011-04-28 | 2011-10-13 | Sony Corp | Method for manufacturing solid-state imaging device and method for manufacturing semiconductor device |
| JP2015026677A (en) * | 2013-07-25 | 2015-02-05 | 株式会社東芝 | Solid state imaging device |
| JP6799739B2 (en) * | 2016-03-30 | 2020-12-16 | 株式会社ブルックマンテクノロジ | Photodetector and solid-state image sensor |
-
1998
- 1998-11-30 JP JP34075898A patent/JP3322341B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000164849A (en) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070263A (en) | Solid state image sensor | |
| JPH04355964A (en) | Solid-state image pickup device and manufacture thereof | |
| JP3322341B2 (en) | Photoelectric conversion element, solid-state imaging device using the same, and method of manufacturing the same | |
| KR20000048221A (en) | Solid state image sensor and method for fabricating the same | |
| EP2519973B1 (en) | Image sensor with doped transfer gate | |
| US6627476B2 (en) | Solid state imaging device and method for manufacturing the same | |
| JPH08264747A (en) | Solid-state picturization device having container-lateral-side overflow-drain inplant,and its manufacture | |
| JP3105781B2 (en) | Solid-state imaging device | |
| JP2000077647A (en) | Solid-state image pickup device and its manufacture | |
| JP3320589B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| JP3176300B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| KR0147603B1 (en) | Charge coupled device and the fabrication method thereof | |
| JP3603745B2 (en) | Photoelectric conversion element | |
| JP2853786B2 (en) | Method for manufacturing solid-state imaging device | |
| JPH1197666A (en) | Solid-state image-pickup device and manufacture thereof | |
| KR100716914B1 (en) | Fabrication method of cmos image sensor | |
| JP2526512B2 (en) | Method of manufacturing solid-state imaging device | |
| JP3076415B2 (en) | Method for manufacturing solid-state imaging device | |
| JP3156779B2 (en) | Charge transfer device and method of manufacturing the same | |
| JP4008113B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2701720B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| KR100298200B1 (en) | Manufacturing Method of Image Sensor with Pinned Photodiode | |
| JPH0685233A (en) | Manufacture of solid-state image sensing device | |
| KR100240188B1 (en) | Solid state image pickup device and manufacturing method thereof | |
| JP2005209673A (en) | Photoelectric converter, method of manufucturing the same, and solid state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |