JP3135169B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3135169B2 JP3135169B2 JP04178644A JP17864492A JP3135169B2 JP 3135169 B2 JP3135169 B2 JP 3135169B2 JP 04178644 A JP04178644 A JP 04178644A JP 17864492 A JP17864492 A JP 17864492A JP 3135169 B2 JP3135169 B2 JP 3135169B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- connection hole
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、多層配線構造を有する半導体装
置において、下層配線と上層配線を接続するための半導
体装置およびその製造方法に関する。
製造方法に関し、特に、多層配線構造を有する半導体装
置において、下層配線と上層配線を接続するための半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】多層配線構造を有する半導体装置におい
て、下層配線と上層配線を接続するためには、下層配線
上の層間絶縁膜に接続孔（ヴィアホール）を形成し、そ
の後、上層配線となる金属膜を成膜し、この金属膜をパ
ターニングして配線として形成する。
て、下層配線と上層配線を接続するためには、下層配線
上の層間絶縁膜に接続孔（ヴィアホール）を形成し、そ
の後、上層配線となる金属膜を成膜し、この金属膜をパ
ターニングして配線として形成する。
【０００３】半導体装置の集積度が高くなるにつれ、配
線幅が細くなり、それにともない接続孔も小さくなる。
そのため、上層配線の金属膜が、接続孔を完全に埋め込
むことができなくなり、下層配線と上層配線の接続が良
好にできないという問題がある。
線幅が細くなり、それにともない接続孔も小さくなる。
そのため、上層配線の金属膜が、接続孔を完全に埋め込
むことができなくなり、下層配線と上層配線の接続が良
好にできないという問題がある。
【０００４】従来、この問題を解決するために、図３の
ように、接続孔に傾斜をつけ、接続孔の上部で広く、下
部では下層配線幅より若干小さくなるようにして、上層
の金属膜が、接続孔内を埋め込み易いような形状とする
方法がとられている。
ように、接続孔に傾斜をつけ、接続孔の上部で広く、下
部では下層配線幅より若干小さくなるようにして、上層
の金属膜が、接続孔内を埋め込み易いような形状とする
方法がとられている。
【０００５】しかしながら、半導体装置の集積度がます
ます高くなり、上記のような方法も限界となり、良好な
下層配線と上層配線の接続が得られなくなってきた。
ます高くなり、上記のような方法も限界となり、良好な
下層配線と上層配線の接続が得られなくなってきた。
【０００６】このため、良好な下層配線と上層配線の接
続を得るために、配線幅より大きな接続孔を形成するこ
とにより、上層配線膜が接続孔内に十分埋め込むことが
できるのであるが、配線幅より大きな接続孔を形成した
場合、上層配線を形成する際に、下層配線もエッチング
されてしまい、断線等が生じたり、下層配線の段差部に
沿って上層配線金属膜のエッチング残りが出て、不要な
部分に金属膜が残りショートする等の不具合を生じると
いう問題がある。
続を得るために、配線幅より大きな接続孔を形成するこ
とにより、上層配線膜が接続孔内に十分埋め込むことが
できるのであるが、配線幅より大きな接続孔を形成した
場合、上層配線を形成する際に、下層配線もエッチング
されてしまい、断線等が生じたり、下層配線の段差部に
沿って上層配線金属膜のエッチング残りが出て、不要な
部分に金属膜が残りショートする等の不具合を生じると
いう問題がある。
【０００７】
【発明が解決しようとする課題】そこで本発明は、上記
のような、下層配線がエッチングされて断線したり、上
層配線のエッチング残りを発生することなく、配線幅よ
り大きな接続孔を形成することを可能とし、良好な下層
配線と上層配線の接続が得られる半導体装置の製造方法
を提供することを目的とする。
のような、下層配線がエッチングされて断線したり、上
層配線のエッチング残りを発生することなく、配線幅よ
り大きな接続孔を形成することを可能とし、良好な下層
配線と上層配線の接続が得られる半導体装置の製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、半導体基板上に金属層と金
属層を覆う金属保護層とを含む第１の配線層を形成する
工程と、前記第１の配線層の側面上に第１の絶縁層を形
成する工程と、前記第１の配線層と略同一面に第２の絶
縁層を形成する工程と、前記第２の絶縁層に前記第１の
絶縁層と前記第１の配線層とが露出するよう接続孔を形
成する工程と、前記接続孔内面および前記第２の絶縁層
上に第２の配線層を形成することを特徴とするものであ
る。また、請求項２記載の発明は、半導体基板と、前記
半導体基板上に形成された金属層と金属層を覆う金属保
護層とを含む第１の配線層と、前記第１の配線層の側面
上に形成された第１の絶縁層と、前記第１の配線層と略
同一面に形成され、前記第１の絶縁層と前記第１の配線
層が露出するように接続孔が形成された第２の絶縁層
と、前記第２の絶縁層上に形成された第２の配線層を有
することを特徴とするものである。また、請求項３記載
の発明は、前記接続孔は、前記第１および前記第２の配
線層の幅より大きいことを特徴とするものである。ま
た、請求項４記載の発明は、前記金属層および前記第２
の配線層は、アルミニウムまたはアルミニウムシリサイ
ドであり、前記金属保護層は、タングステン、チタンタ
ングステン、タングステンシリサイドまたはチタンシリ
サイドからなる群より選択され、前記第１の絶縁層は、
シリコン窒化膜であることを特徴とするものである。
め、請求項１記載の発明は、半導体基板上に金属層と金
属層を覆う金属保護層とを含む第１の配線層を形成する
工程と、前記第１の配線層の側面上に第１の絶縁層を形
成する工程と、前記第１の配線層と略同一面に第２の絶
縁層を形成する工程と、前記第２の絶縁層に前記第１の
絶縁層と前記第１の配線層とが露出するよう接続孔を形
成する工程と、前記接続孔内面および前記第２の絶縁層
上に第２の配線層を形成することを特徴とするものであ
る。また、請求項２記載の発明は、半導体基板と、前記
半導体基板上に形成された金属層と金属層を覆う金属保
護層とを含む第１の配線層と、前記第１の配線層の側面
上に形成された第１の絶縁層と、前記第１の配線層と略
同一面に形成され、前記第１の絶縁層と前記第１の配線
層が露出するように接続孔が形成された第２の絶縁層
と、前記第２の絶縁層上に形成された第２の配線層を有
することを特徴とするものである。また、請求項３記載
の発明は、前記接続孔は、前記第１および前記第２の配
線層の幅より大きいことを特徴とするものである。ま
た、請求項４記載の発明は、前記金属層および前記第２
の配線層は、アルミニウムまたはアルミニウムシリサイ
ドであり、前記金属保護層は、タングステン、チタンタ
ングステン、タングステンシリサイドまたはチタンシリ
サイドからなる群より選択され、前記第１の絶縁層は、
シリコン窒化膜であることを特徴とするものである。
【０００９】
【作用】本発明は、まず、（ａ）下層配線形成後、タン
グステン等を選択成長させ、下層配線表面を被覆し、配
線保護膜を形成する。この配線保護膜は、上層配線形成
時のエッチングの際に下層配線がエッチングされるのを
防ぐためのものであるから、その材料としては、上層配
線材料とエッチングされる速度の異なるもので上記目的
に合ったものであればとくに限定されず、例えば、上層
配線として、アルミニウムまたはアルミニウムシリサイ
ドを用いた場合には、タングステンのほかに、チタン・
タングステン合金、タングステンシリサイド、チタンシ
リサイド等を用いることができる。
グステン等を選択成長させ、下層配線表面を被覆し、配
線保護膜を形成する。この配線保護膜は、上層配線形成
時のエッチングの際に下層配線がエッチングされるのを
防ぐためのものであるから、その材料としては、上層配
線材料とエッチングされる速度の異なるもので上記目的
に合ったものであればとくに限定されず、例えば、上層
配線として、アルミニウムまたはアルミニウムシリサイ
ドを用いた場合には、タングステンのほかに、チタン・
タングステン合金、タングステンシリサイド、チタンシ
リサイド等を用いることができる。
【００１０】本発明は、次ぎに、（ｂ）下層配線と下地
との段差部にスペーサを形成することにより、断差をな
だらかなものにして、段差部での上層配線膜のエッチン
グ残りを防ぐ。
との段差部にスペーサを形成することにより、断差をな
だらかなものにして、段差部での上層配線膜のエッチン
グ残りを防ぐ。
【００１１】本発明は、上記（ａ）、（ｂ）の二つの手
段により、下層配線がエッチングされて断線したり、上
層配線のエッチング残りを発生することなく、配線幅よ
り大きな接続孔を形成できるのである。これによって上
層配線膜が接続孔内を完全に埋めこむことができるよう
になり、良好な下層配線と上層配線の接続が得られる。
段により、下層配線がエッチングされて断線したり、上
層配線のエッチング残りを発生することなく、配線幅よ
り大きな接続孔を形成できるのである。これによって上
層配線膜が接続孔内を完全に埋めこむことができるよう
になり、良好な下層配線と上層配線の接続が得られる。
【００１２】
【実施例】以下、本発明を実施例により図面を用いて具
体的に説明する。なお、図１および図２は実施例を説明
するための概略図である。
体的に説明する。なお、図１および図２は実施例を説明
するための概略図である。
【００１３】まず、通常の半導体製造工程により、目的
にあった拡散層や酸化膜等を形成した半導体基板（図示
せず）上に、アルミニウムからなる下層配線１を形成す
る。その後、タングステン金属をＣＶＤ法により下層配
線表面に選択的に成長させ、厚さ０．０５μｍ程度の配
線保護膜２を形成する。そして、全表面にシリコン窒化
膜を厚さ０．５μｍ程度成長させ、異方性エッチングを
行い下層配線１の段差部のみにシリコン窒化膜スペーサ
３を残す。次で、シリコン酸化膜からなる層間絶縁膜４
を厚さ１．０μｍ程度形成後、図２のように下層配線お
よびその後に形成される上層配線より幅の大きな接続孔
５を設ける。その後、アルミニウムからなる金属膜を厚
さ１．０μｍ程度成膜し、ホトリソグラフィーによりパ
ターニング・エッチングして上層配線６を形成すること
により多層配線構造の半導体装置を製造する。
にあった拡散層や酸化膜等を形成した半導体基板（図示
せず）上に、アルミニウムからなる下層配線１を形成す
る。その後、タングステン金属をＣＶＤ法により下層配
線表面に選択的に成長させ、厚さ０．０５μｍ程度の配
線保護膜２を形成する。そして、全表面にシリコン窒化
膜を厚さ０．５μｍ程度成長させ、異方性エッチングを
行い下層配線１の段差部のみにシリコン窒化膜スペーサ
３を残す。次で、シリコン酸化膜からなる層間絶縁膜４
を厚さ１．０μｍ程度形成後、図２のように下層配線お
よびその後に形成される上層配線より幅の大きな接続孔
５を設ける。その後、アルミニウムからなる金属膜を厚
さ１．０μｍ程度成膜し、ホトリソグラフィーによりパ
ターニング・エッチングして上層配線６を形成すること
により多層配線構造の半導体装置を製造する。
【００１４】ここで、タングステンの配線保護膜形成
は、六フッ化タングステン（ＷＦ6 ）と水素（Ｈ2 ）ま
たはモノシラン（ＳｉＨ4 ）を流量比ＷＦ6 ／Ｈ2 また
はＳｉＨ4 ＝２／１とし、反応温度２００〜４００℃、
反応圧力０．０１〜１Ｔｏｒｒにて、ＣＶＤ法により選
択成長させることにより可能であった。
は、六フッ化タングステン（ＷＦ6 ）と水素（Ｈ2 ）ま
たはモノシラン（ＳｉＨ4 ）を流量比ＷＦ6 ／Ｈ2 また
はＳｉＨ4 ＝２／１とし、反応温度２００〜４００℃、
反応圧力０．０１〜１Ｔｏｒｒにて、ＣＶＤ法により選
択成長させることにより可能であった。
【００１５】また、シリコン窒化膜スペーサは、異方性
エッチングである反応性イオンエッチングを行うことに
より、平坦部のシリコン窒化膜のみを除去し、段差部に
おいてはなだらかな形状のスペーサを容易に形成するこ
とができた。
エッチングである反応性イオンエッチングを行うことに
より、平坦部のシリコン窒化膜のみを除去し、段差部に
おいてはなだらかな形状のスペーサを容易に形成するこ
とができた。
【００１６】接続孔５の形成は、ホトリソグラフィーに
よりパターニングし、フッ酸混合液によるウェットエッ
チングまたはＣＨ3 Ｆ等のフッ素化炭化水素系ガスによ
るドライエッチングにより、その混合液や反応ガスの組
成および反応温度等を制御することにより配線保護膜お
よびシリコン窒化膜スペーサを侵すことなく形成するこ
とができた。
よりパターニングし、フッ酸混合液によるウェットエッ
チングまたはＣＨ3 Ｆ等のフッ素化炭化水素系ガスによ
るドライエッチングにより、その混合液や反応ガスの組
成および反応温度等を制御することにより配線保護膜お
よびシリコン窒化膜スペーサを侵すことなく形成するこ
とができた。
【００１７】そして、アルミニウムよりなる上層配線の
加工エッチングの際には、接続孔によって露出した下層
配線は配線保護膜により保護され、エッチングされるこ
とはなく、また、スペーサがあることにより下層配線段
差部にエッチング残りの発生は見られなかった。また、
エッチングレートは、タングステン／アルミニウム＝
０．３を達成できた。
加工エッチングの際には、接続孔によって露出した下層
配線は配線保護膜により保護され、エッチングされるこ
とはなく、また、スペーサがあることにより下層配線段
差部にエッチング残りの発生は見られなかった。また、
エッチングレートは、タングステン／アルミニウム＝
０．３を達成できた。
【００１８】上記実施例においては、配線保護膜２形成
後、シリコン窒化膜スペーサ３を形成して、その後、層
間絶縁膜４を成膜して接続孔５を設けたのであるが、シ
リコン窒化膜を全表面に成膜した後、そのまま、その上
に層間絶縁膜４を成膜して、その後、反応性イオンエッ
チングにより、接続孔５を形成すると同時に、シリコン
窒化膜によるスペーサを形成することによっても、上記
実施例と同様に本発明を実施することができる。
後、シリコン窒化膜スペーサ３を形成して、その後、層
間絶縁膜４を成膜して接続孔５を設けたのであるが、シ
リコン窒化膜を全表面に成膜した後、そのまま、その上
に層間絶縁膜４を成膜して、その後、反応性イオンエッ
チングにより、接続孔５を形成すると同時に、シリコン
窒化膜によるスペーサを形成することによっても、上記
実施例と同様に本発明を実施することができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、上
層配線の加工エッチングの際に、下層配線のエッチング
による断線および段差部でのエッチング残りによるショ
ート等を発生させることなく、径の大きな接続孔を形成
することが可能である。その結果、接続孔部分での上層
配線膜が薄くなることを防ぎ、完全に接続孔内を埋めこ
むことができ、良好な下層配線と上層配線の接続ができ
る。
層配線の加工エッチングの際に、下層配線のエッチング
による断線および段差部でのエッチング残りによるショ
ート等を発生させることなく、径の大きな接続孔を形成
することが可能である。その結果、接続孔部分での上層
配線膜が薄くなることを防ぎ、完全に接続孔内を埋めこ
むことができ、良好な下層配線と上層配線の接続ができ
る。
【図１】 本発明の実施例を示す断面図である。
【図２】 本発明の実施例を上方から見た図である。
【図３】 従来の方法により形成された接続孔部分を示
す断面図である。
す断面図である。
１…下層配線、２…配線保護膜、３…シリコン窒化膜ス
ペーサ、４…層間絶縁膜、５…接続孔、６…上層配線、
３１…下層配線、３４…層間絶縁膜、３５…接続孔、３
６…上層配線。
ペーサ、４…層間絶縁膜、５…接続孔、６…上層配線、
３１…下層配線、３４…層間絶縁膜、３５…接続孔、３
６…上層配線。
フロントページの続き (56)参考文献 特開 昭59−200439（ＪＰ，Ａ) 特開 昭63−269546（ＪＰ，Ａ) 特開 昭60−39849（ＪＰ，Ａ) 特開 昭63−27038（ＪＰ，Ａ) 特開 昭63−143845（ＪＰ，Ａ) 特開 平２−168651（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (4)
- 【請求項１】 半導体基板上に金属層と該金属層を覆う
金属保護層とを含む第１の配線層を形成する工程と、 前記第１の配線層の側面上に第１の絶縁層を形成する工
程と、 前記第１の配線層と略同一面に第２の絶縁層を形成する
工程と、 前記第２の絶縁層に前記第１の絶縁層と前記第１の配線
層とが露出するよう接続孔を形成する工程と、 前記接続孔内面および前記第２の絶縁層上に第２の配線
層を形成する ことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板と、 前記半導体基板上に形成された金属層と該金属層を覆う
金属保護層とを含む第１の配線層と、 前記第１の配線層の側面上に形成された第１の絶縁層
と、 前記第１の配線層と略同一面に形成され、前記第１の絶
縁層と前記第１の配線層が露出するように接続孔が形成
された第２の絶縁層と、 前記第２の絶縁層上に形成された第２の配線層を有する
ことを特徴とする半導体装置。 - 【請求項３】 前記接続孔は、前記第１および前記第２
の配線層の幅より大きいことを特徴とする請求項２に記
載の半導体装置。 - 【請求項４】 前記金属層および前記第２の配線層は、
アルミニウムまたはアルミニウムシリサイドであり、 前記金属保護層は、タングステン、チタンタングステ
ン、タングステンシリサイドまたはチタンシリサイドか
らなる群より選択され、 前記第１の絶縁層は、シリコン窒化膜であることを特徴
とする請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04178644A JP3135169B2 (ja) | 1992-07-06 | 1992-07-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04178644A JP3135169B2 (ja) | 1992-07-06 | 1992-07-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621232A JPH0621232A (ja) | 1994-01-28 |
| JP3135169B2 true JP3135169B2 (ja) | 2001-02-13 |
Family
ID=16052071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04178644A Expired - Fee Related JP3135169B2 (ja) | 1992-07-06 | 1992-07-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135169B2 (ja) |
-
1992
- 1992-07-06 JP JP04178644A patent/JP3135169B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621232A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| JPH0645452A (ja) | バイア構造とこれを有する半導体デバイスを形成する方法 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP2757927B2 (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| US5559047A (en) | Method of reliably manufacturing a semiconductor device having a titanium silicide nitride | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP3057882B2 (ja) | 半導体装置の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JP3135169B2 (ja) | 半導体装置およびその製造方法 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP3308806B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH05343351A (ja) | 半導体装置 | |
| JP3063165B2 (ja) | 半導体装置及びその製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JP2524526B2 (ja) | 半導体装置 | |
| JPH05308056A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| LAPS | Cancellation because of no payment of annual fees |