JPS63107141A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63107141A JPS63107141A JP25396486A JP25396486A JPS63107141A JP S63107141 A JPS63107141 A JP S63107141A JP 25396486 A JP25396486 A JP 25396486A JP 25396486 A JP25396486 A JP 25396486A JP S63107141 A JPS63107141 A JP S63107141A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- polycrystalline silicon
- electrode window
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
電極窓を窓開けする前に、絶縁膜上に多結晶シリコン膜
を被着し、両膜を同時に開口して電極窓を形成し、電極
窓を含む上面にアルミニウム膜を被着し、アルミニウム
膜と多結晶シリコン膜とを共にパターンニングして、絶
縁膜上に多結晶シリコン膜を下層にしたアルミニウム配
線を形成する。
を被着し、両膜を同時に開口して電極窓を形成し、電極
窓を含む上面にアルミニウム膜を被着し、アルミニウム
膜と多結晶シリコン膜とを共にパターンニングして、絶
縁膜上に多結晶シリコン膜を下層にしたアルミニウム配
線を形成する。
そうすれば、アルミニウム配線は配線層および電橋部分
での断線が少なくなる。
での断線が少なくなる。
[産業上の利用分野コ
本発明は、半導体装置の製造方法にかかり、特に、アル
ミニウム配線の形成方法に関する。
ミニウム配線の形成方法に関する。
ICやLSIなどの半導体装置においては、半導体基板
上に多数の素子が設けられ、これらを接続するための電
極配線が形成されている。このようなICの配線材料に
はアルミニウム(AI)が最も良く利用されており、そ
れはアルミニウムが電気伝導性が良くて且つ安価に得ら
れる材料であるからである。
上に多数の素子が設けられ、これらを接続するための電
極配線が形成されている。このようなICの配線材料に
はアルミニウム(AI)が最も良く利用されており、そ
れはアルミニウムが電気伝導性が良くて且つ安価に得ら
れる材料であるからである。
一方、ICの信頼性を低下させる最大の原因は配線層の
断線や短絡のトラブルであり、従前よりその対策が採ら
れてきたが、ICの高集積化、微細化の進展と共に益々
その対策が困難になりつつあり、従って、その微細な電
極や配線に相応した対策が望まれている。
断線や短絡のトラブルであり、従前よりその対策が採ら
れてきたが、ICの高集積化、微細化の進展と共に益々
その対策が困難になりつつあり、従って、その微細な電
極や配線に相応した対策が望まれている。
[従来の技術と発明が解決しようとする問題点]第2図
はICにおけるアルミニウム配線の平面図を示しており
、1はアルミニウム配線、2は絶縁膜で、同図のように
、通常の配線幅は、例えば、2μmと狭いが、1.2μ
mφの電極3(点線で示す)との接続部は4μmと配線
幅を約2倍に広くして、断線しないように配慮しである
。
はICにおけるアルミニウム配線の平面図を示しており
、1はアルミニウム配線、2は絶縁膜で、同図のように
、通常の配線幅は、例えば、2μmと狭いが、1.2μ
mφの電極3(点線で示す)との接続部は4μmと配線
幅を約2倍に広くして、断線しないように配慮しである
。
第3図(a)〜(C)は、第2図の部分における従来の
アルミニウム配線の形成工程順断面図を示している。ま
ず、同図(a)に示すように、半導体基板4上の燐シリ
ケートガラス(P S G)膜2 (膜厚1〜1.5μ
m)からなる絶縁膜上に、電極窓を窓開けするためのレ
ジスト膜マスク5をフォトプロセスによって形成する。
アルミニウム配線の形成工程順断面図を示している。ま
ず、同図(a)に示すように、半導体基板4上の燐シリ
ケートガラス(P S G)膜2 (膜厚1〜1.5μ
m)からなる絶縁膜上に、電極窓を窓開けするためのレ
ジスト膜マスク5をフォトプロセスによって形成する。
次いで、第3図(blに示すように、弗素系の反応ガス
を用いたドライエツチングによって、PSGS2O2厚
の半分程度まで等友釣にエツチングする。そうすれば、
レジスト膜マスク5の下にエツチング深さと同程度の幅
のアンダーカットが入る。
を用いたドライエツチングによって、PSGS2O2厚
の半分程度まで等友釣にエツチングする。そうすれば、
レジスト膜マスク5の下にエツチング深さと同程度の幅
のアンダーカットが入る。
次いで、同図(C1に示すように、PSGS2O2厚の
残り半分を異方性エツチングして、直径1.2μmφの
電極窓(コンタクトホール)3°を開口する。
残り半分を異方性エツチングして、直径1.2μmφの
電極窓(コンタクトホール)3°を開口する。
次いで、レジスト膜マスク5を除去して、第3図(d)
に示すように、膜厚1μm程度のアルミニウム膜1を被
着する。しかる後、図示していないが、他のレジスト膜
マスクを形成し、アルミニウム膜をパターンニングして
、アルミニウム配線に形成する。
に示すように、膜厚1μm程度のアルミニウム膜1を被
着する。しかる後、図示していないが、他のレジスト膜
マスクを形成し、アルミニウム膜をパターンニングして
、アルミニウム配線に形成する。
しかしながら、アルミニウムをスパッタ法又は蒸着法で
被着すると、被着の方向性のために凹部へのカバーレイ
ジ(被覆性)が悪く、第3図(d)ノ断面図に示すよう
に、電極窓は側面の急峻なテーバ−(傾斜)に阻まれて
電極窓の中にはアルミニウム膜は薄くしか被着せず、そ
のため、この電極部分で断線し易いと云う問題がある。
被着すると、被着の方向性のために凹部へのカバーレイ
ジ(被覆性)が悪く、第3図(d)ノ断面図に示すよう
に、電極窓は側面の急峻なテーバ−(傾斜)に阻まれて
電極窓の中にはアルミニウム膜は薄くしか被着せず、そ
のため、この電極部分で断線し易いと云う問題がある。
また、アルミニウム配線はPSG膜などの絶縁膜上に設
けられるから、PSG膜中の燐が水分を吸収し、その水
分によってアルミニウムが酸化して断線し易いと云う欠
点がある。
けられるから、PSG膜中の燐が水分を吸収し、その水
分によってアルミニウムが酸化して断線し易いと云う欠
点がある。
本発明は、これらの2つの問題点を共に低減して、断線
を減少させる製造方法を提案するものである。
を減少させる製造方法を提案するものである。
[問題点を解決するための手段]
その目的は、絶縁膜と多結晶シリコン膜とを積層し、該
絶縁膜と多結晶シリコン膜とを同時に窓開けして電極窓
を形成し、該電極窓を含む前記多結晶シリコン膜上にア
ルミニウム膜を被着し、該アルミニウム膜と前記多結晶
シリコン膜とを同時にパターンニングして、前記電極窓
に接続したアルミニウム配線を形成する工程が含まれる
半導体装置の製造方法によって達成される。
絶縁膜と多結晶シリコン膜とを同時に窓開けして電極窓
を形成し、該電極窓を含む前記多結晶シリコン膜上にア
ルミニウム膜を被着し、該アルミニウム膜と前記多結晶
シリコン膜とを同時にパターンニングして、前記電極窓
に接続したアルミニウム配線を形成する工程が含まれる
半導体装置の製造方法によって達成される。
[作用コ
即ち、本発明は、電極窓を窓開けする前に、絶縁膜上に
多結晶シリコン膜を被着し、両膜を同時に窓開けして電
極窓を形成し、電極窓を含む上面にアルミニウム膜を被
着し、電極はアルミニウム膜で埋めて、絶縁膜上はアル
ミニウム膜/多結晶シリコン膜からなる配線を形成する
。
多結晶シリコン膜を被着し、両膜を同時に窓開けして電
極窓を形成し、電極窓を含む上面にアルミニウム膜を被
着し、電極はアルミニウム膜で埋めて、絶縁膜上はアル
ミニウム膜/多結晶シリコン膜からなる配線を形成する
。
そうすれば、電極窓の周囲がなだらかなテーパーに形成
されて、電極窓でアルミニウムが厚く被着して断線が少
な(なり、且つ、絶縁膜上の配線層は下層に多結晶シリ
コン膜を介在しているため、水分の侵入による断線が減
少する。
されて、電極窓でアルミニウムが厚く被着して断線が少
な(なり、且つ、絶縁膜上の配線層は下層に多結晶シリ
コン膜を介在しているため、水分の侵入による断線が減
少する。
[実施例]
以下、図面を参照して実施例によって詳細に説明する。
第1図(a)〜(d)は本発明にかかる形成工程順断面
図である。
図である。
第1図(a)に示すように、半導体基板4上に化学気相
成長法によって膜厚1〜1.5μmのPSGS2O2び
膜厚500〜2000人の多結晶シリコン膜10を積層
被着する。この多結晶シリコン膜は燐を含み、シート抵
抗を60Ωる程度まで下げた導電性の膜にする。
成長法によって膜厚1〜1.5μmのPSGS2O2び
膜厚500〜2000人の多結晶シリコン膜10を積層
被着する。この多結晶シリコン膜は燐を含み、シート抵
抗を60Ωる程度まで下げた導電性の膜にする。
次いで、第1図(b)に示すように、その上面に、電極
窓を窓開けするためのレジスト膜マスク5を形成し、C
F4 +02ガスを反応ガスとして、マイクロ波励起の
プラズマエツチングによって、多結晶シリコン膜10と
PSGS2O2エツチングし、PSGS2O2分程度の
膜厚まで等友釣にエツチングする。そうすると、多結晶
シリコン膜10のエツチング速度はPSGS2O2ツチ
ング速度より約二倍速く、そのため、まず、多結晶シリ
コン膜10がレジスト膜マスク5の下まで側方に深くエ
ツチングされて、アンダーカットが入り、次に、下方の
PSGS2O2ツチングされるから、図示のようになだ
らかなテーパーをもった電極窓13゛が形成される。
窓を窓開けするためのレジスト膜マスク5を形成し、C
F4 +02ガスを反応ガスとして、マイクロ波励起の
プラズマエツチングによって、多結晶シリコン膜10と
PSGS2O2エツチングし、PSGS2O2分程度の
膜厚まで等友釣にエツチングする。そうすると、多結晶
シリコン膜10のエツチング速度はPSGS2O2ツチ
ング速度より約二倍速く、そのため、まず、多結晶シリ
コン膜10がレジスト膜マスク5の下まで側方に深くエ
ツチングされて、アンダーカットが入り、次に、下方の
PSGS2O2ツチングされるから、図示のようになだ
らかなテーパーをもった電極窓13゛が形成される。
次いで、第1図(C)に示すように、PSGS2O2厚
の残り半分をCF4又はCHF3又はその混合ガスを反
応ガスとして異方性エツチングして、直径1.2μmφ
の電極窓13″を形成する。この異方性エツチングはり
アクティブイオンエツチング(RI E)と呼ばれるエ
ツチング法で、垂直にレジスト膜マスクの通りにエツチ
ングされる。
の残り半分をCF4又はCHF3又はその混合ガスを反
応ガスとして異方性エツチングして、直径1.2μmφ
の電極窓13″を形成する。この異方性エツチングはり
アクティブイオンエツチング(RI E)と呼ばれるエ
ツチング法で、垂直にレジスト膜マスクの通りにエツチ
ングされる。
次いで、レジスト膜マスク5を除去し、第1図(dlに
示すように、膜厚1μm程度のアルミニウム膜11をス
パッタ法で被着する。その時、電極窓はなだらかなテー
パーの側面をもった窓であるから、電極窓の内部に厚(
アルミニウム膜が被着する。
示すように、膜厚1μm程度のアルミニウム膜11をス
パッタ法で被着する。その時、電極窓はなだらかなテー
パーの側面をもった窓であるから、電極窓の内部に厚(
アルミニウム膜が被着する。
しかる後、図示していないが、多結晶シリコン膜10を
下層に介在させたアルミニウム膜11をパターンニング
して、配線を形成する。
下層に介在させたアルミニウム膜11をパターンニング
して、配線を形成する。
そうすれば、電極窓13°はアルミニウム膜のみで埋没
され、PSG膜上はアルミニウム膜/多結晶シリコン膜
(上/下)からなるアルミニウム膜主体の配線が形成さ
れる。このような配線層は、電極窓はアルミニウムが厚
く被着していて断線が少なく、且つ、PSG膜上の配線
は下層に多結晶シリコン膜を介在しているためにアルミ
ニウム膜への水分の侵入を抑止して、アルミニウムの酸
化による断線が減少する。従って、本発明にかかる形成
方法によれば、ICなど半導体装置の高信頼化に役立つ
。
され、PSG膜上はアルミニウム膜/多結晶シリコン膜
(上/下)からなるアルミニウム膜主体の配線が形成さ
れる。このような配線層は、電極窓はアルミニウムが厚
く被着していて断線が少なく、且つ、PSG膜上の配線
は下層に多結晶シリコン膜を介在しているためにアルミ
ニウム膜への水分の侵入を抑止して、アルミニウムの酸
化による断線が減少する。従って、本発明にかかる形成
方法によれば、ICなど半導体装置の高信頼化に役立つ
。
[発明の効果]
以上の説明から明らかなように、本発明によればICな
ど半導体装置の信頼性向上に大きな効果があるものであ
る。
ど半導体装置の信頼性向上に大きな効果があるものであ
る。
第1図(al〜(d)は本発明にかかる形成工程順断面
図、第2図はアルミニウム配線の断面図、 第3図(al〜(dlは従来の形成工程順断面図である
。 図において、 1.11はアルミニウム配線又はアルミニウム膜、2は
絶縁膜またはPSG膜、 3は電極、 3’、13’は電極窓、 4は半導体基板、 5はレジスト膜マスク、 10は多結晶シリコン膜 を示している。 第1図 了ルミニークム西e糸蜜d1斗jジ図 第2図 従艇のボ分茂工寸し11面自析酌図 1 アルミニウム順 イメe、tc)→N$ 11’原111Mコ第3図
図、第2図はアルミニウム配線の断面図、 第3図(al〜(dlは従来の形成工程順断面図である
。 図において、 1.11はアルミニウム配線又はアルミニウム膜、2は
絶縁膜またはPSG膜、 3は電極、 3’、13’は電極窓、 4は半導体基板、 5はレジスト膜マスク、 10は多結晶シリコン膜 を示している。 第1図 了ルミニークム西e糸蜜d1斗jジ図 第2図 従艇のボ分茂工寸し11面自析酌図 1 アルミニウム順 イメe、tc)→N$ 11’原111Mコ第3図
Claims (1)
- 絶縁膜と多結晶シリコン膜とを積層し、該絶縁膜と多結
晶シリコン膜とを同時に開口して電極窓を形成し、該電
極窓を含む前記多結晶シリコン膜上にアルミニウム膜を
被着し、該アルミニウム膜と前記多結晶シリコン膜とを
同時にパターンニングして、前記電極窓に接続したアル
ミニウム配線を形成する工程が含まれてなることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25396486A JPS63107141A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25396486A JPS63107141A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63107141A true JPS63107141A (ja) | 1988-05-12 |
Family
ID=17258393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25396486A Pending JPS63107141A (ja) | 1986-10-24 | 1986-10-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63107141A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
JP2018085530A (ja) * | 2017-12-28 | 2018-05-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019091912A (ja) * | 2019-01-28 | 2019-06-13 | 富士電機株式会社 | 半導体装置 |
-
1986
- 1986-10-24 JP JP25396486A patent/JPS63107141A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
JP2018085530A (ja) * | 2017-12-28 | 2018-05-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019091912A (ja) * | 2019-01-28 | 2019-06-13 | 富士電機株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
JPS63107141A (ja) | 半導体装置の製造方法 | |
JPS61222236A (ja) | 半導体装置及びその製造方法 | |
JPS6254427A (ja) | 半導体装置の製造方法 | |
JPH0483336A (ja) | 半導体装置の製造方法 | |
JP2767104B2 (ja) | 半導体装置の製造方法 | |
JP2988943B2 (ja) | 配線接続孔の形成方法 | |
JPH0570301B2 (ja) | ||
JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JPH02111052A (ja) | 多層配線形成法 | |
JPH02134848A (ja) | 半導体装置の製造方法 | |
JPH04109654A (ja) | 半導体装置及びその製造方法 | |
JPS61107743A (ja) | 半導体装置の製造方法 | |
JPH0786209A (ja) | 半導体装置の製造方法 | |
JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
JPH0936222A (ja) | 半導体装置及びその製造方法 | |
JPS6366425B2 (ja) | ||
JPH02206115A (ja) | 半導体装置の製造方法 | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH04352455A (ja) | 半導体素子の製造方法 | |
JPH0415925A (ja) | 半導体装置の製造方法 | |
JPS60180143A (ja) | 半導体装置 | |
JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
JPH04213860A (ja) | 半導体装置 |