JP3313045B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3313045B2 JP3313045B2 JP10040697A JP10040697A JP3313045B2 JP 3313045 B2 JP3313045 B2 JP 3313045B2 JP 10040697 A JP10040697 A JP 10040697A JP 10040697 A JP10040697 A JP 10040697A JP 3313045 B2 JP3313045 B2 JP 3313045B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- semiconductor device
- wiring layer
- semiconductor
- frequency band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
Landscapes
- Wire Bonding (AREA)
- Waveguide Aerials (AREA)
- Support Of Aerials (AREA)
- Microwave Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体素子,イン
ピーダンス整合回路を有する回路モジュールを組み込ん
だ高周波信号を扱う半導体装置に関するものである。
ピーダンス整合回路を有する回路モジュールを組み込ん
だ高周波信号を扱う半導体装置に関するものである。
【0002】
【従来の技術】近年、電子機器に対する動作速度の高速
化の要請がますます強まっており、ミリ波等で動作する
モジュールの開発も進行している。
化の要請がますます強まっており、ミリ波等で動作する
モジュールの開発も進行している。
【0003】以下、図8,図9(a)〜(c)及び図1
0(a)〜(d)を参照しながら、従来の高周波モジュ
ール(MFIC)の一例について説明する。
0(a)〜(d)を参照しながら、従来の高周波モジュ
ール(MFIC)の一例について説明する。
【0004】図8は、従来の高周波モジュールの構成を
示す断面図である。同図において、70はモジュール基
板であるシリコン基板、71はTi・Au膜からなるグ
ランドプレーン層、72はBCB(ベンゾシクロブテ
ン)膜からなる誘電体膜、73はTi・Au配線、74
はボンディングパッド、75はバンプ、76は半導体素
子、77は回路基板をそれぞれ示す。ここで、半導体素
子76は、フリップチップ実装技術のひとつであるMB
B(マイクロバンプボンディング技術)法によって回路
基板77上に実装されている。
示す断面図である。同図において、70はモジュール基
板であるシリコン基板、71はTi・Au膜からなるグ
ランドプレーン層、72はBCB(ベンゾシクロブテ
ン)膜からなる誘電体膜、73はTi・Au配線、74
はボンディングパッド、75はバンプ、76は半導体素
子、77は回路基板をそれぞれ示す。ここで、半導体素
子76は、フリップチップ実装技術のひとつであるMB
B(マイクロバンプボンディング技術)法によって回路
基板77上に実装されている。
【0005】図9(a)〜(c)は、高周波モジュール
を構成する従来の母基板の製造工程を示す断面図であ
る。
を構成する従来の母基板の製造工程を示す断面図であ
る。
【0006】まず、図9(a)に示す工程で、シリコン
基板70上にEB(電子ビーム)蒸着法等でTi・Au
膜を堆積してグランドプレーン層71を形成する。次
に、図9(b)に示す工程で、スピンコート法等により
グランドプレーン層71の上に誘電体膜(BCB膜)7
2を形成する。さらに、図9(c)に示す工程で、フォ
トリソグラフィーとエッチングとを行なって、誘電体膜
72にグランドプレーン層71に到達する接続孔(図示
せず)を形成し、EB(電子ビーム)蒸着法等とフォト
リソグラフィー法、アディティブめっき法の技術を用い
て、接続孔を埋めて誘電体膜72の上に延びる接地用配
線や信号用配線等を含むTi・Au配線73や、そのパ
ッド領域を形成し、回路基板77を形成する。
基板70上にEB(電子ビーム)蒸着法等でTi・Au
膜を堆積してグランドプレーン層71を形成する。次
に、図9(b)に示す工程で、スピンコート法等により
グランドプレーン層71の上に誘電体膜(BCB膜)7
2を形成する。さらに、図9(c)に示す工程で、フォ
トリソグラフィーとエッチングとを行なって、誘電体膜
72にグランドプレーン層71に到達する接続孔(図示
せず)を形成し、EB(電子ビーム)蒸着法等とフォト
リソグラフィー法、アディティブめっき法の技術を用い
て、接続孔を埋めて誘電体膜72の上に延びる接地用配
線や信号用配線等を含むTi・Au配線73や、そのパ
ッド領域を形成し、回路基板77を形成する。
【0007】次に、転写バンプ法等によりバンプ75が
電極パッドに形成された半導体チップ76をMBB法に
より回路基板77上に搭載する。以下、MBB法を用い
た従来の実装例について説明する。
電極パッドに形成された半導体チップ76をMBB法に
より回路基板77上に搭載する。以下、MBB法を用い
た従来の実装例について説明する。
【0008】図10(a)〜(d)は、MBB実装方式
の工程を示す断面図である。まず、図10(a)に示す
工程で、回路基板77上(もしくは半導体チップ76
上)に光硬化性絶縁樹脂78をディスペンサなどで滴下
する。ついで、図10(b)に示す工程で、半導体チッ
プ76のボンディングパッド74上のバンプ75と回路
基板77のTi・Au配線73のパッド領域とを位置合
わせする。両者の位置合わせは、2個のカメラで半導体
チップ76面と回路基板77面の両方のパターンを認識
させ合体させる。次に、位置合わせが終わると、図10
(c)に示す工程で、半導体チップ76を加圧治具80
で加圧する。この加圧により光硬化性絶縁樹脂78は半
導体チップ76のバンプ75と回路基板77のパッド領
域の間から排出され、バンプ75を介して半導体チップ
76のボンディングパッド74と回路基板77のTi・
Au配線73とが電気的に接続される。次に、紫外光7
9を照射して光硬化性絶縁樹脂78を硬化させる。最後
に、硬化が終了してから加圧治具80を取り去ると、図
10(d)に示すように、半導体チップ76と回路基板
77とが機械的に強く接続される。
の工程を示す断面図である。まず、図10(a)に示す
工程で、回路基板77上(もしくは半導体チップ76
上)に光硬化性絶縁樹脂78をディスペンサなどで滴下
する。ついで、図10(b)に示す工程で、半導体チッ
プ76のボンディングパッド74上のバンプ75と回路
基板77のTi・Au配線73のパッド領域とを位置合
わせする。両者の位置合わせは、2個のカメラで半導体
チップ76面と回路基板77面の両方のパターンを認識
させ合体させる。次に、位置合わせが終わると、図10
(c)に示す工程で、半導体チップ76を加圧治具80
で加圧する。この加圧により光硬化性絶縁樹脂78は半
導体チップ76のバンプ75と回路基板77のパッド領
域の間から排出され、バンプ75を介して半導体チップ
76のボンディングパッド74と回路基板77のTi・
Au配線73とが電気的に接続される。次に、紫外光7
9を照射して光硬化性絶縁樹脂78を硬化させる。最後
に、硬化が終了してから加圧治具80を取り去ると、図
10(d)に示すように、半導体チップ76と回路基板
77とが機械的に強く接続される。
【0009】従来の高周波モジュールは、以上のよう
に、半導体チップ76を回路基板77に実装することに
より構成されている。
に、半導体チップ76を回路基板77に実装することに
より構成されている。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来の高周波モジュールにおいては、以下のような問題が
あった。
来の高周波モジュールにおいては、以下のような問題が
あった。
【0011】第1に、回路基板77に搭載された半導体
チップ76内の半導体素子は、ミリ波帯という高周波数
帯域で動作するものであるが、外部から信号を供給した
り、次段の半導体装置へ信号を伝達するには、半導体チ
ップ76と外部機器との間、あるいは半導体チップ同士
の間をボンディングワイヤ,リボン等によって接続する
必要がある。しかし、ボンディングワイヤ等による信号
接続ではインピーダンスのミスマッチを回避することが
非常に困難であった。
チップ76内の半導体素子は、ミリ波帯という高周波数
帯域で動作するものであるが、外部から信号を供給した
り、次段の半導体装置へ信号を伝達するには、半導体チ
ップ76と外部機器との間、あるいは半導体チップ同士
の間をボンディングワイヤ,リボン等によって接続する
必要がある。しかし、ボンディングワイヤ等による信号
接続ではインピーダンスのミスマッチを回避することが
非常に困難であった。
【0012】第2に、半導体チップ76内の半導体素子
に外部から電源を供給する場合、電源のノイズを遮断す
るための大容量のパスコンデンサを介在させる必要があ
るが、回路基板77上に大容量のパスコンデンサを組み
込むことは、実際上、極めて困難であった。
に外部から電源を供給する場合、電源のノイズを遮断す
るための大容量のパスコンデンサを介在させる必要があ
るが、回路基板77上に大容量のパスコンデンサを組み
込むことは、実際上、極めて困難であった。
【0013】本発明は、上記問題点に鑑みて成されたも
のであり、その目的は、モジュールを配線層を有する母
基板にバンプ実装法によって組み込むことにより、イン
ピーダンスのミスマッチを招くことなく高周波信号をス
ムーズに伝達することが可能な、さらには、外部からの
電源供給を行う場合、電源のノイズを遮断するための大
容量のパスコンデンサを容易に組み込むことが可能な構
造を実現することにある。
のであり、その目的は、モジュールを配線層を有する母
基板にバンプ実装法によって組み込むことにより、イン
ピーダンスのミスマッチを招くことなく高周波信号をス
ムーズに伝達することが可能な、さらには、外部からの
電源供給を行う場合、電源のノイズを遮断するための大
容量のパスコンデンサを容易に組み込むことが可能な構
造を実現することにある。
【0014】
【課題を解決するための手段】本発明に係る半導体装置
は、グランド層と、該グランド層の上に形成された誘電
体膜と、該誘電体膜の上に形成されパッド領域を有する
第1配線層とを有する母基板と、モジュール基板上に、
半導体素子と、該半導体素子に接続されパッド領域及び
インピーダンス整合回路を含む第2配線層とを形成して
なる少なくとも1つの半導体回路モジュールとを備え、
上記半導体回路モジュールは上記第2配線層を下に向け
た状態で上記母基板上に搭載されていて、上記第1配線
層のパッド領域と上記第2配線層のパッド領域との間が
バンプを介して接続されており、上記母基板上には、互
いに上記第1配線層を介して接続される高周波数帯回路
モジュールと、中間周波数帯回路モジュールと、低周波
数帯回路モジュールとが設けられており、少なくとも上
記高周波数帯回路モジュールが上記半導体回路モジュー
ルである。
は、グランド層と、該グランド層の上に形成された誘電
体膜と、該誘電体膜の上に形成されパッド領域を有する
第1配線層とを有する母基板と、モジュール基板上に、
半導体素子と、該半導体素子に接続されパッド領域及び
インピーダンス整合回路を含む第2配線層とを形成して
なる少なくとも1つの半導体回路モジュールとを備え、
上記半導体回路モジュールは上記第2配線層を下に向け
た状態で上記母基板上に搭載されていて、上記第1配線
層のパッド領域と上記第2配線層のパッド領域との間が
バンプを介して接続されており、上記母基板上には、互
いに上記第1配線層を介して接続される高周波数帯回路
モジュールと、中間周波数帯回路モジュールと、低周波
数帯回路モジュールとが設けられており、少なくとも上
記高周波数帯回路モジュールが上記半導体回路モジュー
ルである。
【0015】これにより、第1配線層と第2配線層との
間がバンプを介して接続されているので、各回路モジュ
ールと第2配線層との接続部におけるインピーダンスを
一定に制御することが可能になり、インピーダンスのミ
スマッチをきたすことなく信号がスムーズに伝達され
る。
間がバンプを介して接続されているので、各回路モジュ
ールと第2配線層との接続部におけるインピーダンスを
一定に制御することが可能になり、インピーダンスのミ
スマッチをきたすことなく信号がスムーズに伝達され
る。
【0016】しかも、取り扱う周波数の異なる複数の回
路モジュールが母基板上に搭載されている場合でも、イ
ンピーダンスのミスマッチがもっとも生じやすい高周波
数帯回路モジュールが母基板上にバンプ実装法によって
搭載されているので、上述の作用効果が確実に得られる
ことになる。
路モジュールが母基板上に搭載されている場合でも、イ
ンピーダンスのミスマッチがもっとも生じやすい高周波
数帯回路モジュールが母基板上にバンプ実装法によって
搭載されているので、上述の作用効果が確実に得られる
ことになる。
【0017】上記母基板を、有機系樹脂より構成される
フレキシブルなフィルム状基板を上記誘電体膜として有
するものとすることが好ましい。
フレキシブルなフィルム状基板を上記誘電体膜として有
するものとすることが好ましい。
【0018】これにより、半導体装置の取り扱い性が向
上する。
上する。
【0019】上記半導体回路モジュールの上記半導体素
子を、半導体素子に接続される電極パッドとを有する半
導体チップ内に収納し、上記第2配線層を上記モジュー
ル用基板上に形成しておき、上記半導体チップを上記電
極パッドを下方に向けた状態で上記モジュール基板上に
搭載しておいて、上記半導体チップの電極パッドと上記
モジュール基板上の第2配線層とをバンプを介して電気
的に接続しておくことができる。
子を、半導体素子に接続される電極パッドとを有する半
導体チップ内に収納し、上記第2配線層を上記モジュー
ル用基板上に形成しておき、上記半導体チップを上記電
極パッドを下方に向けた状態で上記モジュール基板上に
搭載しておいて、上記半導体チップの電極パッドと上記
モジュール基板上の第2配線層とをバンプを介して電気
的に接続しておくことができる。
【0020】これにより、半導体回路モジュールにおけ
る半導体チップの面積を低減することが可能になり、半
導体回路モジュールのコストの低減が可能になる。した
がって、半導体装置全体としての製造コストも低減され
る。
る半導体チップの面積を低減することが可能になり、半
導体回路モジュールのコストの低減が可能になる。した
がって、半導体装置全体としての製造コストも低減され
る。
【0021】少なくとも上記低周波数帯回路モジュール
を、上記第2配線層を上に向けた状態で上記母基板上に
搭載しておき、上記母基板の第1配線層のパッド領域と
上記第2配線層のパッド領域との間を導体ワイヤ又は導
体リボンを介して接続しておくことができる。
を、上記第2配線層を上に向けた状態で上記母基板上に
搭載しておき、上記母基板の第1配線層のパッド領域と
上記第2配線層のパッド領域との間を導体ワイヤ又は導
体リボンを介して接続しておくことができる。
【0022】これにより、インピーダンスのミスマッチ
が問題とならない低周波数帯回路モジュールをワイヤボ
ンディング法により母基板上に搭載することで、半導体
装置の製造コストが低減される。
が問題とならない低周波数帯回路モジュールをワイヤボ
ンディング法により母基板上に搭載することで、半導体
装置の製造コストが低減される。
【0023】上記母基板上に上記第1配線層に接続され
るアンテナをさらに設けて、上記各回路モジュールを、
上記第1配線層を介して上記アンテナから周波数の高い
順に直列に接続しておくことができる。
るアンテナをさらに設けて、上記各回路モジュールを、
上記第1配線層を介して上記アンテナから周波数の高い
順に直列に接続しておくことができる。
【0024】これにより、アンテナで受信した高周波信
号を外部機器で使用される低周波信号まで漸次周波数を
落としていきながら、あるいは外部機器で使用される低
周波信号をアンテナから送信される高周波信号まで漸次
周波数を上げていきながら、信号のスムーズな伝達を行
うことができる。
号を外部機器で使用される低周波信号まで漸次周波数を
落としていきながら、あるいは外部機器で使用される低
周波信号をアンテナから送信される高周波信号まで漸次
周波数を上げていきながら、信号のスムーズな伝達を行
うことができる。
【0025】上記母基板に取り付けられ、上記第1配線
層を介して上記低周波数帯回路モジュールに接続される
入出力端子をさらに備えることができる。
層を介して上記低周波数帯回路モジュールに接続される
入出力端子をさらに備えることができる。
【0026】これにより、入出力端子の近くには入出力
端子から入ってくる雑音等の影響を受けにくい低周波数
帯回路モジュールを配置して、雑音等による信号伝達特
性の悪化を確実に防止することができる。
端子から入ってくる雑音等の影響を受けにくい低周波数
帯回路モジュールを配置して、雑音等による信号伝達特
性の悪化を確実に防止することができる。
【0027】上記半導体回路モジュールに上記第1配線
層を介して接続される電源供給用端子と、上記電源供給
用端子と上記半導体回路モジュールとの間に介設された
電源ノイズ除去用チップコンデンサとをさらに備えるこ
とができる。
層を介して接続される電源供給用端子と、上記電源供給
用端子と上記半導体回路モジュールとの間に介設された
電源ノイズ除去用チップコンデンサとをさらに備えるこ
とができる。
【0028】これにより、外部からの電源を供給するに
際して、大容量のパスコンデンサである電源ノイズ除去
用チップコンデンサを広い母基板上に搭載することで、
電源ノイズ除去機能を半導体装置に容易に組み入れるこ
とができる。
際して、大容量のパスコンデンサである電源ノイズ除去
用チップコンデンサを広い母基板上に搭載することで、
電源ノイズ除去機能を半導体装置に容易に組み入れるこ
とができる。
【0029】上記母基板に、上記半導体チップとの干渉
を回避するための穴を設けることが好ましい。
を回避するための穴を設けることが好ましい。
【0030】上記母基板の上記グランド層のうち、上記
半導体回路モジュールの半導体素子及び上記第2配線層
の下方に位置する部分を除去しておくことが好ましい。
半導体回路モジュールの半導体素子及び上記第2配線層
の下方に位置する部分を除去しておくことが好ましい。
【0031】これにより、半導体回路モジュール内を流
れる信号のインピーダンスが母基板のグランド層の影響
でずれるのを確実に防止することができる。
れる信号のインピーダンスが母基板のグランド層の影響
でずれるのを確実に防止することができる。
【0032】
【発明の実施の形態】(第1の実施形態) まず、第1の実施形態について、図1〜図5を参照しな
がら説明する。
がら説明する。
【0033】図1は、第1の実施形態に係る半導体装置
の構成を概略的に示すブロック回路図である。同図にお
いて、1はアンテナ部、2はアンテナ部1に接続される
たとえば低雑音増幅器、受信フロントエンドモジュール
等の高周波数帯回路モジュール、3はたとえば増幅器、
ダウンコンバータ等の中間周波数帯回路モジュール、4
はたとえば増幅器等の低周波数帯回路モジュール、5は
母基板、7は母基板5に取り付けられた入出力端子とし
て機能する外部リード、6は母基板5上に設けられ、ア
ンテナ部1,各回路モジュール2−4,外部リード7間
を接続するための第1配線層、7aは外部リード7中の
電源供給用リード、8は電源供給用リード7aと上記各
回路モジュール2−4間に介設されるチップコンデンサ
をそれぞれ示す。ここで、中、低周波数帯域とは、ワイ
ヤボンド法等のフリップチップ法以外の実装方法でも、
インピーダンスのミスマッチを招くことなくチップ、モ
ジュールを回路基板に実装可能な周波数帯域と定義す
る。
の構成を概略的に示すブロック回路図である。同図にお
いて、1はアンテナ部、2はアンテナ部1に接続される
たとえば低雑音増幅器、受信フロントエンドモジュール
等の高周波数帯回路モジュール、3はたとえば増幅器、
ダウンコンバータ等の中間周波数帯回路モジュール、4
はたとえば増幅器等の低周波数帯回路モジュール、5は
母基板、7は母基板5に取り付けられた入出力端子とし
て機能する外部リード、6は母基板5上に設けられ、ア
ンテナ部1,各回路モジュール2−4,外部リード7間
を接続するための第1配線層、7aは外部リード7中の
電源供給用リード、8は電源供給用リード7aと上記各
回路モジュール2−4間に介設されるチップコンデンサ
をそれぞれ示す。ここで、中、低周波数帯域とは、ワイ
ヤボンド法等のフリップチップ法以外の実装方法でも、
インピーダンスのミスマッチを招くことなくチップ、モ
ジュールを回路基板に実装可能な周波数帯域と定義す
る。
【0034】ここで、上記半導体装置は、アンテナ部1
から受信した信号を高周波数帯回路モジュール2,中間
周波数帯回路モジュール3,低周波数帯回路モジュール
4から外部リード7まで順次信号を送る受信用半導体装
置として機能する。ただし、外部リード7から受けた信
号を、低周波数帯回路モジュール4,中間周波数帯回路
モジュール3,高周波数帯回路モジュール2からアンテ
ナ部1まで順次信号を送った後、アンテナ部1から送信
する送信用半導体装置であってもよい。
から受信した信号を高周波数帯回路モジュール2,中間
周波数帯回路モジュール3,低周波数帯回路モジュール
4から外部リード7まで順次信号を送る受信用半導体装
置として機能する。ただし、外部リード7から受けた信
号を、低周波数帯回路モジュール4,中間周波数帯回路
モジュール3,高周波数帯回路モジュール2からアンテ
ナ部1まで順次信号を送った後、アンテナ部1から送信
する送信用半導体装置であってもよい。
【0035】図2は、上記半導体装置を構成する母基板
5の断面図である。同図に示すように、母基板5は、銅
箔等の第1グランド層9と、ポリイミド、ポリエチレン
等により構成されフレキシブルな基板基材である第1誘
電体膜10と、Au等により形成された第1配線層6
と、貫通孔11とを備えている。
5の断面図である。同図に示すように、母基板5は、銅
箔等の第1グランド層9と、ポリイミド、ポリエチレン
等により構成されフレキシブルな基板基材である第1誘
電体膜10と、Au等により形成された第1配線層6
と、貫通孔11とを備えている。
【0036】また、回路モジュール2−4を搭載する前
に、母基板5には、低周波帯域での外部入出力端子用と
しての外部リードと、アンテナ部1とがあらかじめ取り
付けられている。
に、母基板5には、低周波帯域での外部入出力端子用と
しての外部リードと、アンテナ部1とがあらかじめ取り
付けられている。
【0037】ただし、本実施形態では、基板基材に有機
絶縁体膜を使用したが、基板基材にセラミック等の無機
誘電体膜を用いてもよい。また、基板基材に金属板を使
用しこれを第1グランド層9として、第1グランド層9
を構成する金属板の上に第1誘電体膜10を構成する絶
縁層、多層配線層を形成する構造としてもよい。
絶縁体膜を使用したが、基板基材にセラミック等の無機
誘電体膜を用いてもよい。また、基板基材に金属板を使
用しこれを第1グランド層9として、第1グランド層9
を構成する金属板の上に第1誘電体膜10を構成する絶
縁層、多層配線層を形成する構造としてもよい。
【0038】また、貫通孔11の代わりに基板にざぐり
を入れた底付き穴構造を用いることも可能である。
を入れた底付き穴構造を用いることも可能である。
【0039】さらに、外部リード7の代わりにワイヤ、
はんだ付け等その他の方法によって外部機器と信号の授
受を行なうことも可能である。
はんだ付け等その他の方法によって外部機器と信号の授
受を行なうことも可能である。
【0040】次に、図3は、上記母基板5の上に、各回
路モジュール2−4を搭載した半導体装置の構造を示す
断面図である。各回路モジュール2−4の構造は、上記
従来技術で説明した図7に示す構造と基本的には同じで
ある。すなわち、各回路モジュール2−4は、モジュー
ル基板であるシリコン基板20の上に、第2グランド層
21と、BCB膜からなる第2誘電体膜22と、Ti・
Auからなる第2配線層23と、半導体素子を内蔵し半
導体素子に接続されるボンディングパッド24を有する
半導体チップとを形成して構成されている。そして、半
導体チップ26のボンディングパッド24と第2配線層
23との間は、バンプ25によって接続されている。
路モジュール2−4を搭載した半導体装置の構造を示す
断面図である。各回路モジュール2−4の構造は、上記
従来技術で説明した図7に示す構造と基本的には同じで
ある。すなわち、各回路モジュール2−4は、モジュー
ル基板であるシリコン基板20の上に、第2グランド層
21と、BCB膜からなる第2誘電体膜22と、Ti・
Auからなる第2配線層23と、半導体素子を内蔵し半
導体素子に接続されるボンディングパッド24を有する
半導体チップとを形成して構成されている。そして、半
導体チップ26のボンディングパッド24と第2配線層
23との間は、バンプ25によって接続されている。
【0041】そして、図3に示すように、上記各回路モ
ジュール2−4は、第2配線層23を下方に向けて母基
板5上にバンプ実装法により搭載されている。つまり、
各回路モジュール2−4の半導体チップ26が母基板5
の貫通孔11内に入った状態で、第2配線層23のパッ
ド領域と母基板5の第1配線層6のパッド領域との間が
バンプ12を介して電気的に接続され、さらに、各回路
モジュール2−4と母基板5とが光硬化性樹脂15によ
って機械的に接続されている。
ジュール2−4は、第2配線層23を下方に向けて母基
板5上にバンプ実装法により搭載されている。つまり、
各回路モジュール2−4の半導体チップ26が母基板5
の貫通孔11内に入った状態で、第2配線層23のパッ
ド領域と母基板5の第1配線層6のパッド領域との間が
バンプ12を介して電気的に接続され、さらに、各回路
モジュール2−4と母基板5とが光硬化性樹脂15によ
って機械的に接続されている。
【0042】なお、中間周波数帯回路モジュール3と低
周波数帯回路モジュール4上の各半導体チップ26は、
ワイヤボンディング法によって搭載されていてもよく、
あるいはモールドパッケージ品をモジュール基板20上
に搭載したものであってもよい。
周波数帯回路モジュール4上の各半導体チップ26は、
ワイヤボンディング法によって搭載されていてもよく、
あるいはモールドパッケージ品をモジュール基板20上
に搭載したものであってもよい。
【0043】図4(a)−(c)は、本実施形態に係る
フレキシブルな母基板5の製造工程を示す断面図であ
る。
フレキシブルな母基板5の製造工程を示す断面図であ
る。
【0044】まず、図4(a)に示す工程で、ポリイミ
ド等の基板基材を構成する第1誘電体膜10の上面に銅
箔等の導体膜を接着してグランド層9を形成する。
ド等の基板基材を構成する第1誘電体膜10の上面に銅
箔等の導体膜を接着してグランド層9を形成する。
【0045】次に、図4(b)に示す工程で、第1誘電
体膜10の下面に、蒸着法,フォトリソグラフィー法,
アディティブめっき法等によりAu等よりなる第2配線
層6を形成する。また、アンテナ部1及び外部リード7
を形成する。
体膜10の下面に、蒸着法,フォトリソグラフィー法,
アディティブめっき法等によりAu等よりなる第2配線
層6を形成する。また、アンテナ部1及び外部リード7
を形成する。
【0046】次に、図4(c)に示す工程で、金型によ
るパンチングにより必要な場所に貫通孔11を形成し、
母基板5を完成する。
るパンチングにより必要な場所に貫通孔11を形成し、
母基板5を完成する。
【0047】図5(a)−(f)は、本実施形態に係る
半導体装置の製造工程を示す断面図である。ここで、各
回路モジュール2−4は上記従来技術と同じ方法によっ
て作製されるが、その際、各回路モジュール2−4の第
2配線層23と母基板5上の第1配線層6とを接続する
ためのAuバンプ12を、第2配線層23のパッド領域
上にアディティブめっき法等により形成しておく。ただ
し、母基板5上の第1配線層6を形成する際に、第1配
線層6のパッド領域上にアディティブめっき法等により
形成しておいてもよい。
半導体装置の製造工程を示す断面図である。ここで、各
回路モジュール2−4は上記従来技術と同じ方法によっ
て作製されるが、その際、各回路モジュール2−4の第
2配線層23と母基板5上の第1配線層6とを接続する
ためのAuバンプ12を、第2配線層23のパッド領域
上にアディティブめっき法等により形成しておく。ただ
し、母基板5上の第1配線層6を形成する際に、第1配
線層6のパッド領域上にアディティブめっき法等により
形成しておいてもよい。
【0048】まず、図5(a)に示す工程で、ざぐり1
3の入った平坦なステージ14を準備し、ステージのざ
ぐり13に貫通孔11を位置合わせして、ステージ14
の上に母基板5を設置する。
3の入った平坦なステージ14を準備し、ステージのざ
ぐり13に貫通孔11を位置合わせして、ステージ14
の上に母基板5を設置する。
【0049】次に、図5(b)に示す工程で、貫通孔1
1周辺の第2配線層6のパッド領域と高周波数帯回路モ
ジュール2のバンプ12とを位置合わせする。
1周辺の第2配線層6のパッド領域と高周波数帯回路モ
ジュール2のバンプ12とを位置合わせする。
【0050】次に、図5(c)に示す工程で、第1配線
層6のバンプ12に対応する領域に光硬化性樹脂15を
塗布する。
層6のバンプ12に対応する領域に光硬化性樹脂15を
塗布する。
【0051】次に、図5(d)に示す工程で、加圧ツー
ル16により高周波数帯回路モジュール2を加圧し、同
時に紫外線(UV)光17を照射して、光硬化性樹脂1
5を硬化させる。
ル16により高周波数帯回路モジュール2を加圧し、同
時に紫外線(UV)光17を照射して、光硬化性樹脂1
5を硬化させる。
【0052】次に、図5(e)に示す工程で、加圧ツー
ル16を除去し高周波数帯回路モジュール2の搭載を完
了する。
ル16を除去し高周波数帯回路モジュール2の搭載を完
了する。
【0053】その後、図5(f)に示すように、上記図
5(b)−(e)の工程と同様の工程を行なって、中間
周波数帯回路モジュール3、低周波数帯回路モジュール
4を母基板5上に搭載するとともに、母基板5の電源回
路部にチップコンデンサ8を必要数だけ搭載して、半導
体装置を完成する。
5(b)−(e)の工程と同様の工程を行なって、中間
周波数帯回路モジュール3、低周波数帯回路モジュール
4を母基板5上に搭載するとともに、母基板5の電源回
路部にチップコンデンサ8を必要数だけ搭載して、半導
体装置を完成する。
【0054】ただし、母基板5の貫通孔11の代わりに
底付き穴を設けた場合には、ステージ14上にざぐりを
設ける必要はない。
底付き穴を設けた場合には、ステージ14上にざぐりを
設ける必要はない。
【0055】本実施形態に係る半導体装置によると、第
1グランド層9と第1誘電体膜10と第1配線層6とを
有する母基板上に、いわゆるMFIC(高周波モジュー
ル)等の回路モジュールをバンプ実装法により搭載する
構造としたので、各回路モジュールと第1配線層6との
接続部におけるインピーダンスを一定に制御することが
可能になり、インピーダンスのミスマッチを防止して各
回路間における信号の伝達をスムーズに行なうことがで
きる。
1グランド層9と第1誘電体膜10と第1配線層6とを
有する母基板上に、いわゆるMFIC(高周波モジュー
ル)等の回路モジュールをバンプ実装法により搭載する
構造としたので、各回路モジュールと第1配線層6との
接続部におけるインピーダンスを一定に制御することが
可能になり、インピーダンスのミスマッチを防止して各
回路間における信号の伝達をスムーズに行なうことがで
きる。
【0056】特に、アンテナ部1から高周波数帯回路モ
ジュール2、中間周波数帯回路モジュール3、低周波帯
回路モジュール4を周波数の高い順に配置することによ
り、高周波信号を漸次挙げたり漸次下げたりして、信号
を円滑に取り扱うことができる。
ジュール2、中間周波数帯回路モジュール3、低周波帯
回路モジュール4を周波数の高い順に配置することによ
り、高周波信号を漸次挙げたり漸次下げたりして、信号
を円滑に取り扱うことができる。
【0057】さらに、外部からの電源供給を行う場合に
も、電源のノイズを遮断するための大容量のパスコンデ
ンサとして機能するチップコンデンサ8を母基板5上に
容易に搭載することが可能になる。すなわち、一般的
に、MFIC等の回路モジュールは、たとえば3mm
角,4mm角程度の大きさであり、このような回路モジ
ュールの上に、0.8mm角,1.6mm角程度のチッ
プコンデンサを搭載するのは困難である。それに対し、
本実施形態の構造によると、大容量のパスコンデンサ
(チップコンデンサ8)を広い母基板5の上に搭載する
ことで半導体装置内に容易に組み込むことができる。
も、電源のノイズを遮断するための大容量のパスコンデ
ンサとして機能するチップコンデンサ8を母基板5上に
容易に搭載することが可能になる。すなわち、一般的
に、MFIC等の回路モジュールは、たとえば3mm
角,4mm角程度の大きさであり、このような回路モジ
ュールの上に、0.8mm角,1.6mm角程度のチッ
プコンデンサを搭載するのは困難である。それに対し、
本実施形態の構造によると、大容量のパスコンデンサ
(チップコンデンサ8)を広い母基板5の上に搭載する
ことで半導体装置内に容易に組み込むことができる。
【0058】(第2の実施形態) 次に、第2の実施形態に係る半導体装置について説明す
る。図6は、第2の実施形態に係る半導体装置の断面図
である。
る。図6は、第2の実施形態に係る半導体装置の断面図
である。
【0059】本実施形態においても、母基板5の上に、
アンテナ部1,高周波数帯回路モジュール2,中間周波
数帯回路モジュール3,低周波数帯回路モジュール4,
外部リード7及びチップコンデンサ8(図示せず)が搭
載されている。そして、母基板5及び各回路モジュール
2−4の基本的な構造は上記第1の実施形態に係る半導
体装置と同じである。ただし、本実施形態では、高周波
数帯回路モジュール2及び中間周波数帯回路モジュール
3は母基板5上にバンプ実装法により搭載されているも
のの、低周波数帯回路モジュール4は、半導体チップ2
6や第2配線層23を上方にモジュール基板20を下方
に向けて母基板5上に搭載され、第2配線層23と母基
板5の第1配線層6との間は、ワイヤボンディング法に
より、ワイヤ18を介して接続されている。
アンテナ部1,高周波数帯回路モジュール2,中間周波
数帯回路モジュール3,低周波数帯回路モジュール4,
外部リード7及びチップコンデンサ8(図示せず)が搭
載されている。そして、母基板5及び各回路モジュール
2−4の基本的な構造は上記第1の実施形態に係る半導
体装置と同じである。ただし、本実施形態では、高周波
数帯回路モジュール2及び中間周波数帯回路モジュール
3は母基板5上にバンプ実装法により搭載されているも
のの、低周波数帯回路モジュール4は、半導体チップ2
6や第2配線層23を上方にモジュール基板20を下方
に向けて母基板5上に搭載され、第2配線層23と母基
板5の第1配線層6との間は、ワイヤボンディング法に
より、ワイヤ18を介して接続されている。
【0060】本実施形態によると、インピーダンスのミ
スマッチが問題とならない低周波数帯回路モジュール4
をワイヤボンディング法により母基板5上に搭載するこ
とで、製造コストの低減を図ることができる。
スマッチが問題とならない低周波数帯回路モジュール4
をワイヤボンディング法により母基板5上に搭載するこ
とで、製造コストの低減を図ることができる。
【0061】なお、中間周波数帯回路モジュール3も、
ワイヤボンディング法により母基板5上に搭載するよう
にしてもよい。
ワイヤボンディング法により母基板5上に搭載するよう
にしてもよい。
【0062】また、中間周波数帯回路モジュールや低周
波数帯回路モジュールは、半導体チップをワイヤボンデ
ィング法によりモジュール基板上に搭載したものであっ
てもよい。
波数帯回路モジュールは、半導体チップをワイヤボンデ
ィング法によりモジュール基板上に搭載したものであっ
てもよい。
【0063】(第3の実施形態) 次に、第3の実施形態に係る半導体装置について説明す
る。図7(a),(b)は、第3の実施形態に係る半導
体装置中の高周波数帯回路モジュールの平面図及び等価
回路図である。
る。図7(a),(b)は、第3の実施形態に係る半導
体装置中の高周波数帯回路モジュールの平面図及び等価
回路図である。
【0064】本実施形態に係る高周波数帯回路モジュー
ルは、モジュール基板であるGaAs基板30の上に、
2つの電界効果型トランジスタ31,32と、入力イン
ピーダンス整合回路33と、段間インピーダンス整合回
路34と、出力インピーダンス整合回路35と、入力端
子36と、出力端子37とを形成して構成されている。
すなわち、上記第1,第2の実施形態のごとく半導体チ
ップをモジュール基板の上にフリップチップ実装したも
のではなく、1つの半導体チップ内にトランジスタ3
1,32と各インピーダンス整合回路33−35を含む
第2配線層とが組み込まれている。ただし、図7
(a),(b)には図示されていないが、GaAs基板
30の裏面には第2グランド層として機能する導体膜が
形成されており、GaAs基板30全体が第2誘電体膜
として機能する。
ルは、モジュール基板であるGaAs基板30の上に、
2つの電界効果型トランジスタ31,32と、入力イン
ピーダンス整合回路33と、段間インピーダンス整合回
路34と、出力インピーダンス整合回路35と、入力端
子36と、出力端子37とを形成して構成されている。
すなわち、上記第1,第2の実施形態のごとく半導体チ
ップをモジュール基板の上にフリップチップ実装したも
のではなく、1つの半導体チップ内にトランジスタ3
1,32と各インピーダンス整合回路33−35を含む
第2配線層とが組み込まれている。ただし、図7
(a),(b)には図示されていないが、GaAs基板
30の裏面には第2グランド層として機能する導体膜が
形成されており、GaAs基板30全体が第2誘電体膜
として機能する。
【0065】本実施形態のような高周波数帯回路モジュ
ールを母基板上に搭載する場合にも、第2配線層のパッ
ド領域と母基板の第1配線層のパッド領域との間をバン
プを介して接続することにより、半導体チップ全体(つ
まり回路モジュール全体)を母基板上にバンプ実装法に
よりフリップチップ実装することができる。その場合、
図3に示すごとく母基板に貫通孔又は底付き穴を設ける
必要はないが、母基板の第1グランド層のうちGaAs
基板30の下方の領域(少なくとも各トランジスタ3
1,32及び各インピーダンス整合回路33−35の下
方の領域)は除去しておくことが好ましい。下方に第1
グランド層が存在することで、高周波数帯回路モジュー
ル内のインピーダンスのミスマッチが生じるからであ
る。
ールを母基板上に搭載する場合にも、第2配線層のパッ
ド領域と母基板の第1配線層のパッド領域との間をバン
プを介して接続することにより、半導体チップ全体(つ
まり回路モジュール全体)を母基板上にバンプ実装法に
よりフリップチップ実装することができる。その場合、
図3に示すごとく母基板に貫通孔又は底付き穴を設ける
必要はないが、母基板の第1グランド層のうちGaAs
基板30の下方の領域(少なくとも各トランジスタ3
1,32及び各インピーダンス整合回路33−35の下
方の領域)は除去しておくことが好ましい。下方に第1
グランド層が存在することで、高周波数帯回路モジュー
ル内のインピーダンスのミスマッチが生じるからであ
る。
【0066】本実施形態では、中間周波数帯回路モジュ
ールや低周波数帯回路モジュールをGaAs基板内に一
体的に構成したものを用いてもよいし、あるいは、高周
波数帯回路モジュール以外の回路モジュールは、半導体
チップを他のモジュール基板上にフリップチップ実装し
た構造もしくは半導体チップをモジュール基板上にワイ
ヤボンディング法により実装した構造としてもよい。
ールや低周波数帯回路モジュールをGaAs基板内に一
体的に構成したものを用いてもよいし、あるいは、高周
波数帯回路モジュール以外の回路モジュールは、半導体
チップを他のモジュール基板上にフリップチップ実装し
た構造もしくは半導体チップをモジュール基板上にワイ
ヤボンディング法により実装した構造としてもよい。
【0067】本実施形態においても、母基板上に回路モ
ジュールをフリップチップ実装することで、接続部にお
けるミスマッチを回避することができ、上記第1,第2
実施形態と同じ効果を発揮することができる。
ジュールをフリップチップ実装することで、接続部にお
けるミスマッチを回避することができ、上記第1,第2
実施形態と同じ効果を発揮することができる。
【0068】
【発明の効果】本発明によれば、グランド層,誘電体
膜,第1配線層を有する母基板上に、半導体回路モジュ
ールをバンプを介して接続するようにしたので、半導体
回路モジュールと母基板との接続部分での第1配線層の
インピーダンスを一定に制御することが可能となり、信
号のスムーズな伝達を図ることができる。また、大容量
のパスコンデンサを母基板上に搭載することで半導体装
置内に容易に組み込むことができるので、電源ノイズが
除去された電源を半導体回路モジュールに供給すること
ができる。
膜,第1配線層を有する母基板上に、半導体回路モジュ
ールをバンプを介して接続するようにしたので、半導体
回路モジュールと母基板との接続部分での第1配線層の
インピーダンスを一定に制御することが可能となり、信
号のスムーズな伝達を図ることができる。また、大容量
のパスコンデンサを母基板上に搭載することで半導体装
置内に容易に組み込むことができるので、電源ノイズが
除去された電源を半導体回路モジュールに供給すること
ができる。
【図1】第1の実施形態に係る半導体装置の平面構造を
概略的に示すブロック回路図である。
概略的に示すブロック回路図である。
【図2】第1の実施形態に係る母基板の断面図である。
【図3】第1の実施形態に係る半導体装置の全体構造を
示す断面図である。
示す断面図である。
【図4】第1の実施形態に係る母基板の製造工程を示す
断面図である。
断面図である。
【図5】第1の実施形態に係る半導体装置の製造工程の
うち回路モジュールの母基板への実装工程を示す断面図
である。
うち回路モジュールの母基板への実装工程を示す断面図
である。
【図6】第2の実施形態に係る半導体装置の全体構造を
示す断面図である。
示す断面図である。
【図7】第3の実施形態に係る半導体装置に用いられる
GaAs基板を用いたMMICのレイアウトを概略的に
示すブロック回路図及びその等価回路図である。
GaAs基板を用いたMMICのレイアウトを概略的に
示すブロック回路図及びその等価回路図である。
【図8】従来の高周波モジュール(MFIC)の構造を
示す断面図である。
示す断面図である。
【図9】従来の高周波モジュールを製造する際のモジュ
ール基板の一般的な製造工程を示す断面図である。
ール基板の一般的な製造工程を示す断面図である。
【図10】従来の高周波モジュールを製造する際のMB
B実装方式による半導体チップのモジュール基板への実
装工程を示す断面図である。
B実装方式による半導体チップのモジュール基板への実
装工程を示す断面図である。
1 アンテナ部 2 高周波数帯回路モジュール 3 中間周波数帯回路モジュール 4 低周波数帯回路モジュール 5 母基板 6 第1配線層 7 外部用リード 8 チップコンデンサ 9 第1グランド層 10 第1誘電体膜 11 貫通孔 12 バンプ 13 ざぐり 14 ステージ 15 光硬化性樹脂 16 加圧ツール 17 紫外線(UV)光 20 シリコン基板(モジュール基板) 21 第2グランド層 22 第2誘電体膜 23 第2配線層 24 ボンディングパッド 25 バンプ 26 半導体チップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01Q 1/24 H01Q 1/24 Z 13/08 13/08 H03F 3/60 H03F 3/60 (56)参考文献 特開 平7−297225(JP,A) 特開 平6−232199(JP,A) 特開 平5−211276(JP,A) 特開 平5−267403(JP,A) 特開 平8−213497(JP,A) 特開 平7−74285(JP,A) 特開 平4−259231(JP,A) 特開 平5−63033(JP,A) 実開 平3−67452(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H01L 25/00 - 25/18 H01L 27/01 301 H01P 5/08 H01Q 1/24 H01Q 13/08 H03F 3/60
Claims (9)
- 【請求項1】 グランド層と、該グランド層の上に形成
された誘電体膜と、該誘電体膜の上に形成されパッド領
域を有する第1配線層とを有する母基板と、 モジュール基板上に、半導体素子と、該半導体素子に接
続されパッド領域及びインピーダンス整合回路を含む第
2配線層とを形成してなる少なくとも1つの半導体回路
モジュールとを備え、 上記半導体回路モジュールは上記第2配線層を下に向け
た状態で上記母基板上に搭載されていて、上記第1配線
層のパッド領域と上記第2配線層のパッド領域との間が
バンプを介して接続されており、 上記母基板上には、互いに上記第1配線層を介して接続
される高周波数帯回路モジュールと、中間周波数帯回路
モジュールと、低周波数帯回路モジュールとが設けられ
ており、 少なくとも上記高周波数帯回路モジュールが上記半導体
回路モジュールである ことを特徴とする半導体装置。 - 【請求項2】 請求項1に記載の半導体装置において、 上記母基板は、有機系樹脂より構成されるフレキシブル
なフィルム状基板を上記誘電体膜として有していること
を特徴とする半導体装置。 - 【請求項3】 請求項1に記載の半導体装置において、 上記半導体回路モジュールの上記半導体素子は、半導体
素子に接続される電極パッドとを有する半導体チップ内
に収納されており、 上記第2配線層は上記モジュール用基板上に形成されて
おり、 上記半導体チップは上記電極パッドを下方に向けた状態
で上記モジュール基板上に搭載されていて、上記半導体
チップの電極パッドと上記モジュール基板上の第2配線
層とがバンプを介して電気的に接続されていることを特
徴とする半導体装置。 - 【請求項4】 請求項1に記載の半導体装置において、 少なくとも上記低周波数帯回路モジュールは、上記第2
配線層を上に向けた状態で上記母基板上に搭載されてい
て、上記母基板の第1配線層のパッド領域と上記第2配
線層のパッド領域との間が導体ワイヤ又は導体リボンを
介して接続されていることを特徴とする半導体装置。 - 【請求項5】 請求項1に記載の半導体装置において、 上記母基板上に設けられ上記第1配線層に接続されるア
ンテナをさらに備え、 上記各回路モジュールは、上記第1配線層を介して上記
アンテナから周波数の高い順に直列に接続されているこ
とを特徴とする半導体装置。 - 【請求項6】 請求項5に記載の半導体装置において、 上記母基板に取り付けられ、上記第1配線層を介して上
記低周波数帯回路モジュールに接続される入出力端子を
さらに備えていることを特徴とする半導体装置。 - 【請求項7】 請求項1に記載の半導体装置において、 上記半導体回路モジュールに上記第1配線層を介して接
続される電源供給用端子と、 上記電源供給用端子と上記半導体回路モジュールとの間
に介設された電源ノイズ除去用チップコンデンサとをさ
らに備えていることを特徴とする半導体装置。 - 【請求項8】 請求項3に記載の半導体装置において、 上記母基板には、上記半導体チップとの干渉を回避する
ための穴が設けられていることを特徴とする母基板。 - 【請求項9】 請求項1−8のうちいずれか1つに記載
の半導体装置において、 上記母基板の上記グランド層のうち、上記半導体回路モ
ジュールの半導体素子及び上記第2配線層の下方に位置
する部分が除去されていることを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10040697A JP3313045B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10040697A JP3313045B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10294331A JPH10294331A (ja) | 1998-11-04 |
JP3313045B2 true JP3313045B2 (ja) | 2002-08-12 |
Family
ID=14273105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10040697A Expired - Fee Related JP3313045B2 (ja) | 1997-04-17 | 1997-04-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3313045B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4502564B2 (ja) | 1999-12-24 | 2010-07-14 | 富士通株式会社 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
JP5054413B2 (ja) * | 2007-04-10 | 2012-10-24 | 新光電気工業株式会社 | アンテナ素子及び半導体装置 |
JP5556072B2 (ja) * | 2009-01-07 | 2014-07-23 | ソニー株式会社 | 半導体装置、その製造方法、ミリ波誘電体内伝送装置 |
JP5412372B2 (ja) * | 2010-04-30 | 2014-02-12 | 株式会社フジクラ | 半導体実装装置 |
CN103650234A (zh) * | 2012-02-15 | 2014-03-19 | 松下电器产业株式会社 | 无线模块 |
-
1997
- 1997-04-17 JP JP10040697A patent/JP3313045B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10294331A (ja) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230130259A1 (en) | Radio frequency device packages | |
US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
US7638364B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
US20220189884A1 (en) | Formation method of chip package | |
KR101452548B1 (ko) | 후면 수동 디바이스 집적을 이용하는 반도체 다이 | |
US8471361B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
US7344920B1 (en) | Integrated circuit package and method for fabricating same | |
US20070029667A1 (en) | Semiconductor device | |
US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
US20070018298A1 (en) | Optimized multi-apparation assembly | |
JP3313045B2 (ja) | 半導体装置 | |
US20230387046A1 (en) | Semiconductor device package and method of manufacturing the same | |
EP1309003A2 (en) | Wiring arrangement for surface mounted device | |
JP5709352B2 (ja) | 背面多層信号ルーティングを有するmmic | |
WO2024025874A1 (en) | Microelectronic device package with integral antenna module and semiconductor device | |
US20220415802A1 (en) | Semiconductor package | |
US20220359976A1 (en) | Microelectronic device package including antenna and semiconductor device | |
CN210575925U (zh) | 封装模组和雷达*** | |
US20210135333A1 (en) | Semiconductor device package and method for manufacturing the same | |
JP3267881B2 (ja) | 回路基板及び半導体装置 | |
US20240021971A1 (en) | Microelectronic device package with integral waveguide transition | |
US20230361054A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
US20240113413A1 (en) | Microelectronic device package including antenna and semiconductor device | |
US20220344796A1 (en) | Microelectronic device package including antenna and semiconductor device | |
KR20210138992A (ko) | 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |