JP3267881B2 - 回路基板及び半導体装置 - Google Patents
回路基板及び半導体装置Info
- Publication number
- JP3267881B2 JP3267881B2 JP32815696A JP32815696A JP3267881B2 JP 3267881 B2 JP3267881 B2 JP 3267881B2 JP 32815696 A JP32815696 A JP 32815696A JP 32815696 A JP32815696 A JP 32815696A JP 3267881 B2 JP3267881 B2 JP 3267881B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- film
- grounding conductor
- conductor film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
Landscapes
- Structure Of Printed Boards (AREA)
Description
【０００１】本発明は、高周波用トランジスタを内蔵す
る半導体チップを集積した半導体装置及び該半導体装置
に使用される回路基板に係り、特にミリ波〜ミリ波に使
用される通信機器に適した構造に関するものである。
る半導体チップを集積した半導体装置及び該半導体装置
に使用される回路基板に係り、特にミリ波〜ミリ波に使
用される通信機器に適した構造に関するものである。
【０００２】
【従来の技術】近年、電子機器は動作速度が高速化し、
準ミリ波〜ミリ波等で使用される通信機器用の半導体装
置が開発されてきている。
準ミリ波〜ミリ波等で使用される通信機器用の半導体装
置が開発されてきている。
【０００３】以下、特願平８−２３５８４号で提案され
ている準ミリ波〜ミリ波用のトランジスタを搭載した半
導体装置の例について説明する。
ている準ミリ波〜ミリ波用のトランジスタを搭載した半
導体装置の例について説明する。
【０００４】図８に示すように、基板基材であるシリコ
ン基板６０の上に、Ｔｉ・Ａｕ膜からなる接地用導体膜
であるグランドプレーン６１（以下、単にグラウンド層
と呼ぶ）が形成され、さらに、グラウンド層６１の上に
誘電体膜であるＢＣＢ膜６２（ベンゾシクロブテン膜）
が形成されている。そして、ＢＣＢ膜６２の上に配線導
体膜であるＴｉ・Ａｕ配線６３が形成されている。この
Ｔｉ・Ａｕ配線６３とＢＣＢ膜６２とグラウンド層６１
とにより、マイクロストリップ線路が構成されている。
また、Ｔｉ・Ａｕ配線６３の一部にはパッド領域６４が
形成されている。以上の各部材によって、回路基板６７
が構成されている。一方、高周波トランジスタを内蔵す
る半導体チップ６６には電極パッド７０が設けられてお
り、半導体チップ６６は電極パッド７０を下方に向けた
状態で回路基板６７上にフリップチップ実装されてい
る。すなわち、半導体チップ６６の電極パッド７０と、
回路基板６７のパッド領域６４との間にバンプ６５を介
在させて、回路基板６７のＴｉ・Ａｕ配線６３と半導体
チップ６６のトランジスタ等とを電気的に接続するとと
もに、半導体チップ６６と回路基板６７との間を光硬化
性絶縁樹脂６８により機械的に強固に接合している。
ン基板６０の上に、Ｔｉ・Ａｕ膜からなる接地用導体膜
であるグランドプレーン６１（以下、単にグラウンド層
と呼ぶ）が形成され、さらに、グラウンド層６１の上に
誘電体膜であるＢＣＢ膜６２（ベンゾシクロブテン膜）
が形成されている。そして、ＢＣＢ膜６２の上に配線導
体膜であるＴｉ・Ａｕ配線６３が形成されている。この
Ｔｉ・Ａｕ配線６３とＢＣＢ膜６２とグラウンド層６１
とにより、マイクロストリップ線路が構成されている。
また、Ｔｉ・Ａｕ配線６３の一部にはパッド領域６４が
形成されている。以上の各部材によって、回路基板６７
が構成されている。一方、高周波トランジスタを内蔵す
る半導体チップ６６には電極パッド７０が設けられてお
り、半導体チップ６６は電極パッド７０を下方に向けた
状態で回路基板６７上にフリップチップ実装されてい
る。すなわち、半導体チップ６６の電極パッド７０と、
回路基板６７のパッド領域６４との間にバンプ６５を介
在させて、回路基板６７のＴｉ・Ａｕ配線６３と半導体
チップ６６のトランジスタ等とを電気的に接続するとと
もに、半導体チップ６６と回路基板６７との間を光硬化
性絶縁樹脂６８により機械的に強固に接合している。
【０００５】以上のようなフリップチップ実装技術のひ
とつであるＭＢＢ（マイクロバンプボンディング技術）
法によって、半導体チップ６６が回路基板６７上に実装
されている。
とつであるＭＢＢ（マイクロバンプボンディング技術）
法によって、半導体チップ６６が回路基板６７上に実装
されている。
【０００６】次に、ＭＢＢ法による半導体装置の製造工
程について、図９（ａ）〜（ｃ）及び図１０（ａ）〜
（ｄ）を参照しながら説明する。
程について、図９（ａ）〜（ｃ）及び図１０（ａ）〜
（ｄ）を参照しながら説明する。
【０００７】図９（ａ）〜（ｃ）は、回路基板の製造工
程を示す断面図である。まず、図９（ａ）に示すよう
に、シリコン基板６０上にＥＢ（電子ビーム）蒸着法等
でＴｉ・Ａｕのグラウンド層６１を形成する。次に、図
９（ｂ）に示すように、グラウンド層６１の上にスピン
コート法によりＢＣＢを塗布後、焼成によりＢＣＢ膜６
２を形成する。さらに、図９（ｃ）に示すように、フォ
トリソグラフィーの技術とエッチング技術とを用いてＢ
ＣＢ膜６２にコンタクトホール７２を形成し、ＥＢ（電
子ビーム）蒸着法等とフォトリソグラフィー法、アディ
ティブめっき法の技術を用いて、コンタクトホール７２
を金属で埋め込むとともに、Ｔｉ・Ａｕ配線６３、パッ
ド領域６４を形成し回路基板６７を構成する。
程を示す断面図である。まず、図９（ａ）に示すよう
に、シリコン基板６０上にＥＢ（電子ビーム）蒸着法等
でＴｉ・Ａｕのグラウンド層６１を形成する。次に、図
９（ｂ）に示すように、グラウンド層６１の上にスピン
コート法によりＢＣＢを塗布後、焼成によりＢＣＢ膜６
２を形成する。さらに、図９（ｃ）に示すように、フォ
トリソグラフィーの技術とエッチング技術とを用いてＢ
ＣＢ膜６２にコンタクトホール７２を形成し、ＥＢ（電
子ビーム）蒸着法等とフォトリソグラフィー法、アディ
ティブめっき法の技術を用いて、コンタクトホール７２
を金属で埋め込むとともに、Ｔｉ・Ａｕ配線６３、パッ
ド領域６４を形成し回路基板６７を構成する。
【０００８】次に、図１０（ａ）〜（ｄ）は、転写バン
プ法等により半導体チップ６６を回路基板６７に搭載す
るＭＢＢ法の工程を示す断面図である。
プ法等により半導体チップ６６を回路基板６７に搭載す
るＭＢＢ法の工程を示す断面図である。
【０００９】まず、図１０（ａ）に示すように、回路基
板６７上もしくは半導体チップ６６側に光硬化性絶縁樹
脂６８をディスペンサなどで滴下する。ついで、図１０
（ｂ）に示すように、半導体チップ６６の電極パッド７
０に付着されたバンプ６５と回路基板６７のパッド領域
６４とを位置合わせする。両者の位置合わせは、２個の
カメラで半導体チップ６６の面と回路基板６７の面の両
方のパターンを認識させ合体させる。位置合わせが終わ
ると、図１０（ｃ）に示すように、半導体チップ６６を
加圧治具６９で加圧する。この加圧により、光硬化性絶
縁樹脂６８は半導体チップ６６のバンプ６５と回路基板
６７のパッド領域６４の間から排出され、バンプ６５と
回路基板６７のパッド領域６４とが電気的に接触する。
さらに、紫外光（ＵＶ光）７１を照射して光硬化性絶縁
樹脂６８を硬化させる。そして、図１０（ｄ）に示すよ
うに、硬化が終了してから加圧治具６９を取り去ると半
導体チップ６６と回路基板６７のパッド領域６４との接
続が完了する。
板６７上もしくは半導体チップ６６側に光硬化性絶縁樹
脂６８をディスペンサなどで滴下する。ついで、図１０
（ｂ）に示すように、半導体チップ６６の電極パッド７
０に付着されたバンプ６５と回路基板６７のパッド領域
６４とを位置合わせする。両者の位置合わせは、２個の
カメラで半導体チップ６６の面と回路基板６７の面の両
方のパターンを認識させ合体させる。位置合わせが終わ
ると、図１０（ｃ）に示すように、半導体チップ６６を
加圧治具６９で加圧する。この加圧により、光硬化性絶
縁樹脂６８は半導体チップ６６のバンプ６５と回路基板
６７のパッド領域６４の間から排出され、バンプ６５と
回路基板６７のパッド領域６４とが電気的に接触する。
さらに、紫外光（ＵＶ光）７１を照射して光硬化性絶縁
樹脂６８を硬化させる。そして、図１０（ｄ）に示すよ
うに、硬化が終了してから加圧治具６９を取り去ると半
導体チップ６６と回路基板６７のパッド領域６４との接
続が完了する。
【００１０】
【発明が解決しようとする課題】ところで、上述のよう
な準ミリ波〜ミリ波に使用される半導体装置をさらに母
基板に搭載すると、回路基板上の配線や受動回路等が設
計通りの特性を示さないという現象が生じた。その原因
を追究した結果、マイクロ波程度の周波数を取り扱う半
導体装置を母基板に搭載させるための構造を、準ミリ波
〜ミリ波用の半導体装置に適用したのでは、回路基板の
グラウンドレベルが母基板のグラウンドレベルと必ずし
も一致しないためと推測された。
な準ミリ波〜ミリ波に使用される半導体装置をさらに母
基板に搭載すると、回路基板上の配線や受動回路等が設
計通りの特性を示さないという現象が生じた。その原因
を追究した結果、マイクロ波程度の周波数を取り扱う半
導体装置を母基板に搭載させるための構造を、準ミリ波
〜ミリ波用の半導体装置に適用したのでは、回路基板の
グラウンドレベルが母基板のグラウンドレベルと必ずし
も一致しないためと推測された。
【００１１】さらに、このような基板間のグラウンドレ
ベルの不一致を招く原因を追求すると、周波数が高くな
るにしたがって、各グラウンド同士を接続するワイヤの
インダクタンスや接点部分の不連続などが基板間のグラ
ンドレベルを変化させているものと推測された。
ベルの不一致を招く原因を追求すると、周波数が高くな
るにしたがって、各グラウンド同士を接続するワイヤの
インダクタンスや接点部分の不連続などが基板間のグラ
ンドレベルを変化させているものと推測された。
【００１２】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体チップを搭載している回路基
板上のグラウンドレベルと母基板のグラウンドレベルと
が均一なグラウンドとして取り扱う程度に一致させる手
段を講ずることにより、設計通りの特性を発揮しうる半
導体装置及びこの半導体装置に組み込むのに適した回路
基板を提供することにある。
あり、その目的は、半導体チップを搭載している回路基
板上のグラウンドレベルと母基板のグラウンドレベルと
が均一なグラウンドとして取り扱う程度に一致させる手
段を講ずることにより、設計通りの特性を発揮しうる半
導体装置及びこの半導体装置に組み込むのに適した回路
基板を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、請求項１〜２に記載されている回路基
板に関する手段と、請求項３〜１０に記載されている半
導体装置に関する手段とを講じている。
に、本発明では、請求項１〜２に記載されている回路基
板に関する手段と、請求項３〜１０に記載されている半
導体装置に関する手段とを講じている。
【００１４】本発明の回路基板は、請求項１に記載され
ているように、高周波用トランジスタを内蔵する半導体
チップを搭載するための回路基板であって、基板と、上
記基板の全面上に形成された接地用導体膜と、上記接地
用導体膜の上に形成された誘電体膜と、上記誘電体膜の
上に形成され、上記接地用導体膜，上記誘電体膜と共に
マイクロストリップ線路を構成する配線導体膜とを備え
ており、上記接地用導体膜の少なくとも一部が露出する
ように上記誘電体膜の周辺部のうち少なくとも一部が除
去されている。
ているように、高周波用トランジスタを内蔵する半導体
チップを搭載するための回路基板であって、基板と、上
記基板の全面上に形成された接地用導体膜と、上記接地
用導体膜の上に形成された誘電体膜と、上記誘電体膜の
上に形成され、上記接地用導体膜，上記誘電体膜と共に
マイクロストリップ線路を構成する配線導体膜とを備え
ており、上記接地用導体膜の少なくとも一部が露出する
ように上記誘電体膜の周辺部のうち少なくとも一部が除
去されている。
【００１５】これにより、接地用導体膜が広い範囲で露
出しているため、機器を構成する際に母基板となる基板
のグラウンドと広範囲で電気的に接続することができ
る。そのために、母基板との接続部におけるインダクタ
ンスや接点の不連続に起因するグラウンドレベルの変動
を無視しうる程度に低減することができる。
出しているため、機器を構成する際に母基板となる基板
のグラウンドと広範囲で電気的に接続することができ
る。そのために、母基板との接続部におけるインダクタ
ンスや接点の不連続に起因するグラウンドレベルの変動
を無視しうる程度に低減することができる。
【００１６】請求項２に記載されているように、請求項
１において、上記誘電体膜の周辺部のすべてが除去され
ていて、上記接地用導体膜の周辺部のすべてが露出して
いることが好ましい。
１において、上記誘電体膜の周辺部のすべてが除去され
ていて、上記接地用導体膜の周辺部のすべてが露出して
いることが好ましい。
【００１７】本発明に係る半導体装置は、請求項３に記
載されているように、高周波トランジスタを内蔵する半
導体チップと、小基板，上記小基板の全面上に形成され
た第１の接地用導体膜，上記第１の接地用導体膜の上に
形成された誘電体膜，並びに上記誘電体膜の上に形成さ
れ上記第１の接地用導体膜及び上記誘電体膜と共にマイ
クロストリップ線路を構成する配線導体膜を有し上記半
導体チップを搭載するための回路基板と、少なくとも第
２の接地用導体膜を有し上記回路基板を搭載するための
母基板とを備えた半導体装置を前提とする。そして、上
記回路基板は、上記半導体チップが搭載されている面を
上方に向けた状態で上記母基板の上面上に搭載されてお
り、上記回路基板の上記誘電体膜は、上記第１の接地用
導体膜の上で第１の接地用導体膜の周辺部の所定の面積
以上の範囲だけが露出するように周辺部の少なくとも一
部が除去されており、上記第２の接地用導体膜は、上記
母基板上において少なくとも上記回路基板の搭載領域に
隣接する領域に形成されており、上記回路基板の第１の
接地用導体膜の露出した周辺部と上記母基板の第２の接
地用導体膜とが電気的に接続されている。
載されているように、高周波トランジスタを内蔵する半
導体チップと、小基板，上記小基板の全面上に形成され
た第１の接地用導体膜，上記第１の接地用導体膜の上に
形成された誘電体膜，並びに上記誘電体膜の上に形成さ
れ上記第１の接地用導体膜及び上記誘電体膜と共にマイ
クロストリップ線路を構成する配線導体膜を有し上記半
導体チップを搭載するための回路基板と、少なくとも第
２の接地用導体膜を有し上記回路基板を搭載するための
母基板とを備えた半導体装置を前提とする。そして、上
記回路基板は、上記半導体チップが搭載されている面を
上方に向けた状態で上記母基板の上面上に搭載されてお
り、上記回路基板の上記誘電体膜は、上記第１の接地用
導体膜の上で第１の接地用導体膜の周辺部の所定の面積
以上の範囲だけが露出するように周辺部の少なくとも一
部が除去されており、上記第２の接地用導体膜は、上記
母基板上において少なくとも上記回路基板の搭載領域に
隣接する領域に形成されており、上記回路基板の第１の
接地用導体膜の露出した周辺部と上記母基板の第２の接
地用導体膜とが電気的に接続されている。
【００１８】これにより、第１の接地用導体膜と第２の
接地用導体膜とが広い範囲で電気的に接続されるので、
両者の接続部におけるインダクタンスや接点の不連続に
起因するグランドレベルの変動を無視しうる程度に低減
することができる。したがって、回路基板と母基板のグ
ラウンドレベルが均一になり、回路基板上の配線や受動
回路が設計通りに機能することになる。
接地用導体膜とが広い範囲で電気的に接続されるので、
両者の接続部におけるインダクタンスや接点の不連続に
起因するグランドレベルの変動を無視しうる程度に低減
することができる。したがって、回路基板と母基板のグ
ラウンドレベルが均一になり、回路基板上の配線や受動
回路が設計通りに機能することになる。
【００１９】請求項４に記載されているように、請求項
３において、上記誘電体膜の周辺部全体が除去されてい
て、上記第１の接地用導体膜の周辺部全体が露出してい
ることが好ましい。
３において、上記誘電体膜の周辺部全体が除去されてい
て、上記第１の接地用導体膜の周辺部全体が露出してい
ることが好ましい。
【００２０】請求項５に記載されているように、請求項
３において、上記第２の接地用導体膜は、上記母基板上
において少なくとも上記回路基板の搭載領域を取り囲む
領域に形成されていることが好ましい。
３において、上記第２の接地用導体膜は、上記母基板上
において少なくとも上記回路基板の搭載領域を取り囲む
領域に形成されていることが好ましい。
【００２１】これにより、回路基板の第１の接地用導体
膜のうちどの部分が露出していても、母基板の第２の接
地用導体膜との間で広い範囲で電気的接続を行うことが
可能になる。
膜のうちどの部分が露出していても、母基板の第２の接
地用導体膜との間で広い範囲で電気的接続を行うことが
可能になる。
【００２２】請求項６に記載されているように、請求項
５において、上記第２の接地用導体膜は、上記母基板上
において他の配線形成領域を除くほぼ全体に亘って形成
されていることが好ましい。
５において、上記第２の接地用導体膜は、上記母基板上
において他の配線形成領域を除くほぼ全体に亘って形成
されていることが好ましい。
【００２３】これにより、母基板上に搭載する回路基板
の種類，数，搭載位置等が半導体装置の種類によって異
なっていても、母基板を共通化することができ、製造コ
ストを低減と製造の容易化とを図ることができる。
の種類，数，搭載位置等が半導体装置の種類によって異
なっていても、母基板を共通化することができ、製造コ
ストを低減と製造の容易化とを図ることができる。
【００２４】請求項７に記載されているように、請求項
３，４，５又は６において、上記第１の接地用導体膜と
上記第２の接地用導体膜とを、多数の導電ワイヤにより
互いに接続してもよいし、あるいは、請求項８に記載さ
れているように、はんだ又は導電ペーストにより互いに
接続してもよい。
３，４，５又は６において、上記第１の接地用導体膜と
上記第２の接地用導体膜とを、多数の導電ワイヤにより
互いに接続してもよいし、あるいは、請求項８に記載さ
れているように、はんだ又は導電ペーストにより互いに
接続してもよい。
【００２５】いずれの場合にも、第１及び第２の接地用
導体膜との接続部分の面積が確実に広くなるので、上述
の作用によって、両者のグラウンドレベルが確実に均一
化される。
導体膜との接続部分の面積が確実に広くなるので、上述
の作用によって、両者のグラウンドレベルが確実に均一
化される。
【００２６】請求項９に記載されているように、請求項
３，４，５，６，７又は８において、上記母基板に形成
された電源供給用配線と、上記電源供給用配線と上記第
２の接地用導体膜とに跨って搭載されたチップコンデン
サとをさらに備えることができる。
３，４，５，６，７又は８において、上記母基板に形成
された電源供給用配線と、上記電源供給用配線と上記第
２の接地用導体膜とに跨って搭載されたチップコンデン
サとをさらに備えることができる。
【００２７】これにより、回路基板に電源供給回路や、
高周波成分のノイズを除去するためのコンデンサを回路
基板側に設ける場合に比べ、半導体装置全体の面積が極
めて小さくなる。
高周波成分のノイズを除去するためのコンデンサを回路
基板側に設ける場合に比べ、半導体装置全体の面積が極
めて小さくなる。
【００２８】請求項１０に記載されているように、請求
項３，４，５，６，７，８又は９において、上記高周波
用トランジスタを、準ミリ波〜ミリ波用トランジスタと
することができる。
項３，４，５，６，７，８又は９において、上記高周波
用トランジスタを、準ミリ波〜ミリ波用トランジスタと
することができる。
【００２９】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００３０】図１は、本実施形態に係る回路基板１１の
断面図である。同図に示すように、シリコン基板１の上
には、Ｔｉ・Ａｕ・Ｔｉの積層膜等からなる周囲が露出
した第１の接地用導体膜であるグランドプレーン２（以
下、単にグラウンド層と呼ぶ）が形成されており、グラ
ウンド層２の上には、ＢＣＢ膜（ベンゾシクロブテン
膜）等の有機絶縁膜よりなる誘電体膜３が形成されてい
る。また、誘電体膜３の上にはＡｕ等からなる配線層４
が形成されており、配線層４の一部は半導体チップを搭
載するためのパッド領域５となっている。上記配線層
４，誘電体膜３及びグラウンド層２により、マイクロス
トリップ線路が構成されている。また、誘電体膜３には
スルーホール１０が形成されており、このスルーホール
１０に埋め込まれた金属を介して、配線層４とグラウン
ド層２とが電気的に接続されている。なお、配線層４の
パッド領域５の上には、Ａｕよりなるバンプ６が設けら
れている。
断面図である。同図に示すように、シリコン基板１の上
には、Ｔｉ・Ａｕ・Ｔｉの積層膜等からなる周囲が露出
した第１の接地用導体膜であるグランドプレーン２（以
下、単にグラウンド層と呼ぶ）が形成されており、グラ
ウンド層２の上には、ＢＣＢ膜（ベンゾシクロブテン
膜）等の有機絶縁膜よりなる誘電体膜３が形成されてい
る。また、誘電体膜３の上にはＡｕ等からなる配線層４
が形成されており、配線層４の一部は半導体チップを搭
載するためのパッド領域５となっている。上記配線層
４，誘電体膜３及びグラウンド層２により、マイクロス
トリップ線路が構成されている。また、誘電体膜３には
スルーホール１０が形成されており、このスルーホール
１０に埋め込まれた金属を介して、配線層４とグラウン
ド層２とが電気的に接続されている。なお、配線層４の
パッド領域５の上には、Ａｕよりなるバンプ６が設けら
れている。
【００３１】ここで、本実施形態の特徴は、回路基板１
１上において誘電体膜３の周辺部は除去されており、回
路基板１１の外周に沿って環状にグラウンド層２が露出
した状態となっている点である。図２は、回路基板１１
の製造工程におけるウエハ５０の形状を示す平面図であ
る。ウエハ５０の上には、後に回路基板１１となる多数
のチップ領域５１が設けられており、各チップ領域５１
間の領域では誘電体膜３が除去されておりグラウンド層
２が露出した状態となっている。なお、各チップ領域５
１には、図１に示す配線導体膜等も形成されているが、
図２においては図示を省略している。そして、このグラ
ウンド層２が露出している領域の中央部に沿ってスクラ
イブすることにより、各回路基板１１が切り出される。
その結果、回路基板１１の周辺部において誘電体膜３が
除去されて、グラウンド層２が露出した環状の領域が形
成されることになる。
１上において誘電体膜３の周辺部は除去されており、回
路基板１１の外周に沿って環状にグラウンド層２が露出
した状態となっている点である。図２は、回路基板１１
の製造工程におけるウエハ５０の形状を示す平面図であ
る。ウエハ５０の上には、後に回路基板１１となる多数
のチップ領域５１が設けられており、各チップ領域５１
間の領域では誘電体膜３が除去されておりグラウンド層
２が露出した状態となっている。なお、各チップ領域５
１には、図１に示す配線導体膜等も形成されているが、
図２においては図示を省略している。そして、このグラ
ウンド層２が露出している領域の中央部に沿ってスクラ
イブすることにより、各回路基板１１が切り出される。
その結果、回路基板１１の周辺部において誘電体膜３が
除去されて、グラウンド層２が露出した環状の領域が形
成されることになる。
【００３２】ただし、回路基板１１における誘電体膜３
を除去する領域は、斯かる実施形態に限定されるもので
はなく、例えば回路基板１１の４つの辺のうち１〜３つ
の辺の端部のみを除去するような構成も可能である。ま
た、１つの辺のうち例えば半分程度の端部を除去するな
ど、一部の端部のみを除去してもよい。
を除去する領域は、斯かる実施形態に限定されるもので
はなく、例えば回路基板１１の４つの辺のうち１〜３つ
の辺の端部のみを除去するような構成も可能である。ま
た、１つの辺のうち例えば半分程度の端部を除去するな
ど、一部の端部のみを除去してもよい。
【００３３】図３は、本実施形態に係る高周波モジュー
ルの一部を示す断面図である。図３に示すように、回路
基板１１上には半導体チップ７が主面を下方に向けた状
態で搭載されている。つまり、半導体チップ７の電極パ
ッド８と回路基板１１上の配線層４のパッド領域５とが
バンプ６を介して接続されている。また、半導体チップ
７を搭載した回路基板１１は、セラミック等で構成され
る母基板１２上にフェースアップ状態で搭載されてい
る。そして、回路基板１１上の周辺部に露出しているグ
ラウンド層２と、母基板１２上に形成された第２の接地
用導体膜である接地端子１３とは、多数の導電ワイヤ１
４により互いに接続されている。以下、母基板１２にお
ける接地端子１３や配線の構造などについて説明する。
ルの一部を示す断面図である。図３に示すように、回路
基板１１上には半導体チップ７が主面を下方に向けた状
態で搭載されている。つまり、半導体チップ７の電極パ
ッド８と回路基板１１上の配線層４のパッド領域５とが
バンプ６を介して接続されている。また、半導体チップ
７を搭載した回路基板１１は、セラミック等で構成され
る母基板１２上にフェースアップ状態で搭載されてい
る。そして、回路基板１１上の周辺部に露出しているグ
ラウンド層２と、母基板１２上に形成された第２の接地
用導体膜である接地端子１３とは、多数の導電ワイヤ１
４により互いに接続されている。以下、母基板１２にお
ける接地端子１３や配線の構造などについて説明する。
【００３４】図４は、本実施形態に係る高周波モジュー
ルのうち図３に示す領域よりも広い部分の構造を示す平
面図である。同図に示すように、母基板１２の上には、
回路基板１１が複数個搭載されており、各回路基板１１
にはそれぞれ誘電体膜や配線層が形成されかつ半導体チ
ップが搭載されている。ただし、同図においては、１つ
の回路基板１１の配線層４のパターンや半導体チップ７
のみが図示されている。ここで、同図に示すように、母
基板１２の上において、電源・信号接続用配線２１が形
成されている領域を除くほぼ全領域には接地端子１３が
形成されており、回路基板１１はこの接地端子１３上に
導電性接着剤１９によって固定されている。このよう
に、回路基板１１上の周辺部に露出しているグラウンド
層２と母基板１２上に形成された接地端子１３とは広い
範囲で近接しており、このような回路基板１１のグラウ
ンド層２と母基板１２の接地端子１３との構造によっ
て、両者間を多数の導電ワイヤ１４により接続すること
を可能ならしめている。
ルのうち図３に示す領域よりも広い部分の構造を示す平
面図である。同図に示すように、母基板１２の上には、
回路基板１１が複数個搭載されており、各回路基板１１
にはそれぞれ誘電体膜や配線層が形成されかつ半導体チ
ップが搭載されている。ただし、同図においては、１つ
の回路基板１１の配線層４のパターンや半導体チップ７
のみが図示されている。ここで、同図に示すように、母
基板１２の上において、電源・信号接続用配線２１が形
成されている領域を除くほぼ全領域には接地端子１３が
形成されており、回路基板１１はこの接地端子１３上に
導電性接着剤１９によって固定されている。このよう
に、回路基板１１上の周辺部に露出しているグラウンド
層２と母基板１２上に形成された接地端子１３とは広い
範囲で近接しており、このような回路基板１１のグラウ
ンド層２と母基板１２の接地端子１３との構造によっ
て、両者間を多数の導電ワイヤ１４により接続すること
を可能ならしめている。
【００３５】なお、母基板１２上において、電源・信号
接続用配線２１と接地端子１３とに跨って、高周波信号
中のノイズを除去するなどのためのチップコンデンサ２
２が搭載されている。また、回路基板１１上の配線層４
のパッド領域と母基板１２上の電源・信号接続用配線２
１とは、導電ワイヤ２３により互いに接続されている。
また、同図には、電源・信号接続用配線２１として、電
源接続用の配線しか図示されていないが、各回路基板１
１間などの配線層を接続するための信号接続用配線を形
成してもよいものとする。
接続用配線２１と接地端子１３とに跨って、高周波信号
中のノイズを除去するなどのためのチップコンデンサ２
２が搭載されている。また、回路基板１１上の配線層４
のパッド領域と母基板１２上の電源・信号接続用配線２
１とは、導電ワイヤ２３により互いに接続されている。
また、同図には、電源・信号接続用配線２１として、電
源接続用の配線しか図示されていないが、各回路基板１
１間などの配線層を接続するための信号接続用配線を形
成してもよいものとする。
【００３６】本実施形態の回路基板１１においては、回
路基板１１の上に形成されたマイクロストリップ線路の
構成要素である誘電体膜３の周辺部が除去され、グラウ
ンド層２が回路基板１１の周辺部に露出した状態となっ
ている。この回路基板１１の周辺部に露出したグラウン
ド層２によって、多数の導電ワイヤ１４を設ける領域が
確保される。
路基板１１の上に形成されたマイクロストリップ線路の
構成要素である誘電体膜３の周辺部が除去され、グラウ
ンド層２が回路基板１１の周辺部に露出した状態となっ
ている。この回路基板１１の周辺部に露出したグラウン
ド層２によって、多数の導電ワイヤ１４を設ける領域が
確保される。
【００３７】ここで、従来の一般的な高周波モジュール
の構造をそのまま適用すると、回路基板上に例えば図４
の配線層４中に示すような適当なパッド領域を設け、こ
のパッド領域と母基板の接地端子との間に導電ワイヤを
設けることが考えられるが、そのような構造では多数の
導電ワイヤを設けることはできない。ところが、準ミリ
波〜ミリ波の信号を扱うものでは、少数の導電ワイヤの
みでグラウンド間を接続すると、導電ワイヤのインダク
タンスや接点の不連続などのためと思われるが、母基板
１２上の接地端子１３のレベルと回路基板１１上のグラ
ウンド層２のレベルとの不一致が生じ、高周波モジュー
ル全体としての特性が設計値からずれてしまうおそれが
あることがわかった。
の構造をそのまま適用すると、回路基板上に例えば図４
の配線層４中に示すような適当なパッド領域を設け、こ
のパッド領域と母基板の接地端子との間に導電ワイヤを
設けることが考えられるが、そのような構造では多数の
導電ワイヤを設けることはできない。ところが、準ミリ
波〜ミリ波の信号を扱うものでは、少数の導電ワイヤの
みでグラウンド間を接続すると、導電ワイヤのインダク
タンスや接点の不連続などのためと思われるが、母基板
１２上の接地端子１３のレベルと回路基板１１上のグラ
ウンド層２のレベルとの不一致が生じ、高周波モジュー
ル全体としての特性が設計値からずれてしまうおそれが
あることがわかった。
【００３８】それに対し、本実施形態では、母基板１２
の接地端子１３と回路基板１１上のグラウンド層２とが
多数の導電ワイヤ１４を介して接続されているので、導
電ワイヤ１４のインダクタンスなどに起因するグラウン
ドレベルの変動がほぼ無視しうる程度に低減され、回路
基板１１上のグラウンド層２と母基板１２上の接地端子
１３とが均一なグラウンドとして機能する。したがっ
て、高周波モジュール内の配線、受動回路が設計通りの
特性を発揮するのである。
の接地端子１３と回路基板１１上のグラウンド層２とが
多数の導電ワイヤ１４を介して接続されているので、導
電ワイヤ１４のインダクタンスなどに起因するグラウン
ドレベルの変動がほぼ無視しうる程度に低減され、回路
基板１１上のグラウンド層２と母基板１２上の接地端子
１３とが均一なグラウンドとして機能する。したがっ
て、高周波モジュール内の配線、受動回路が設計通りの
特性を発揮するのである。
【００３９】また、図４に示すように、母基板１２上に
電源・信号接続用配線２１が設けられ、この配線２１と
接地端子１３とに跨ってチップコンデンサ２２が搭載さ
れているので、回路基板１１上に別途電源回路とノイズ
除去用の大面積のコンデンサとを設けるのに比べて、高
周波モジュール全体としてのサイズが小さくなり、コン
パクト化を図ることができる。
電源・信号接続用配線２１が設けられ、この配線２１と
接地端子１３とに跨ってチップコンデンサ２２が搭載さ
れているので、回路基板１１上に別途電源回路とノイズ
除去用の大面積のコンデンサとを設けるのに比べて、高
周波モジュール全体としてのサイズが小さくなり、コン
パクト化を図ることができる。
【００４０】次に、図５（ａ）〜（ｅ）及び図６（ａ）
〜（ｃ）を参照しながら、本実施形態における高周波モ
ジュールの製造工程について説明する。
〜（ｃ）を参照しながら、本実施形態における高周波モ
ジュールの製造工程について説明する。
【００４１】まず、図５（ａ）に示す工程において、ウ
エハ状のシリコン基板１上に蒸着等によりＴｉ・Ａｕ・
Ｔｉの積層膜等からなるグラウンド層２を形成し、グラ
ウンド層２上にスピンコート法によりＢＣＢ膜を塗布
し、ソフトキュア、ハードキュアを経て所望の厚みのＢ
ＣＢ膜よりなる誘電体膜３を形成する。このとき、ＢＣ
Ｂ以外の有機系絶縁物による成膜も可能である。次に、
所望の位置にフォトリソグラフィー等の技術とドライエ
ッチング、ウエットエッチング技術を用いスルーホール
１０を形成すると同時に、最終的に回路基板となる各チ
ップ領域５１の周辺部のグラウンド層２を露出させる
（図２に示す状態）。このとき、感光性のＢＣＢ、ポリ
イミド等を用いフォトリソグラフィーの技術と組み合わ
せスルーホール１０、グラウンド層２の露出面を同時に
形成することも可能である。
エハ状のシリコン基板１上に蒸着等によりＴｉ・Ａｕ・
Ｔｉの積層膜等からなるグラウンド層２を形成し、グラ
ウンド層２上にスピンコート法によりＢＣＢ膜を塗布
し、ソフトキュア、ハードキュアを経て所望の厚みのＢ
ＣＢ膜よりなる誘電体膜３を形成する。このとき、ＢＣ
Ｂ以外の有機系絶縁物による成膜も可能である。次に、
所望の位置にフォトリソグラフィー等の技術とドライエ
ッチング、ウエットエッチング技術を用いスルーホール
１０を形成すると同時に、最終的に回路基板となる各チ
ップ領域５１の周辺部のグラウンド層２を露出させる
（図２に示す状態）。このとき、感光性のＢＣＢ、ポリ
イミド等を用いフォトリソグラフィーの技術と組み合わ
せスルーホール１０、グラウンド層２の露出面を同時に
形成することも可能である。
【００４２】次に、図５（ｂ）に示す工程において、真
空蒸着法等の薄膜形成法によりＴｉ・Ａｕ等のめっき用
種薄膜を形成し、フォトリソグラフィー等の技術、電解
めっき法等のめっき技術を用い種薄膜上にＡｕ等の配線
層４及びそのパッド領域５を形成し、エッチング技術を
用いて種薄膜を除去する。このとき、必要ならば、図中
の破線で示すようにダミーのパッド領域１５を形成す
る。
空蒸着法等の薄膜形成法によりＴｉ・Ａｕ等のめっき用
種薄膜を形成し、フォトリソグラフィー等の技術、電解
めっき法等のめっき技術を用い種薄膜上にＡｕ等の配線
層４及びそのパッド領域５を形成し、エッチング技術を
用いて種薄膜を除去する。このとき、必要ならば、図中
の破線で示すようにダミーのパッド領域１５を形成す
る。
【００４３】次に、図５（ｃ）に示す工程において、前
工程と同様に、フォトリソグラフィー等の技術と電解め
っき法等を用いパッド領域５上にＡｕよりなるバンプ６
を所望の高さだけ形成する。このとき、バンプ６は、回
路基板１１のパッド領域５上のみに形成したが、半導体
チップ７の電極パッド８上のみあるいは両者の上に形成
することも可能である。また、バンプ６はめっき条件等
を適当な条件としできるだけ硬度の柔らかいものを形成
し、ビッカース硬度で５０Ｈｖ以下とするのが望まし
い。このとき、必要ならば、図中の破線で示すように、
ダミーのパッド領域１５の上にダミーのバンプ１６を同
時に形成する。
工程と同様に、フォトリソグラフィー等の技術と電解め
っき法等を用いパッド領域５上にＡｕよりなるバンプ６
を所望の高さだけ形成する。このとき、バンプ６は、回
路基板１１のパッド領域５上のみに形成したが、半導体
チップ７の電極パッド８上のみあるいは両者の上に形成
することも可能である。また、バンプ６はめっき条件等
を適当な条件としできるだけ硬度の柔らかいものを形成
し、ビッカース硬度で５０Ｈｖ以下とするのが望まし
い。このとき、必要ならば、図中の破線で示すように、
ダミーのパッド領域１５の上にダミーのバンプ１６を同
時に形成する。
【００４４】次に、図５（ｄ）に示す工程で、回路基板
１１上の所望の位置に光硬化性絶縁樹脂９を塗布し、バ
ンプ６と半導体チップ７の電極パッド８とが対応する位
置で相対抗するように位置合わせを行う。
１１上の所望の位置に光硬化性絶縁樹脂９を塗布し、バ
ンプ６と半導体チップ７の電極パッド８とが対応する位
置で相対抗するように位置合わせを行う。
【００４５】次に、図５（ｅ）に示す工程で、半導体チ
ップ７上から加圧治具１７によりパッド領域５のみがほ
ぼ変形量が飽和するように圧縮塑性変形させる荷重を加
え、紫外線１８を照射し光硬化性絶縁樹脂９を硬化させ
る。その後、加圧治具１７を除去し、回路基板１１上へ
の半導体チップ７の搭載を完了する。
ップ７上から加圧治具１７によりパッド領域５のみがほ
ぼ変形量が飽和するように圧縮塑性変形させる荷重を加
え、紫外線１８を照射し光硬化性絶縁樹脂９を硬化させ
る。その後、加圧治具１７を除去し、回路基板１１上へ
の半導体チップ７の搭載を完了する。
【００４６】以下、図６（ａ）に示す工程で、図５
（ｄ），（ｅ）に示す工程と同様の工程を繰り返して、
回路基板１１上への半導体チップ７の搭載を完成する。
（ｄ），（ｅ）に示す工程と同様の工程を繰り返して、
回路基板１１上への半導体チップ７の搭載を完成する。
【００４７】ただし、図５（ｃ）〜（ｅ）及び図６
（ａ）に示す工程において、図２に示すウエハ５０の各
チップ領域５１上に半導体チップを搭載しておいてから
スクライブを行って回路基板１１を切り出してもよい
し、ウエハ５０から各回路基板１１を切り出してから、
半導体チップを回路基板１１上に搭載してもよい。した
がって、上述の説明で、「回路基板１１」とあるのを、
「ウエハ５０のチップ領域５１」で置き換えてもよいこ
とになる。
（ａ）に示す工程において、図２に示すウエハ５０の各
チップ領域５１上に半導体チップを搭載しておいてから
スクライブを行って回路基板１１を切り出してもよい
し、ウエハ５０から各回路基板１１を切り出してから、
半導体チップを回路基板１１上に搭載してもよい。した
がって、上述の説明で、「回路基板１１」とあるのを、
「ウエハ５０のチップ領域５１」で置き換えてもよいこ
とになる。
【００４８】次に、図６（ｂ）に示す工程で、回路基板
１１を母基板１２上に導電性樹脂１９等で接着して搭載
する。
１１を母基板１２上に導電性樹脂１９等で接着して搭載
する。
【００４９】最後に、図６（ｃ）に示す工程で、回路基
板１１の露出したグラウンド層２と母基板１２の接地端
子１３間の導電ワイヤ１４による接続や、回路基板１１
と母基板１２との間、あるいは回路基板１１同士の間の
電源・信号接続用配線２１の導電ワイヤによる接続、母
基板１２へのチップコンデンサ２２の搭載等を行って、
高周波モジュールを完成する。
板１１の露出したグラウンド層２と母基板１２の接地端
子１３間の導電ワイヤ１４による接続や、回路基板１１
と母基板１２との間、あるいは回路基板１１同士の間の
電源・信号接続用配線２１の導電ワイヤによる接続、母
基板１２へのチップコンデンサ２２の搭載等を行って、
高周波モジュールを完成する。
【００５０】ただし、上記図６（ｃ）に示す工程では、
図７に示すように、回路基板１１の露出したグラウンド
層２と母基板１２の接地端子１３又は導電性接着剤１９
とをはんだ２０や，導電ペースト等で広範囲に電気的に
接続し、信号，電源用の配線２１を導電ワイヤ２３によ
り電気的に接続しモジュールを完成する構成も可能であ
る。
図７に示すように、回路基板１１の露出したグラウンド
層２と母基板１２の接地端子１３又は導電性接着剤１９
とをはんだ２０や，導電ペースト等で広範囲に電気的に
接続し、信号，電源用の配線２１を導電ワイヤ２３によ
り電気的に接続しモジュールを完成する構成も可能であ
る。
【００５１】また、母基板１２上の接地端子１３は、必
ずしも電源・信号接続用配線を除く全ての部分に形成さ
れている必要はなく、少なくとも回路基板を搭載する領
域に隣接して形成されていれば、本発明の目的は達成し
うる。ただし、より効果的に本発明の目的を達成するた
めには、接地端子が回路基板の搭載領域を取り囲んでい
ることが好ましい。このように構成することによって、
回路基板上のグラウンド層のどの部分が露出していて
も、母基板上の接地端子との間で広い範囲に亘る接続が
容易となる。
ずしも電源・信号接続用配線を除く全ての部分に形成さ
れている必要はなく、少なくとも回路基板を搭載する領
域に隣接して形成されていれば、本発明の目的は達成し
うる。ただし、より効果的に本発明の目的を達成するた
めには、接地端子が回路基板の搭載領域を取り囲んでい
ることが好ましい。このように構成することによって、
回路基板上のグラウンド層のどの部分が露出していて
も、母基板上の接地端子との間で広い範囲に亘る接続が
容易となる。
【００５２】
【発明の効果】請求項１〜２によれば、高周波用の半導
体チップを搭載し、かつマイクロストリップ線路を設け
て構成される回路基板において、マイクロストリップ線
路の要素である誘電体膜の周辺部を除去し、その部分の
グラウンド層を露出させる構造としたので、回路基板を
他の部材と接続する場合に、接続部のインダクタンスな
どに起因するグラウンドレベルの変動を無視できる程度
まで低減することができる。
体チップを搭載し、かつマイクロストリップ線路を設け
て構成される回路基板において、マイクロストリップ線
路の要素である誘電体膜の周辺部を除去し、その部分の
グラウンド層を露出させる構造としたので、回路基板を
他の部材と接続する場合に、接続部のインダクタンスな
どに起因するグラウンドレベルの変動を無視できる程度
まで低減することができる。
【００５３】請求項３〜１０によれば、高周波用の半導
体チップを搭載しかつマイクロストリップ線路を設けた
回路基板をさらに母基板に搭載して構成される半導体装
置において、回路基板のマイクロストリップ線路の要素
である誘電体膜の周辺部を除去してその部分の第１の接
地用導体膜を露出させる一方、母基板上において回路基
板搭載領域に隣接する領域に第２の接地用導体膜を設け
て、両者間を広い範囲で電気的に接続するようにしたの
で、両者の接続部におけるインダクタンスなどに起因す
るグラウンドレベルの変動をを無視しうる程度まで低減
して、基板間のグラウンドレベルの均一化を図ることが
でき、よって、設計通りの特性を発揮する回路基板上の
配線や、受動回路を搭載した高周波用半導体装置の提供
を図ることができる。
体チップを搭載しかつマイクロストリップ線路を設けた
回路基板をさらに母基板に搭載して構成される半導体装
置において、回路基板のマイクロストリップ線路の要素
である誘電体膜の周辺部を除去してその部分の第１の接
地用導体膜を露出させる一方、母基板上において回路基
板搭載領域に隣接する領域に第２の接地用導体膜を設け
て、両者間を広い範囲で電気的に接続するようにしたの
で、両者の接続部におけるインダクタンスなどに起因す
るグラウンドレベルの変動をを無視しうる程度まで低減
して、基板間のグラウンドレベルの均一化を図ることが
でき、よって、設計通りの特性を発揮する回路基板上の
配線や、受動回路を搭載した高周波用半導体装置の提供
を図ることができる。
【図１】実施形態における回路基板の断面図である。
【図２】実施形態におけるウエハの平面図である。
【図３】実施形態における高周波モジュールの断面図で
ある。
ある。
【図４】実施形態における高周波モジュールの平面図で
ある。
ある。
【図５】実施形態における高周波モジュールの製造工程
のうち回路基板上に半導体チップをフリップチップ実装
するまでの工程を示す断面図である。
のうち回路基板上に半導体チップをフリップチップ実装
するまでの工程を示す断面図である。
【図６】実施形態における高周波モジュールの製造工程
のうち回路基板を母基板に搭載するための工程を示す断
面図である。
のうち回路基板を母基板に搭載するための工程を示す断
面図である。
【図７】実施形態における高周波モジュールの製造工程
のうち導電ワイヤを設ける工程の代わりにはんだを設け
た変形例における工程を示す断面図である。
のうち導電ワイヤを設ける工程の代わりにはんだを設け
た変形例における工程を示す断面図である。
【図８】従来例における高周波モジュールの断面図であ
る。
る。
【図９】従来例における高周波モジュール用回路基板の
製造工程を示す図である。
製造工程を示す図である。
【図１０】従来例におけるＭＢＢ実装方式のプロセスを
示す断面図である。
示す断面図である。
１ シリコン基板 ２ グラウンド層（第１の接地用導体膜） ３ 誘電体膜 ４ 配線層 ５ パッド領域 ６ バンプ ７ 半導体チップ ８ 電極パッド ９ 光硬化性絶縁樹脂 １０ スルーホール １１ 回路基板 １２ 母基板 １３ 接地端子（第２の接地用導体膜） １４ 導電ワイヤ １５ ダミーパッド １６ ダミーバンプ １７ 加圧治具 １８ 紫外線 １９ 導電性接着剤 ２０ はんだ ２１ 電源・信号用配線 ２２ チップコンデンサ ２３ 導電ワイヤ ５０ ウエハ ５１ チップ領域
Claims (10)
- 【請求項１】 高周波用トランジスタを内蔵する半導体
チップを搭載するための回路基板であって、 基板と、 上記基板の全面上に形成された接地用導体膜と、 上記接地用導体膜の上に形成された誘電体膜と、 上記誘電体膜の上に形成され、上記接地用導体膜，上記
誘電体膜と共にマイクロストリップ線路を構成する配線
導体膜とを備え、 上記接地用導体膜の少なくとも一部が露出するように上
記誘電体膜の周辺部のうち少なくとも一部が除去されて
いることを特徴とする回路基板。 - 【請求項２】 請求項１記載の回路基板において、 上記誘電体膜の周辺部のすべてが除去されていて、上記
接地用導体膜の周辺部のすべてが露出していることを特
徴とする回路基板。 - 【請求項３】 高周波トランジスタを内蔵する半導体チ
ップと、 小基板，上記小基板の全面上に形成された第１の接地用
導体膜，上記第１の接地用導体膜の上に形成された誘電
体膜，並びに上記誘電体膜の上に形成され上記第１の接
地用導体膜及び上記誘電体膜と共にマイクロストリップ
線路を構成する配線導体膜を有し、上記半導体チップを
搭載するための回路基板と、 少なくとも第２の接地用導体膜を有し上記回路基板を搭
載するための母基板とを備えた半導体装置において、 上記回路基板は、上記半導体チップが搭載されている面
を上方に向けた状態で上記母基板の上面上に搭載されて
おり、 上記回路基板の上記誘電体膜は、上記第１の接地用導体
膜の上で第１の接地用導体膜の周辺部の所定の面積以上
の範囲だけが露出するように周辺部の少なくとも一部が
除去されており、 上記第２の接地用導体膜は、上記母基板上において少な
くとも上記回路基板の搭載領域に隣接する領域に形成さ
れており、 上記回路基板の第１の接地用導体膜の露出した周辺部と
上記母基板の第２の接地用導体膜とが電気的に接続され
ていることを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において、 上記誘電体膜の周辺部全体が除去されていて、上記第１
の接地用導体膜の周辺部全体が露出していることを特徴
とする半導体装置。 - 【請求項５】 請求項３記載の半導体装置において、 上記第２の接地用導体膜は、上記母基板上において少な
くとも上記回路基板の搭載領域を取り囲む領域に形成さ
れていることを特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、 上記第２の接地用導体膜は、上記母基板上において他の
配線形成領域を除くほぼ全体に亘って形成されているこ
とを特徴とする半導体装置。 - 【請求項７】 請求項３，４，５又は６記載の半導体装
置において、 上記第１の接地用導体膜と上記第２の接地用導体膜と
は、多数の導電ワイヤにより互いに接続されていること
を特徴とする半導体装置。 - 【請求項８】 請求項３，４，５又は６記載の半導体装
置において、 上記第１の接地用導体膜と上記第２の接地用導体膜と
は、はんだ又は導電ペーストにより互いに接続されてい
ることを特徴とする半導体装置。 - 【請求項９】 請求項３，４，５，６，７又は８記載
の半導体装置において、 上記母基板に形成された電源供給用配線と、 上記電源供給用配線と上記第２の接地用導体膜とに跨っ
て搭載されたチップコンデンサとをさらに備えているこ
とを特徴とする半導体装置。 - 【請求項１０】 請求項３，４，５，６，７，８又は９
記載の半導体装置において、 上記高周波用トランジスタは、準ミリ波〜ミリ波用トラ
ンジスタであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32815696A JP3267881B2 (ja) | 1996-12-09 | 1996-12-09 | 回路基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32815696A JP3267881B2 (ja) | 1996-12-09 | 1996-12-09 | 回路基板及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173096A JPH10173096A (ja) | 1998-06-26 |
| JP3267881B2 true JP3267881B2 (ja) | 2002-03-25 |
Family
ID=18207118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32815696A Expired - Fee Related JP3267881B2 (ja) | 1996-12-09 | 1996-12-09 | 回路基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267881B2 (ja) |
-
1996
- 1996-12-09 JP JP32815696A patent/JP3267881B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10173096A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230130259A1 (en) | Radio frequency device packages | |
| JP3939504B2 (ja) | 半導体装置並びにその製造方法および実装構造 | |
| KR0182073B1 (ko) | 반도체 칩 스케일 반도체 패키지 및 그 제조방법 | |
| US8179689B2 (en) | Printed circuit board, method of fabricating printed circuit board, and semiconductor device | |
| US7345365B2 (en) | Electronic component with die and passive device | |
| US20070029667A1 (en) | Semiconductor device | |
| US7408257B2 (en) | Packaging chip and packaging method thereof | |
| US20080237589A1 (en) | Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof | |
| US20230335454A1 (en) | Semiconductor device package and method of manufacturing the same | |
| KR20090071482A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20080077936A (ko) | 다이 수용 관통홀 및 접속 관통홀을 구비한 반도체디바이스 패키지 및 제조 방법 | |
| US8018392B2 (en) | Antenna element and semiconductor device | |
| JP2003007910A (ja) | 半導体装置 | |
| US20060160348A1 (en) | Semiconductor element with under bump metallurgy structure and fabrication method thereof | |
| US20220415802A1 (en) | Semiconductor package | |
| JP3313045B2 (ja) | 半導体装置 | |
| JP3267881B2 (ja) | 回路基板及び半導体装置 | |
| KR20080047280A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI839012B (zh) | 半導體封裝型天線結構及其製造方法 | |
| CN116387799B (zh) | 双极化空气耦合天线封装结构及制备方法 | |
| JP2006102845A (ja) | 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法 | |
| JP3279461B2 (ja) | 半導体装置、配線基板およびこれらの製造方法 | |
| JP3879475B2 (ja) | 配線基板及びそれを用いた半導体装置並びに配線基板の製造方法 | |
| TW202425269A (zh) | 半導體封裝型天線結構及其製造方法 | |
| KR100379086B1 (ko) | 반도체패키지제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |