JP4502564B2 - フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 - Google Patents
フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 Download PDFInfo
- Publication number
- JP4502564B2 JP4502564B2 JP2001548438A JP2001548438A JP4502564B2 JP 4502564 B2 JP4502564 B2 JP 4502564B2 JP 2001548438 A JP2001548438 A JP 2001548438A JP 2001548438 A JP2001548438 A JP 2001548438A JP 4502564 B2 JP4502564 B2 JP 4502564B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- capacitor
- bare chip
- substrate
- semiconductor bare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明はフリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材に係り、特にGHzの高周波領域におけるVGインピーダンスを低くして、高周波領域においてACノイズの影響を受けにくくして、動作の信頼性を向上させたフリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材に関する。
【0002】
近年、高集積化及び低消費電力化を実現する半導体素子として、CMOS型LSIが従来使用されていたECL型LSIに代わって多く使用されている。CMOS型LSIの消費電力Pは、P∝C・F・V2で表される。
【0003】
ここで、Cは、配線による浮遊容量及び浮遊インダクタンスで決まる特性Fは、動作周波数Vは、動作電源電圧である。
【0004】
また、近年、CMOS型LSIが組み込まれた電子装置においては、更なる性能の向上の要求がある。この要求に応ずるべく、CMOS型LSIにおいては、更に高集積化が求められており、且つ、動作周波数を一般的な75MHz,100MHzから例えば1GHz、更には3GHzと上げて高速化を図ることが求められている。
【0005】
CMOS型LSIにおいて、高集積化を図るとCMOS型LSI内のトランジスタの数が増え、CMOS型LSIの消費電力が増えてしまう。また、動作周波数を上げて高速化を図ると、動作周波数に比例してCMOS型LSIの消費電力が増えてしまう。
【0006】
ここで、CMOS型LSI自体の消費電力の低減、及びCMOS型LSIを有する半導体装置の消費電力の低減について説明する。
【0007】
CMOS型LSIでは、作り込まれているトランジスタのゲート長さを短くして、流れる電流量を抑えて、消費電力を低減することが図られつつある。
【0008】
CMOS型LSIを有する半導体装置では、動作電源電圧を、一般的な5V,5.5Vから例えば1.5V、更には1Vと下げることによって、消費電力を低減することが図られつつある。上記の消費電力Pの式より明らかなように、動作電源電圧を下げることは、消費電力の低減に有効である。
【0009】
ここで、半導体装置は誤動作を起こさずに高い信頼性で動作することが要求される。
半導体装置の誤動作の原因は、信号電流が流れることによる電磁誘導によって電源層の一部に誘起されるACノイズにある。
【0010】
半導体装置において、信号電流は動作の開始時に増えて大きく変化するACノイズは動作の開始時に最大となる。
【0011】
ACノイズ電圧(V)は、ACノイズ電圧(V)=VGインピーダンスZ(Ω)×電流増加分値(A)
によって表される。VGインピーダンスZは、半導体装置の電源端子とグランド端子との間のインピーダンスである。
【0012】
半導体装置の誤動作を発生させないACノイズ電圧の値を、許容ACノイズ電圧値という。
【0013】
前記のように動作電源電圧を下げると、これに応じて許容ACノイズ電圧値も低くなる。ACノイズ電圧に関する上の式より分かるように、ACノイズ電圧を許容ACノイズ電圧値より低くするためには、動作周波数帯域でのVGインピーダンスZを小さくする必要がある。一般的に、コンデンザのVGインピーダンスZは、
で表される。Lは浮遊インダクタンス、Cはキャパシタンスである。
【0014】
コンデンサのVGインピーダンスZの周波数特性は、図21中、線XXで示すようなV字形状となる。右下がりの線XXAは、キャパシタンスCによって支配され、右上がりの線XXBは、浮遊インダクタンスLによって支配される。キャパシタンスCを増やすと、周波数特性の線は矢印Yの方向にシフトし、浮遊インダクタンスLを小さくすると、周波数特性の線は矢印Xの方向にシフトする。
【0015】
【従来の技術】
図1は従来の半導体装置10を示す。半導体装置10は、下面にバンプ端子12が配されたCMOS型LSI半導体ベアチップ11と、下面に半田ボール14が配された基板13と、伝熱板16と、ヒートシンク17と、アルミ電解コンデンサ18と、タンタルコンデンサ19と、セラミックコンデンサ20とを有する。
【0016】
CMOS型LSI半導体ベアチップ11は、バンプ端子12を利用して基板13上にフリップチップ実装されている。基板13は、半田ボール14を利用してメインボード15上に実装されている。半導体ベアチップ11の上面には熱伝導性接合材21によって伝熱板16が固定してあり、更に伝熱板16の上面には熱伝導性接合材22によってヒートシンク17が固定してある。
【0017】
アルミ電解コンデンサ18及びタンタルコンデンサ19はメインボード15上に、セラミックコンデンサ20は基板13上に実装してある。
【0018】
アルミ電解コンデンサ18、タンタルコンデンサ19、及びセラミックコンデンサ20は、VGインピーダンスZを小さくするために、図2に示すように、半導体ベアチップ11の電源端子24とグランド端子25との間に接続してある。コンデンサの浮遊インダクタンス値が、VGインピーダンスZを小さく保つ周波数帯域、即ち、有効に働く周波数帯域を決める。
【0019】
アルミ電解コンデンサ18は、大容量であり、浮遊インダクタンスは大きい。タンタルコンデンサ19は、中容量であり、浮遊インダクタンスは中程度である。セラミックコンデンサ20は、小容量であり、浮遊インダクタンスは小さい。
【0020】
アルミ電解コンデンサ18は、浮遊インダクタンスが大きいため、有効に働く周波数帯域が低く、アルミ電解コンデンサ18のVGインピーダンスZの周波数特性は、図22を参照して分かるように、図3中、線Iで示すようになり、特に低周波数帯域においてVGインピーダンスZを低く保つ。タンタルコンデンサ19は、浮遊インダクタンスが中程度であるため、有効に働く周波数帯域は高く、タンタルコンデンサ19のVGインピーダンスZの周波数特性は、図3中、線IIで示すようになり、中程の周波数帯域においてVGインピーダンスZを低くする。セラミックコンデンサ20は、浮遊インダクタンスが小さいため、有効に働く周波数帯域は更に高く、セラミックコンデンサ20のVGインピーダンスZの周波数特性は、図3中、線IIIで示すようになり、例えば数10MHzの高い周波数帯域においてVGインピーダンスZを低くする。
【0021】
また、半導体ベアチップ11自体に薄い膜によってコンデンサが形成されている。この半導体ベアチップ内蔵コンデンサは、浮遊インダクタンスが僅かであるため、有効に働く周波数帯域は更に高く、半導体ベアチップ内蔵コンデンサのVGインピーダンスZの周波数特性は、図3中、線IVで示すようになり、例えば数10MHzより更に高い周波数帯域においてVGインピーダンスZを低くする。
【0022】
よって、半導体装置10のVGインピーダンスZの周波数特性は、上記の線I,II,III,IVで示す周波数特性を加え合わせた特性、即ち、図4に線Vで示す特性となる。26は使用される周波数帯域である。
【0023】
上記の構造の半導体装置10において、動作電源電圧を一般的な5V,5.5Vから例えば1.5V、更には1Vと下げた場合には、許容ACノイズ電圧値が線VIで示すように低い値となり、符号27で示す周波数帯域について改善が必要となる。
【0024】
なお、CMOS型LSIが、半導体ベアチップを合成樹脂によってパッケージしてリード端子が突き出た構造である場合には、各リード端子が有するインダクタンスが大きいため、使用される周波数帯域26のうちの或る周波数領域でVGインピーダンスが増えてしまい、上記の要求を満たすことは困難である。そこで、CMOS型LSIは、インダクタンスを小さくすることが可能である構造、即ち、半導体ベアチップであってフリップチップ実装が可能である構造が採用されている。また、フリップチップ実装方式は、バンプ端子が半導体ベアチップの裏面に配されるため、バンプ端子の数を増やすことが可能であり、CMOS型LSIの高集積化にも対応可能である。
【発明の開示】
本発明は、上述した従来技術の問題を解決する、フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材を提供することを総括的な目的としている。
【0025】
本発明のより詳細な目的は、動作電源電圧が低く且つ動作周波数が高周波領域である場合であっても、ACノイズ電圧の影響を受けにくいようにした半導体装置を提供することを目的とする。
【0026】
この目的を達成するため、本発明の半導体装置は、回路基板上に下面がフリップチップ実装された半導体ベアチップと、絶縁性の基板、前記基板の下面に形成された薄膜構造コンデンサ、前記薄膜構造コンデンサの下面に形成された保護絶縁膜からなる薄膜構造コンデンサ付き基板部材とを有する半導体装置であって、前記薄膜構造コンデンサ付き基板部材は、前記薄膜構造コンデンサを前記半導体ベアチップの上面に接合されて搭載されており、前記薄膜構造コンデンサが前記半導体ベアチップの電源端子とグランド端子との間に電気的に接続され、前記薄膜構造コンデンサ付き基板部材の前記基板は良熱伝導体であり、前記薄膜構造コンデンサ付き基板部材は前記基板に接合したヒートシンクを有することを特徴とする。
【0027】
半導体装置がACノイズ電圧の影響を受けやすいのは、動作電源電圧が低い場合、及び動作周波数が高周波領域である場合である。現在、半導体装置は低消費電力化が求められており、動作電源電圧が1.5Vと低くなってきている。また、半導体装置は高速化が求められており、動作周波数がGHzと高くなってきている。薄膜構造コンデンサは半導体ベアチップに極めて近接している。更に、薄膜であるため、電源層とグランド層との距離も極めて近接できる。従って、電源−グランド間のインダクタンスは極めて小さい。これによって、半導体装置のVGインピーダンスが、GHzの高周波領域において低くなる。よって、GHzの高周波領域において、ACノイズ電圧が低くなる。よって、動作電源電圧を下げても、GHzの高周波領域において誤動作が起きることを効果的に防止出来る。
【0028】
また、薄膜構造コンデンサは半導体ベアチップに極めて近接しているため、薄膜構造コンデンサと半導体ベアチップとを電気的に接続する部分が、低周波領域のACノイズ電圧の影響も受けにくくなる。
【0029】
また、薄膜構造コンデンサ付き基板部材は、回路基板及び半導体ベアチップとは別個独立に製造されるため、回路基板及び半導体ベアチップの製造の歩留りに影響を与えない。
【0030】
本発明のより詳細な目的は、動作電源電圧が低く且つ動作周波数が高周波領域である場合において、ACノイズ電圧の影響の受けにくさを改善した半導体装置を提供することを目的とする。
【0031】
この目的を達成するため、本発明の半導体装置は、上面に電源端子及びグランド端子を有する構造であり、回路基板上に下面がフリップチップ実装された半導体ベアチップと、 絶縁性の基板、前記基板の下面に形成された薄膜構造コンデンサ、前記薄膜構造コンデンサの下面に形成された保護絶縁膜からなり、前記薄膜構造コンデンサが、前記保護絶縁膜の下面に前記半導体ベアチップの電源端子及びグランド端子に対応する端子を有する構成である薄膜構造コンデンサ付き基板部材とを有する半導体装置であって、前記薄膜構造コンデンサ付き基板部材は、前記薄膜構造コンデンサの端子を前記半導体ベアチップの電源端子及びグランド端子と電気的に接続されて、前記薄膜構造コンデンサを前記半導体ベアチップの上面に接合されて搭載され、前記薄膜構造コンデンサ付き基板部材の前記基板は良熱伝導体であり、前記薄膜構造コンデンサ付き基板部材は前記基板に接合したヒートシンクを有することを特徴とする。
【0032】
半導体ベアチップがその上面に電源端子及びグランド端子を有する構造であり、薄膜構造コンデンサがその下面に半導体ベアチップの電源端子及びグランド端子に対応する端子を有する構造である構成は、電気的接続の方向を専ら厚さ方向とし、電気的接続の経路を理想的に極く短くする。このため、薄膜構造コンデンサの浮遊インダクタンスは極めて小さい。これによって、半導体装置のVGインピーダンスが、GHzの高周波領域において低くなる。よって、GHzの高周波領域において、ACノイズ電圧が低くなる。よって、動作電源電圧を下げても、GHzの高周波領域において誤動作が起きることを効果的に防止出来る。
【0033】
薄膜構造コンデンサと半導体ベアチップとの間の電気的接続の経路が理想的に極く短くなっているため、薄膜構造コンデンサと半導体ベアチップとを電気的に接続する部分は、低周波領域のACノイズ電圧の影響も受けにくくなる。
【0034】
本発明のより詳細な目的は、動作電源電圧が低く且つ動作周波数が高周波領域である場合において、ACノイズ電圧の影響を受けにくい周波数帯域を使用周波数帯域に拡げた半導体装置を提供することを目的とする。
【0035】
この目的を達成するため、本発明の半導体装置は、上面に電源端子及びグランド端子を有する構造であり、回路基板上に下面がフリップチップ実装された半導体ベアチップと、 絶縁性の基板、前記基板の下面に形成された薄膜構造コンデンサ、前記薄膜構造コンデンサの下面に形成された保護絶縁膜からなり、前記薄膜構造コンデンサが、前記保護絶縁膜の下面に前記半導体ベアチップの電源端子及びグランド端子に対応する端子を有する構成である薄膜構造コンデンサ付き基板部材とを有する半導体装置であって、前記薄膜構造コンデンサ付き基板部材が、前記薄膜構造コンデンサの端子を前記半導体ベアチップの電源端子及びグランド端子と電気的に接続されて、前記薄膜構造コンデンサを前記半導体ベアチップの上面に接合されて搭載され、かつ、前記回路基板上にコンデンサ素子を実装して、このコンデンサ素子を前記半導体ベアチップの電源端子とグランド端子との間に電気的に接続されることを特徴とする。
【0036】
このコンデンサ素子は、半導体装置のVGインピーダンスを、低周波領域について低くし、半導体装置をその動作周波数の全帯域に亘ってACノイズ電圧の影響も受けにくくして、動作電源電圧を下げても、半導体装置が誤動作を起こすことをその使用周波数の全帯域に亘って効果的に防止出来る。
【0037】
本発明のより詳細な目的は、フリップチップ実装された半導体ベアチップに適した薄膜構造コンデンサ付き基板部材を提供することを目的とする。
【0038】
この目的を達成するため、本発明の薄膜構造コンデンサ付き基板部材は、上面に電源端子及びグランド端子を有し、回路基板上に下面がフリップチップ実装された半導体ベアチップの上面に接合される薄膜構造コンデンサ付き基板部材であって、絶縁性の基板と、前記基板の下面に形成された薄膜構造コンデンサと、前記薄膜構造コンデンサの下面に形成された保護絶縁膜とからなり、前記薄膜構造コンデンサは、前記保護絶縁膜の下面に前記半導体ベアチップの電源端子及びグランド端子と対応する配置で配された端子を有し、前記絶縁性の基板は良熱伝導体であり、前記薄膜構造コンデンサ付き基板部材は前記絶縁性の基板に接合したヒートシンクを有することを特徴とする。
【0039】
薄膜構造コンデンサ側を半導体ベアチップの上面に接合させることによって、薄膜構造コンデンサの端子が半導体ベアチップの電源端子及びグランド端子と電気的に接続させることが可能となり、薄膜構造コンデンサと半導体ベアチップの電源端子及びグランド端子とを電気的に接続する作業が不要となり、半導体装置を効率良く製造出来る。また、薄膜構造コンデンサと半導体ベアチップとの間の電気的接続の経路を理想的に極く短くできる。
【0040】
本発明の他の目的、特徴、及び利点は添付の図面を参照して以下の詳細な説明を読むことにより、一層明瞭となるであろう。
【0041】
【発明の実施の形態】
図5は本発明の第1実施例になる半導体装置110を示す。電子回路モジュール110は、下面にバンプ端子141が配されたCMOS型LSI半導体ベアチップ140と、下面に半田ボール114が配された回路基板113と、薄膜コンデンサ付き基板部材160と、ヒートシンク117と、アルミ電解コンデンサ118と、タンタルコンデンサ119と、セラミックコンデンサ120とを有する。
【0042】
CMOS型LSI半導体ベアチップ140は、バンプ端子141を利用して回路基板113の上面にフリップチップ実装されている。半導体ベアチップ140と回路基板113との間は、封止材139によって封止されていてもよい。回路基板113は、半田ボール114を利用してメインボード115上に実装されている。半導体ベアチップ140の上面140Aには絶縁性であり熱伝導性が良好な接合材121によって薄膜コンデンサ付き基板部材160の薄膜コンデンサ側が固定してあり、更に薄膜コンデンサ付き基板部材160の上面には熱伝導性接合材122によってヒートシンク117が固定してある。
【0043】
アルミ電解コンデンサ118及びタンタルコンデンサ119はメインボード115上に、セラミックコンデンサ120は基板113上に実装してある。
【0044】
アルミ電解コンデンサ118、タンタルコンデンサ119、及びセラミックコンデンサ120は、VGインピーダンスZを小さくするために、図7に示すように、半導体ベアチップ140の電源端子145とグランド端子146との間に接続してある。コンデンサの浮遊インダクタンス値が、VGインピーダンスZを小さく保つ周波数帯域、即ち、有効に働く周波数帯域を決める。
【0045】
アルミ電解コンデンサ118は、大容量であり、浮遊インダクタンスは大きい。タンタルコンデンサ119は、中容量であり、浮遊インダクタンスは中程度である。セラミックコンデンサ120は、小容量であり、浮遊インダクタンスは小さい。
【0046】
アルミ電解コンデンサ118は、浮遊インダクタンスが大きいため、有効に働く周波数帯域が低く、アルミ電解コンデンサ118のVGインピーダンスZの周波数特性は、図22を参照して分かるように、図8中、線XIで示すようになり、特に低周波数帯域においてVGインピーダンスZを低く保つ。タンタルコンデンサ119は、浮遊インダクタンスが中程度であるため、有効に働く周波数帯域は高く、タンタルコンデンサ119のVGインピーダンスZの周波数特性は、図8中、線XIIで示すようになり、例えば数MHz中程の周波数帯域においてVGインピーダンスZを低くする。セラミックコンデンサ120は、浮遊インダクタンスが小さいため、有効に働く周波数帯域は更に高く、セラミックコンデンサ20AのVGインピーダンスZの周波数特性は、図8中、線XIIIで示すようになり、例えば数10MHz〜100MHzの高い周波数帯域においてVGインピーダンスZを低くする。
【0047】
また、半導体ベアチップ140自体に薄い膜によってコンデンサが形成されている。この半導体ベアチップ内蔵コンデンサは、浮遊インダクタンスが僅かであるため、有効に働く周波数帯域は更に高く、半導体ベアチップ内蔵コンデンサのVGインピーダンスZの周波数特性は、図8中、線XIVで示すようになり、例えば数GHzより更に高い周波数帯域においてVGインピーダンスZを低くする。
【0048】
以上の構成は、図1に示す従来の半導体装置10と略同じである。
【0049】
次に、半導体ベアチップ140について説明する。
【0050】
この半導体ベアチップ140は、その一部を拡大して示すと図6に示す構造を有する。半導体ベアチップ140は、研磨されて薄くされた薄シリコンチップ基板142と、シリコンチップ基板142の下面に形成されているCMOS型LS1回路構造部143と、CMOS型LSI回路142の下面の電極パッド144上に配されているバンプ端子141と、ビアホール構造の電源端子145と、ビアホール構造のグランド端子146とよりなる構造である。ビアホール構造電源端子145は、薄シリコンチップ基板142を貫通して、且つCMOS型LSI回路構造部143の電源パターン143vと電気的に接続されて形成してある。ビアホール構造グランド端子146は、薄シリコンチップ基板142を貫通して、且つCMOS型LSI回路構造部143のグランド層143Gと電気的に接続されて形成してある。
【0051】
この構造の半導体ベアチップ140は、図10A乃至10Fで示すように製造される。先ず、図10Aに示すように、シリコンチップ基板147の下面にウェハプロセスでCMOS型LSI回路構造部143の形成を終えたシリコンチップ基板147をウェハ状態か切断後に研磨盤148で研磨して、シリコンチップ基板147を薄くし、薄シリコンチップ基板142として図10Bに示すものを得る。次いで、図10Cに示すように、薄シリコンチップ基板142の上面側よりエッチングを行なって、薄シリコンチップ基板142の下面にまで到るホール149を形成する。次いで、図10Dに示す各ホール149の内周面に、SiO2等の絶縁膜150を形成する。次いで、図10Eに示すように、蒸着等によって、各ホール149の内周面の絶縁膜150の表面にアルミニウム等の金属を被着させて各ホール149を埋めて、ビアホール構造電源端子145及びビアホール構造グランド端子146を形成する。最後に、CMOS型LSI回路構造部143の各電極パッド144上にバンプ端子141を形成する。ビアホール構造電源端子145の位置は電源用バンプ端子141vの位置と対応しており、ビアホール構造グランド端子146の位置はグランド用バンプ端子141Gの位置と対応している。
【0052】
次に、薄膜コンデンサ付き基板部材160について説明する。
【0053】
この薄膜コンデンサ付き基板部材160は、その一部を拡大して示すと図6に示す構造を有する。薄膜コンデンサ付き基板部材160は、良熱伝導性であり且つ絶縁性を有するセラミック製の基板161と、この基板161の下面の薄膜構造のコンデンサ162と、薄膜構造コンデンサ162の下面の保護絶縁膜163と、端子164、165とを有する構造である。薄膜構造のコンデンサ162は、基板161の下面の導体層166と、導体層166上の絶縁層167と、絶縁層167上の導体層168とよりなり、導体層166と導体層168とが絶縁層167を挟んで対向する構造である。端子164及び165は、夫々電源端子用ビアホール145及びグランド端子用ビアホール146の位置に対応するように配されている。
【0054】
端子164は、導体層166に立って絶縁層167を貫通しているビア169と、ビア169の端の接続パッド170と、接続パッド170より立って保護絶縁膜163を貫通しているビア171と、ビア171の端に位置して保護絶縁膜163の表面に露出している接続パッド172とよりなる構成である。
【0055】
端子165は、導体層168に立って保護絶縁膜163を貫通しているビア173と、ビア173の端に位置して保護絶縁膜163の表面に露出している接続パッド174とよりなる構成である。
【0056】
この薄膜構造のコンデンサ162の製造方法については後述する。
【0057】
上記の薄膜コンデンサ付き基板部材160は、接合材121によってCMOS型LSI半導体ベアチップ140の上面に接着してあり、且つ、端子164の端の接続パッド172とビアホール構造電源端子145との間、及び端子165の端の接続パッド177とビアホール構造グランド端子146との間は夫々導電性接着剤123によって接着してあり、電気的にも接続されている。即ち、図7に示すように、薄膜構造のコンデンサ62が、半導体ベアチップ40の電源端子145とグランド端子146との間に接続してある。実際には、ビアホール構造電源端子145、ビアホール構造グランド端子146、端子164、165は夫々複数形成してあり、薄膜構造のコンデンサ162と半導体ベアチップ140との電気的接続個所は多い。
【0058】
ここで、薄膜構造のコンデンサ62は容量が例えば1μF以上と大きい。また、端子164及び端子165が夫々ビアホール構造電源端子145とビアホール構造グランド端子146とに直接に接続されているため、電気的接続の方向は専ら厚さ方向となり、電気的接続の経路は極く短い。よって、薄膜構造のコンデンサ62のインダクタンスは小さい。更には、接続される個所が多いため、インダクタンスは更に小さい。
【0059】
よって、薄膜構造のコンデンサ62のVGインピーダンスZの周波数特性は、図22を参照して分かるように、図8中、線XVIIで示すようになり、100MHzより更に高い周波数帯域、例えば1〜3GHzの周波数帯域において、即ち、図4中、改善が必要である周波数帯域127において、VGインピーダンスZを低くする。
【0060】
上記の半導体装置110のVGインピーダンスZの周波数特性は、前記の線XI,XII,XIII,XIVで示す周波数特性を加え合わせた特性に、上記の線XVIIで示す周波数特性を加えた特性、即ち、図9に線XVで示す特性となる。図9の線XVより分かるように、線VIIで示す周波数特性を加えることによって、図4中、改善が必要である周波数帯域27のVGインピーダンスZが低下され、使用される周波数帯域126の全体に亘って、VGインピーダンスZが、線VIで示す許容ACノイズ電圧値より低く抑えられた状態が得られる。
【0061】
これによって、半導体装置110は、例えば1.5V又は1Vという低い動作電源電圧で、図1に示す従来の半導体装置10に比べて高い信頼性で動作する。
【0062】
また、薄膜構造のコンデンサ62と半導体ベアチップ40との間の電気的接続の経路は極く短いため、電気的接続の経路は低周波帯域のACノイズや他のLSIからのACノイズが受けにくくなっている。このことも、半導体装置110の動作の信頼性を向上させている。
【0063】
なお、CMOS型LSIが、半導体ベアチップが合成樹脂によってパッケージされてリード端子が突き出た構造である場合には、各リード端子が有するインダクタンスが大きいため、使用される周波数帯域126のうちの或る周波数領域でVGインピーダンスが増えてしまい、上記の要求を満たすことは困難である。そこで、CMOS型LSIは、インダクタンスを小さくすることが可能である構造、即ち、半導体ベアチップであってフリップチップ実装が可能である構造が採用されている。また、フリップチップ実装方式は、バンプ端子が半導体ベアチップの裏面に配されるため、バンプ端子の数を増やすことが可能であり、CMOS型LSIの高集積化にも対応することが可能である。
【0064】
また、半導体装置110において、半導体ベアチップ40で発生した熱は、薄膜コンデンサ付き基板部材160に伝導され基板161に拡散され、ヒートシンク117に伝導され、ヒートシンク117の表面から空気中に放熱される。よって、半導体ベアチップ40は効率的に冷却される。
【0065】
次に、薄膜構造のコンデンサ162の製造方法について、図11A乃至11H、及び図12A乃至12Gを参照して説明する。
【0066】
先ず、図11Aに示すように、セラミック製の基板161の下面に、密着性を高めるためにTiをスパッタし、その後にCuをメッキして導体層166を形成する。次いで、図11Bに示すように、導体層166の表面に比誘電率の高い絶縁体を必要に応じて数度にわけてコーティングし、その後に焼き付けて、絶縁層167を形成する。次いで、図11Cに示すように、レーザ180を照射して絶縁層167に穴181をあける。次いで、図11Dに示すように、表面の炭化物及び残渣を除去し、その後に、Cuメッキを行う。これによって、絶縁層167の表面に導体層168が形成され、導体層166と導体層168とが絶縁層167を挟んだ状態となって、薄膜構造のコンデンサ162の基本的な構造が形成される。また、穴181を埋めたCuメッキ部が、ビア169を形成する。次いで、図11Eに示すように、レジスト182を塗布し、上記ビア169に対応するパターンを有するマスク183を使用して露光を行い、続いて、図11Fに示すように、現像を行う。次いで、図11Gに示すように、エッチングを行なって、導体層168のうちビア169を囲む部分を除去し、続いて、図11Hに示すように、レジスト182を剥離する。これによって接続パッド170が形成される。
【0067】
次いで、図12Aに示すように、表面に感光性エポキシまたは感光性ポリイミド184を塗布し、所定のパターンを有するマスク185を使用して露光を行い、続いて、図12Bに示すように、現像を行って、接続パッド170の個所に穴185を形成し、別の個所に穴186を形成する。次いで、図12Cに示すように、Cuメッキを行う。これによって、Cu膜187が形成され、また、穴185を埋めたCu膜がビア171を形成し、穴186を埋めたCu膜がビア173を形成する。
【0068】
次いで、図12Dに示すように、レジスト188を塗布し、上記ビア171、173に対応するパターンを有するマスク189を使用して露光を行い、続いて、図12Eに示すように、現像を行う。次いで、図12Fに示すように、エッチングを行なって、導体層188のうちビア171,173を囲む部分を除去し、続いて、図12Gに示すように、レジスト188を剥離する。これによって接続パッド172、174が形成されて、端子164及び165が完成する。これによって、薄膜構造のコンデンサ162が完成し、薄膜コンデンサ付き基板部材160が完成する。
【0069】
上記のように薄膜構造のコンデンサ162は基板161上に形成されるため、回路基板113とは別個独立に製造され、回路基板113の製造の歩留りに影響を与えない。よって、半導体装置110は、生産性良く製造される。
【0070】
また、薄膜コンデンサ付き基板部材160は、実際には、図13に示すように、母基材ウェハ190の表面に複数個レイアウトして形成して、最後に切り出すことによって製造される。
【0071】
次に、本発明の第2実施例になる半導体装置110Aについて、図14を参照して説明する。
【0072】
図14及び図15に示す半導体装置110Aは、図5及び図7に示す半導体装置110とは、セラミックコンデンサ120が設けられていない点で相違する。
【0073】
薄膜コンデンサ付き基板部材160Aの薄膜構造のコンデンサ162Aは、VGインピーダンスZの周波数特性が、図16中、線XVIIAで示すようになるように、即ち、線XIIで示す周波数特性の一部にかかるように構成してある。薄膜構造のコンデンサ162AがこのようなVGインピーダンスZの周波数特性を有していることによって、セラミックコンデンサ120は省略されている。
【0074】
上記の半導体装置110AのVGインピーダンスZの周波数特性は、前記の線XI,XII,XIVで示す周波数特性を加え合わせた特性に、上記のXVIIAで示す周波数特性を加えた特性、即ち、図16に線XVAで示す特性となる。図16の線XVAより分かるように、図4中、改善が必要である周波数帯域27のVGインピーダンスZが低下され、且つ、線XIIで示す周波数特性のうちの高周波数側の部分が抑えられて、使用される周波数帯域126の全体に亘って、VGインピーダンスZが、線VIで示す許容ACノイズ電圧値より低く抑えられたものとなる。
【0075】
これによって、半導体装置110Aは、例えば1.5V又は1Vという低い動作電源電圧で、従来の半導体装置10に比べて高い信頼性で動作する。
【0076】
次に、本発明の第3実施例になる半導体装置110Bについて、図18を参照して説明する。
【0077】
半導体装置110Bは、CMOS型LSI半導体ベアチップ140と、流れる電流が少ない半導体ベアチップ201とが混在している構造である。即ち、半導体装置110Bは、下面にピン端子200が突き出て並んでいる回路基板113Bと、回路基板113Bの上面にフリップチップ実装してあるCMOS型LSI半導体ベアチップ140と、半導体ベアチップ140上に重ねて実装してある薄膜コンデンサ付き基板部材160と、半導体ベアチップ140と並んで回路基板113Bの上面にフリップチップ実装してある半導体ベアチップ201と、薄膜コンデンサ付き基板部材160及び半導体ベアチップ201の上面に共通に接着してあるヒートシンク117Bとよりなる構成である。
【0078】
半導体ベアチップ201は、半導体ベアチップ140と薄膜コンデンサ付き基板部材160とを合わせた厚さである。これによって、ヒートシンク117Bが薄膜コンデンサ付き基板部材160及び半導体ベアチップ201の上面に共通に接着してある。ヒートシンク117Bの端部は、回路基板113B上に固定してある。
【0079】
半導体ベアチップ140には薄膜コンデンサ付き基板部材160上の薄膜コンデンサ162が電気的に接続されており、半導体ベアチップ140のCMOS型LSI回路構造部は、従来に比べて低い動作電源電圧でもACノイズの影響を受けずに高い信頼性で動作する。
【0080】
半導体ベアチップ201は流れる電流が少ない性質のものである。よって、VGインピーダンスZが少し高くても、ACノイズの影響を受けにくい。
【0081】
次に、本発明の第4実施例になる半導体装置110Cについて、図19を参照して説明する。
【0082】
この半導体装置110Cは、大略、下面に半田ボール114が配された回路基板113Cと、下面にバンプ端子141Cを利用して、回路基板113Cの上面にフリップチップ実装してあるCMOS型LSI半導体ベアチップ140Cと、この半導体ベアチップ140Cの上面に接着してある薄膜コンデンサ付き基板部材160Cとよりなる構成である。
【0083】
CMOS型LSI半導体ベアチップ140Cは、シリコンチップ基板147Cの下面にCMOS型LSI回路構造部143Cが形成されており、CMOS型LSI回路構造部143Cの下面にバンプ端子141Cが並んでいる構成である。シリコンチップ基板147Cは、通常の厚さであり、且つ、ビアホール構造の端子は有していない。
【0084】
半導体装置110Cは、回路基板113Cの下面の半田ボール114Cを利用してメインボード115C上に実装されている。
【0085】
この薄膜コンデンサ付き基板部材160Cは、良導電性及び良伝熱性を有する基板161Cの下面に薄膜構造のコンデンサ162Cを有する構造である。基板161Cの材質は、銅合金、アルミニウム合金、金属を含浸したカーボン材などが使用される。薄膜構造コンデンサ162Cは、基板161Cの下面の導体層166Cと、導体層166C上の絶縁層167Cと、絶縁層167C上の導体層168Cとよりなり、導体層166Cと導体層168Cとが絶縁層167Cを挟んで対向する構造である。
【0086】
薄膜コンデンサ付き基板部材160Cは、導体層168C側を、導電性且つ熱伝導性を有する接着剤210で半導体ベアチップ140Cの上面に接着されている。
【0087】
薄膜コンデンサ付き基板部材160Cの基板161Cの上面と、回路基板113の上面の電源端子211との間が可撓性端子212によって電気的に接続してある。可撓性端子212と電源端子211とは半田又は導電性接着剤によって接続されている。
【0088】
よって、薄膜構造コンデンサ162Cの導体層168Cは、接着剤210、シリコンチップ基板147Cを介してCMOS型LSI回路構造部143Cのグランド層と電気的に接続されている。薄膜構造コンデンサ162Cの導体層166Cは、基板161C、可撓性端子212、回路基板113Cのパターン、バンプ端子141Cを介してCMOS型LSI回路構造部143Cの電源層と電気的に接続されている。よって、薄膜構造コンデンサ162Cは、図7に示すと同じくCMOS型LSI半導体ベアチップ140Cに、インダクタンスを小さくされて電気的に接続されている。
【0089】
これにより、半導体装置110Cは、VGインピーダンスZが低くなるように電気的特性が改善され、例えば1.5V又は1Vという低い動作電源電圧でも高い信頼性で動作する。
【0090】
次に、本発明の第5実施例になる半導体装置110Dについて、図20を参照して説明する。
【0091】
この半導体装置110Dは、薄膜コンデンサ付き基板部材160Dの基板161Dが良伝熱性を有するが絶縁性である点が相違し、それ以外は、図18に示す半導体装置110Cと略同じである。図19中、図18に示す構成部分と対応する構成部分には添字「D」を付した同じ符号を付し、その説明は省略する。
【0092】
基板161Dの材質は、窒化アルミニウム、窒化珪素、シリコンカーバイド、窒化硼素、アルミナのうちのいずれか一つである。
【0093】
薄膜コンデンサ付き基板部材160Dは、半導体ベアチップ140Cよりひと回り大きく、半導体ベアチップ140Cより張り出ている。導体層166Dのうち、この張り出ている個所と、回路基板113Cの上面の電源端子211Dとの間が可撓性端子212Dによって電気的に接続してある。可撓性端子212Dは複数個所に設けてある。
【0094】
よって、薄膜構造コンデンサ162Dの導体層168Dは、接着剤210D、シリコンチップ基板147Dを介してCMOS型LSI回路構造部143Dのグランド層と電気的に接続されている。薄膜構造コンデンサ162Dの導体層166Dは、複数の可撓性端子212D、回路基板113Dのパターン、バンプ端子141Dを介してCMOS型LSI回路構造部143Cの電源層と電気的に接続されている。よって、薄膜構造コンデンサ162Dは、図7に示すと同じくCMOS型LSI半導体ベアチップ140Dに、インダクタンスを小さくされて電気的に接続されている。
【0095】
これにより、半導体装置110Dは、VGインピーダンスZが低くなるように電気的特性が改善され、例えば1.5V又は1Vという低い動作電源電圧でも高い信頼性で動作する。
【図面の簡単な説明】
【図1】図1は従来の1例の半導体装置を示す図である。
【図2】図2は図1の半導体装置のCMOS型LSI半導体ベアチップに関連する回路を概略的に示す回路図である。
【図3】図3は図2の回路を構成する各コンデンサ等のVGインピーダンスの周波数特性を示す図である。
【図4】図4は図3の各コンデンサ等のVGインピーダンスの周波数特性を総合した特性を示す図である。
【図5】図5は本発明の第1実施例になる半導体装置を示す図である。
【図6】図6は図5中、円Aで囲んだ部分を拡大して示す図である。
【図7】図7は図5の半導体装置のCMOS型LSI半導体ベアチップに関連する回路を概略的に示す回路図である。
【図8】図8は図7の回路を構成する各コンデンサ等のVGインピーダンスの周波数特性を示す図である。
【図9】図9は図7の各コンデンサ等のVGインピーダンスの周波数特性を総合した特性を示す図である。
【図10A】図10Aは、CMOS型LSI半導体ベアチップの製造工程を示す図である。
【図10B】図10Bは、CMOS型LSI半導体ベアチップの製造工程を示す図である。
【図10C】図10Cは、CMOS型LSI半導体ベアチップの製造工程を示す図である。
【図10D】図10Dは、CMOS型LSI半導体ベアチップの製造工程を示す図である。
【図10E】図10Eは、CMOS型LSI半導体ベアチップの製造工程を示す図である。
【図10F】図10Fは、CMOS型LSI半導体ベアチップの製造工程を示す図である。
【図11A】図11Aは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11B】図11Bは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11C】図11Cは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11D】図11Dは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11E】図11Eは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11F】図11Fは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11G】図11Gは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図11H】図11Hは、薄膜コンデンサ付き基板部材の途中までの製造工程を示す図である。
【図12A】図12Aは、図11Hに続く、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図12B】図12Bは、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図12C】図12Cは、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図12D】図12Dは、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図12E】図12Eは、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図12F】図12Fは、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図12G】図12Gは、薄膜コンデンサ付き基板部材の完成までの製造工程を示す図である。
【図13】図13は薄膜コンデンサ付き基板部材が切り出されるウェハを示す図である。
【図14】図14は本発明の第2実施例になる半導体装置を示す図である。
【図15】図15は図14の半導体装置のCMOS型LSI半導体ベアチップに関連する回路を概略的に示す回路図である。
【図16】図16は図14の回路を構成する各コンデンサ等のVGインピーダンスの周波数特性を示す図である。
【図17】図17は図16の各コンデンサ等のVGインピーダンスの周波数特性を総合した特性を示す図である。
【図18】図18は本発明の第3実施例になる半導体装置を示す図である。
【図19】図19は本発明の第4実施例になる半導体装置を示す図である。
【図20】図20は本発明の第5実施例になる半導体装置を示す図である。
【図21】図21はコンデンサのVGインピーダンスの周波数特性を示す図である。
Claims (5)
- 回路基板上に下面がフリップチップ実装された半導体ベアチップと、
絶縁性の基板、前記基板の下面に形成された薄膜構造コンデンサ、前記薄膜構造コンデンサの下面に形成された保護絶縁膜からなる薄膜構造コンデンサ付き基板部材と、
を有する半導体装置であって、
前記薄膜構造コンデンサ付き基板部材は、前記薄膜構造コンデンサを前記半導体ベアチップの上面に接合されて搭載されており、前記薄膜構造コンデンサが前記半導体ベアチップの電源端子とグランド端子との間に電気的に接続され、前記薄膜構造コンデンサ付き基板部材の前記基板は良熱伝導体であり、前記薄膜構造コンデンサ付き基板部材は前記基板に接合したヒートシンクを有することを特徴とする半導体装置。 - 上面に電源端子及びグランド端子を有する構造であり、回路基板上に下面がフリップチップ実装された半導体ベアチップと、
絶縁性の基板、前記基板の下面に形成された薄膜構造コンデンサ、前記薄膜構造コンデンサの下面に形成された保護絶縁膜からなり、前記薄膜構造コンデンサが、前記保護絶縁膜の下面に前記半導体ベアチップの電源端子及びグランド端子に対応する端子を有する構成である薄膜構造コンデンサ付き基板部材と、
を有する半導体装置であって、
前記薄膜構造コンデンサ付き基板部材は、前記薄膜構造コンデンサの端子を前記半導体ベアチップの電源端子及びグランド端子と電気的に接続されて、前記薄膜構造コンデンサを前記半導体ベアチップの上面に接合されて搭載され、前記薄膜構造コンデンサ付き基板部材の前記基板は良熱伝導体であり、前記薄膜構造コンデンサ付き基板部材は前記基板に接合したヒートシンクを有することを特徴とする半導体装置。 - 請求項2の半導体装置において、前記半導体ベアチップの上面の電源端子及びグランド端子は夫々複数形成してあり、前記薄膜構造コンデンサ付き基板部材の前記薄膜構造コンデンサは、前記保護絶縁膜の下面に前記半導体ベアチップの電源端子及びグランド端子に対応する数の端子を有し、前記薄膜構造コンデンサの各端子が前記半導体ベアチップの電源端子及びグランド端子と電気的に接続されることを特徴とする半導体装置。
- 請求項1又は2の半導体装置において、前記半導体ベアチップの電源端子とグランド端子との間に電気的に接続されて、前記回路基板上に実装されたコンデンサ素子を更に有することを特徴とする半導体装置。
- 上面に電源端子及びグランド端子を有し、回路基板上に下面がフリップチップ実装された半導体ベアチップの上面に接合される薄膜構造コンデンサ付き基板部材であって、
絶縁性の基板と、前記基板の下面に形成された薄膜構造コンデンサと、前記薄膜構造コンデンサの下面に形成された保護絶縁膜とからなり、前記薄膜構造コンデンサは、前記保護絶縁膜の下面に前記半導体ベアチップの電源端子及びグランド端子と対応する配置で配された端子を有し、前記絶縁性の基板は良熱伝導体であり、前記薄膜構造コンデンサ付き基板部材は前記絶縁性の基板に接合したヒートシンクを有することを特徴とする薄膜構造コンデンサ付き基板部材。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1999/007257 WO2001048820A1 (fr) | 1999-12-24 | 1999-12-24 | Dispositif en semi-conducteur comportant une puce nue de semi-conducteur montee par soudage par billes, et element de carte a condensateur en couche mince pour puce nue de semi-conducteur montee par soudage par billes |
Publications (1)
Publication Number | Publication Date |
---|---|
JP4502564B2 true JP4502564B2 (ja) | 2010-07-14 |
Family
ID=14237664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001548438A Expired - Fee Related JP4502564B2 (ja) | 1999-12-24 | 1999-12-24 | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6891247B2 (ja) |
JP (1) | JP4502564B2 (ja) |
WO (1) | WO2001048820A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4206915B2 (ja) * | 2002-12-27 | 2009-01-14 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
US20040227230A1 (en) * | 2003-05-13 | 2004-11-18 | Ming-Ching Chou | Heat spreaders |
US7586191B2 (en) * | 2005-08-11 | 2009-09-08 | Hall David R | Integrated circuit apparatus with heat spreader |
US7408243B2 (en) | 2005-12-14 | 2008-08-05 | Honeywell International Inc. | High temperature package flip-chip bonding to ceramic |
US20080048310A1 (en) * | 2006-08-25 | 2008-02-28 | Phoenix Precision Technology Corporation | Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure |
CN100576532C (zh) * | 2007-08-02 | 2009-12-30 | 全懋精密科技股份有限公司 | 半导体元件埋入承载板的结构及其制法 |
JP2009272789A (ja) * | 2008-05-02 | 2009-11-19 | Olympus Corp | 固体撮像装置 |
EP2696575B1 (en) * | 2011-04-05 | 2018-10-10 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state image pickup device, and method for manufacturing solid-state image pickup device |
CN108684138A (zh) * | 2018-06-01 | 2018-10-19 | 苏州古柏利电子科技有限公司 | 一种新型电子元器件接地装置 |
DE102020133622A1 (de) * | 2020-12-15 | 2022-06-15 | Danfoss Power Electronics A/S | Kühlkörperanordnung für einen Stromrichter |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056854U (ja) * | 1991-07-10 | 1993-01-29 | 日本特殊陶業株式会社 | キヤパシタンス付lsi容器 |
JPH05175353A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体チップキャリアおよびその製造方法 |
JPH05343603A (ja) * | 1992-06-09 | 1993-12-24 | Nec Corp | 半導体装置 |
JPH07183470A (ja) * | 1993-10-19 | 1995-07-21 | Kyocera Corp | 半導体装置 |
JPH08162608A (ja) * | 1994-12-07 | 1996-06-21 | Matsushita Electric Ind Co Ltd | 半導体素子 |
JPH08181245A (ja) * | 1994-12-26 | 1996-07-12 | Sumitomo Metal Ind Ltd | コンデンサ内蔵抜熱素子 |
JPH09199374A (ja) * | 1995-11-13 | 1997-07-31 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 |
JPH11168157A (ja) * | 1997-10-01 | 1999-06-22 | Toshiba Corp | マルチチップ半導体装置 |
JPH11346061A (ja) * | 1998-06-02 | 1999-12-14 | Hitachi Ltd | コンデンサ内蔵回路基板およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0810744B2 (ja) | 1989-08-28 | 1996-01-31 | 三菱電機株式会社 | 半導体装置 |
JPH04211191A (ja) * | 1990-02-09 | 1992-08-03 | Hitachi Ltd | 実装構造体 |
US5475565A (en) * | 1994-06-03 | 1995-12-12 | Intel Corporation | Power distribution lid for IC package |
JP3123350B2 (ja) | 1994-06-29 | 2001-01-09 | 松下電器産業株式会社 | 厨芥処理装置 |
US5528083A (en) * | 1994-10-04 | 1996-06-18 | Sun Microsystems, Inc. | Thin film chip capacitor for electrical noise reduction in integrated circuits |
WO1997012398A1 (en) * | 1995-09-29 | 1997-04-03 | Analog Devices, Inc. | Integrated circuit and supply decoupling capacitor therefor |
KR100277314B1 (ko) * | 1996-11-08 | 2001-01-15 | 모기 쥰이찌 | 박막콘덴서 및 이를탑재한반도체장치 |
JP3313045B2 (ja) * | 1997-04-17 | 2002-08-12 | 松下電器産業株式会社 | 半導体装置 |
US5982018A (en) * | 1997-05-23 | 1999-11-09 | Micron Technology, Inc. | Thin film capacitor coupons for memory modules and multi-chip modules |
US6191479B1 (en) * | 1999-02-13 | 2001-02-20 | Advanced Micro Devices, Inc. | Decoupling capacitor configuration for integrated circuit chip |
-
1999
- 1999-12-24 WO PCT/JP1999/007257 patent/WO2001048820A1/ja active Application Filing
- 1999-12-24 JP JP2001548438A patent/JP4502564B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-24 US US10/177,672 patent/US6891247B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056854U (ja) * | 1991-07-10 | 1993-01-29 | 日本特殊陶業株式会社 | キヤパシタンス付lsi容器 |
JPH05175353A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体チップキャリアおよびその製造方法 |
JPH05343603A (ja) * | 1992-06-09 | 1993-12-24 | Nec Corp | 半導体装置 |
JPH07183470A (ja) * | 1993-10-19 | 1995-07-21 | Kyocera Corp | 半導体装置 |
JPH08162608A (ja) * | 1994-12-07 | 1996-06-21 | Matsushita Electric Ind Co Ltd | 半導体素子 |
JPH08181245A (ja) * | 1994-12-26 | 1996-07-12 | Sumitomo Metal Ind Ltd | コンデンサ内蔵抜熱素子 |
JPH09199374A (ja) * | 1995-11-13 | 1997-07-31 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 |
JPH11168157A (ja) * | 1997-10-01 | 1999-06-22 | Toshiba Corp | マルチチップ半導体装置 |
JPH11346061A (ja) * | 1998-06-02 | 1999-12-14 | Hitachi Ltd | コンデンサ内蔵回路基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6891247B2 (en) | 2005-05-10 |
US20020171153A1 (en) | 2002-11-21 |
WO2001048820A1 (fr) | 2001-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4290158B2 (ja) | 半導体装置 | |
US6407929B1 (en) | Electronic package having embedded capacitors and method of fabrication therefor | |
US5607883A (en) | High performance and high capacitance package with improved thermal dissipation | |
US6346743B1 (en) | Embedded capacitor assembly in a package | |
US7705450B2 (en) | Decoupling capacitor closely coupled with integrated circuit | |
US7046501B2 (en) | Capacitor-embedded substrate | |
US8097954B2 (en) | Adhesive layer forming a capacitor dielectric between semiconductor chips | |
JP2001024150A (ja) | 半導体装置 | |
US7795709B2 (en) | Shielding noisy conductors in integrated passive devices | |
US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
US7810234B2 (en) | Method of forming a thin film capacitor | |
JP4502564B2 (ja) | フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材 | |
JP2008085362A (ja) | 半導体装置及び半導体モジュール | |
JP2008124072A (ja) | 半導体装置 | |
JP5459335B2 (ja) | パッケージ基板及び半導体パッケージ | |
JP2002223051A (ja) | 回路基板とその製造方法ならびにそれを用いた電子装置 | |
JP2002208776A (ja) | バイパスコンデンサー付き半導体集積回路搭載用配線基板 | |
JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
JP2531467B2 (ja) | テ―プキャリアパッケ―ジ | |
KR100834835B1 (ko) | 콘덴서를 내장한 반도체 장치 및 그 제조 방법 | |
JPH10189868A (ja) | マルチチップモジュール及びその作製方法 | |
JPH08236692A (ja) | 混成集積回路装置およびその製造方法 | |
JP2002110891A (ja) | 電子回路ユニット | |
JPH11220089A (ja) | チップモジュール | |
JP2005012136A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |