JP3313045B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3313045B2
JP3313045B2 JP10040697A JP10040697A JP3313045B2 JP 3313045 B2 JP3313045 B2 JP 3313045B2 JP 10040697 A JP10040697 A JP 10040697A JP 10040697 A JP10040697 A JP 10040697A JP 3313045 B2 JP3313045 B2 JP 3313045B2
Authority
JP
Japan
Prior art keywords
circuit module
semiconductor device
wiring layer
semiconductor
frequency band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10040697A
Other languages
Japanese (ja)
Other versions
JPH10294331A (en
Inventor
隆幸 吉田
啓之 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP10040697A priority Critical patent/JP3313045B2/en
Publication of JPH10294331A publication Critical patent/JPH10294331A/en
Application granted granted Critical
Publication of JP3313045B2 publication Critical patent/JP3313045B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Wire Bonding (AREA)
  • Waveguide Aerials (AREA)
  • Support Of Aerials (AREA)
  • Microwave Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体素子，イン
ピーダンス整合回路を有する回路モジュールを組み込ん
だ高周波信号を扱う半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which handles a high-frequency signal and incorporates a semiconductor element and a circuit module having an impedance matching circuit.

【０００２】[0002]

【従来の技術】近年、電子機器に対する動作速度の高速
化の要請がますます強まっており、ミリ波等で動作する
モジュールの開発も進行している。2. Description of the Related Art In recent years, there has been an increasing demand for higher operating speeds of electronic devices, and the development of modules operating on millimeter waves or the like has been progressing.

【０００３】以下、図８，図９（ａ）〜（ｃ）及び図１
０（ａ）〜（ｄ）を参照しながら、従来の高周波モジュ
ール（ＭＦＩＣ）の一例について説明する。FIGS. 8 and 9 (a) to 9 (c) and FIG.
An example of a conventional high-frequency module (MFIC) will be described with reference to FIGS.

【０００４】図８は、従来の高周波モジュールの構成を
示す断面図である。同図において、７０はモジュール基
板であるシリコン基板、７１はＴｉ・Ａｕ膜からなるグ
ランドプレーン層、７２はＢＣＢ（ベンゾシクロブテ
ン）膜からなる誘電体膜、７３はＴｉ・Ａｕ配線、７４
はボンディングパッド、７５はバンプ、７６は半導体素
子、７７は回路基板をそれぞれ示す。ここで、半導体素
子７６は、フリップチップ実装技術のひとつであるＭＢ
Ｂ（マイクロバンプボンディング技術）法によって回路
基板７７上に実装されている。FIG. 8 is a sectional view showing the structure of a conventional high-frequency module. In the figure, 70 is a silicon substrate as a module substrate, 71 is a ground plane layer made of a Ti.Au film, 72 is a dielectric film made of a BCB (benzocyclobutene) film, 73 is a Ti.Au wiring, 74
Denotes a bonding pad, 75 denotes a bump, 76 denotes a semiconductor element, and 77 denotes a circuit board. Here, the semiconductor element 76 is formed by MB which is one of flip-chip mounting technologies.
It is mounted on the circuit board 77 by the B (micro bump bonding technique) method.

【０００５】図９（ａ）〜（ｃ）は、高周波モジュール
を構成する従来の母基板の製造工程を示す断面図であ
る。FIGS. 9 (a) to 9 (c) are cross-sectional views showing steps of manufacturing a conventional mother board constituting a high-frequency module.

【０００６】まず、図９（ａ）に示す工程で、シリコン
基板７０上にＥＢ（電子ビーム）蒸着法等でＴｉ・Ａｕ
膜を堆積してグランドプレーン層７１を形成する。次
に、図９（ｂ）に示す工程で、スピンコート法等により
グランドプレーン層７１の上に誘電体膜（ＢＣＢ膜）７
２を形成する。さらに、図９（ｃ）に示す工程で、フォ
トリソグラフィーとエッチングとを行なって、誘電体膜
７２にグランドプレーン層７１に到達する接続孔（図示
せず）を形成し、ＥＢ（電子ビーム）蒸着法等とフォト
リソグラフィー法、アディティブめっき法の技術を用い
て、接続孔を埋めて誘電体膜７２の上に延びる接地用配
線や信号用配線等を含むＴｉ・Ａｕ配線７３や、そのパ
ッド領域を形成し、回路基板７７を形成する。First, in the step shown in FIG. 9A, Ti / Au is deposited on a silicon substrate 70 by EB (electron beam) evaporation or the like.
A film is deposited to form a ground plane layer 71. Next, in a step shown in FIG. 9B, a dielectric film (BCB film) 7 is formed on the ground plane layer 71 by spin coating or the like.
Form 2 Further, in the step shown in FIG. 9C, photolithography and etching are performed to form a connection hole (not shown) reaching the ground plane layer 71 in the dielectric film 72, and EB (electron beam) deposition is performed. Using a technique such as a photolithography method and an additive plating method, a Ti / Au wiring 73 including a ground wiring and a signal wiring extending over the dielectric film 72 by filling the connection hole and its pad region are formed. Then, the circuit board 77 is formed.

【０００７】次に、転写バンプ法等によりバンプ７５が
電極パッドに形成された半導体チップ７６をＭＢＢ法に
より回路基板７７上に搭載する。以下、ＭＢＢ法を用い
た従来の実装例について説明する。Next, the semiconductor chip 76 having the bumps 75 formed on the electrode pads by the transfer bump method or the like is mounted on the circuit board 77 by the MBB method. Hereinafter, a conventional implementation example using the MBB method will be described.

【０００８】図１０（ａ）〜（ｄ）は、ＭＢＢ実装方式
の工程を示す断面図である。まず、図１０（ａ）に示す
工程で、回路基板７７上（もしくは半導体チップ７６
上）に光硬化性絶縁樹脂７８をディスペンサなどで滴下
する。ついで、図１０（ｂ）に示す工程で、半導体チッ
プ７６のボンディングパッド７４上のバンプ７５と回路
基板７７のＴｉ・Ａｕ配線７３のパッド領域とを位置合
わせする。両者の位置合わせは、２個のカメラで半導体
チップ７６面と回路基板７７面の両方のパターンを認識
させ合体させる。次に、位置合わせが終わると、図１０
（ｃ）に示す工程で、半導体チップ７６を加圧治具８０
で加圧する。この加圧により光硬化性絶縁樹脂７８は半
導体チップ７６のバンプ７５と回路基板７７のパッド領
域の間から排出され、バンプ７５を介して半導体チップ
７６のボンディングパッド７４と回路基板７７のＴｉ・
Ａｕ配線７３とが電気的に接続される。次に、紫外光７
９を照射して光硬化性絶縁樹脂７８を硬化させる。最後
に、硬化が終了してから加圧治具８０を取り去ると、図
１０（ｄ）に示すように、半導体チップ７６と回路基板
７７とが機械的に強く接続される。FIGS. 10A to 10D are cross-sectional views showing steps of the MBB mounting method. First, in the step shown in FIG. 10A, the circuit board 77 (or the semiconductor chip 76) is formed.
The photocurable insulating resin 78 is dropped on the upper part by a dispenser or the like. Then, in the step shown in FIG. 10B, the bump 75 on the bonding pad 74 of the semiconductor chip 76 and the pad region of the Ti / Au wiring 73 of the circuit board 77 are aligned. The alignment of the two is performed by recognizing and combining both patterns on the surface of the semiconductor chip 76 and the surface of the circuit board 77 with two cameras. Next, when the alignment is completed, FIG.
In the step shown in FIG. 7C, the semiconductor chip 76 is
And pressurize. Due to this pressure, the photocurable insulating resin 78 is discharged from between the bump 75 of the semiconductor chip 76 and the pad area of the circuit board 77, and the bonding pad 74 of the semiconductor chip 76 and the Ti ·
The Au wiring 73 is electrically connected. Next, ultraviolet light 7
9 is applied to cure the photocurable insulating resin 78. Finally, when the pressing jig 80 is removed after the curing is completed, as shown in FIG. 10D, the semiconductor chip 76 and the circuit board 77 are mechanically strongly connected.

【０００９】従来の高周波モジュールは、以上のよう
に、半導体チップ７６を回路基板７７に実装することに
より構成されている。As described above, the conventional high-frequency module is configured by mounting the semiconductor chip 76 on the circuit board 77.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上記従
来の高周波モジュールにおいては、以下のような問題が
あった。However, the conventional high-frequency module has the following problems.

【００１１】第１に、回路基板７７に搭載された半導体
チップ７６内の半導体素子は、ミリ波帯という高周波数
帯域で動作するものであるが、外部から信号を供給した
り、次段の半導体装置へ信号を伝達するには、半導体チ
ップ７６と外部機器との間、あるいは半導体チップ同士
の間をボンディングワイヤ，リボン等によって接続する
必要がある。しかし、ボンディングワイヤ等による信号
接続ではインピーダンスのミスマッチを回避することが
非常に困難であった。First, a semiconductor element in a semiconductor chip 76 mounted on a circuit board 77 operates in a high frequency band such as a millimeter wave band. In order to transmit a signal to the device, it is necessary to connect between the semiconductor chip 76 and an external device or between the semiconductor chips with a bonding wire, a ribbon, or the like. However, it is very difficult to avoid impedance mismatch in signal connection using a bonding wire or the like.

【００１２】第２に、半導体チップ７６内の半導体素子
に外部から電源を供給する場合、電源のノイズを遮断す
るための大容量のパスコンデンサを介在させる必要があ
るが、回路基板７７上に大容量のパスコンデンサを組み
込むことは、実際上、極めて困難であった。Second, when power is externally supplied to the semiconductor elements in the semiconductor chip 76, it is necessary to interpose a large-capacity pass capacitor for cutting off noise of the power supply. Incorporating a capacitive pass capacitor has been extremely difficult in practice.

【００１３】本発明は、上記問題点に鑑みて成されたも
のであり、その目的は、モジュールを配線層を有する母
基板にバンプ実装法によって組み込むことにより、イン
ピーダンスのミスマッチを招くことなく高周波信号をス
ムーズに伝達することが可能な、さらには、外部からの
電源供給を行う場合、電源のノイズを遮断するための大
容量のパスコンデンサを容易に組み込むことが可能な構
造を実現することにある。The present invention has been made in view of the above problems, and an object of the present invention is to incorporate a module into a mother board having a wiring layer by a bump mounting method so that a high-frequency signal can be obtained without causing impedance mismatch. Another object of the present invention is to realize a structure which can smoothly incorporate a large-capacity pass capacitor for shutting off power supply noise when external power supply is performed. .

【００１４】[0014]

【課題を解決するための手段】本発明に係る半導体装置
は、グランド層と、該グランド層の上に形成された誘電
体膜と、該誘電体膜の上に形成されパッド領域を有する
第１配線層とを有する母基板と、モジュール基板上に、
半導体素子と、該半導体素子に接続されパッド領域及び
インピーダンス整合回路を含む第２配線層とを形成して
なる少なくとも１つの半導体回路モジュールとを備え、
上記半導体回路モジュールは上記第２配線層を下に向け
た状態で上記母基板上に搭載されていて、上記第１配線
層のパッド領域と上記第２配線層のパッド領域との間が
バンプを介して接続されており、上記母基板上には、互
いに上記第１配線層を介して接続される高周波数帯回路
モジュールと、中間周波数帯回路モジュールと、低周波
数帯回路モジュールとが設けられており、少なくとも上
記高周波数帯回路モジュールが上記半導体回路モジュー
ルである。A semiconductor device according to the present invention.
Includes a ground layer, a dielectric film formed on of the ground layer, and a mother substrate having a first wiring layer having a pad region is formed on the dielectric film, on the module substrate,
A semiconductor element, and at least one semiconductor circuit module formed with a second wiring layer connected to the semiconductor element and including a pad region and an impedance matching circuit;
The semiconductor circuit module is mounted on the motherboard with the second wiring layer facing down, and a bump is formed between a pad region of the first wiring layer and a pad region of the second wiring layer. Connected on the mother board.
High frequency band circuit connected via the first wiring layer
Module, intermediate frequency band circuit module and low frequency
And a multi-band circuit module, at least
The high frequency band circuit module is
It is .

【００１５】これにより、第１配線層と第２配線層との
間がバンプを介して接続されているので、各回路モジュ
ールと第２配線層との接続部におけるインピーダンスを
一定に制御することが可能になり、インピーダンスのミ
スマッチをきたすことなく信号がスムーズに伝達され
る。Thus, since the first wiring layer and the second wiring layer are connected via the bumps, the impedance at the connection between each circuit module and the second wiring layer can be controlled to be constant. As a result, signals can be smoothly transmitted without causing impedance mismatch.

【００１６】しかも、取り扱う周波数の異なる複数の回
路モジュールが母基板上に搭載されている場合でも、イ
ンピーダンスのミスマッチがもっとも生じやすい高周波
数帯回路モジュールが母基板上にバンプ実装法によって
搭載されているので、上述の作用効果が確実に得られる
ことになる。[0016] Moreover, even if the Installing dealing with a plurality of circuit modules with different frequency is mounted on the mother board, impedance mismatch is most likely to occur high-frequency-band circuit module is mounted by a bump mounting method on the mother board Therefore, the above-described operation and effect can be reliably obtained.

【００１７】上記母基板を、有機系樹脂より構成される
フレキシブルなフィルム状基板を上記誘電体膜として有
するものとすることが好ましい。[0017] The upper Kihaha substrate, it is preferable that the one having a flexible film-like substrate made of an organic resin as the dielectric film.

【００１８】これにより、半導体装置の取り扱い性が向
上する。Thus, the handling of the semiconductor device is improved.

【００１９】上記半導体回路モジュールの上記半導体素
子を、半導体素子に接続される電極パッドとを有する半
導体チップ内に収納し、上記第２配線層を上記モジュー
ル用基板上に形成しておき、上記半導体チップを上記電
極パッドを下方に向けた状態で上記モジュール基板上に
搭載しておいて、上記半導体チップの電極パッドと上記
モジュール基板上の第２配線層とをバンプを介して電気
的に接続しておくことができる。[0019] The above semiconductor device of the above Symbol semiconductor circuit module, housed in a semiconductor chip having an electrode pad connected to the semiconductor element, leave the second wiring layer is formed on a substrate for said modules, said A semiconductor chip is mounted on the module substrate with the electrode pads facing downward, and the electrode pads of the semiconductor chip are electrically connected to the second wiring layers on the module substrate via bumps. You can keep.

【００２０】これにより、半導体回路モジュールにおけ
る半導体チップの面積を低減することが可能になり、半
導体回路モジュールのコストの低減が可能になる。した
がって、半導体装置全体としての製造コストも低減され
る。Thus, the area of the semiconductor chip in the semiconductor circuit module can be reduced, and the cost of the semiconductor circuit module can be reduced. Therefore, the manufacturing cost of the entire semiconductor device is also reduced.

【００２１】少なくとも上記低周波数帯回路モジュール
を、上記第２配線層を上に向けた状態で上記母基板上に
搭載しておき、上記母基板の第１配線層のパッド領域と
上記第２配線層のパッド領域との間を導体ワイヤ又は導
体リボンを介して接続しておくことができる。[0021] The even without least the low-frequency-band circuit module, said second wiring layer in advance is mounted on said motherboard facing up, the first wiring layer pad region and above said motherboard first The pad region of the two wiring layers can be connected via a conductor wire or a conductor ribbon.

【００２２】これにより、インピーダンスのミスマッチ
が問題とならない低周波数帯回路モジュールをワイヤボ
ンディング法により母基板上に搭載することで、半導体
装置の製造コストが低減される。By mounting the low frequency band circuit module on which the impedance mismatch does not pose a problem on the mother board by the wire bonding method, the manufacturing cost of the semiconductor device can be reduced.

【００２３】上記母基板上に上記第１配線層に接続され
るアンテナをさらに設けて、上記各回路モジュールを、
上記第１配線層を介して上記アンテナから周波数の高い
順に直列に接続しておくことができる。[0023] provided on Kihaha substrate further antenna connected to said first wiring layer, said each circuit module,
Via the first wiring layer, the antennas can be connected in series in descending order of frequency.

【００２４】これにより、アンテナで受信した高周波信
号を外部機器で使用される低周波信号まで漸次周波数を
落としていきながら、あるいは外部機器で使用される低
周波信号をアンテナから送信される高周波信号まで漸次
周波数を上げていきながら、信号のスムーズな伝達を行
うことができる。Thus, the frequency of the high-frequency signal received by the antenna is gradually reduced to the low-frequency signal used by the external device, or the low-frequency signal used by the external device is reduced to the high-frequency signal transmitted from the antenna. The signal can be smoothly transmitted while gradually increasing the frequency.

【００２５】上記母基板に取り付けられ、上記第１配線
層を介して上記低周波数帯回路モジュールに接続される
入出力端子をさらに備えることができる。[0025] attached to the upper Kihaha substrate may further comprise input and output terminal connected to the low-frequency-band circuit module via the first wiring layer.

【００２６】これにより、入出力端子の近くには入出力
端子から入ってくる雑音等の影響を受けにくい低周波数
帯回路モジュールを配置して、雑音等による信号伝達特
性の悪化を確実に防止することができる。Thus, a low frequency band circuit module which is hardly affected by noise or the like coming from the input / output terminal is arranged near the input / output terminal, and deterioration of signal transmission characteristics due to noise or the like is reliably prevented. be able to.

【００２７】上記半導体回路モジュールに上記第１配線
層を介して接続される電源供給用端子と、上記電源供給
用端子と上記半導体回路モジュールとの間に介設された
電源ノイズ除去用チップコンデンサとをさらに備えるこ
とができる。The upper SL and the power supply terminal connected via the first wiring layer on a semiconductor circuit module, interposed by power-supply noise rejection chip capacitor between the power supply terminal and the semiconductor circuit module May be further provided.

【００２８】これにより、外部からの電源を供給するに
際して、大容量のパスコンデンサである電源ノイズ除去
用チップコンデンサを広い母基板上に搭載することで、
電源ノイズ除去機能を半導体装置に容易に組み入れるこ
とができる。Thus, when power is supplied from the outside, a chip capacitor for removing power supply noise, which is a large-capacity pass capacitor, is mounted on a wide mother board.
The power supply noise removing function can be easily incorporated into a semiconductor device.

【００２９】上記母基板に、上記半導体チップとの干渉
を回避するための穴を設けることが好ましい。The above Kihaha substrate, it is preferable to provide a hole for avoiding interference with the semiconductor chip.

【００３０】上記母基板の上記グランド層のうち、上記
半導体回路モジュールの半導体素子及び上記第２配線層
の下方に位置する部分を除去しておくことが好ましい。[0030] Among the ground layer of the upper Kihaha substrate, it is preferable to remove the portion located below the semiconductor element and the second wiring layer of the semiconductor circuit module.

【００３１】これにより、半導体回路モジュール内を流
れる信号のインピーダンスが母基板のグランド層の影響
でずれるのを確実に防止することができる。As a result, it is possible to reliably prevent the impedance of the signal flowing in the semiconductor circuit module from being shifted due to the influence of the ground layer of the motherboard.

【００３２】[0032]

【発明の実施の形態】（第１の実施形態） まず、第１の実施形態について、図１〜図５を参照しな
がら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) First, a first embodiment will be described with reference to FIGS.

【００３３】図１は、第１の実施形態に係る半導体装置
の構成を概略的に示すブロック回路図である。同図にお
いて、１はアンテナ部、２はアンテナ部１に接続される
たとえば低雑音増幅器、受信フロントエンドモジュール
等の高周波数帯回路モジュール、３はたとえば増幅器、
ダウンコンバータ等の中間周波数帯回路モジュール、４
はたとえば増幅器等の低周波数帯回路モジュール、５は
母基板、７は母基板５に取り付けられた入出力端子とし
て機能する外部リード、６は母基板５上に設けられ、ア
ンテナ部１，各回路モジュール２−４，外部リード７間
を接続するための第１配線層、７ａは外部リード７中の
電源供給用リード、８は電源供給用リード７ａと上記各
回路モジュール２−４間に介設されるチップコンデンサ
をそれぞれ示す。ここで、中、低周波数帯域とは、ワイ
ヤボンド法等のフリップチップ法以外の実装方法でも、
インピーダンスのミスマッチを招くことなくチップ、モ
ジュールを回路基板に実装可能な周波数帯域と定義す
る。FIG. 1 is a block circuit diagram schematically showing the configuration of the semiconductor device according to the first embodiment. In the figure, 1 is an antenna unit, 2 is a low-noise amplifier connected to the antenna unit 1, a high-frequency band circuit module such as a reception front-end module, 3 is an amplifier, for example.
Intermediate frequency band circuit module such as down converter, 4
Is a low-frequency band circuit module such as an amplifier, 5 is a mother board, 7 is an external lead functioning as an input / output terminal attached to the mother board 5, 6 is provided on the mother board 5, Module 2-4, a first wiring layer for connecting between external leads 7, 7a is a power supply lead in external lead 7, and 8 is a power supply lead 7a interposed between each circuit module 2-4. The chip capacitors used are shown below. Here, the medium and low frequency band means a mounting method other than the flip chip method such as a wire bonding method.
It is defined as a frequency band in which a chip or a module can be mounted on a circuit board without causing impedance mismatch.

【００３４】ここで、上記半導体装置は、アンテナ部１
から受信した信号を高周波数帯回路モジュール２，中間
周波数帯回路モジュール３，低周波数帯回路モジュール
４から外部リード７まで順次信号を送る受信用半導体装
置として機能する。ただし、外部リード７から受けた信
号を、低周波数帯回路モジュール４，中間周波数帯回路
モジュール３，高周波数帯回路モジュール２からアンテ
ナ部１まで順次信号を送った後、アンテナ部１から送信
する送信用半導体装置であってもよい。Here, the semiconductor device is provided with an antenna 1
Function as a receiving semiconductor device for sequentially transmitting a signal received from the high frequency band circuit module 2, the intermediate frequency band circuit module 3, the low frequency band circuit module 4 to the external lead 7. However, the signal received from the external lead 7 is sequentially transmitted from the low frequency band circuit module 4, the intermediate frequency band circuit module 3, the high frequency band circuit module 2 to the antenna unit 1, and then transmitted from the antenna unit 1. It may be a trusted semiconductor device.

【００３５】図２は、上記半導体装置を構成する母基板
５の断面図である。同図に示すように、母基板５は、銅
箔等の第１グランド層９と、ポリイミド、ポリエチレン
等により構成されフレキシブルな基板基材である第１誘
電体膜１０と、Ａｕ等により形成された第１配線層６
と、貫通孔１１とを備えている。FIG. 2 is a cross-sectional view of the mother substrate 5 constituting the semiconductor device. As shown in the figure, the mother board 5 is formed of a first ground layer 9 such as a copper foil, a first dielectric film 10 which is a flexible board base made of polyimide, polyethylene or the like, and Au or the like. First wiring layer 6
And a through hole 11.

【００３６】また、回路モジュール２−４を搭載する前
に、母基板５には、低周波帯域での外部入出力端子用と
しての外部リードと、アンテナ部１とがあらかじめ取り
付けられている。Before mounting the circuit module 2-4, external leads for external input / output terminals in a low frequency band and the antenna unit 1 are attached to the mother board 5 in advance.

【００３７】ただし、本実施形態では、基板基材に有機
絶縁体膜を使用したが、基板基材にセラミック等の無機
誘電体膜を用いてもよい。また、基板基材に金属板を使
用しこれを第１グランド層９として、第１グランド層９
を構成する金属板の上に第１誘電体膜１０を構成する絶
縁層、多層配線層を形成する構造としてもよい。In this embodiment, an organic insulator film is used for the substrate, but an inorganic dielectric film such as ceramic may be used for the substrate. Further, a metal plate is used as a substrate base material, and this is used as a first ground layer 9.
The structure may be such that an insulating layer and a multilayer wiring layer that form the first dielectric film 10 are formed on a metal plate that forms the above.

【００３８】また、貫通孔１１の代わりに基板にざぐり
を入れた底付き穴構造を用いることも可能である。It is also possible to use a bottomed hole structure in which a substrate is counterbored instead of the through hole 11.

【００３９】さらに、外部リード７の代わりにワイヤ、
はんだ付け等その他の方法によって外部機器と信号の授
受を行なうことも可能である。Further, a wire is used instead of the external lead 7,
It is also possible to exchange signals with an external device by other methods such as soldering.

【００４０】次に、図３は、上記母基板５の上に、各回
路モジュール２−４を搭載した半導体装置の構造を示す
断面図である。各回路モジュール２−４の構造は、上記
従来技術で説明した図７に示す構造と基本的には同じで
ある。すなわち、各回路モジュール２−４は、モジュー
ル基板であるシリコン基板２０の上に、第２グランド層
２１と、ＢＣＢ膜からなる第２誘電体膜２２と、Ｔｉ・
Ａｕからなる第２配線層２３と、半導体素子を内蔵し半
導体素子に接続されるボンディングパッド２４を有する
半導体チップとを形成して構成されている。そして、半
導体チップ２６のボンディングパッド２４と第２配線層
２３との間は、バンプ２５によって接続されている。Next, FIG. 3 is a sectional view showing the structure of a semiconductor device in which each circuit module 2-4 is mounted on the mother board 5. The structure of each circuit module 2-4 is basically the same as the structure shown in FIG. That is, each circuit module 2-4 has a second ground layer 21, a second dielectric film 22 made of a BCB film, and a Ti.sub.2 film on a silicon substrate 20, which is a module substrate.
The semiconductor device is formed by forming a second wiring layer 23 made of Au, and a semiconductor chip having a built-in semiconductor element and having a bonding pad 24 connected to the semiconductor element. The bump 25 connects between the bonding pad 24 of the semiconductor chip 26 and the second wiring layer 23.

【００４１】そして、図３に示すように、上記各回路モ
ジュール２−４は、第２配線層２３を下方に向けて母基
板５上にバンプ実装法により搭載されている。つまり、
各回路モジュール２−４の半導体チップ２６が母基板５
の貫通孔１１内に入った状態で、第２配線層２３のパッ
ド領域と母基板５の第１配線層６のパッド領域との間が
バンプ１２を介して電気的に接続され、さらに、各回路
モジュール２−４と母基板５とが光硬化性樹脂１５によ
って機械的に接続されている。As shown in FIG. 3, each of the circuit modules 2-4 is mounted on the motherboard 5 with the second wiring layer 23 facing downward by a bump mounting method. That is,
The semiconductor chip 26 of each circuit module 2-4 is
Are electrically connected via the bumps 12 between the pad region of the second wiring layer 23 and the pad region of the first wiring layer 6 of the mother substrate 5. The circuit module 2-4 and the motherboard 5 are mechanically connected by the photo-curable resin 15.

【００４２】なお、中間周波数帯回路モジュール３と低
周波数帯回路モジュール４上の各半導体チップ２６は、
ワイヤボンディング法によって搭載されていてもよく、
あるいはモールドパッケージ品をモジュール基板２０上
に搭載したものであってもよい。The semiconductor chips 26 on the intermediate frequency band circuit module 3 and the low frequency band circuit module 4 are:
It may be mounted by a wire bonding method,
Alternatively, a molded package product may be mounted on the module substrate 20.

【００４３】図４（ａ）−（ｃ）は、本実施形態に係る
フレキシブルな母基板５の製造工程を示す断面図であ
る。FIGS. 4A to 4C are cross-sectional views showing the steps of manufacturing the flexible motherboard 5 according to this embodiment.

【００４４】まず、図４（ａ）に示す工程で、ポリイミ
ド等の基板基材を構成する第１誘電体膜１０の上面に銅
箔等の導体膜を接着してグランド層９を形成する。First, in the step shown in FIG. 4A, a ground layer 9 is formed by bonding a conductor film such as a copper foil on the upper surface of the first dielectric film 10 constituting a substrate base material such as polyimide.

【００４５】次に、図４（ｂ）に示す工程で、第１誘電
体膜１０の下面に、蒸着法，フォトリソグラフィー法，
アディティブめっき法等によりＡｕ等よりなる第２配線
層６を形成する。また、アンテナ部１及び外部リード７
を形成する。Next, in a step shown in FIG. 4B, the lower surface of the first dielectric film 10 is
The second wiring layer 6 made of Au or the like is formed by an additive plating method or the like. The antenna unit 1 and the external leads 7
To form

【００４６】次に、図４（ｃ）に示す工程で、金型によ
るパンチングにより必要な場所に貫通孔１１を形成し、
母基板５を完成する。Next, in a step shown in FIG. 4C, a through hole 11 is formed at a necessary place by punching with a mold.
The mother board 5 is completed.

【００４７】図５（ａ）−（ｆ）は、本実施形態に係る
半導体装置の製造工程を示す断面図である。ここで、各
回路モジュール２−４は上記従来技術と同じ方法によっ
て作製されるが、その際、各回路モジュール２−４の第
２配線層２３と母基板５上の第１配線層６とを接続する
ためのＡｕバンプ１２を、第２配線層２３のパッド領域
上にアディティブめっき法等により形成しておく。ただ
し、母基板５上の第１配線層６を形成する際に、第１配
線層６のパッド領域上にアディティブめっき法等により
形成しておいてもよい。FIGS. 5A to 5F are cross-sectional views showing the steps of manufacturing the semiconductor device according to the present embodiment. Here, each circuit module 2-4 is manufactured by the same method as that of the above-described conventional technology. At this time, the second wiring layer 23 of each circuit module 2-4 and the first wiring layer 6 on the motherboard 5 are connected. The Au bump 12 for connection is formed on the pad region of the second wiring layer 23 by an additive plating method or the like. However, when forming the first wiring layer 6 on the mother substrate 5, it may be formed on the pad region of the first wiring layer 6 by an additive plating method or the like.

【００４８】まず、図５（ａ）に示す工程で、ざぐり１
３の入った平坦なステージ１４を準備し、ステージのざ
ぐり１３に貫通孔１１を位置合わせして、ステージ１４
の上に母基板５を設置する。First, in the step shown in FIG.
3 is prepared, and the through hole 11 is aligned with the counterbore 13 of the stage.
The mother substrate 5 is placed on the substrate.

【００４９】次に、図５（ｂ）に示す工程で、貫通孔１
１周辺の第２配線層６のパッド領域と高周波数帯回路モ
ジュール２のバンプ１２とを位置合わせする。Next, in the step shown in FIG.
The position of the pad area of the second wiring layer 6 in the vicinity of 1 and the bump 12 of the high frequency band circuit module 2 are aligned.

【００５０】次に、図５（ｃ）に示す工程で、第１配線
層６のバンプ１２に対応する領域に光硬化性樹脂１５を
塗布する。Next, in a step shown in FIG. 5C, a photocurable resin 15 is applied to a region of the first wiring layer 6 corresponding to the bump 12.

【００５１】次に、図５（ｄ）に示す工程で、加圧ツー
ル１６により高周波数帯回路モジュール２を加圧し、同
時に紫外線（ＵＶ）光１７を照射して、光硬化性樹脂１
５を硬化させる。Next, in the step shown in FIG. 5D, the high frequency band circuit module 2 is pressurized by the pressurizing tool 16 and simultaneously irradiated with ultraviolet (UV) light 17 so that the photocurable resin 1 is hardened.
5 is cured.

【００５２】次に、図５（ｅ）に示す工程で、加圧ツー
ル１６を除去し高周波数帯回路モジュール２の搭載を完
了する。Next, in the step shown in FIG. 5E, the pressure tool 16 is removed, and the mounting of the high frequency band circuit module 2 is completed.

【００５３】その後、図５（ｆ）に示すように、上記図
５（ｂ）−（ｅ）の工程と同様の工程を行なって、中間
周波数帯回路モジュール３、低周波数帯回路モジュール
４を母基板５上に搭載するとともに、母基板５の電源回
路部にチップコンデンサ８を必要数だけ搭載して、半導
体装置を完成する。Thereafter, as shown in FIG. 5 (f), the same steps as those shown in FIGS. 5 (b) to 5 (e) are performed to connect the intermediate frequency band circuit module 3 and the low frequency band circuit module 4 to the motherboard. The semiconductor device is completed by mounting on the substrate 5 and mounting the required number of chip capacitors 8 on the power supply circuit section of the mother substrate 5.

【００５４】ただし、母基板５の貫通孔１１の代わりに
底付き穴を設けた場合には、ステージ１４上にざぐりを
設ける必要はない。However, when a bottomed hole is provided instead of the through hole 11 of the mother substrate 5, it is not necessary to provide a counterbore on the stage 14.

【００５５】本実施形態に係る半導体装置によると、第
１グランド層９と第１誘電体膜１０と第１配線層６とを
有する母基板上に、いわゆるＭＦＩＣ（高周波モジュー
ル）等の回路モジュールをバンプ実装法により搭載する
構造としたので、各回路モジュールと第１配線層６との
接続部におけるインピーダンスを一定に制御することが
可能になり、インピーダンスのミスマッチを防止して各
回路間における信号の伝達をスムーズに行なうことがで
きる。According to the semiconductor device of this embodiment, a circuit module such as a so-called MFIC (high-frequency module) is mounted on a mother substrate having the first ground layer 9, the first dielectric film 10, and the first wiring layer 6. Since the mounting is performed by the bump mounting method, the impedance at the connection between each circuit module and the first wiring layer 6 can be controlled to be constant, the impedance mismatch can be prevented, and the signal transmission between the circuits can be prevented. Transmission can be performed smoothly.

【００５６】特に、アンテナ部１から高周波数帯回路モ
ジュール２、中間周波数帯回路モジュール３、低周波帯
回路モジュール４を周波数の高い順に配置することによ
り、高周波信号を漸次挙げたり漸次下げたりして、信号
を円滑に取り扱うことができる。In particular, by arranging the high frequency band circuit module 2, the intermediate frequency band circuit module 3, and the low frequency band circuit module 4 in descending order of frequency from the antenna section 1, the high frequency signal is gradually raised or lowered. , Signals can be handled smoothly.

【００５７】さらに、外部からの電源供給を行う場合に
も、電源のノイズを遮断するための大容量のパスコンデ
ンサとして機能するチップコンデンサ８を母基板５上に
容易に搭載することが可能になる。すなわち、一般的
に、ＭＦＩＣ等の回路モジュールは、たとえば３ｍｍ
角，４ｍｍ角程度の大きさであり、このような回路モジ
ュールの上に、０．８ｍｍ角，１．６ｍｍ角程度のチッ
プコンデンサを搭載するのは困難である。それに対し、
本実施形態の構造によると、大容量のパスコンデンサ
（チップコンデンサ８）を広い母基板５の上に搭載する
ことで半導体装置内に容易に組み込むことができる。Further, even when power is supplied from the outside, the chip capacitor 8 functioning as a large-capacity pass capacitor for cutting off noise of the power supply can be easily mounted on the mother board 5. . That is, generally, a circuit module such as MFIC is, for example, 3 mm
The size is about 4 mm square, and it is difficult to mount a chip capacitor of about 0.8 mm square or 1.6 mm square on such a circuit module. For it,
According to the structure of the present embodiment, a large-capacity pass capacitor (chip capacitor 8) is mounted on a wide mother board 5 so that it can be easily incorporated into a semiconductor device.

【００５８】（第２の実施形態） 次に、第２の実施形態に係る半導体装置について説明す
る。図６は、第２の実施形態に係る半導体装置の断面図
である。Second Embodiment Next, a semiconductor device according to a second embodiment will be described. FIG. 6 is a cross-sectional view of the semiconductor device according to the second embodiment.

【００５９】本実施形態においても、母基板５の上に、
アンテナ部１，高周波数帯回路モジュール２，中間周波
数帯回路モジュール３，低周波数帯回路モジュール４，
外部リード７及びチップコンデンサ８（図示せず）が搭
載されている。そして、母基板５及び各回路モジュール
２−４の基本的な構造は上記第１の実施形態に係る半導
体装置と同じである。ただし、本実施形態では、高周波
数帯回路モジュール２及び中間周波数帯回路モジュール
３は母基板５上にバンプ実装法により搭載されているも
のの、低周波数帯回路モジュール４は、半導体チップ２
６や第２配線層２３を上方にモジュール基板２０を下方
に向けて母基板５上に搭載され、第２配線層２３と母基
板５の第１配線層６との間は、ワイヤボンディング法に
より、ワイヤ１８を介して接続されている。Also in this embodiment, on the mother substrate 5,
Antenna unit 1, high frequency band circuit module 2, intermediate frequency band circuit module 3, low frequency band circuit module 4,
External leads 7 and chip capacitors 8 (not shown) are mounted. The basic structure of the motherboard 5 and each circuit module 2-4 is the same as that of the semiconductor device according to the first embodiment. However, in this embodiment, the high frequency band circuit module 2 and the intermediate frequency band circuit module 3 are mounted on the mother board 5 by the bump mounting method, but the low frequency band circuit module 4 is
6 and the second wiring layer 23 are mounted on the motherboard 5 with the module substrate 20 facing downward, and the wire bonding method is used to connect the second wiring layer 23 and the first wiring layer 6 of the motherboard 5 with the wire bonding method. , And wires 18.

【００６０】本実施形態によると、インピーダンスのミ
スマッチが問題とならない低周波数帯回路モジュール４
をワイヤボンディング法により母基板５上に搭載するこ
とで、製造コストの低減を図ることができる。According to the present embodiment, the low frequency band circuit module 4 in which the impedance mismatch does not matter.
Is mounted on the mother board 5 by a wire bonding method, thereby reducing the manufacturing cost.

【００６１】なお、中間周波数帯回路モジュール３も、
ワイヤボンディング法により母基板５上に搭載するよう
にしてもよい。The intermediate frequency band circuit module 3 also
It may be mounted on the motherboard 5 by a wire bonding method.

【００６２】また、中間周波数帯回路モジュールや低周
波数帯回路モジュールは、半導体チップをワイヤボンデ
ィング法によりモジュール基板上に搭載したものであっ
てもよい。The intermediate frequency band circuit module and the low frequency band circuit module may have a semiconductor chip mounted on a module substrate by a wire bonding method.

【００６３】（第３の実施形態） 次に、第３の実施形態に係る半導体装置について説明す
る。図７（ａ），（ｂ）は、第３の実施形態に係る半導
体装置中の高周波数帯回路モジュールの平面図及び等価
回路図である。Third Embodiment Next, a semiconductor device according to a third embodiment will be described. FIGS. 7A and 7B are a plan view and an equivalent circuit diagram of a high frequency band circuit module in a semiconductor device according to the third embodiment.

【００６４】本実施形態に係る高周波数帯回路モジュー
ルは、モジュール基板であるＧａＡｓ基板３０の上に、
２つの電界効果型トランジスタ３１，３２と、入力イン
ピーダンス整合回路３３と、段間インピーダンス整合回
路３４と、出力インピーダンス整合回路３５と、入力端
子３６と、出力端子３７とを形成して構成されている。
すなわち、上記第１，第２の実施形態のごとく半導体チ
ップをモジュール基板の上にフリップチップ実装したも
のではなく、１つの半導体チップ内にトランジスタ３
１，３２と各インピーダンス整合回路３３−３５を含む
第２配線層とが組み込まれている。ただし、図７
（ａ），（ｂ）には図示されていないが、ＧａＡｓ基板
３０の裏面には第２グランド層として機能する導体膜が
形成されており、ＧａＡｓ基板３０全体が第２誘電体膜
として機能する。The high-frequency band circuit module according to the present embodiment is formed on a GaAs substrate 30 which is a module substrate.
It is formed by forming two field effect transistors 31, 32, an input impedance matching circuit 33, an interstage impedance matching circuit 34, an output impedance matching circuit 35, an input terminal 36, and an output terminal 37. .
That is, the semiconductor chip is not flip-chip mounted on the module substrate as in the first and second embodiments, but the transistor 3 is mounted in one semiconductor chip.
1 and 32 and a second wiring layer including the respective impedance matching circuits 33 to 35 are incorporated. However, FIG.
Although not shown in (a) and (b), a conductor film functioning as a second ground layer is formed on the back surface of the GaAs substrate 30, and the entire GaAs substrate 30 functions as a second dielectric film. .

【００６５】本実施形態のような高周波数帯回路モジュ
ールを母基板上に搭載する場合にも、第２配線層のパッ
ド領域と母基板の第１配線層のパッド領域との間をバン
プを介して接続することにより、半導体チップ全体（つ
まり回路モジュール全体）を母基板上にバンプ実装法に
よりフリップチップ実装することができる。その場合、
図３に示すごとく母基板に貫通孔又は底付き穴を設ける
必要はないが、母基板の第１グランド層のうちＧａＡｓ
基板３０の下方の領域（少なくとも各トランジスタ３
１，３２及び各インピーダンス整合回路３３−３５の下
方の領域）は除去しておくことが好ましい。下方に第１
グランド層が存在することで、高周波数帯回路モジュー
ル内のインピーダンスのミスマッチが生じるからであ
る。Even when the high frequency band circuit module as in this embodiment is mounted on the motherboard, the pad region of the second wiring layer and the pad region of the first wiring layer of the motherboard are connected via bumps. The whole semiconductor chip (that is, the entire circuit module) can be flip-chip mounted on the motherboard by the bump mounting method. In that case,
Although it is not necessary to provide a through hole or a bottomed hole in the mother substrate as shown in FIG.
A region below the substrate 30 (at least each transistor 3
It is preferable to remove the regions 1 and 32 and the regions below the impedance matching circuits 33 to 35). First down
This is because the presence of the ground layer causes an impedance mismatch in the high frequency band circuit module.

【００６６】本実施形態では、中間周波数帯回路モジュ
ールや低周波数帯回路モジュールをＧａＡｓ基板内に一
体的に構成したものを用いてもよいし、あるいは、高周
波数帯回路モジュール以外の回路モジュールは、半導体
チップを他のモジュール基板上にフリップチップ実装し
た構造もしくは半導体チップをモジュール基板上にワイ
ヤボンディング法により実装した構造としてもよい。In this embodiment, an intermediate frequency band circuit module or a low frequency band circuit module integrally formed in a GaAs substrate may be used, or a circuit module other than the high frequency band circuit module may be used. A structure in which a semiconductor chip is flip-chip mounted on another module substrate or a structure in which a semiconductor chip is mounted on a module substrate by a wire bonding method may be employed.

【００６７】本実施形態においても、母基板上に回路モ
ジュールをフリップチップ実装することで、接続部にお
けるミスマッチを回避することができ、上記第１，第２
実施形態と同じ効果を発揮することができる。Also in the present embodiment, the flip-chip mounting of the circuit module on the motherboard can avoid the mismatch at the connection portion, and can reduce
The same effect as the embodiment can be exerted.

【００６８】[0068]

【発明の効果】本発明によれば、グランド層，誘電体
膜，第１配線層を有する母基板上に、半導体回路モジュ
ールをバンプを介して接続するようにしたので、半導体
回路モジュールと母基板との接続部分での第１配線層の
インピーダンスを一定に制御することが可能となり、信
号のスムーズな伝達を図ることができる。また、大容量
のパスコンデンサを母基板上に搭載することで半導体装
置内に容易に組み込むことができるので、電源ノイズが
除去された電源を半導体回路モジュールに供給すること
ができる。According to the present invention, a semiconductor circuit module is connected via bumps on a mother board having a ground layer, a dielectric film, and a first wiring layer. It is possible to control the impedance of the first wiring layer at a connection portion with the constant, and to achieve smooth transmission of signals. Further, since a large-capacity pass capacitor is mounted on the motherboard, it can be easily incorporated into the semiconductor device, so that power from which power noise has been removed can be supplied to the semiconductor circuit module.

【図面の簡単な説明】[Brief description of the drawings]

【図１】第１の実施形態に係る半導体装置の平面構造を
概略的に示すブロック回路図である。FIG. 1 is a block circuit diagram schematically illustrating a planar structure of a semiconductor device according to a first embodiment.

【図２】第１の実施形態に係る母基板の断面図である。FIG. 2 is a cross-sectional view of the motherboard according to the first embodiment.

【図３】第１の実施形態に係る半導体装置の全体構造を
示す断面図である。FIG. 3 is a cross-sectional view illustrating the entire structure of the semiconductor device according to the first embodiment.

【図４】第１の実施形態に係る母基板の製造工程を示す
断面図である。FIG. 4 is a cross-sectional view illustrating a manufacturing process of the motherboard according to the first embodiment.

【図５】第１の実施形態に係る半導体装置の製造工程の
うち回路モジュールの母基板への実装工程を示す断面図
である。FIG. 5 is a cross-sectional view showing a step of mounting the circuit module on the motherboard in the manufacturing steps of the semiconductor device according to the first embodiment.

【図６】第２の実施形態に係る半導体装置の全体構造を
示す断面図である。FIG. 6 is a cross-sectional view illustrating an entire structure of a semiconductor device according to a second embodiment.

【図７】第３の実施形態に係る半導体装置に用いられる
ＧａＡｓ基板を用いたＭＭＩＣのレイアウトを概略的に
示すブロック回路図及びその等価回路図である。FIG. 7 is a block circuit diagram schematically showing a layout of an MMIC using a GaAs substrate used in a semiconductor device according to a third embodiment, and an equivalent circuit diagram thereof.

【図８】従来の高周波モジュール（ＭＦＩＣ）の構造を
示す断面図である。FIG. 8 is a cross-sectional view showing the structure of a conventional high-frequency module (MFIC).

【図９】従来の高周波モジュールを製造する際のモジュ
ール基板の一般的な製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing a general manufacturing process of a module substrate when manufacturing a conventional high-frequency module.

【図１０】従来の高周波モジュールを製造する際のＭＢ
Ｂ実装方式による半導体チップのモジュール基板への実
装工程を示す断面図である。FIG. 10 is a diagram showing a conventional MB for manufacturing a high-frequency module.
It is sectional drawing which shows the mounting process of the semiconductor chip to the module board by B mounting system.

【符号の説明】[Explanation of symbols]

１ アンテナ部 ２ 高周波数帯回路モジュール ３ 中間周波数帯回路モジュール ４ 低周波数帯回路モジュール ５ 母基板 ６ 第１配線層 ７ 外部用リード ８ チップコンデンサ ９ 第１グランド層 １０ 第１誘電体膜 １１ 貫通孔 １２ バンプ １３ ざぐり １４ ステージ １５ 光硬化性樹脂 １６ 加圧ツール １７ 紫外線（ＵＶ）光 ２０ シリコン基板（モジュール基板） ２１ 第２グランド層 ２２ 第２誘電体膜 ２３ 第２配線層 ２４ ボンディングパッド ２５ バンプ ２６ 半導体チップ DESCRIPTION OF SYMBOLS 1 Antenna part 2 High frequency band circuit module 3 Intermediate frequency band circuit module 4 Low frequency band circuit module 5 Mother board 6 First wiring layer 7 External lead 8 Chip capacitor 9 First ground layer 10 First dielectric film 11 Through hole DESCRIPTION OF SYMBOLS 12 Bump 13 Counterbore 14 Stage 15 Photocurable resin 16 Pressure tool 17 Ultraviolet (UV) light 20 Silicon substrate (module substrate) 21 Second ground layer 22 Second dielectric film 23 Second wiring layer 24 Bonding pad 25 Bump 26 Semiconductor chip

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｑ 1/24 Ｈ０１Ｑ 1/24 Ｚ 13/08 13/08 Ｈ０３Ｆ 3/60 Ｈ０３Ｆ 3/60 (56)参考文献 特開 平７−297225（ＪＰ，Ａ) 特開 平６−232199（ＪＰ，Ａ) 特開 平５−211276（ＪＰ，Ａ) 特開 平５−267403（ＪＰ，Ａ) 特開 平８−213497（ＪＰ，Ａ) 特開 平７−74285（ＪＰ，Ａ) 特開 平４−259231（ＪＰ，Ａ) 特開 平５−63033（ＪＰ，Ａ) 実開 平３−67452（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 25/00 - 25/18 H01L 27/01 301 H01P 5/08 H01Q 1/24 H01Q 13/08 H03F 3/60 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI H01Q 1/24 H01Q 1/24 Z 13/08 13/08 H03F 3/60 H03F 3/60 (56) References JP-A-7 JP-A-297225 (JP, A) JP-A-6-232199 (JP, A) JP-A-5-211276 (JP, A) JP-A-5-267403 (JP, A) JP-A-8-213497 (JP, A) JP-A-7-74285 (JP, A) JP-A-4-259231 (JP, A) JP-A-5-63033 (JP, A) JP-A-3-67452 (JP, U) (58) Field (Int.Cl. 7 , DB name) H01L 21/60 311 H01L 25/00-25/18 H01L 27/01 301 H01P 5/08 H01Q 1/24 H01Q 13/08 H03F 3/60

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 グランド層と、該グランド層の上に形成
された誘電体膜と、該誘電体膜の上に形成されパッド領
域を有する第１配線層とを有する母基板と、 モジュール基板上に、半導体素子と、該半導体素子に接
続されパッド領域及びインピーダンス整合回路を含む第
２配線層とを形成してなる少なくとも１つの半導体回路
モジュールとを備え、 上記半導体回路モジュールは上記第２配線層を下に向け
た状態で上記母基板上に搭載されていて、上記第１配線
層のパッド領域と上記第２配線層のパッド領域との間が
バンプを介して接続されており、 上記母基板上には、互いに上記第１配線層を介して接続
される高周波数帯回路モジュールと、中間周波数帯回路
モジュールと、低周波数帯回路モジュールとが設けられ
ており、 少なくとも上記高周波数帯回路モジュールが上記半導体
回路モジュールである ことを特徴とする半導体装置。A mother board having a ground layer, a dielectric film formed on the ground layer, and a first wiring layer having a pad region formed on the dielectric film; And at least one semiconductor circuit module formed with a semiconductor element and a second wiring layer connected to the semiconductor element and including a pad region and an impedance matching circuit, wherein the semiconductor circuit module includes the second wiring layer the by in a state of facing downward is mounted on the mother board, it is connected via the bumps between the pad area and the pad area of the second wiring layer of the first wiring layer, the mother board Above, connected to each other via the first wiring layer
High frequency band circuit module and intermediate frequency band circuit
Module and a low frequency band circuit module
At least the high frequency band circuit module is
A semiconductor device, which is a circuit module . 【請求項２】 請求項１に記載の半導体装置において、 上記母基板は、有機系樹脂より構成されるフレキシブル
なフィルム状基板を上記誘電体膜として有していること
を特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein the mother substrate has a flexible film-shaped substrate made of an organic resin as the dielectric film. 【請求項３】 請求項１に記載の半導体装置において、 上記半導体回路モジュールの上記半導体素子は、半導体
素子に接続される電極パッドとを有する半導体チップ内
に収納されており、 上記第２配線層は上記モジュール用基板上に形成されて
おり、 上記半導体チップは上記電極パッドを下方に向けた状態
で上記モジュール基板上に搭載されていて、上記半導体
チップの電極パッドと上記モジュール基板上の第２配線
層とがバンプを介して電気的に接続されていることを特
徴とする半導体装置。3. The semiconductor device according to claim 1, wherein the semiconductor element of the semiconductor circuit module is housed in a semiconductor chip having an electrode pad connected to the semiconductor element, and the second wiring layer Is formed on the module substrate, the semiconductor chip is mounted on the module substrate with the electrode pads facing downward, and the electrode pads of the semiconductor chip and the second A semiconductor device, wherein the semiconductor device is electrically connected to a wiring layer via a bump. 【請求項４】 請求項１に記載の半導体装置において、 少なくとも上記低周波数帯回路モジュールは、上記第２
配線層を上に向けた状態で上記母基板上に搭載されてい
て、上記母基板の第１配線層のパッド領域と上記第２配
線層のパッド領域との間が導体ワイヤ又は導体リボンを
介して接続されていることを特徴とする半導体装置。4. The semiconductor device according to claim 1 , wherein at least the low frequency band circuit module is connected to the second frequency band circuit module.
The motherboard is mounted on the motherboard with the wiring layer facing upward, and a space between the pad region of the first wiring layer and the pad region of the second wiring layer of the motherboard is provided via a conductor wire or a conductor ribbon. A semiconductor device, wherein the semiconductor device is connected to the semiconductor device. 【請求項５】 請求項１に記載の半導体装置において、 上記母基板上に設けられ上記第１配線層に接続されるア
ンテナをさらに備え、 上記各回路モジュールは、上記第１配線層を介して上記
アンテナから周波数の高い順に直列に接続されているこ
とを特徴とする半導体装置。5. The semiconductor device according to claim 1 , further comprising an antenna provided on said mother board and connected to said first wiring layer, wherein each of said circuit modules is interposed via said first wiring layer. A semiconductor device, which is connected in series from the antenna in descending order of frequency. 【請求項６】 請求項５に記載の半導体装置において、 上記母基板に取り付けられ、上記第１配線層を介して上
記低周波数帯回路モジュールに接続される入出力端子を
さらに備えていることを特徴とする半導体装置。6. The semiconductor device according to claim 5 , further comprising an input / output terminal attached to said mother board and connected to said low frequency band circuit module via said first wiring layer. Characteristic semiconductor device. 【請求項７】 請求項１に記載の半導体装置において、 上記半導体回路モジュールに上記第１配線層を介して接
続される電源供給用端子と、 上記電源供給用端子と上記半導体回路モジュールとの間
に介設された電源ノイズ除去用チップコンデンサとをさ
らに備えていることを特徴とする半導体装置。7. The semiconductor device according to claim 1 , wherein a power supply terminal connected to said semiconductor circuit module via said first wiring layer, and between said power supply terminal and said semiconductor circuit module. A semiconductor device further comprising a power supply noise removal chip capacitor interposed in the semiconductor device. 【請求項８】 請求項３に記載の半導体装置において、 上記母基板には、上記半導体チップとの干渉を回避する
ための穴が設けられていることを特徴とする母基板。8. The semiconductor device according to claim 3, wherein said mother substrate is provided with a hole for avoiding interference with said semiconductor chip. 【請求項９】 請求項１−８のうちいずれか１つに記載
の半導体装置において、 上記母基板の上記グランド層のうち、上記半導体回路モ
ジュールの半導体素子及び上記第２配線層の下方に位置
する部分が除去されていることを特徴とする半導体装
置。The semiconductor device according to any one of claim 9 claim 1-8, among the ground layer of the mother board, located under the semiconductor element and the second wiring layer of the semiconductor circuit module A semiconductor device, wherein a portion to be removed is removed.
JP10040697A 1997-04-17 1997-04-17 Semiconductor device Expired - Fee Related JP3313045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10040697A JP3313045B2 (en) 1997-04-17 1997-04-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10040697A JP3313045B2 (en) 1997-04-17 1997-04-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH10294331A JPH10294331A (en) 1998-11-04
JP3313045B2 true JP3313045B2 (en) 2002-08-12

Family

ID=14273105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10040697A Expired - Fee Related JP3313045B2 (en) 1997-04-17 1997-04-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3313045B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048820A1 (en) * 1999-12-24 2001-07-05 Fujitsu Limited Semiconductor device including semiconductor bare chip mounted by flip-chip bonding, and board member with thin-film structure capacitor for semiconductor bare chip mounted by flip-chip bonding
JP5054413B2 (en) * 2007-04-10 2012-10-24 新光電気工業株式会社 Antenna element and semiconductor device
JP5556072B2 (en) * 2009-01-07 2014-07-23 ソニー株式会社 Semiconductor device, method of manufacturing the same, and millimeter wave dielectric transmission device
JP5412372B2 (en) * 2010-04-30 2014-02-12 株式会社フジクラ Semiconductor mounting equipment
US20140151860A1 (en) * 2012-02-15 2014-06-05 Panasonic Corporation Wireless module

Also Published As

Publication number Publication date
JPH10294331A (en) 1998-11-04

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US20220189884A1 (en) Formation method of chip package
KR101452548B1 (en) Semiconductor die with backside passive device integration
US8471361B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US7344920B1 (en) Integrated circuit package and method for fabricating same
US20070029667A1 (en) Semiconductor device
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20070018298A1 (en) Optimized multi-apparation assembly
JP3313045B2 (en) Semiconductor device
EP1309003A2 (en) Wiring arrangement for surface mounted device
JP5709352B2 (en) MMIC with backside multilayer signal routing
US20220415802A1 (en) Semiconductor package
CN210575925U (en) Encapsulation module and radar system
US20030137044A1 (en) Semiconductor device and packaging system therefore
US20210135333A1 (en) Semiconductor device package and method for manufacturing the same
JP3267881B2 (en) Circuit board and semiconductor device
US20240021971A1 (en) Microelectronic device package with integral waveguide transition
US20230361054A1 (en) Semiconductor package and method of manufacturing semiconductor package
US20230387046A1 (en) Semiconductor device package and method of manufacturing the same
US20240038691A1 (en) Microelectronic device package with integral antenna module and semiconductor device
US20240113413A1 (en) Microelectronic device package including antenna and semiconductor device
US20220359976A1 (en) Microelectronic device package including antenna and semiconductor device
US20220344796A1 (en) Microelectronic device package including antenna and semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees