JP2003017649A - 半導体装置及び半導体モジュール - Google Patents

半導体装置及び半導体モジュール

Info

Publication number
JP2003017649A
JP2003017649A JP2001203077A JP2001203077A JP2003017649A JP 2003017649 A JP2003017649 A JP 2003017649A JP 2001203077 A JP2001203077 A JP 2001203077A JP 2001203077 A JP2001203077 A JP 2001203077A JP 2003017649 A JP2003017649 A JP 2003017649A
Authority
JP
Japan
Prior art keywords
semiconductor
external connection
semiconductor device
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001203077A
Other languages
English (en)
Other versions
JP3925615B2 (ja
Inventor
Hiroyuki Fukazawa
博之 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001203077A priority Critical patent/JP3925615B2/ja
Priority to EP02733489A priority patent/EP1406302A4/en
Priority to US10/363,049 priority patent/US6992395B2/en
Priority to PCT/JP2002/005853 priority patent/WO2003005445A1/ja
Priority to KR10-2003-7002912A priority patent/KR20030060882A/ko
Publication of JP2003017649A publication Critical patent/JP2003017649A/ja
Application granted granted Critical
Publication of JP3925615B2 publication Critical patent/JP3925615B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 コンパクトな構造で安価に構成することがで
きる半導体装置及び半導体モジュールを得ること。 【解決手段】 本発明の第１実施形態の半導体モジュー
ルＭ１は、プリント配線基板１０の外周部の表裏両面に
外部接続用電極１５、１６が形成されており、その中央
部に半導体集積回路チップ１Ａが搭載されされた複数個
の半導体装置Ａ１、Ａ２、Ａ３・・・から構成されてい
て、半導体装置Ａ１、Ａ３の外部接続用電極１５と半導
体装置Ａ２の外部接続用電極１６とが直接、或いはチッ
プ部品３０や中継基板４０（図８）を介して半田Ｓｂ等
で電気的に接続された構造のものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
複数個の半導体装置を組み込んだ半導体モジュールの構
造、構成に関するものである。
【０００２】
【従来の技術】先ず、図１０乃至図１３を参照しなが
ら、従来技術の半導体装置及び半導体モジュールの構
成、構造を説明する。
【０００３】図１０は従来技術の一形態の半導体装置の
断面図、図１１は図１０に示した半導体装置をマザーボ
ードに搭載した構造の断面図、図１２は図１０に示した
半導体装置を複数個、マザーボードに搭載した半導体モ
ジュールの断面図、そして図１３は図１０に示した半導
体装置を複数個、マザーボードに搭載した他の形態の半
導体モジュールの断面図である。
【０００４】先ず、図１０を用いて従来技術の一形態の
半導体装置の構成、構造を説明する。
【０００５】この半導体装置Ｃは半導体集積回路チップ
（以下、単に「ＩＣチップ」と記す）１とプリント配線
基板１０とから構成されている。ＩＣチップ１の表面に
は、所定の配列で形成されている電極の表面に金、半田
などの複数のバンプ２が形成されており、プリント配線
基板１１０の電気絶縁基板１１１の表面には、ＩＣチッ
プ１を搭載する表面側の載置部１１２の周辺部に前記バ
ンプ２に対応した複数のランド１１３が、裏面側に周辺
配列或いは格子配列で複数の外部接続用電極１５４が、
そして表面側のランド１１３と裏面側の外部接続用電極
１１４とを電気的に接続する複数のヴァイアホール１１
７が形成されている。
【０００６】ＩＣチップ１はプリント配線基板１１０の
中央部に接着剤Ｓａなどを用いて搭載されており、そし
てそれぞれのバンプ２がそれらに対応するランド１１３
に金などの金属細線Ｗを用いて電気的に接続されてい
る。そしてこの半導体装置Ｃは金属細線Ｗとランド１１
３との接続部分を含むＩＣチップ１全体がエポキシ樹脂
のような絶縁封止材Ｐで封止された構造で構成されてい
る。
【０００７】図１１乃至図１３に示した半導体モジュー
ルＤはこのような構造の複数の半導体装置Ｃをマザーボ
ード２０に搭載したものである。マザーボード２０の表
面には前記外部接続用電極１１４に対応した位置に複数
のランド２１４が、裏面もランド２２４（図１２）が、
そして必要に応じて、その裏面に通じるヴァイアホール
２２７などが形成されていて、図１１には拡大して、こ
のような構造のマザーボード２０の表面のランド２１４
に１個のＩＣチップ１を、例えば、半田付けなどの方法
を用いて電気的に接続した状態を示したものである。符
号Ｓｂは半田を指す。
【０００８】図１２及び図１３に示した半導体モジュー
ルＤ１及びＤ２は、図１０に示したＩＣチップ１が２
個、マザーボード２０の表面のランド２１４に、２個、
その裏面のランド２２４にそれぞれ半田付け方法で搭載
され、この他、抵抗、コンデンサなどのチップ部品３０
が複数個、搭載されて構成されているもので、図１２に
示した半導体モジュールＤ１はマザーボード２０の一端
にランド２１４、２２４に連結され、他の電気回路基板
のソケット（不図示）に挿入、接続するための外部接続
用端子２４が設けられたものであり、図１３に示した半
導体モジュールＤ２はマザーボード２０の一端にランド
２２４に連結され、他の電気回路基板にフレキシブルケ
ーブル配線基板２５を用いて接続するためのコネクタ２
６などが設けられている。
【０００９】前記のような構造、構成の半導体装置Ｃ及
び半導体モジュールＤは、米国特許第５，２１６，２７
８号や、ＡＳＩＣ ＆ ＥＤＡ １９９３年３月号の９
〜１５頁に開示されているものであり、また、Ｍｏｔｏ
ｒｏｌａ社の“ＯＭＰＡＣ”等の形状で封入された周知
のものである。
【００１０】
【発明が解決しようとする課題】しかし、このような半
導体装置Ｃ及び半導体モジュールＤの構造であると、多
くのプリント配線基板１１０及びマザーボード２０を使
う必要があり、コストが嵩み、そしてコンパクトに構成
できないという課題がある。
【００１１】本発明は、このような課題を解決しようと
するものであって、コンパクトな構造で安価に構成する
ことができる半導体装置及び半導体モジュールを得るこ
とを目的とするものである。
【００１２】
【課題を解決するための手段】それ故、本発明の半導体
装置は、ＩＣチップが搭載されたプリント配線基板の外
周部に外部接続用電極が形成されていることを特徴とす
る。
【００１３】前記外部接続用電極は前記プリント配線基
板の外周部の表裏面の少なくとも一方の面に形成されて
おり、また、必要に応じて、或る半導体装置は、前記外
部接続用電極が形成されているプリント配線基板の中央
部に搭載されたＩＣチップをそのプリント配線基板の厚
みより薄い厚みの封止材で封止されている。
【００１４】また、本発明の半導体モジュールは、マザ
ーボードを用いず、前記の構造の半導体装置を少なくと
も２個組み込み、それら半導体装置のプリント配線基板
に形成されている前記外部接続用電極同士を電気的に互
いに接続した構造で構成されていることを特徴とする。
【００１５】その半導体モジュールの或るものは、隣接
する前記半導体装置の一方の半導体装置のプリント配線
基板の表面に形成されている前記外部接続用電極と、他
方の半導体装置のプリント配線基板の裏面に形成されて
いる前記外部接続用電極とを互いに接続して構成しても
よく、また、他のものは隣接する前記半導体装置のプリ
ント配線基板の表面或いは裏面に形成されている前記外
部接続用電極同士を互いに接続して構成してもよい。
【００１６】更に、それらの半導体モジュールは隣接す
る前記半導体装置の前記両外部接続用電極がチップ部品
や中継基板を介して互いに接続された構造で構成しても
よい。
【００１７】更にまた、それらの半導体モジュールは、
複数の前記半導体装置を前記外部接続用電極を介して平
面的広がりを以て互いに接続した構造で構成してもよ
い。
【００１８】従って、本発明の半導体装置は中央部にＩ
Ｃチップを搭載したプリント配線基板の周辺部に外部接
続用電極を形成した単純な構造で２次元的にも３次元的
にも広がりを持った構造で半導体モジュールを構成でき
る。
【００１９】また、本発明の半導体モジュールは、前記
半導体装置のプリント配線基板同士を直接、或いはチッ
プ部品や中継基板を介して接続する構造を採っているた
め、大きな面積を占めていたマザーボードを使う必要が
なくなり、コンパクトに、しかも安価に構成することが
できる。
【００２０】
【発明の実施の形態】以下、図１乃至図９を用いて、本
発明の実施形態の半導体装置及び半導体モジュールの構
成、構造を説明する。
【００２１】図１は本発明の半導体装置に用いて好適な
一実施形態のプリント配線基板を示していて、同図Ａは
その表面側の平面図、同図Ｂはその裏面側の平面図、同
図Ｃは同図ＡのＡ−Ａ線上における断面図、図２は本発
明の第１実施形態の半導体装置を示していて、同図Ａは
その平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面
図、図３は第１半導体装置の断面図、図４は図２に示し
た半導体装置を複数個用いて構成されている本発明の第
１実施形態の半導体モジュールの断面図、図５は同じく
第２実施形態の半導体装置の断面図、図６は同じく本発
明の第３実施形態の半導体装置の断面図、図７は図３に
示した半導体装置を複数個用いて構成されている本発明
の第４実施形態の半導体モジュールの断面図、図８は同
じく本発明の第５実施形態の半導体装置を示していて、
同図Ａはその平面図、同図Ｂは同図ＡのＬ−Ｌ線上にお
ける断面図、そして図９は本発明の第６実施形態の半導
体モジュールの平面図である。
【００２２】なお、従来技術の半導体装置の構成部分と
同一の構成部分には同一の符号を付して説明する。
【００２３】先ず、図１を用いて、本発明の半導体装置
に用いて好適なプリント配線基板の構造を説明する。
【００２４】符号１０は全体としてプリント配線基板を
指す。このプリント配線基板１０は単層または多層の配
線基板であって、ガラスエポキシ樹脂などの電気絶縁材
基板１１の表面のほぼ中央部にＩＣチップを載置する載
置部１２と、この載置部１２の長辺の両周辺部に、搭載
しようとするＩＣチップの複数の電極に対応して配列さ
れているランド１３と、絶縁基板１１の両側縁に前記ラ
ンド１３に対応して配列されている外部接続用裏面電極
１５がそれぞれ銅などの導電性部材で形成されている。
また、プリント配線基板１０の裏面側には後記するチッ
プ部品を接続するためのランド１４と絶縁基板１１の両
側縁に複数の外部接続用裏面電極１６がそれぞれ銅など
の導電性部材で形成されている。また、必要に応じて少
なくとも１以上のヴァイアホール１７が形成されてお
り、プリント配線基板１０の表裏の配線、或いは表裏の
配線と中間層の配線とを接続する。一点鎖線Ｌは封止材
Ｐａを封止する範囲を示したものである。
【００２５】載置部１２は搭載しようとするＩＣチップ
を接地する必要がある場合に導電性部材で形成する必要
があるが、その必要性が無い場合には敢えて導電性部材
で形成する必要は無い。ＩＣチップを載置する部分が判
ればよい。また、裏面のランド１４も、チップ部品を接
続する必要が無い場合には、省略される。
【００２６】また、外部接続用電極１５、１６のそれぞ
れの上下の位置は必ずしも一致して形成する必要は無
く、接続しようとする相手側のプリント配線基板の機能
などに対応した数、配列などを考慮して形成されるもの
である。
【００２７】更にまた、図示のプリント配線基板１０
は、搭載しようとするＩＣチップに形成されている複数
の電極がデュアルインラインで形成されているものに用
いる基板として描かれているものであって、複数の電極
がＩＣチップの４辺に沿って形成されている場合には、
ランド１３は載置部１２の４辺の周りに沿ってに形成し
てもよく、外部接続用電極１５、１６もプリント配線基
板１０の４辺の周りに沿って形成するようにしても、２
辺のみ或いは３辺のみの側縁に沿って形成するようにし
てもよい。
【００２８】次に、図２を用いて、本発明の第１実施例
の半導体装置の構造を説明する。
【００２９】図２において、符号Ａは本発明の第１の実
施例の半導体装置を指す。この半導体装置Ａは、従来技
術の半導体装置Ｃと同様に、ＩＣチップ１Ａ（ＩＣチッ
プ１と同一である）とプリント配線基板１０とから構成
されている。ＩＣチップ１の表面には、所定の配列で形
成されている電極の表面に金、半田などの複数のバンプ
２が形成されている。
【００３０】このＩＣチップ１Ａは、図１に示したプリ
ント配線基板１０の載置部１２に、例えば、導電性接着
剤Ｓａを介して接着、固定する。そしてそれぞれのバン
プ２がそれらに対応するランド１３に金などの金属細線
Ｗを用いて電気的に接続されている。そしてこの半導体
装置Ａも金属細線Ｗとランド１３との接続部分を含むＩ
Ｃチップ１全体がエポキシ樹脂のような絶縁封止材Ｐａ
で封止された構造で構成されている。
【００３１】図３に示した本発明の第２実施形態の半導
体装置Ｂは、前記の構造のプリント配線基板１０を用
い、そのプリント配線基板１０の中央部にＩＣチップ１
Ａの厚みより薄い厚みのＩＣチップ１Ｂが搭載されてお
り、そしてバンプ２とランド１３との接続部分を含むそ
のＩＣチップ１Ｂを前記プリント配線基板１０の厚みよ
り薄い厚みの封止材Ｐｂで封止された構造のものであ
る。
【００３２】このような外部接続用電極１５、１６を備
えた半導体装置Ａ及び半導体装置Bであると、従来技術
の半導体装置Ｃのように裏面に外部接続用電極１２が形
成されているのではなく、プリント配線基板１０の外周
部分に外部接続用電極１５、１６が形成されているの
で、これら外部接続用電極１５、１６の接続を組み合わ
せることで半導体装置Ａ及び又は半導体装置Ｂ同士を２
次元的に、或いは３次元的に電気的に接続して、所望の
構成、構造の半導体モジュールを得ることが可能とな
る。
【００３３】半導体装置Ａに寸法は、一例であるが、プ
リント配線基板１０は、その外部接続用電極１５、１６
の厚みも含めて厚みが０．４ｍｍ程度、封止材Ｐａの厚
みが０．６ｍｍ程度であり、半導体装置Ｂはプリント配
線基板１０が半導体装置Ａの場合と同一であり、封止材
Ｐａの厚みが０．３ｍｍ程度である。
【００３４】次に、図４乃至図９を用いて、本発明の各
実施形態の半導体モジュールについて説明する。
【００３５】先ず、図４を用いて、本発明の第１実施形
態の半導体モジュールの構成、構造を説明する。この半
導体モジュールＭ１は、３個の半導体装置Ａ１、Ａ２、
Ａ３（何れも半導体装置Ａであって、説明の便宜上Ａ
１、Ａ２、Ａ３と符号を付して区別した）から構成され
ていて、半田Ｓｂを介して半導体装置Ａ１、Ａ３の外部
接続用電極１５と半導体装置Ａ２の外部接続用電極１６
とが電気的に接続された構造のものである。
【００３６】この半導体モジュールＭ１の製作方法は、
先ず、これら半導体装置Ａ１、Ａ３の外部接続用電極１
５に半田ペースト（不図示）を印刷等の従来技術で塗布
しておき、これらの半導体装置Ａ１、Ａ３を、治具（不
図示）の上に載置する等の方法で、予め、定められてい
る位置に載置し、それら半導体装置Ａ１、Ａ３の外部接
続用電極１５の上に、残りの半導体装置Ａ２の裏面の外
部接続用電極１６を位置決めして載置する。その後、リ
フロー等の方法を用いて前記半田ペーストを溶融し、冷
却して接続することにより前記半導体モジュールＭ１が
得られる。半導体装置Ａ１、Ａ２、Ａ３の裏面のランド
１４には必要に応じてチップ部品３０を接続する。
【００３７】次に、図５を用いて、本発明の第２実施形
態の半導体モジュールＭ２の構成、構造を説明する。こ
の半導体モジュールＭ２は３個のチップ部品３０を含む
８個の半導体装置Ａ１〜Ａ８から構成されている。半導
体装置Ａ１〜Ａ４及び半導体装置Ａ５〜Ａ８は、半導体
モジュールＭ１の接続構造と同様に、表面の外部接続用
電極１５と隣接する半導体装置Ａの裏面の外部接続用電
極１６とが接続されており、半導体装置Ａ２とＡ５とは
半導体装置Ａ１とＡ３との外部接続用電極１５、１６を
介して裏面の外部接続用電極１６同士が接続されてお
り、同様に半導体装置Ａ３とＡ６とは半導体装置Ａ５と
Ａ７との外部接続用電極１５、１６を介して裏面の外部
接続用電極１６同士が、半導体装置Ａ４とＡ７とは半導
体装置Ａ３とＡ８との外部接続用電極１５、１６を介し
て裏面の外部接続用電極１６同士が接続された構造で構
成された半導体モジュールである。半導体装置Ａ２〜Ａ
４の裏面にはチップ部品３０が搭載されている。
【００３８】図６に示した第３実施形態の半導体モジュ
ールＭ３は、第２実施形態の半導体装置Ｂを８個用いて
構成されたものであって、全ての半導体装置Ｂ１〜Ｂ８
が隣接する半導体装置Ｂの表面の外部接続用電極１５と
裏面の外部接続用電極１６とで接続されている。
【００３９】この半導体モジュールＭ３は、半導体装置
Ｂ３、Ｂ８、Ｂ７が三重に重なった部分があり、このよ
うに半導体装置を多段に積層する構造の半導体モジュー
ルを必要とする場合には、厚みの薄い半導体装置Ｂを用
いることが望ましい。
【００４０】図７は本発明の第４実施形態の半導体モジ
ュールＭ４を示していて、この半導体モジュールＭ４は
３個の半導体装置Ｂから構成されている例である。この
半導体モジュールＭ４は半導体モジュールの全体厚さが
薄いものが望まれる場合に好適な構造のものである。即
ち、治具などの載置台（不図示）に半導体装置Ｂ１及び
Ｂ３を所定の間隔を開けて載置し、後から搭載する半導
体装置Ｂ２を表裏反転させて、前記と同様な半田付け方
法により接続した構造のものである。このような構造で
構成すると、全体としてほぼ均一な厚みの半導体モジュ
ールが得られる。
【００４１】図８は本発明の第５実施形態の半導体モジ
ュールＭ５を示していて、この半導体モジュールＭ５は
３個の半導体装置Ｂ１〜Ｂ３の内、所定の間隔を開けて
配列されている半導体装置Ｂ１とＢ３との表面の外部接
続用電極１５に半導体装置Ｂ２の裏面の外部接続用電極
１６を、一方はチップ部品３０を介して、他方は中継基
板４０を介して接続した構造の半導体モジュールであ
る。
【００４２】この実施形態の半導体モジュールＭ５は、
同図Ａから明らかなように、３個の半導体装置Ｂ１〜Ｂ
３を同一方向の側面のみを接続して構成された構造のも
のであるが、図９に示した本発明の第６実施形態の半導
体モジュールＭ６のように、複数個の半導体装置Ｂ１、
Ｂ２、Ｂ３・・・を平面的な広がりをもった接続構造、
即ち、２次元的な接続構造で構成することもできる。そ
して２次元的な接続構造に、図５及び図６に示した厚み
方向にも接続する構造を取り入れば、半導体モジュール
を３次元に広がる接続構造でも構成することもできる。
【００４３】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、隣接する半導体装置のプリント配線基板の
外周部分の表裏両面に外部接続用電極が形成されている
ので、隣接する半導体装置のそれら外部接続用電極を互
いに接続することにより各種構造の本発明の半導体モジ
ュールを簡単に構成することができる。
【００４４】また、本発明の半導体モジュールは、半導
体装置のプリント配線基板同士を直接、或いはチップ部
品や中絶基板を介して接続する構造を採っているので、
大きな面積を占めていたマザーボードを使う必要がなく
なり、従来技術の半導体モジュールよりも遙かに廉価な
コストで製作することができ、しかも２次元にも３次元
にも広がりをもって、そして必要に応じて厚みの薄い構
造で半導体モジュールを構成することができるなど、数
々の優れた効果が得られる。
【図面の簡単な説明】
【図１】 本発明の半導体装置に用いて好適な一実施形
態のプリント配線基板を示していて、同図Ａはその表面
側の平面図、同図Ｂはその裏面側の平面図、同図Ｃは同
図ＡのＡ−Ａ線上における断面図である。
【図２】 本発明の第１実施形態の半導体装置を示して
いて、同図Ａはその平面図、同図Ｂは同図ＡのＡ−Ａ線
上における断面図である。
【図３】 第１半導体装置の断面図である。
【図４】 図２に示した半導体装置を複数個用いて構成
されている本発明の第１実施形態の半導体モジュールの
断面図である。
【図５】 第２実施形態の半導体モジュールの断面図で
ある。
【図６】 本発明の第３実施形態の半導体モジュールの
断面図である。
【図７】 図３に示した半導体装置を複数個用いて構成
されている本発明の第４実施形態の半導体モジュールの
断面図Ｆらる。
【図８】 本発明の第５実施形態の半導体モジュールを
示していて、同図Ａはその平面図、同図Ｂは同図ＡのＬ
−Ｌ線上における断面図である。
【図９】 本発明の第６実施形態の半導体モジュールの
平面図である。
【図１０】 従来技術の一形態の半導体装置の断面図で
ある。
【図１１】 図１０に示した半導体装置をマザーボード
に搭載した構造の断面図である。
【図１２】 図１０に示した半導体装置を複数個、マザ
ーボードに搭載した半導体モジュールの断面図である。
【図１３】 図１０に示した半導体装置を複数個、マザ
ーボードに搭載した他の形態の半導体モジュールの断面
図である。
【符号の説明】
１Ａ，１Ｂ…半導体集積回路チップ（ＩＣチップ）、２
…バンプ、１０Ａ…本発明の半導体装置に用いて好適な
プリント配線基板、１０…本発明の半導体装置に用いて
好適なプリント配線基板、１１…絶縁基板、１２…載置
部、１３，１４…ランド、１５，１６…外部接続用電
極、１７…ヴァイアホール、３０…チップ部品、４０…
中継基板、Ａ，Ａ１〜Ａ８…本発明の第１実施形態の半
導体装置、Ｂ，Ｂ１〜Ｂ９…本発明の第２実施形態の半
導体装置、Ｍ１…本発明の第１実施形態の半導体モジュ
ール、Ｍ２…本発明の第２実施形態の半導体モジュー
ル、Ｍ３…本発明の第３実施形態の半導体モジュール、
Ｍ４…本発明の第４実施形態の半導体モジュール、Ｍ５
…本発明の第４実施形態の半導体モジュール、Ｍ６…本
発明の第６実施形態の半導体モジュール、Ｐａ…封止
材、Ｓａ…接着剤、Ｗ…金属ワイヤ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路チップが搭載されたプリ
    ント配線基板の外周部に外部接続用電極が形成されてい
    ることを特徴とする半導体装置。
  2. 【請求項２】 前記外部接続用電極が前記プリント配線
    基板の外周部の表裏面の少なくとも一方の面に形成され
    ていることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 外周部に外部接続用電極が形成されてい
    るプリント配線基板の中央部に半導体集積回路チップが
    搭載されており、該半導体集積回路チップを前記プリン
    ト配線基板の厚みより薄い厚みの封止材で封止されてい
    ることを特徴とする半導体装置。
  4. 【請求項４】 請求項１、請求項２、或いは請求項３に
    記載の半導体装置を少なくとも２個組み込み、それら半
    導体装置のプリント配線基板に形成されている前記外部
    接続用電極同士が電気的に互いに接続されていることを
    特徴とする半導体モジュール。
  5. 【請求項５】 隣接する前記半導体装置の一方の半導体
    装置のプリント配線基板の表面に形成されている前記外
    部接続用電極と、他方の半導体装置のプリント配線基板
    の裏面に形成されている前記外部接続用電極とが互いに
    接続されていることを特徴とする請求項４に記載の半導
    体モジュール。
  6. 【請求項６】 隣接する前記半導体装置のプリント配線
    基板の表面或いは裏面に形成されている前記外部接続用
    電極同士が互いに接続されていることを特徴とする請求
    項４に記載の半導体モジュール。
  7. 【請求項７】 隣接する前記半導体装置の前記両外部接
    続用電極がチップ部品を介して互いに接続されているこ
    とを特徴とする請求項４に記載の半導体モジュール。
  8. 【請求項８】 隣接する前記半導体装置の前記両外部接
    続用電極が中継基板を介して互いに接続されていること
    を特徴とする請求項４に記載の半導体モジュール。
  9. 【請求項９】 複数の前記半導体装置が前記外部接続用
    電極を介して平面的広がりを以て互いに接続されている
    ことを特徴とする請求項４に記載の半導体モジュール。
JP2001203077A 2001-07-04 2001-07-04 半導体モジュール Expired - Lifetime JP3925615B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001203077A JP3925615B2 (ja) 2001-07-04 2001-07-04 半導体モジュール
EP02733489A EP1406302A4 (en) 2001-07-04 2002-06-12 SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE
US10/363,049 US6992395B2 (en) 2001-07-04 2002-06-12 Semiconductor device and semiconductor module having external electrodes on an outer periphery
PCT/JP2002/005853 WO2003005445A1 (fr) 2001-07-04 2002-06-12 Dispositif a semiconducteur et module a semiconducteur
KR10-2003-7002912A KR20030060882A (ko) 2001-07-04 2002-06-12 반도체 장치 및 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001203077A JP3925615B2 (ja) 2001-07-04 2001-07-04 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2003017649A true JP2003017649A (ja) 2003-01-17
JP3925615B2 JP3925615B2 (ja) 2007-06-06

Family

ID=19039774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001203077A Expired - Lifetime JP3925615B2 (ja) 2001-07-04 2001-07-04 半導体モジュール

Country Status (5)

Country Link
US (1) US6992395B2 (ja)
EP (1) EP1406302A4 (ja)
JP (1) JP3925615B2 (ja)
KR (1) KR20030060882A (ja)
WO (1) WO2003005445A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363126A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
WO2018083723A1 (ja) * 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
WO2005022965A2 (en) * 2003-08-29 2005-03-10 Thermalworks, Inc. Expansion constrained die stack
DE102004010396A1 (de) * 2004-03-03 2005-09-29 Infineon Technologies Ag Sende-/Empfangsfilter und ein Verfahren zum Herstellen desselben
US7279785B2 (en) * 2005-02-14 2007-10-09 Stats Chippac Ltd. Stacked die package system
JP2007324354A (ja) * 2006-05-31 2007-12-13 Sony Corp 半導体装置
US7638868B2 (en) * 2006-08-16 2009-12-29 Tessera, Inc. Microelectronic package
US8299626B2 (en) 2007-08-16 2012-10-30 Tessera, Inc. Microelectronic package
KR20100105147A (ko) * 2009-03-20 2010-09-29 삼성전자주식회사 멀티 칩 패키지 및 관련된 장치
US8872318B2 (en) 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
US8704384B2 (en) 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly
US8704364B2 (en) * 2012-02-08 2014-04-22 Xilinx, Inc. Reducing stress in multi-die integrated circuit structures
US8957512B2 (en) 2012-06-19 2015-02-17 Xilinx, Inc. Oversized interposer
US8869088B1 (en) 2012-06-27 2014-10-21 Xilinx, Inc. Oversized interposer formed from a multi-pattern region mask
US9026872B2 (en) 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
JP5713032B2 (ja) * 2013-01-21 2015-05-07 トヨタ自動車株式会社 半導体装置の製造方法
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
US9915869B1 (en) 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418752A (en) 1987-07-15 1989-01-23 Shigeyoshi Karasawa Full sweep system window wiper
JPS6418752U (ja) * 1987-07-24 1989-01-30
JPH04133346A (ja) 1990-09-25 1992-05-07 Sanyo Electric Co Ltd 混成集積回路およびその製造方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
JP4015190B2 (ja) * 1995-02-02 2007-11-28 パック テック−パッケージング テクノロジーズ ゲーエムベーハー チップハウジング及びチップハウジングの製造方法
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
KR100260997B1 (ko) 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6051887A (en) * 1998-08-28 2000-04-18 Medtronic, Inc. Semiconductor stacked device for implantable medical apparatus
US6373447B1 (en) * 1998-12-28 2002-04-16 Kawasaki Steel Corporation On-chip antenna, and systems utilizing same
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
JP3360655B2 (ja) * 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6559531B1 (en) * 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
KR100673379B1 (ko) * 1999-12-22 2007-01-23 삼성전자주식회사 적층 패키지와 그 제조 방법
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002184937A (ja) * 2000-12-18 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置の実装構造
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
US6704964B2 (en) * 2001-08-31 2004-03-16 Patrick B. Knowles Copper pipe cleaning system
JP2004095799A (ja) * 2002-08-30 2004-03-25 Toshiba Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363126A (ja) * 2003-05-30 2004-12-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7436061B2 (en) 2003-05-30 2008-10-14 Seiko Epson Corporation Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
WO2018083723A1 (ja) * 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
US11114418B2 (en) 2016-11-01 2021-09-07 Fujitsu Limited Electronic device, method of manufacturing electronic device, and electronic apparatus

Also Published As

Publication number Publication date
WO2003005445A1 (fr) 2003-01-16
EP1406302A4 (en) 2007-08-08
KR20030060882A (ko) 2003-07-16
EP1406302A1 (en) 2004-04-07
JP3925615B2 (ja) 2007-06-06
US6992395B2 (en) 2006-01-31
US20030183930A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
JP3925615B2 (ja) 半導体モジュール
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
JPH11289024A (ja) 半導体装置及びその製造方法
JP2003133518A (ja) 半導体モジュール
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPH0462866A (ja) 表面実装部品の実装方法
US20030043650A1 (en) Multilayered memory device
JP4016587B2 (ja) 電子部品及びその製造方法
JPH11112121A (ja) 回路モジュール及び回路モジュールを内蔵した電子機器
JPH10321670A (ja) 半導体装置
JP2000294725A (ja) 半導体装置
JP2004031432A (ja) 半導体装置
JP2879503B2 (ja) 面実装型電子回路装置
JPH10150065A (ja) チップサイズパッケージ
JP3714808B2 (ja) 半導体装置
JP2002270760A (ja) 電子部品、そのアセンブリ及びその製造方法
JPH10223803A (ja) ボールグリッドアレイ
JP2003007899A (ja) 半導体装置及びその製造方法
JPH04267361A (ja) リードレスチップキャリア
KR20020005823A (ko) 테이프 배선기판을 이용한 볼 그리드 어레이 패키지
JPH07169876A (ja) 半導体装置及び半導体装置用実装キャリア
JPH11243174A (ja) 半導体装置および半導体パッケージユニット

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6