JP4229086B2 - 半導体装置 - Google Patents

Description

本発明は、大規模集積回路であるＬＳＩと外部回路に接続されて該ＬＳＩに信号を入出力するパッド部とを備えた半導体装置（以下、ＬＳＩという）に関するものである。

図２（ａ）〜（ｃ）は、従来のＬＳＩ（その１）を示す平面図であり、同図（ａ）はＬＳＩのパッド部のレイアウト図であり、同図（ｂ）は同図（ａ）のＡ部分の拡大図であり、同図（ｃ）は同図（ａ）の接続状態を示す図である。

このＬＳＩ１０には、図示しない集積回路が基板に形成される共に、該集積回路に信号を入出力する複数の配線パタンが形成されている。この複数の配線パタンに端子となる複数のパッド１１が形成されている。ＬＳＩ１０の表面は、保護膜１２で覆われているが、複数のパッド１１の箇所の保護膜１２が除去されて窓１３が形成されている。窓１３と該窓１３から露出したパッド１１とで、複数のパッド部１４が構成されている。

これらのパット部１４は、ワイヤボンディング用のパッド部であり、図２（ｃ）のように、パッド部１４の窓１３から露出したパッド１１と外部回路との間がワイヤ１５で接続されることにより、外部回路とＬＳＩ１０とのアッセンブリが行われる。

図３（ａ）〜（ｃ）は、従来のＬＳＩ（その２）を示す平面図であり、同図（ａ）はＬＳＩのパッド部のレイアウト図であり、同図（ｂ）は同図（ａ）のＢ部分の拡大図であり、同図（ｃ）は同図（ａ）の接続状態を示す図である。

このＬＳＩ２０には、例えば前述のＬＳＩ１０と同様の集積回路が基板に形成されると共に、複数の配線パタンが形成されている。この複数の配線パタンに端子となるＬＳＩ１０と同様の複数のパッド１１が形成されている。ＬＳＩ２０の表面は、保護膜２１で覆われているが、各パッド１１の箇所の保護膜２１が除去されて図３（ｂ）のような窓２２が形成され、該窓２２から露出したパッド１１上に、半田等で構成されたバンプ２３が堆積され、保護膜２１の表面からさらに突出している。この窓２２とバンプ２３とで、パッド部２５が構成されている。

これらのパット部２５のバンプ２３を用いて、外部回路２６を直接接続することより、図３（ｃ）のように、ＴＡＢ（Tape Automated Bonding）或いはＣＯＧ（Chip On Glass）方式のアッセンブリが行われる。

このような図２及び図３に関連する従来の技術文献としては、例えば、次のようなものがある。

特開平４−５８４１号公報 特開平７−２２１１３５号公報

しかしながら、従来のＬＳＩでは、次のような課題があった。
ＬＳＩ１０，２０は、複数のパッド部１４，２５の構造によって外部回路に対する接続方法が異なるので、該ＬＳＩ１０，２０が、例え同じ集積回路と配線パタンを持ち、同じ動作を行うものであっても、パッド部１４，２５の構造で決まる１種類のアッセンブリしか実施することができなかった。そのため、ワイヤボンドで外部回路と接続するＬＳＩ１０と、ＴＡＢ方式で外部回路の接続をするＬＳＩ２０とを、別々に作製することになり、開発効率及び量産効果を向上できないという課題があった。

前記課題を解決するために、本発明は、ＬＳＩを備えた半導体チップと、前記半導体チップの表面上に形成され、前記ＬＳＩに接続され、かつワイヤ接続用の第１の接続部とバンプ接続用の第２の接続部とを備える配線パタンと、第１の開口部と第２の開口部とを備え、前記第１の開口部により前記配線パタンの前記第１の接続部を露出し、かつ、前記第２の開口部により前記配線パタンの前記第２の接続部を露出するように、前記配線パタンおよび前記半導体チップの前記表面上に形成された保護膜と、を有している。そして、前記半導体チップの前記表面は第１の領域と前記第１の領域を包囲する第２の領域とを備え、前記配線パタンの前記第１の接続部は前記第２の領域上に配置され、前記配線パタンの前記第２の接続部は前記第１の領域上に配置される。

以上詳細に説明したように、本発明によれば、ワイヤ接続用の第１の接続部およびバンプ接続用の第２の接続部を有する配線パタンと、第１及び第２の開口部を有する保護膜とを有し、第１の接続部は第２の領域上に配置され、第２の接続部は第１の領域上に配置されるので、第１の開口部を用いたワイヤ接続による実装形態および第２の開口部を用いたバンプ接続による実装形態のうち、要求に応じて２つの実装形態のいずれか一方を選択してＬＳＩと実装基材とのアッセンブリが行え、ＬＳＩの構成を変えることなく、複数の実装形態を実現することが可能となる。これにより、ＬＳＩの開発効率を向上させると共に、量産効率を向上させることが可能となる。

ＬＳＩは、半導体チップと、配線パタンと、保護膜と、バンプとを有している。配線パタンは、半導体チップの表面上に形成され、第１の接続部と第２の接続部とを備えている。保護膜は、第１の開口部と第２の開口部とを備え、第１の開口部により配線パタンの第１の接続部を露出し、かつ、第２の開口部により配線パタンの第２の接続部を露出するように、配線パタンおよび半導体チップの表面上に形成されている。バンプは、配線パタンの第２の接続部上に形成されている。そして、配線パタンの第１の接続部はワイヤボンディングに適した構造を備えている。

図１（ａ），（ｂ）は、本発明の実施例１を示すＬＳＩの平面図であり、同図（ａ）はパッド部の配置を示すレイアウト図であり、同図（ｂ）は同図（ａ）のＣ部分の拡大図である。

このＬＳＩ３０は、矩形の基板に形成された半導体チップである図示しない集積回路と、該集積回路に接続された図示しないアルミニウム等で形成された複数の配線パタンとを有し、該ＬＳＩ３０の表面が、保護膜３１で覆われている。複数の配線パタンには、端子となる複数のパッド３２が形成され、該各パッド３２の位置に外部回路に対して信号を入出力するパッド部４０がそれぞれ形成されている。

図４は、図１中のパッド部４０の構造を示す断面図である。
複数のパッド部４０には、共通のパッド３２に対して設けられた第１の接続部４０Ａと第２の接続部４０Ｂとが、それぞれ形成されている。ＬＳＩ３０の表面は、第１の領域と、この第１の領域を包囲する第２の領域とを備え、第１の領域に第１の接続部４０Ａが配置され、第２の領域に第２の接続部４０Ｂが配置されている。接続部４０Ａには、保護膜３１が除去された第１の開口部である第１の窓４１と、パッド３２における該窓４１から露出した部分４２とが、形成されている。接続部４０Ｂには、保護膜３１が除去された第２の開口部である第２の窓４３と、パッド３２における窓４３から露出した部分４４と、その部分４４上に堆積された導電性部材のバンプ４５とが、形成されている。パンプ４５は、例えば銅等の下地層４５ａと、金や半田等の接続層４５ｂとがパッド３２に積層されると共に、保護膜３１から突起して形成されている。

このＬＳＩ３０では、各パッド部４０の接続部４０Ａが基板の中心側を向き、接続部４０Ｂが基板の外側を向くように、複数のパッド部４０がレイアウトされている。

図５（ａ），（ｂ）は、図１の接続例を示す平面図である。
ＬＳＩ３０のパッド部４０における接続部４０Ａは、ワイヤボンディングのアッセンブリに適した構造であり、接続部４０ＢはＴＡＢ方式やＣＯＧ方式のアッセンブリに適した構造である。そのため、ＬＳＩ３０をワイヤボンディングで外部回路に接続する要求がある場合には、図５（ａ）のように、各パッド部４０の接続部４０Ａと外部回路との間をワイヤ３５でそれぞれ接続する。ＬＳＩ３０をＴＡＢ方式やＣＯＧ方式で外部回路に接続する要求がある場合には、接続部４０Ｂにおける接続層４５ｂを、テープや硝子５０に形成された外部回路に直接接続する。

以上のように、本実施例１では、各パッド部４０に、共通のパッド３２に対して外部回路を接続するための２つの接続部４０Ａ，４０Ｂをそれぞれ形成し、その接続部４０Ａをワイヤボンディングによって外部回路と接続可能な構造とし、接続部４０ＢをＴＡＢ方式やＣＯＧ方式によって外部回路と接続可能な構造にしたので、ＬＳＩ３０は、複数の実装形態がとれるようになる。そのため、ＬＳＩ３０のパッド部４０の変更を行わなくても、ＬＳＩ３０の完成後に、要求に応じた実装形態を選択すれば、複数のアッセンブリが可能になるので、ＬＳＩ３０の開発効率が向上すると共に、量産効率が向上する。

図６は、本発明の実施例２を示すＬＳＩの平面図である。
このＬＳＩ６０は、矩形の基板に形成された半導体チップである図示しない集積回路と、該集積回路に接続された図示しないアルミニウム等で形成された複数の配線パタンとを有し、該ＬＳＩ６０の表面が、保護膜６１で覆われている。複数の配線パタンには端子となる複数のパッド６２が形成され、該各パッド６２の位置に、外部回路に対して信号を入出力するパッド部７０がそれぞれ形成されている。

各パッド部７０には、図４と同様の構造の第１の接続部４０Ａ及び第２の接続部４０Ｂがそれぞれ形成されている。ＬＳＩ６０の表面は、第１の領域と、この第１の領域を包囲する第２の領域とを備え、第１の領域に第２の接続部４０Ｂが配置され、第２の領域に第１の接続部４０Ａが配置されている。即ち、このＬＳＩ６０では、各パッド部７０の接続部４０Ａが基板の外側を向き、接続部４０Ｂが基板の中心側をそれぞれ向くように、複数のパッド部７０がレイアウトされている。

図７（ａ），（ｂ）は、図６の接続例を示す平面図である。
ＬＳＩ６０のパッド部７０における接続部４０Ａは、ワイヤボンディングのアッセンブリに適した構造であり、接続部４０ＢはＴＡＢ方式やＣＯＧ方式のアッセンブリに適した構造である。そのため、ＬＳＩ６０をワイヤボンディングで外部回路に接続する要求がある場合には、図７（ａ）のように、各パッド部７０の外側の接続部４０Ａと外部回路との間をワイヤ６５でそれぞれ接続する。さらに、必要に応じて、チップコンデンサ等のデバイス６６，６７を、中心側の接続部４０Ｂに接続して搭載する。

ＬＳＩ６０をＴＡＢ方式やＣＯＧ方式で外部回路に接続する要求がある場合には、中心側の接続部４０Ｂにおける接続層４５ｂを、テープや硝子５０に形成された外部回路に直接接続する。さらに追加して、ワイヤボンディングで他の外部回路に接続する要求がある場合には、図７（ｂ）のように、外側の接続部４０Ａと外部回路との間をワイヤ６５でそれぞれ接続する。

以上のように、本実施例２では、各パッド部７０に２つの接続部４０Ａ，４０Ｂをそれぞれ形成し、その接続部４０Ａを基板の外側に向け、接続部４０Ｂを中心側に向けてレイアウトしているので、実施例１と同様に、ワイヤボンディングによる外部回路との接続が可能になると共に、ＴＡＢ方式やＣＯＧ方式による外部回路との接続が可能になり、複数の実装形態がとれる。さらに、その両方の実装形態を同時に施すことが可能になり、ＬＳＩ６０の開発効率が向上すると共に、量産効率が向上する。その上、例えばワイヤボンディングによる実装を行った状態で、従来ではＬＳＩ６０の周辺回路に設けていたデバイス６６，６７を該ＬＳＩ６０上に搭載することが可能になり、このＬＳＩ６０を組み込むシステムを小型化できる。

図８は、本発明の実施例３を示すＬＳＩの平面図である。
このＬＳＩ８０では、矩形の基板に形成された半導体チップである図示しない集積回路と、該集積回路に接続された図示しないアルミニウム等で形成された複数の配線パタンとを有し、該ＬＳＩ８０の表面が、保護膜８１で覆われている。複数の配線パタンには端子となる複数のパッド８２が形成され、該各パッド８２の位置に、外部回路に対して信号を入出力する２種類のパッド部９０，１００が適宜形成されている。

図９は、図８中のパッド部１００の構造を示す断面図である。
パッド部９０には、図４と同様の構造の第１の接続部４０Ａ及び第２の接続部４０Ｂがそれぞれ形成されている。これに対し、パッド部１００には、図９のように、共通のパッド８２に対して設けられた第１の接続部１００Ａと、２つの第２の接続部１００Ｂ，１００Ｃとが形成されている。

接続部１００Ａには、保護膜８１が除去された第１の開口部である第１の窓１０１と、パッド８２における該窓１０１から露出した部分１０２とが形成されている。接続部１００Ｂには、保護膜８１が除去された第２の開口部である第２の窓１０３と、パッド８２における窓１０３から露出した部分１０４と、その部分１０４上に堆積された導電性部材のバンプ１０５とが形成されている。パンプ１０５は、例えば銅等の下地層１０５ａと、金や半田等の接続層１０５ｂとがパッド８２に積層されて形成されている。接続部１００Ｃには、保護膜８１が除去された第２の開口部である第２の窓１０６と、パッド８２における窓１０６から露出した部分１０７と、その部分１０７上に堆積された導電性部材のバンプ１０８とが形成されている。パンプ１０８は、例えば銅等の下地層１０８ａと、金や半田等の接続層１０８ｂとがパッド８２に積層されて保護膜８１から突起して形成されている。

このように、ＬＳＩ８０の各パッド部９０，１００における接続部４０Ａ，１００Ａは、ワイヤボンディングのアッセンブリに適した構造であり、接続部４０Ｂ，１００Ｂ，１００ＣはＴＡＢ方式やＣＯＧ方式のアッセンブリに適した構造である。そのため、ＬＳＩ８０をワイヤボンディングで外部回路に接続する要求がある場合には、各パッド部９０，１００の接続部４０Ａ，１００Ａと外部回路との間をワイヤ８５でそれぞれ接続する。さらに、必要に応じて、チップコンデンサ等のデバイス８６，８７を、選択された接続部４０Ｂ，１００Ｂ，１００Ｃに直接接続して搭載する。ここで、パッド部１００では、接続部１００Ｂ，１００Ｃを有しているので、２つのデバイス８６，８７の接続が可能になっている。

ＬＳＩ８０をＴＡＢ方式やＣＯＧ方式で外部回路に接続する要求がある場合には、各パッド９０，１００の接続部４０Ｂ，１００Ｂ，１００Ｃにおける接続層４５ｂ，１０５ｂ，１０８ｂを、テープや硝子に形成された外部回路に直接接続する。さらに追加して、ワイヤボンディングで他の外部回路に接続する要求がある場合には、図７（ｂ）のように、接続部４０Ａと外部回路との間をワイヤ８５でそれぞれ接続する。

以上のように、本実施例３では、各パッド部９０，１００に２つの接続部４０Ａ，４０Ｂ或いは３つの接続部１００Ａ，１００Ｂ，１００Ｃをそれぞれ形成しているので、実施例１と同様に、ワイヤボンディングによる外部回路との接続が可能になると共に、ＴＡＢ方式やＣＯＧ方式によって外部回路との接続が可能なり、複数の実装形態がとれる。さらに、その両方の実施形態を同時に施すことが可能になり、ＬＳＩ８０の開発効率が向上すると共に、量産効率が向上する。その上、例えばワイヤボンディングによる実装を行った状態で、デバイス８６，８７の搭載が可能になるとと共に、１つのパッド部１００に２個のデバイス８６，８７が接続できるので、実施例２よりも、適用可能な実装形態の種類が増加し、該ＬＳＩ８０を組み込むシステムが小型化できる。

なお、本発明は、上記実施例１〜３に限定されず、種々の変形が可能である。
例えば、パッド部１００では、ＴＡＢ方式やＣＯＧ方式に適用可能な接続部１００Ｂ，１００Ｃを形成しているが、その数は２個に限定されず、３個以上にしてもよい。また、パッド部１００にワイヤボンディングで接続可能な接続部１００Ａを複数形成してもよい。このようにすると、周辺回路での配線の引き回しが減少し、システムがさらに小型化する。

本発明の実施例１を示すＬＳＩの平面図である。 従来のＬＳＩ（その１）を示す平面図である。 従来のＬＳＩ（その２）を示す平面図である。 図１中のパッド部４０を示す断面図である。 図１の接続例を示す平面図である。 本発明の実施例２を示すＬＳＩの平面図である。 図６の接続例を示す平面図である。 本発明の実施例３を示すＬＳＩの平面図である。 図８中のパッド部１００を示す断面図である

符号の説明

３０，６０，８０ ＬＳＩ
３１，６１，８１ 保護膜
３２，６２，８２ パッド
３５，６５，８５ ワイヤ
４０，７０，９０，１００ パッド部
４０Ａ，１００Ａ 第１の接続部
４０Ｂ，１００Ｂ，１００Ｃ 第２の接続部
４１，４３，１０１，１０３，１０６ 窓（開口部）
４５，１０５，１０８ バンプ
５０ テープ、硝子
６６，６７，８６，８７ デバイス（外部回路）

Claims (4)

1. 大規模集積回路を備えた半導体チップと、
   前記半導体チップの表面上に形成され、前記大規模集積回路に接続され、かつワイヤ接続用の第１の接続部とバンプ接続用の第２の接続部とを備える配線パタンと、
   第１の開口部と第２の開口部とを備え、前記第１の開口部により前記配線パタンの前記第１の接続部を露出し、かつ、前記第２の開口部により前記配線パタンの前記第２の接続部を露出するように、前記配線パタンおよび前記半導体チップの前記表面上に形成された保護膜と、を有し、
   前記半導体チップの前記表面は第１の領域と前記第１の領域を包囲する第２の領域とを備え、前記配線パタンの前記第１の接続部は前記第２の領域上に配置され、前記配線パタンの前記第２の接続部は前記第１の領域上に配置されることを特徴とする半導体装置。
2. 前記半導体チップは４辺を備える矩形であり、
   前記配線パタンは複数形成され、
   前記複数の配線パタンの前記第１の接続部はそれぞれ、前記半導体チップの前記各辺に沿って配置されていることを特徴とする請求項１に記載の半導体装置。
3. 前記保護膜の前記第１の開口部と前記第２の開口部とは、互いに形状が異なることを特徴とする請求項１または２に記載の半導体装置。
4. 前記配線パタンの材料はアルミニウムであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。

Images