JP3305632B2 - 半導体素子の並列検査方法 - Google Patents
半導体素子の並列検査方法Info
- Publication number
- JP3305632B2 JP3305632B2 JP25689297A JP25689297A JP3305632B2 JP 3305632 B2 JP3305632 B2 JP 3305632B2 JP 25689297 A JP25689297 A JP 25689297A JP 25689297 A JP25689297 A JP 25689297A JP 3305632 B2 JP3305632 B2 JP 3305632B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- items
- semiconductor elements
- semiconductor
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、受・発光素子、フ
ォトインタラプタ等半導体素子の電気的特性の並列検査
方法に関するものである。
ォトインタラプタ等半導体素子の電気的特性の並列検査
方法に関するものである。
【０００２】
【従来の技術】従来、多数の半導体素子について効率よ
く電気的特性検査を行うため、半導体素子の並列検査方
法が行われている。この並列検査方法を実施する際に
は、図８に示すように、複数の同一計測ユニット（No.
１〜No.ｎ）ａ、ａ、ａ…が複数の半導体素子（No.１〜
No.ｎ）ｂ、ｂ、ｂ…に一対一に接続されてなる電気的
特性検査装置ｃを用いて、当該複数の半導体素子ｂ、
ｂ、ｂ…の電気的特性の検査を行う。なお、検査装置ｃ
は、複数の同一計測ユニットａ、ａ、ａ…にそれぞれ電
源を供給する電源ユニットｄと、複数の同一計測ユニッ
トａ、ａ、ａ…および電源ユニットｄの作動を制御する
検査装置コントローラｅとを有している。また、半導体
素子ｂ、ｂ、ｂ…は、テストハンドラｆに保持された状
態で各計測ユニットａ、ａ、ａ…に接続されている。そ
して、テストハンドラｆでは、検査装置コントローラｅ
から制御信号がテストハンドラコントローラｇに入力さ
れることにより、テストハンドラｆが前記制御信号にし
たがってハンドリングを行う。
く電気的特性検査を行うため、半導体素子の並列検査方
法が行われている。この並列検査方法を実施する際に
は、図８に示すように、複数の同一計測ユニット（No.
１〜No.ｎ）ａ、ａ、ａ…が複数の半導体素子（No.１〜
No.ｎ）ｂ、ｂ、ｂ…に一対一に接続されてなる電気的
特性検査装置ｃを用いて、当該複数の半導体素子ｂ、
ｂ、ｂ…の電気的特性の検査を行う。なお、検査装置ｃ
は、複数の同一計測ユニットａ、ａ、ａ…にそれぞれ電
源を供給する電源ユニットｄと、複数の同一計測ユニッ
トａ、ａ、ａ…および電源ユニットｄの作動を制御する
検査装置コントローラｅとを有している。また、半導体
素子ｂ、ｂ、ｂ…は、テストハンドラｆに保持された状
態で各計測ユニットａ、ａ、ａ…に接続されている。そ
して、テストハンドラｆでは、検査装置コントローラｅ
から制御信号がテストハンドラコントローラｇに入力さ
れることにより、テストハンドラｆが前記制御信号にし
たがってハンドリングを行う。
【０００３】そして、従来の検査では、図９のタイムチ
ャートに示すように、個々の半導体素子について同時に
同じ検査項目（No.１〜No.ｍ）を測定し、複数の検査項
目を順次検査していた。（例えば特開昭６２−０８６７
３８号参照）
ャートに示すように、個々の半導体素子について同時に
同じ検査項目（No.１〜No.ｍ）を測定し、複数の検査項
目を順次検査していた。（例えば特開昭６２−０８６７
３８号参照）
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体素子の並列検査方法においては、順方向電流
５００（ｍＡ）を流して半導体素子の順電圧を測る場合
に、例えば２０個の半導体素子について同時に測定しよ
うとすると、検査装置は５００（ｍＡ）×２０＝１０
（Ａ）もの電流を供給しなければならない。このような
大電流を供給するための電流電源部は大きく重いもので
高価でもあるので、前記検査装置を小型化・低廉化する
妨げになる。
来の半導体素子の並列検査方法においては、順方向電流
５００（ｍＡ）を流して半導体素子の順電圧を測る場合
に、例えば２０個の半導体素子について同時に測定しよ
うとすると、検査装置は５００（ｍＡ）×２０＝１０
（Ａ）もの電流を供給しなければならない。このような
大電流を供給するための電流電源部は大きく重いもので
高価でもあるので、前記検査装置を小型化・低廉化する
妨げになる。
【０００５】また、隣り合わせの半導体素子の電気的特
性を同時に測定する場合には、相互に誘導を受け合って
測定誤差が生じてしまい、正しい測定ができない恐れも
ある。
性を同時に測定する場合には、相互に誘導を受け合って
測定誤差が生じてしまい、正しい測定ができない恐れも
ある。
【０００６】これに対して、他の従来の半導体素子の並
列検査方法がある（図１０および図１１参照）。この検
査方法では電気的特性検査装置ｉは一つの計測ユニット
ａと、それの接続される複数のリレーユニットｈ、ｈ、
ｈ…とを有し、リレーユニットｈ、ｈ、ｈ…を切り替え
ることにより、一つの計測ユニットａに複数の半導体素
子（No.１〜No.ｎ）ｂ、ｂ、ｂ…を順次接続して、複数
の半導体素子ｂ、ｂ、ｂ…の電気的特性を測定し検査す
る。
列検査方法がある（図１０および図１１参照）。この検
査方法では電気的特性検査装置ｉは一つの計測ユニット
ａと、それの接続される複数のリレーユニットｈ、ｈ、
ｈ…とを有し、リレーユニットｈ、ｈ、ｈ…を切り替え
ることにより、一つの計測ユニットａに複数の半導体素
子（No.１〜No.ｎ）ｂ、ｂ、ｂ…を順次接続して、複数
の半導体素子ｂ、ｂ、ｂ…の電気的特性を測定し検査す
る。
【０００７】しかしながら、この図１０および図１１に
示した、電気的特性検査装置を用いる検査方法では、複
数の半導体素子を同時に測定するものではなく全ての検
査項目について順次測定する必要がある。この検査方法
では、処理時間が大幅にかかる。すなわち、前記図８お
よび図９に示した複数の同一計測ユニット（No.１〜No.
ｎ）ａ、ａ、ａ…が複数の半導体素子ｂ、ｂ、ｂ…に一
対一に接続されてなる電気的特性検査装置ｃを用いる場
合の検査時間がＴであるのに比較して、前記検査方法で
は、各半導体素子の検査時間がそれぞれＴかかり、全体
の半導体素子（ｎ個とする）の検査時間は前記のｎ倍
（Ｔ×ｎ）かかることになるので、処理能力が低いこと
は避けられない。また、頻繁にリレーユニットを開閉す
るのでリレーユニット劣化によるトラブル発生の恐れも
ある。
示した、電気的特性検査装置を用いる検査方法では、複
数の半導体素子を同時に測定するものではなく全ての検
査項目について順次測定する必要がある。この検査方法
では、処理時間が大幅にかかる。すなわち、前記図８お
よび図９に示した複数の同一計測ユニット（No.１〜No.
ｎ）ａ、ａ、ａ…が複数の半導体素子ｂ、ｂ、ｂ…に一
対一に接続されてなる電気的特性検査装置ｃを用いる場
合の検査時間がＴであるのに比較して、前記検査方法で
は、各半導体素子の検査時間がそれぞれＴかかり、全体
の半導体素子（ｎ個とする）の検査時間は前記のｎ倍
（Ｔ×ｎ）かかることになるので、処理能力が低いこと
は避けられない。また、頻繁にリレーユニットを開閉す
るのでリレーユニット劣化によるトラブル発生の恐れも
ある。
【０００８】本発明は、電気的特性検査装置を小型化・
低廉化しかつ相互の誘導による測定誤差の恐れがないと
共に、処理能力が高くかつリレーユニットによるトラブ
ルも生じない半導体素子の並列検査方法を提供すること
を目的とする。
低廉化しかつ相互の誘導による測定誤差の恐れがないと
共に、処理能力が高くかつリレーユニットによるトラブ
ルも生じない半導体素子の並列検査方法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。請求項１の発明は、
複数の同一計測ユニットが複数の半導体素子に一対一に
接続されてなる電気的特性検査装置を用いて、複数の半
導体素子を検査する際に、複数の検査項目について複数
の半導体素子を全て検査するものであって、前記検査項
目のうちで大電流を流して検査する項目については、前
記複数の半導体素子を個々に順番に検査するようにし、
他の検査項目については、前記複数の半導体素子を同時
に検査するようにしたことを特徴とする半導体素子の並
列検査方法である。請求項２の発明は、複数の同一計測
ユニットが複数の半導体素子に一対一に接続されてなる
電気的特性検査装置を用いて、複数の半導体素子を検査
する際に、複数の検査項目について複数の半導体素子を
全て検査するものであって、前記検査項目のうちで相互
誘導作用が誤測定の原因となる検査項目については、前
記複数の半導体素子を個々に順番に検査するようにし、
他の検査項目については、前記複数の半導体素子を同時
に検査するようにしたことを特徴とする半導体素子の並
列検査方法である。
達成するため、次の構成を有する。請求項１の発明は、
複数の同一計測ユニットが複数の半導体素子に一対一に
接続されてなる電気的特性検査装置を用いて、複数の半
導体素子を検査する際に、複数の検査項目について複数
の半導体素子を全て検査するものであって、前記検査項
目のうちで大電流を流して検査する項目については、前
記複数の半導体素子を個々に順番に検査するようにし、
他の検査項目については、前記複数の半導体素子を同時
に検査するようにしたことを特徴とする半導体素子の並
列検査方法である。請求項２の発明は、複数の同一計測
ユニットが複数の半導体素子に一対一に接続されてなる
電気的特性検査装置を用いて、複数の半導体素子を検査
する際に、複数の検査項目について複数の半導体素子を
全て検査するものであって、前記検査項目のうちで相互
誘導作用が誤測定の原因となる検査項目については、前
記複数の半導体素子を個々に順番に検査するようにし、
他の検査項目については、前記複数の半導体素子を同時
に検査するようにしたことを特徴とする半導体素子の並
列検査方法である。
【００１０】請求項３の発明は、複数の同一計測ユニッ
トが複数の半導体素子に一対一に接続されてなる電気的
特性検査装置を用いて、複数の半導体素子を検査する際
に、複数の検査項目について複数の半導体素子を全て検
査するものであって、隣り合う半導体素子については、
同時に同じ検査項目にならないように検査項目の順序を
ずらして検査することを特徴とする半導体素子の並列検
査方法である。請求項４の発明は、各半導体素子につい
ての検査順序は、前記複数の検査項目のうちのある複数
の検査項目については検査順序が一定であることを特徴
とする請求項２に記載の半導体素子の並列検査方法であ
る。
トが複数の半導体素子に一対一に接続されてなる電気的
特性検査装置を用いて、複数の半導体素子を検査する際
に、複数の検査項目について複数の半導体素子を全て検
査するものであって、隣り合う半導体素子については、
同時に同じ検査項目にならないように検査項目の順序を
ずらして検査することを特徴とする半導体素子の並列検
査方法である。請求項４の発明は、各半導体素子につい
ての検査順序は、前記複数の検査項目のうちのある複数
の検査項目については検査順序が一定であることを特徴
とする請求項２に記載の半導体素子の並列検査方法であ
る。
【００１１】本発明によれば、同時に複数の検査項目に
ついて半導体素子を検査し、検査項目のうちで、大電流
を流して検査する項目や隣り合う半導体素子の電気的特
性を測定すると相互誘導作用が誤測定の原因になる項目
については、複数個の全ての半導体素子を同時には検査
しないようにしたので、電流電源の出力電流容量を減少
できる。したがって電気的特性検査装置を小型化・低廉
化できる。そして、請求項１または２の発明によれば、
それに加えて他の検査項目は同時測定するので検査時間
が最短になる。また、検査項目は、複数の半導体素子に
ついて順番に検査して行くので、もれなく全ての半導体
素子の検査ができかつ複数の半導体素子検査の制御フロ
ーが単純化しやすい。
ついて半導体素子を検査し、検査項目のうちで、大電流
を流して検査する項目や隣り合う半導体素子の電気的特
性を測定すると相互誘導作用が誤測定の原因になる項目
については、複数個の全ての半導体素子を同時には検査
しないようにしたので、電流電源の出力電流容量を減少
できる。したがって電気的特性検査装置を小型化・低廉
化できる。そして、請求項１または２の発明によれば、
それに加えて他の検査項目は同時測定するので検査時間
が最短になる。また、検査項目は、複数の半導体素子に
ついて順番に検査して行くので、もれなく全ての半導体
素子の検査ができかつ複数の半導体素子検査の制御フロ
ーが単純化しやすい。
【００１２】請求項３の発明によれば、各半導体素子に
ついての検査順序を自由に設定できるので、隣り合う半
導体素子の電気的特性を測定すると相互誘導作用が誤測
定の原因になる項目について、そのような相互誘導作用
が生じない検査順序を柔軟に決定することができる。請
求項４の発明によれば、請求項３の発明の作用効果に加
えて、ある複数の検査項目については、検査順序が一定
であるので、ある複数の検査項目のステップは一括して
取り扱うことができ、複数の半導体素子検査の制御フロ
ーが単純化しやすい。
ついての検査順序を自由に設定できるので、隣り合う半
導体素子の電気的特性を測定すると相互誘導作用が誤測
定の原因になる項目について、そのような相互誘導作用
が生じない検査順序を柔軟に決定することができる。請
求項４の発明によれば、請求項３の発明の作用効果に加
えて、ある複数の検査項目については、検査順序が一定
であるので、ある複数の検査項目のステップは一括して
取り扱うことができ、複数の半導体素子検査の制御フロ
ーが単純化しやすい。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図１は、実施形態にかかる並
列検査装置の説明ブロック図である。図１に示すよう
に、並列検査装置においては、ｎ個の同一計測ユニット
（No.１〜No.ｎ）１、１、１…がｎ個の半導体素子（N
o.１〜No.ｎ）２、２、２…に一対一に接続されてなる
電気的特性検査装置３を用いて、当該ｎ個の半導体素子
２、２、２…の電気的特性の検査を行う。なお、検査装
置３は、複数の同一計測ユニット１、１、１…にそれぞ
れ電源を供給する電源ユニット４と、複数の同一計測ユ
ニット１、１、１…および電源ユニット４の作動を制御
し、メモリも備えた検査装置コントローラ５とを有して
いる。
施形態を詳細に説明する。図１は、実施形態にかかる並
列検査装置の説明ブロック図である。図１に示すよう
に、並列検査装置においては、ｎ個の同一計測ユニット
（No.１〜No.ｎ）１、１、１…がｎ個の半導体素子（N
o.１〜No.ｎ）２、２、２…に一対一に接続されてなる
電気的特性検査装置３を用いて、当該ｎ個の半導体素子
２、２、２…の電気的特性の検査を行う。なお、検査装
置３は、複数の同一計測ユニット１、１、１…にそれぞ
れ電源を供給する電源ユニット４と、複数の同一計測ユ
ニット１、１、１…および電源ユニット４の作動を制御
し、メモリも備えた検査装置コントローラ５とを有して
いる。
【００１４】また、半導体素子２、２、２…は、テスト
ハンドラ６に保持された状態で各計測ユニット１、１、
１…に接続されている。そして、テストハンドラ６で
は、検査装置コントローラ５から制御信号がテストハン
ドラコントローラ７に入力されることにより、テストハ
ンドラ６が前記制御信号にしたがってハンドリングを行
う。そして、実施形態では、ｎ個の半導体素子（No.１
〜No.ｎ）２、２、２…に対してｍ個の電気的特性測定
項目（No.１〜No.ｍ）について並列に検査するとする。
ハンドラ６に保持された状態で各計測ユニット１、１、
１…に接続されている。そして、テストハンドラ６で
は、検査装置コントローラ５から制御信号がテストハン
ドラコントローラ７に入力されることにより、テストハ
ンドラ６が前記制御信号にしたがってハンドリングを行
う。そして、実施形態では、ｎ個の半導体素子（No.１
〜No.ｎ）２、２、２…に対してｍ個の電気的特性測定
項目（No.１〜No.ｍ）について並列に検査するとする。
【００１５】実施形態１に係る検査方法について説明す
る。図２は実施形態１に係る検査方法の検査プログラム
データ、図３は検査処理動作タイムチャートを示すもの
である。検査プログラムにおいて、変数mode（モード）
は、検査項目の測定順序を同じにするか、あるいは、同
じにしないかを設定する変数である。 変数mode＝０ ：検査項目を変更しない。 変数mode＝１ ：検査項目を変更する。
る。図２は実施形態１に係る検査方法の検査プログラム
データ、図３は検査処理動作タイムチャートを示すもの
である。検査プログラムにおいて、変数mode（モード）
は、検査項目の測定順序を同じにするか、あるいは、同
じにしないかを設定する変数である。 変数mode＝０ ：検査項目を変更しない。 変数mode＝１ ：検査項目を変更する。
【００１６】ｍ個の検査項目（１〜ｍ）について、それ
ぞれ、フラグ（FLG[１]〜FLG[ｍ]）、項目名（ITM[１]
〜ITM[ｍ]）、判定値の上限（UL[１]〜UL[ｍ]）・下限
（LL[１]〜LL[ｍ]）、測定条件（MC[１]~MC[ｍ]）を検
査装置３のコントローラ５に記憶させておく。ここで、
フラグには、下記の意味を持たせる。 フラグの値が“０”であれば、並列同時測定可 フラグの値が“１”であれば、並列同時測定不可 図２の例では検査項目No.２のみがフラグFLG［２］＝１
であり並列同時測定不可である。
ぞれ、フラグ（FLG[１]〜FLG[ｍ]）、項目名（ITM[１]
〜ITM[ｍ]）、判定値の上限（UL[１]〜UL[ｍ]）・下限
（LL[１]〜LL[ｍ]）、測定条件（MC[１]~MC[ｍ]）を検
査装置３のコントローラ５に記憶させておく。ここで、
フラグには、下記の意味を持たせる。 フラグの値が“０”であれば、並列同時測定可 フラグの値が“１”であれば、並列同時測定不可 図２の例では検査項目No.２のみがフラグFLG［２］＝１
であり並列同時測定不可である。
【００１７】そして、図３のタイムチャートに示す内容
を説明する。図１のテストハンドラ６において、ｎ個の
半導体素子２、２、２…が所定の位置に固定され、それ
ぞれの半導体素子２、２、２…に対応する計測ユニット
１、１、１…に電気的な接続が完了すると、テストハン
ドラ６から検査装置３に検査開始信号（ＴＥＳＴ ＳＴ
ＡＲＴ）を出す（送信する）。そして、検査装置３のコ
ントローラ５は、この信号を受け（受信し）て、並列同
時測定可とされた検査項目NO.１を測定するよう個々の
計測ユニット１、１、１…に指示を出す。個々の計測ユ
ニット１、１、１…は、指示された検査項目NO.１の測
定を完了するとそれぞれがコントローラ５に検査項目N
O.１の測定完了信号を出す。
を説明する。図１のテストハンドラ６において、ｎ個の
半導体素子２、２、２…が所定の位置に固定され、それ
ぞれの半導体素子２、２、２…に対応する計測ユニット
１、１、１…に電気的な接続が完了すると、テストハン
ドラ６から検査装置３に検査開始信号（ＴＥＳＴ ＳＴ
ＡＲＴ）を出す（送信する）。そして、検査装置３のコ
ントローラ５は、この信号を受け（受信し）て、並列同
時測定可とされた検査項目NO.１を測定するよう個々の
計測ユニット１、１、１…に指示を出す。個々の計測ユ
ニット１、１、１…は、指示された検査項目NO.１の測
定を完了するとそれぞれがコントローラ５に検査項目N
O.１の測定完了信号を出す。
【００１８】検査装置３のコントローラ５はこの測定完
了信号を受けると、次の検査項目の測定指示に移る。検
査項目No.２は、フラグの値が“１”、すなわち、並列
同時測定不可とされているため、まず、検査装置３のコ
ントローラ５は、計測ユニット１のNo.１のみに検査項
目No.２の測定指示を出す。次いで、計測ユニット１のN
o.１から検査項目No.２の測定が完了したことを知らさ
れると、検査装置１のコントローラ５は計測ユニット１
のNo.２のみに検査項目No.２の測定指示を出す。このよ
うにして上記処理動作を順次行い、計測ユニット１のN
o.ｎまで検査項目No.２を測定して行く。そして、計測
ユニット１のNo.ｎが検査項目No.２の測定を終えると、
検査装置３のコントローラ５は、検査項目No.３の測定
指示に移る。
了信号を受けると、次の検査項目の測定指示に移る。検
査項目No.２は、フラグの値が“１”、すなわち、並列
同時測定不可とされているため、まず、検査装置３のコ
ントローラ５は、計測ユニット１のNo.１のみに検査項
目No.２の測定指示を出す。次いで、計測ユニット１のN
o.１から検査項目No.２の測定が完了したことを知らさ
れると、検査装置１のコントローラ５は計測ユニット１
のNo.２のみに検査項目No.２の測定指示を出す。このよ
うにして上記処理動作を順次行い、計測ユニット１のN
o.ｎまで検査項目No.２を測定して行く。そして、計測
ユニット１のNo.ｎが検査項目No.２の測定を終えると、
検査装置３のコントローラ５は、検査項目No.３の測定
指示に移る。
【００１９】以降、図２の検査プログラムにしたがっ
て、すべての半導体素子２、２、２…について、検査項
目をNo.ｍまで測定する。すべての測定を終えると検査
装置３のコントローラ５は、ｎ個の計測ユニット１から
それぞれ受け取ったｍ個の測定値について、図２の検査
プログラムの判定基準の上限値・下限値と比較し、ｎ個
の半導体素子の検査の判定結果をメモリに記憶する。
て、すべての半導体素子２、２、２…について、検査項
目をNo.ｍまで測定する。すべての測定を終えると検査
装置３のコントローラ５は、ｎ個の計測ユニット１から
それぞれ受け取ったｍ個の測定値について、図２の検査
プログラムの判定基準の上限値・下限値と比較し、ｎ個
の半導体素子の検査の判定結果をメモリに記憶する。
【００２０】判定を終えた検査装置３のコントローラ５
は、テストハンドラ６に個々の半導体素子２、２、２…
の判定結果を渡し、検査終了信号を出す。以上のように
して１サイクルの検査を終える。
は、テストハンドラ６に個々の半導体素子２、２、２…
の判定結果を渡し、検査終了信号を出す。以上のように
して１サイクルの検査を終える。
【００２１】次に、実施形態２に係る検査方法を説明す
る。実施形態２は、各半導体素子２、２、２…の検査項
目の順序を、一つずつずらした例である。図４は実施形
態２に係る検査方法の基本になる検査プログラムデー
タ、図５はその検査処理動作タイムチャートを示すもの
である。検査プログラムにおいては、変数modeの値を１
に設定して、検査項目の順序を変更する場合である。
る。実施形態２は、各半導体素子２、２、２…の検査項
目の順序を、一つずつずらした例である。図４は実施形
態２に係る検査方法の基本になる検査プログラムデー
タ、図５はその検査処理動作タイムチャートを示すもの
である。検査プログラムにおいては、変数modeの値を１
に設定して、検査項目の順序を変更する場合である。
【００２２】実施形態２においては、まず、上記検査プ
ログラムが検査装置３のコントローラ５に読み込まれ
る。これがそのまま半導体素子２のNo.１用の検査プロ
グラムとされる。すなわち、半導体素子２のNo.１用の
検査シーケンスが、項目No.１、項目No.２、項目No.
３、…項目No.ｍとしてメモリに記録される。これをも
とに、半導体素子２のNo.２用の検査シーケンスが、ひ
とつずらして、項目No.ｍ、項目No.１、項目No.２、項
目No.３、…項目No.ｍ−１がメモリに記録される。半導
体素子No.３以降も同様に一つずつずらして、検査シー
ケンスが決められる。ここまでが検査装置３の初期化ル
ーチンとして処理される。
ログラムが検査装置３のコントローラ５に読み込まれ
る。これがそのまま半導体素子２のNo.１用の検査プロ
グラムとされる。すなわち、半導体素子２のNo.１用の
検査シーケンスが、項目No.１、項目No.２、項目No.
３、…項目No.ｍとしてメモリに記録される。これをも
とに、半導体素子２のNo.２用の検査シーケンスが、ひ
とつずらして、項目No.ｍ、項目No.１、項目No.２、項
目No.３、…項目No.ｍ−１がメモリに記録される。半導
体素子No.３以降も同様に一つずつずらして、検査シー
ケンスが決められる。ここまでが検査装置３の初期化ル
ーチンとして処理される。
【００２３】検査装置３のコントローラ５がテストハン
ドラ６からの検査開始信号を受けると、予め決められた
個々の半導体素子２、２、２…の検査順序にしたがっ
て、図５に示すようにｎ個の半導体素子２、２、２…の
検査が並列に行われる。
ドラ６からの検査開始信号を受けると、予め決められた
個々の半導体素子２、２、２…の検査順序にしたがっ
て、図５に示すようにｎ個の半導体素子２、２、２…の
検査が並列に行われる。
【００２４】次に、実施形態３に係る検査方法を説明す
る。実施形態３は、各半導体素子２、２、２…の検査項
目の順序をずらした例である。図６は実施形態３に係る
検査方法の基本になる検査プログラムデータ、図７は検
査処理動作タイムチャートを示すものである。
る。実施形態３は、各半導体素子２、２、２…の検査項
目の順序をずらした例である。図６は実施形態３に係る
検査方法の基本になる検査プログラムデータ、図７は検
査処理動作タイムチャートを示すものである。
【００２５】検査プログラムにおいては、変数modeの値
を１に設定して、検査項目の順序を変更する場合であ
る。また、フラグFLGが１である検査項目は、フラグFLG
が１である検査項目No.１、No.２の中では、順序を変え
ないことを意味する。また、フラグFLGが１である検査
項目No.１、No.２については、隣り合う半導体素子で同
時には測定しないようにずらしてある。測定順序を変え
ない例としては、例えば、電流を所定時間流して半導体
素子を暖めた後に、次のステップで別の項目を測定する
場合である。
を１に設定して、検査項目の順序を変更する場合であ
る。また、フラグFLGが１である検査項目は、フラグFLG
が１である検査項目No.１、No.２の中では、順序を変え
ないことを意味する。また、フラグFLGが１である検査
項目No.１、No.２については、隣り合う半導体素子で同
時には測定しないようにずらしてある。測定順序を変え
ない例としては、例えば、電流を所定時間流して半導体
素子を暖めた後に、次のステップで別の項目を測定する
場合である。
【００２６】実施形態３においては、実施形態２と同様
に検査装置３の初期化ルーチンを処理し、そして、ｎ個
の半導体素子２、２、２…の検査が並列に行われる。
に検査装置３の初期化ルーチンを処理し、そして、ｎ個
の半導体素子２、２、２…の検査が並列に行われる。
【００２７】以上の説明では、実施形態１〜３で検査項
目１および／または２を同時に検査しないようにしてい
たが、本発明の検査はこれに限定されないことは明白で
あり、適時自由に同時に検査しない項目を設定すること
ができる。
目１および／または２を同時に検査しないようにしてい
たが、本発明の検査はこれに限定されないことは明白で
あり、適時自由に同時に検査しない項目を設定すること
ができる。
【００２８】
【発明の効果】以上説明した通り、請求項１または２の
発明によれば、複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、大電流を流し
て検査する項目や隣り合う半導体素子の電気的特性を測
定すると相互誘導作用が誤測定の原因になる項目につい
ては、複数個の全ての半導体素子を同時には検査しない
ようにしたので、電流電源の出力電流容量を減少でき
る。したがって電気的特性の検査装置を小型化・低廉化
できる。そして、各半導体素子について、他の検査項目
は同時測定でき、各検査項目を時間をおくことなく測定
するので検査時間が最短になる。請求項３の発明によれ
ば、各半導体素子についての検査順序を自由に設定でき
るので、隣り合う半導体素子の電気的特性を測定すると
相互誘導作用が誤測定の原因になる項目について、その
ような相互誘導作用が生じない検査順序を柔軟に決定す
ることができる。 請求項４の発明によれば、請求項３の
発明の作用効果に加えて、ある複数の検査項目について
は、検査順序が一定であるので、ある複数の検査項目の
ステップは一括して取り扱うことができ、複数の半導体
素子検査の制御フローが単純化しやすい。
発明によれば、複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、大電流を流し
て検査する項目や隣り合う半導体素子の電気的特性を測
定すると相互誘導作用が誤測定の原因になる項目につい
ては、複数個の全ての半導体素子を同時には検査しない
ようにしたので、電流電源の出力電流容量を減少でき
る。したがって電気的特性の検査装置を小型化・低廉化
できる。そして、各半導体素子について、他の検査項目
は同時測定でき、各検査項目を時間をおくことなく測定
するので検査時間が最短になる。請求項３の発明によれ
ば、各半導体素子についての検査順序を自由に設定でき
るので、隣り合う半導体素子の電気的特性を測定すると
相互誘導作用が誤測定の原因になる項目について、その
ような相互誘導作用が生じない検査順序を柔軟に決定す
ることができる。 請求項４の発明によれば、請求項３の
発明の作用効果に加えて、ある複数の検査項目について
は、検査順序が一定であるので、ある複数の検査項目の
ステップは一括して取り扱うことができ、複数の半導体
素子検査の制御フローが単純化しやすい。
【図１】実施形態にかかる並列検査装置の説明ブロック
図である。
図である。
【図２】実施形態１に係る検査方法の検査プログラムデ
ータの説明図である。
ータの説明図である。
【図３】実施形態１の検査処理動作タイムチャートの説
明図である。
明図である。
【図４】実施形態２に係る検査方法の検査プログラムデ
ータの説明図である。
ータの説明図である。
【図５】実施形態２の検査処理動作タイムチャートの説
明図である。
明図である。
【図６】実施形態３に係る検査方法の検査プログラムデ
ータの説明図である。
ータの説明図である。
【図７】実施形態３の検査処理動作タイムチャートの説
明図である。
明図である。
【図８】並列検査装置の説明ブロック図である。
【図９】従来の検査処理動作タイムチャートの説明図で
ある。
ある。
【図１０】他の並列検査装置の説明ブロック図である。
【図１１】従来の他の検査処理動作タイムチャートの説
明図である。
明図である。
１、１、１… 計測ユニット ２、２、２… 半導体素子 ３ 検査装置 ４ 電源ユニット ５ 検査装置のコントローラ ６ テストハンドラ ７ テストハンドラのコントローラ
Claims (4)
- 【請求項１】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、 複数の検査項目について複数の半導体素子を全て検査す
るものであって、 前記検査項目のうちで大電流を流して検査する項目 につ
いては、前記複数の半導体素子を個々に順番に検査する
ようにし、他の検査項目については、前記複数の半導体素子を同時
に検査する ようにしたことを特徴とする半導体素子の並
列検査方法。 - 【請求項２】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、 複数の検査項目について複数の半導体素子を全て検査す
るものであって、 前記検査項目のうちで相互誘導作用が誤測定の原因とな
る 検査項目については、前記複数の半導体素子を個々に
順番に検査するようにし、他の検査項目については、前記複数の半導体素子を同時
に検査する ようにしたことを特徴とする半導体素子の並
列検査方法。 - 【請求項３】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、 複数の検査項目について複数の半導体素子を全て検査す
るものであって、 隣り合う半導体素子については、同時に同じ検査項目に
ならないように検査項目の順序をずらして検査する こと
を特徴とする半導体素子の並列検査方法。 - 【請求項４】 各半導体素子についての検査順序は、前
記複数の検査項目のうちのある複数の検査項目について
は検査順序が一定であることを特徴とする請求項３に記
載の半導体素子の並列検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25689297A JP3305632B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体素子の並列検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25689297A JP3305632B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体素子の並列検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1194899A JPH1194899A (ja) | 1999-04-09 |
| JP3305632B2 true JP3305632B2 (ja) | 2002-07-24 |
Family
ID=17298865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25689297A Expired - Fee Related JP3305632B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体素子の並列検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3305632B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013257266A (ja) * | 2012-06-14 | 2013-12-26 | Sharp Corp | バーンイン装置 |
| CN112951736B (zh) * | 2021-01-29 | 2023-07-07 | 绍兴中芯集成电路制造股份有限公司 | 检测工序的智能抽样方法 |
-
1997
- 1997-09-22 JP JP25689297A patent/JP3305632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1194899A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| JP3305632B2 (ja) | 半導体素子の並列検査方法 | |
| EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JP2006189340A (ja) | 半導体デバイスの検査システムおよび検査方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| JP3040233B2 (ja) | 半導体装置の検査方法 | |
| JPS6145785B2 (ja) | ||
| JPS59228729A (ja) | 半導体測定装置 | |
| KR20240058551A (ko) | 내전압 검사 제어 장치 및 그의 동작 방법 | |
| KR100483493B1 (ko) | 웨이퍼 번인 시스템의 메인 테스트 장치 | |
| JP2002131372A (ja) | 半導体デバイスの検査方法及び検査装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JP2007064645A (ja) | 半導体検査方法 | |
| JPH11183529A (ja) | 微小電流測定方法および微小電流測定装置 | |
| KR20070048280A (ko) | 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치 | |
| JPH0288977A (ja) | 半導体装置の試験方法 | |
| JPH04190175A (ja) | Ｉｃ試験装置 | |
| JPH05312877A (ja) | エージング基板の検査装置及びそれを用いた検査方法 | |
| JP2006112934A (ja) | 半導体集積回路の検査装置及び検査方法 | |
| JPH11166950A (ja) | 微小電流測定方法および微小電流測定装置 | |
| JP2007078352A (ja) | 半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |