JP3305632B2 - Semiconductor device parallel inspection method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、受・発光素子、フ
ォトインタラプタ等半導体素子の電気的特性の並列検査
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel inspection method for electrical characteristics of a semiconductor device such as a light receiving / emitting device, a photo interrupter, and the like.

【０００２】[0002]

【従来の技術】従来、多数の半導体素子について効率よ
く電気的特性検査を行うため、半導体素子の並列検査方
法が行われている。この並列検査方法を実施する際に
は、図８に示すように、複数の同一計測ユニット（No.
１〜No.ｎ）ａ、ａ、ａ…が複数の半導体素子（No.１〜
No.ｎ）ｂ、ｂ、ｂ…に一対一に接続されてなる電気的
特性検査装置ｃを用いて、当該複数の半導体素子ｂ、
ｂ、ｂ…の電気的特性の検査を行う。なお、検査装置ｃ
は、複数の同一計測ユニットａ、ａ、ａ…にそれぞれ電
源を供給する電源ユニットｄと、複数の同一計測ユニッ
トａ、ａ、ａ…および電源ユニットｄの作動を制御する
検査装置コントローラｅとを有している。また、半導体
素子ｂ、ｂ、ｂ…は、テストハンドラｆに保持された状
態で各計測ユニットａ、ａ、ａ…に接続されている。そ
して、テストハンドラｆでは、検査装置コントローラｅ
から制御信号がテストハンドラコントローラｇに入力さ
れることにより、テストハンドラｆが前記制御信号にし
たがってハンドリングを行う。2. Description of the Related Art Conventionally, a parallel inspection method of semiconductor elements has been used to efficiently inspect electrical characteristics of many semiconductor elements. When implementing this parallel inspection method, as shown in FIG. 8, a plurality of identical measurement units (No.
A, a, a ... are a plurality of semiconductor elements (No. 1 to No. 1).
No. n) The plurality of semiconductor elements b, b, b, b.
The electrical characteristics of b, b... are inspected. In addition, the inspection device c
Includes a power supply unit d that supplies power to the plurality of identical measurement units a, a, a,..., And an inspection device controller e that controls the operation of the plurality of identical measurement units a, a, a,. Have. Further, the semiconductor elements b, b, b,... Are connected to the respective measurement units a, a, a,. In the test handler f, the inspection device controller e
Is input to the test handler controller g, the test handler f performs handling according to the control signal.

【０００３】そして、従来の検査では、図９のタイムチ
ャートに示すように、個々の半導体素子について同時に
同じ検査項目（No.１〜No.ｍ）を測定し、複数の検査項
目を順次検査していた。（例えば特開昭６２−０８６７
３８号参照）In the conventional inspection, as shown in a time chart of FIG. 9, the same inspection item (No. 1 to No. m) is simultaneously measured for each semiconductor element, and a plurality of inspection items are sequentially inspected. I was (For example, Japanese Patent Application Laid-Open No. 62-0867)
(See No. 38)

【０００４】[0004]

【発明が解決しようとする課題】しかしながら、前記従
来の半導体素子の並列検査方法においては、順方向電流
５００（ｍＡ）を流して半導体素子の順電圧を測る場合
に、例えば２０個の半導体素子について同時に測定しよ
うとすると、検査装置は５００（ｍＡ）×２０＝１０
（Ａ）もの電流を供給しなければならない。このような
大電流を供給するための電流電源部は大きく重いもので
高価でもあるので、前記検査装置を小型化・低廉化する
妨げになる。However, in the above-mentioned conventional parallel inspection method for semiconductor devices, when a forward current of 500 (mA) is applied to measure the forward voltage of the semiconductor devices, for example, 20 semiconductor devices are required. When trying to measure at the same time, the inspection device is 500 (mA) × 20 = 10
(A) The current must be supplied. Since the current power supply for supplying such a large current is large and heavy and expensive, it hinders downsizing and cost reduction of the inspection apparatus.

【０００５】また、隣り合わせの半導体素子の電気的特
性を同時に測定する場合には、相互に誘導を受け合って
測定誤差が生じてしまい、正しい測定ができない恐れも
ある。In the case where the electrical characteristics of adjacent semiconductor elements are measured at the same time, measurement errors may occur due to mutual induction, and accurate measurement may not be possible.

【０００６】これに対して、他の従来の半導体素子の並
列検査方法がある（図１０および図１１参照）。この検
査方法では電気的特性検査装置ｉは一つの計測ユニット
ａと、それの接続される複数のリレーユニットｈ、ｈ、
ｈ…とを有し、リレーユニットｈ、ｈ、ｈ…を切り替え
ることにより、一つの計測ユニットａに複数の半導体素
子（No.１〜No.ｎ）ｂ、ｂ、ｂ…を順次接続して、複数
の半導体素子ｂ、ｂ、ｂ…の電気的特性を測定し検査す
る。On the other hand, there is another conventional parallel inspection method for semiconductor devices (see FIGS. 10 and 11). In this inspection method, the electrical characteristic inspection apparatus i includes one measurement unit a and a plurality of relay units h, h,
h ..., and by switching the relay units h, h, h ..., a plurality of semiconductor elements (No. 1 to No. n) b, b, b ... are sequentially connected to one measurement unit a. , The electrical characteristics of the plurality of semiconductor elements b, b, b... Are measured and inspected.

【０００７】しかしながら、この図１０および図１１に
示した、電気的特性検査装置を用いる検査方法では、複
数の半導体素子を同時に測定するものではなく全ての検
査項目について順次測定する必要がある。この検査方法
では、処理時間が大幅にかかる。すなわち、前記図８お
よび図９に示した複数の同一計測ユニット（No.１〜No.
ｎ）ａ、ａ、ａ…が複数の半導体素子ｂ、ｂ、ｂ…に一
対一に接続されてなる電気的特性検査装置ｃを用いる場
合の検査時間がＴであるのに比較して、前記検査方法で
は、各半導体素子の検査時間がそれぞれＴかかり、全体
の半導体素子（ｎ個とする）の検査時間は前記のｎ倍
（Ｔ×ｎ）かかることになるので、処理能力が低いこと
は避けられない。また、頻繁にリレーユニットを開閉す
るのでリレーユニット劣化によるトラブル発生の恐れも
ある。However, in the inspection method using the electrical characteristic inspection apparatus shown in FIGS. 10 and 11, it is necessary not to measure a plurality of semiconductor elements at the same time but to measure all the inspection items sequentially. In this inspection method, processing time is significantly long. That is, a plurality of the same measurement units (No. 1 to No. 1) shown in FIGS.
n) The inspection time is T when using an electrical characteristic inspection apparatus c in which a, a, a... are connected to a plurality of semiconductor elements b, b, b. In the inspection method, the inspection time of each semiconductor element takes T, and the inspection time of the entire semiconductor element (assuming n) takes n times (T × n) as described above. Inevitable. Further, since the relay unit is frequently opened and closed, there is a possibility that a trouble may occur due to the deterioration of the relay unit.

【０００８】本発明は、電気的特性検査装置を小型化・
低廉化しかつ相互の誘導による測定誤差の恐れがないと
共に、処理能力が高くかつリレーユニットによるトラブ
ルも生じない半導体素子の並列検査方法を提供すること
を目的とする。[0008] The present invention reduces the size of the electrical characteristic inspection apparatus.
It is an object of the present invention to provide a parallel inspection method for semiconductor devices that is inexpensive, has no risk of measurement error due to mutual induction, has a high processing capability, and does not cause trouble due to a relay unit.

【０００９】[0009]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、次の構成を有する。請求項１の発明は、
複数の同一計測ユニットが複数の半導体素子に一対一に
接続されてなる電気的特性検査装置を用いて、複数の半
導体素子を検査する際に、複数の検査項目について複数
の半導体素子を全て検査するものであって、前記検査項
目のうちで大電流を流して検査する項目については、前
記複数の半導体素子を個々に順番に検査するようにし、
他の検査項目については、前記複数の半導体素子を同時
に検査するようにしたことを特徴とする半導体素子の並
列検査方法である。請求項２の発明は、複数の同一計測
ユニットが複数の半導体素子に一対一に接続されてなる
電気的特性検査装置を用いて、複数の半導体素子を検査
する際に、複数の検査項目について複数の半導体素子を
全て検査するものであって、前記検査項目のうちで相互
誘導作用が誤測定の原因となる検査項目については、前
記複数の半導体素子を個々に順番に検査するようにし、
他の検査項目については、前記複数の半導体素子を同時
に検査するようにしたことを特徴とする半導体素子の並
列検査方法である。The present invention has the following configuration to achieve the above object. The invention of claim 1 is
More by using a plurality of identical measuring units a plurality of which are connected in one-to-one correspondence to the semiconductor device electrical property test device, when inspecting a plurality of semiconductor elements, a plurality of test items
Inspecting all of the semiconductor elements , wherein the inspection item
For the items to be inspected by passing a high current within the eye, before
In order to inspect a plurality of semiconductor elements individually in order ,
For other inspection items, the plurality of semiconductor elements
A parallel testing method of a semiconductor device characterized in that so as to inspection. According to the second aspect of the present invention, a plurality of the same measurement
Units are connected one-to-one to multiple semiconductor elements
Inspection of multiple semiconductor elements using an electrical characteristic inspection device
When testing multiple semiconductor devices for multiple inspection items
All inspections are performed, and mutual
For the test items where the inductive action causes erroneous measurement,
In order to inspect a plurality of semiconductor elements individually in order,
For other inspection items, the plurality of semiconductor elements
A parallel testing method of a semiconductor device characterized in that so as to inspection.

【００１０】請求項３の発明は、複数の同一計測ユニッ
トが複数の半導体素子に一対一に接続されてなる電気的
特性検査装置を用いて、複数の半導体素子を検査する際
に、複数の検査項目について複数の半導体素子を全て検
査するものであって、隣り合う半導体素子については、
同時に同じ検査項目にならないように検査項目の順序を
ずらして検査することを特徴とする半導体素子の並列検
査方法である。請求項４の発明は、各半導体素子につい
ての検査順序は、前記複数の検査項目のうちのある複数
の検査項目については検査順序が一定であることを特徴
とする請求項２に記載の半導体素子の並列検査方法であ
る。[0010] The invention according to claim 3, using the electrical characteristic test device in which a plurality of the same measurement unit which are connected one-to-one to the plurality of semiconductor elements, when inspecting a plurality of semiconductor elements, a plurality of test Detect all semiconductor devices for an item
In the case of adjacent semiconductor devices,
Check the order of the test items so that they are not the same at the same time.
This is a parallel inspection method for semiconductor devices, wherein the inspection is performed while being shifted . The invention according to claim 4 relates to each semiconductor element.
The order of all the inspections is a certain one of the plurality of inspection items.
3. The parallel inspection method for semiconductor devices according to claim 2, wherein the inspection order of the inspection items is constant .

【００１１】本発明によれば、同時に複数の検査項目に
ついて半導体素子を検査し、検査項目のうちで、大電流
を流して検査する項目や隣り合う半導体素子の電気的特
性を測定すると相互誘導作用が誤測定の原因になる項目
については、複数個の全ての半導体素子を同時には検査
しないようにしたので、電流電源の出力電流容量を減少
できる。したがって電気的特性検査装置を小型化・低廉
化できる。そして、請求項１または２の発明によれば、
それに加えて他の検査項目は同時測定するので検査時間
が最短になる。また、検査項目は、複数の半導体素子に
ついて順番に検査して行くので、もれなく全ての半導体
素子の検査ができかつ複数の半導体素子検査の制御フロ
ーが単純化しやすい。According to the present invention, a semiconductor device is inspected for a plurality of inspection items at the same time, and among the inspection items, an item to be inspected by applying a large current and an electrical characteristic of an adjacent semiconductor device are measured. For items that cause erroneous measurement, all the plurality of semiconductor elements are not tested at the same time, so that the output current capacity of the current power supply can be reduced. Therefore, the electrical characteristic inspection device can be reduced in size and cost. And according to the invention of claim 1 or 2,
In addition, other inspection items are measured simultaneously, so that the inspection time is minimized. In addition, since the inspection items are sequentially inspected for a plurality of semiconductor elements, all the semiconductor elements can be inspected without fail, and the control flow of the plurality of semiconductor element inspections is easily simplified.

【００１２】請求項３の発明によれば、各半導体素子に
ついての検査順序を自由に設定できるので、隣り合う半
導体素子の電気的特性を測定すると相互誘導作用が誤測
定の原因になる項目について、そのような相互誘導作用
が生じない検査順序を柔軟に決定することができる。請
求項４の発明によれば、請求項３の発明の作用効果に加
えて、ある複数の検査項目については、検査順序が一定
であるので、ある複数の検査項目のステップは一括して
取り扱うことができ、複数の半導体素子検査の制御フロ
ーが単純化しやすい。According to the third aspect of the present invention, the inspection order for each semiconductor element can be freely set, so that when the electrical characteristics of adjacent semiconductor elements are measured, the mutual induction may cause an erroneous measurement. It is possible to flexibly determine a test order in which such mutual induction does not occur. According to the invention of claim 4, in addition to the operation and effect of the invention of claim 3, since the inspection order is constant for a plurality of inspection items, steps of the plurality of inspection items are collectively handled. And the control flow for testing a plurality of semiconductor elements can be easily simplified.

【００１３】[0013]

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。図１は、実施形態にかかる並
列検査装置の説明ブロック図である。図１に示すよう
に、並列検査装置においては、ｎ個の同一計測ユニット
（No.１〜No.ｎ）１、１、１…がｎ個の半導体素子（N
o.１〜No.ｎ）２、２、２…に一対一に接続されてなる
電気的特性検査装置３を用いて、当該ｎ個の半導体素子
２、２、２…の電気的特性の検査を行う。なお、検査装
置３は、複数の同一計測ユニット１、１、１…にそれぞ
れ電源を供給する電源ユニット４と、複数の同一計測ユ
ニット１、１、１…および電源ユニット４の作動を制御
し、メモリも備えた検査装置コントローラ５とを有して
いる。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is an explanatory block diagram of a parallel inspection device according to the embodiment. As shown in FIG. 1, in the parallel inspection device, n identical measurement units (No. 1 to No. n) 1, 1, 1,.
o.1 to No. n) Inspection of the electrical characteristics of the n semiconductor elements 2, 2, 2,... using the electrical characteristic inspection device 3 connected one-to-one to 2, 2, 2,. I do. The inspection device 3 controls the operation of the power supply unit 4 that supplies power to the plurality of identical measurement units 1, 1, 1,... And the operation of the plurality of identical measurement units 1, 1, 1,. An inspection apparatus controller 5 also having a memory.

【００１４】また、半導体素子２、２、２…は、テスト
ハンドラ６に保持された状態で各計測ユニット１、１、
１…に接続されている。そして、テストハンドラ６で
は、検査装置コントローラ５から制御信号がテストハン
ドラコントローラ７に入力されることにより、テストハ
ンドラ６が前記制御信号にしたがってハンドリングを行
う。そして、実施形態では、ｎ個の半導体素子（No.１
〜No.ｎ）２、２、２…に対してｍ個の電気的特性測定
項目（No.１〜No.ｍ）について並列に検査するとする。The semiconductor elements 2, 2, 2,... Are held in the test handler 6 while the measuring units 1, 1,.
.. Are connected. Then, in the test handler 6, when a control signal is input from the inspection device controller 5 to the test handler controller 7, the test handler 6 performs handling according to the control signal. In the embodiment, n semiconductor elements (No. 1)
To No. n) 2, 2, 2,... Are to be inspected in parallel for m electrical characteristic measurement items (No. 1 to No. m).

【００１５】実施形態１に係る検査方法について説明す
る。図２は実施形態１に係る検査方法の検査プログラム
データ、図３は検査処理動作タイムチャートを示すもの
である。検査プログラムにおいて、変数mode（モード）
は、検査項目の測定順序を同じにするか、あるいは、同
じにしないかを設定する変数である。 変数mode＝０ ：検査項目を変更しない。 変数mode＝１ ：検査項目を変更する。An inspection method according to the first embodiment will be described. FIG. 2 shows inspection program data of the inspection method according to the first embodiment, and FIG. 3 shows an inspection processing operation time chart. In the inspection program, the mode variable
Is a variable for setting whether the measurement order of the inspection items is the same or not. Variable mode = 0: The inspection item is not changed. Variable mode = 1: Changes the inspection item.

【００１６】ｍ個の検査項目（１〜ｍ）について、それ
ぞれ、フラグ（FLG[１]〜FLG[ｍ]）、項目名（ITM[１]
〜ITM[ｍ]）、判定値の上限（UL[１]〜UL[ｍ]）・下限
（LL[１]〜LL[ｍ]）、測定条件（MC[１]~MC[ｍ]）を検
査装置３のコントローラ５に記憶させておく。ここで、
フラグには、下記の意味を持たせる。 フラグの値が“０”であれば、並列同時測定可 フラグの値が“１”であれば、並列同時測定不可 図２の例では検査項目No.２のみがフラグFLG［２］＝１
であり並列同時測定不可である。For m inspection items (1 to m), flags (FLG [1] to FLG [m]) and item names (ITM [1])
~ ITM [m]), upper limit (UL [1] ~ UL [m]) / lower limit (LL [1] ~ LL [m]) and measurement conditions (MC [1] ~ MC [m]) It is stored in the controller 5 of the inspection device 3. here,
The flags have the following meanings. If the value of the flag is "0", parallel simultaneous measurement is possible. If the value of the flag is "1", parallel simultaneous measurement is not possible. In the example of FIG. 2, only the inspection item No. 2 has the flag FLG [2] = 1.
And cannot be measured simultaneously in parallel.

【００１７】そして、図３のタイムチャートに示す内容
を説明する。図１のテストハンドラ６において、ｎ個の
半導体素子２、２、２…が所定の位置に固定され、それ
ぞれの半導体素子２、２、２…に対応する計測ユニット
１、１、１…に電気的な接続が完了すると、テストハン
ドラ６から検査装置３に検査開始信号（ＴＥＳＴ ＳＴ
ＡＲＴ）を出す（送信する）。そして、検査装置３のコ
ントローラ５は、この信号を受け（受信し）て、並列同
時測定可とされた検査項目NO.１を測定するよう個々の
計測ユニット１、１、１…に指示を出す。個々の計測ユ
ニット１、１、１…は、指示された検査項目NO.１の測
定を完了するとそれぞれがコントローラ５に検査項目N
O.１の測定完了信号を出す。The contents shown in the time chart of FIG. 3 will be described. In the test handler 6 shown in FIG. 1, n semiconductor elements 2, 2, 2,... Are fixed at predetermined positions, and electric power is supplied to the measurement units 1, 1, 1,. When the initial connection is completed, the test handler 6 sends a test start signal (TEST ST
ART) (transmit). Then, the controller 5 of the inspection apparatus 3 receives (receives) this signal and issues an instruction to each of the measurement units 1, 1, 1,... To measure the inspection item No. 1 for which parallel simultaneous measurement is possible. . When the measurement of the designated inspection item No. 1 is completed, the individual measurement units 1, 1, 1,.
Output the measurement completion signal of O.1.

【００１８】検査装置３のコントローラ５はこの測定完
了信号を受けると、次の検査項目の測定指示に移る。検
査項目No.２は、フラグの値が“１”、すなわち、並列
同時測定不可とされているため、まず、検査装置３のコ
ントローラ５は、計測ユニット１のNo.１のみに検査項
目No.２の測定指示を出す。次いで、計測ユニット１のN
o.１から検査項目No.２の測定が完了したことを知らさ
れると、検査装置１のコントローラ５は計測ユニット１
のNo.２のみに検査項目No.２の測定指示を出す。このよ
うにして上記処理動作を順次行い、計測ユニット１のN
o.ｎまで検査項目No.２を測定して行く。そして、計測
ユニット１のNo.ｎが検査項目No.２の測定を終えると、
検査装置３のコントローラ５は、検査項目No.３の測定
指示に移る。When receiving the measurement completion signal, the controller 5 of the inspection apparatus 3 proceeds to the measurement instruction of the next inspection item. In the inspection item No. 2, the flag value is “1”, that is, the parallel simultaneous measurement is disabled, so that the controller 5 of the inspection device 3 first checks the inspection item No. 1 only in the measurement unit 1 No. 1. Give the measurement instruction of 2. Next, N of the measurement unit 1
When it is notified from o.1 that the measurement of the inspection item No. 2 is completed, the controller 5 of the inspection device 1
The measurement instruction of inspection item No. 2 is issued only to No. 2 In this way, the above processing operations are sequentially performed, and the N
Measure inspection item No. 2 until o.n. And when No. n of the measurement unit 1 finishes the measurement of the inspection item No. 2,
The controller 5 of the inspection device 3 proceeds to the measurement instruction of the inspection item No. 3.

【００１９】以降、図２の検査プログラムにしたがっ
て、すべての半導体素子２、２、２…について、検査項
目をNo.ｍまで測定する。すべての測定を終えると検査
装置３のコントローラ５は、ｎ個の計測ユニット１から
それぞれ受け取ったｍ個の測定値について、図２の検査
プログラムの判定基準の上限値・下限値と比較し、ｎ個
の半導体素子の検査の判定結果をメモリに記憶する。Thereafter, the inspection items of all the semiconductor elements 2, 2, 2,... Are measured up to No. m in accordance with the inspection program of FIG. When all the measurements are completed, the controller 5 of the inspection apparatus 3 compares the m measurement values received from the n measurement units 1 with the upper and lower limits of the criterion of the inspection program in FIG. The determination result of the inspection of the individual semiconductor elements is stored in the memory.

【００２０】判定を終えた検査装置３のコントローラ５
は、テストハンドラ６に個々の半導体素子２、２、２…
の判定結果を渡し、検査終了信号を出す。以上のように
して１サイクルの検査を終える。The controller 5 of the inspection device 3 that has completed the determination
Are the individual semiconductor elements 2, 2, 2,.
Is passed, and an inspection end signal is issued. One cycle of inspection is completed as described above.

【００２１】次に、実施形態２に係る検査方法を説明す
る。実施形態２は、各半導体素子２、２、２…の検査項
目の順序を、一つずつずらした例である。図４は実施形
態２に係る検査方法の基本になる検査プログラムデー
タ、図５はその検査処理動作タイムチャートを示すもの
である。検査プログラムにおいては、変数modeの値を１
に設定して、検査項目の順序を変更する場合である。Next, an inspection method according to the second embodiment will be described. The second embodiment is an example in which the order of inspection items of each semiconductor element 2, 2, 2,. FIG. 4 shows inspection program data which is the basis of the inspection method according to the second embodiment, and FIG. 5 shows an inspection processing operation time chart. In the inspection program, set the value of the variable mode to 1
To change the order of inspection items.

【００２２】実施形態２においては、まず、上記検査プ
ログラムが検査装置３のコントローラ５に読み込まれ
る。これがそのまま半導体素子２のNo.１用の検査プロ
グラムとされる。すなわち、半導体素子２のNo.１用の
検査シーケンスが、項目No.１、項目No.２、項目No.
３、…項目No.ｍとしてメモリに記録される。これをも
とに、半導体素子２のNo.２用の検査シーケンスが、ひ
とつずらして、項目No.ｍ、項目No.１、項目No.２、項
目No.３、…項目No.ｍ−１がメモリに記録される。半導
体素子No.３以降も同様に一つずつずらして、検査シー
ケンスが決められる。ここまでが検査装置３の初期化ル
ーチンとして処理される。In the second embodiment, first, the inspection program is read by the controller 5 of the inspection apparatus 3. This is directly used as the inspection program for No. 1 of the semiconductor element 2. In other words, the inspection sequence for No. 1 of the semiconductor element 2 includes the item No. 1, the item No. 2, and the item No.
3,... Are recorded in the memory as item No. m. Based on this, the inspection sequence for No. 2 of the semiconductor device 2 is shifted by one, and the item No. m, item No. 1, item No. 2, item No. 3,. Is recorded in the memory. Similarly, the inspection sequence is determined by shifting the semiconductor elements No. 3 and later one by one. The processing up to this point is processed as an initialization routine of the inspection device 3.

【００２３】検査装置３のコントローラ５がテストハン
ドラ６からの検査開始信号を受けると、予め決められた
個々の半導体素子２、２、２…の検査順序にしたがっ
て、図５に示すようにｎ個の半導体素子２、２、２…の
検査が並列に行われる。When the controller 5 of the inspection apparatus 3 receives the inspection start signal from the test handler 6, the controller 5 according to the predetermined inspection order of the individual semiconductor elements 2, 2, 2,. Are inspected in parallel.

【００２４】次に、実施形態３に係る検査方法を説明す
る。実施形態３は、各半導体素子２、２、２…の検査項
目の順序をずらした例である。図６は実施形態３に係る
検査方法の基本になる検査プログラムデータ、図７は検
査処理動作タイムチャートを示すものである。Next, an inspection method according to the third embodiment will be described. The third embodiment is an example in which the order of inspection items of the semiconductor elements 2, 2, 2,... Is shifted. FIG. 6 shows inspection program data which is the basis of the inspection method according to the third embodiment, and FIG. 7 shows an inspection processing operation time chart.

【００２５】検査プログラムにおいては、変数modeの値
を１に設定して、検査項目の順序を変更する場合であ
る。また、フラグFLGが１である検査項目は、フラグFLG
が１である検査項目No.１、No.２の中では、順序を変え
ないことを意味する。また、フラグFLGが１である検査
項目No.１、No.２については、隣り合う半導体素子で同
時には測定しないようにずらしてある。測定順序を変え
ない例としては、例えば、電流を所定時間流して半導体
素子を暖めた後に、次のステップで別の項目を測定する
場合である。In the inspection program, the value of the variable mode is set to 1 to change the order of inspection items. Inspection items for which the flag FLG is 1 are the flags FLG
Means that the order is not changed in the inspection items No. 1 and No. 2 in which “1” is 1. Inspection items No. 1 and No. 2 in which the flag FLG is 1 are shifted so that adjacent semiconductor elements are not measured simultaneously. An example in which the measurement order is not changed is, for example, a case where another item is measured in the next step after a semiconductor element is heated by flowing a current for a predetermined time.

【００２６】実施形態３においては、実施形態２と同様
に検査装置３の初期化ルーチンを処理し、そして、ｎ個
の半導体素子２、２、２…の検査が並列に行われる。In the third embodiment, the initialization routine of the inspection apparatus 3 is processed as in the second embodiment, and the inspection of the n semiconductor elements 2, 2, 2,... Is performed in parallel.

【００２７】以上の説明では、実施形態１〜３で検査項
目１および／または２を同時に検査しないようにしてい
たが、本発明の検査はこれに限定されないことは明白で
あり、適時自由に同時に検査しない項目を設定すること
ができる。In the above description, the inspection items 1 and / or 2 are not inspected at the same time in the first to third embodiments. However, it is clear that the inspection of the present invention is not limited to this, and the inspections can be simultaneously performed as appropriate. Items not to be inspected can be set.

【００２８】[0028]

【発明の効果】以上説明した通り、請求項１または２の
発明によれば、複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、大電流を流し
て検査する項目や隣り合う半導体素子の電気的特性を測
定すると相互誘導作用が誤測定の原因になる項目につい
ては、複数個の全ての半導体素子を同時には検査しない
ようにしたので、電流電源の出力電流容量を減少でき
る。したがって電気的特性の検査装置を小型化・低廉化
できる。そして、各半導体素子について、他の検査項目
は同時測定でき、各検査項目を時間をおくことなく測定
するので検査時間が最短になる。請求項３の発明によれ
ば、各半導体素子についての検査順序を自由に設定でき
るので、隣り合う半導体素子の電気的特性を測定すると
相互誘導作用が誤測定の原因になる項目について、その
ような相互誘導作用が生じない検査順序を柔軟に決定す
ることができる。 請求項４の発明によれば、請求項３の
発明の作用効果に加えて、ある複数の検査項目について
は、検査順序が一定であるので、ある複数の検査項目の
ステップは一括して取り扱うことができ、複数の半導体
素子検査の制御フローが単純化しやすい。 As described above, according to the first or second aspect of the present invention, there is provided an electric characteristic inspection apparatus in which a plurality of identical measurement units are connected to a plurality of semiconductor elements one-to-one. When testing a plurality of semiconductor devices, the items to be tested by passing a large current and the items that cause mutual measurement to cause erroneous measurement when measuring the electrical characteristics of adjacent semiconductor devices must Are not tested at the same time, the output current capacity of the current power supply can be reduced. Therefore, it is possible to reduce the size and cost of the inspection apparatus for electrical characteristics. Then, for each semiconductor element, other inspection items can be measured at the same time, and each inspection item is measured without time, so that the inspection time is minimized. According to the invention of claim 3
Inspection order can be set freely for each semiconductor device.
Therefore, when measuring the electrical characteristics of adjacent semiconductor elements,
For items where mutual induction causes erroneous measurement,
Flexibly determine the test order that does not cause such an interaction
Can be According to the invention of claim 4, according to claim 3,
In addition to the functions and effects of the present invention, for certain inspection items
Since the inspection order is fixed,
Steps can be handled collectively, multiple semiconductors
The control flow of device inspection is easily simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施形態にかかる並列検査装置の説明ブロック
図である。FIG. 1 is an explanatory block diagram of a parallel inspection device according to an embodiment.

【図２】実施形態１に係る検査方法の検査プログラムデ
ータの説明図である。FIG. 2 is an explanatory diagram of inspection program data of the inspection method according to the first embodiment.

【図３】実施形態１の検査処理動作タイムチャートの説
明図である。FIG. 3 is an explanatory diagram of an inspection processing operation time chart according to the first embodiment.

【図４】実施形態２に係る検査方法の検査プログラムデ
ータの説明図である。FIG. 4 is an explanatory diagram of inspection program data of an inspection method according to a second embodiment.

【図５】実施形態２の検査処理動作タイムチャートの説
明図である。FIG. 5 is an explanatory diagram of an inspection processing operation time chart according to the second embodiment.

【図６】実施形態３に係る検査方法の検査プログラムデ
ータの説明図である。FIG. 6 is an explanatory diagram of inspection program data of an inspection method according to a third embodiment.

【図７】実施形態３の検査処理動作タイムチャートの説
明図である。FIG. 7 is an explanatory diagram of an inspection processing operation time chart according to the third embodiment.

【図８】並列検査装置の説明ブロック図である。FIG. 8 is an explanatory block diagram of a parallel inspection device.

【図９】従来の検査処理動作タイムチャートの説明図で
ある。FIG. 9 is an explanatory diagram of a conventional inspection processing operation time chart.

【図１０】他の並列検査装置の説明ブロック図である。FIG. 10 is an explanatory block diagram of another parallel inspection device.

【図１１】従来の他の検査処理動作タイムチャートの説
明図である。FIG. 11 is an explanatory diagram of another conventional inspection processing operation time chart.

【符号の説明】[Explanation of symbols]

１、１、１… 計測ユニット ２、２、２… 半導体素子 ３ 検査装置 ４ 電源ユニット ５ 検査装置のコントローラ ６ テストハンドラ ７ テストハンドラのコントローラ 1, 1, 1 ... Measurement unit 2, 2, 2 ... Semiconductor element 3 Inspection device 4 Power supply unit 5 Controller of inspection device 6 Test handler 7 Controller of test handler

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、 複数の検査項目について複数の半導体素子を全て検査す
るものであって、 前記検査項目のうちで大電流を流して検査する項目 につ
いては、前記複数の半導体素子を個々に順番に検査する
ようにし、他の検査項目については、前記複数の半導体素子を同時
に検査する ようにしたことを特徴とする半導体素子の並
列検査方法。[Claim 1] with a plurality of identical measurement units electric characteristics inspection device formed by connecting one-to-one to the plurality of semiconductor elements, when inspecting a plurality of semiconductor elements, a plurality of semiconductor for a plurality of test items It is examined all the elements
A shall, for the items to be examined by passing a large current among the inspection items examines in turn the plurality of semiconductor elements individually
As for other inspection items, the plurality of semiconductor elements are simultaneously
Parallel testing method of a semiconductor device characterized in that so as to inspection. 【請求項２】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、 複数の検査項目について複数の半導体素子を全て検査す
るものであって、 前記検査項目のうちで相互誘導作用が誤測定の原因とな
る 検査項目については、前記複数の半導体素子を個々に
順番に検査するようにし、他の検査項目については、前記複数の半導体素子を同時
に検査する ようにしたことを特徴とする半導体素子の並
列検査方法。2. Using a plurality of identical measurement units electric characteristics inspection device formed by connecting one-to-one to the plurality of semiconductor elements, when inspecting a plurality of semiconductor elements, a plurality of semiconductor for a plurality of test items It is examined all the elements
And the mutual induction among the test items may cause erroneous measurement.
For the inspection items, the plurality of semiconductor elements are individually
Inspection is performed sequentially, and for other inspection items, the plurality of semiconductor elements are simultaneously tested.
Parallel testing method of a semiconductor device characterized in that so as to inspection. 【請求項３】 複数の同一計測ユニットが複数の半導体
素子に一対一に接続されてなる電気的特性検査装置を用
いて、複数の半導体素子を検査する際に、 複数の検査項目について複数の半導体素子を全て検査す
るものであって、 隣り合う半導体素子については、同時に同じ検査項目に
ならないように検査項目の順序をずらして検査する こと
を特徴とする半導体素子の並列検査方法。3. A semiconductor device comprising : a plurality of the same measuring units;
Use an electrical characteristics inspection device connected one-to-one to the element
When inspecting a plurality of semiconductor elements, all the plurality of semiconductor elements are inspected for a plurality of inspection items.
The same inspection item is applied to adjacent semiconductor elements at the same time.
A parallel inspection method for semiconductor elements, wherein inspection is performed by shifting the order of inspection items so as not to be inconsistent . 【請求項４】 各半導体素子についての検査順序は、前
記複数の検査項目のうちのある複数の検査項目について
は検査順序が一定であることを特徴とする請求項３に記
載の半導体素子の並列検査方法。4. The inspection order for each semiconductor element is as follows.
About several inspection items among multiple inspection items
4. The method according to claim 3, wherein the inspection order is constant.
Parallel inspection method of the above-mentioned semiconductor element.