JPH0288977A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPH0288977A JPH0288977A JP24135988A JP24135988A JPH0288977A JP H0288977 A JPH0288977 A JP H0288977A JP 24135988 A JP24135988 A JP 24135988A JP 24135988 A JP24135988 A JP 24135988A JP H0288977 A JPH0288977 A JP H0288977A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- plural
- terminal
- output voltage
- current sources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000012360 testing method Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の断線を効率よ（測定する半導体装
置の試験方法に関するものである。
置の試験方法に関するものである。
従来の技術
一般に半導体装置の内部の断線試験を行うには、第２図
に示すように、電源１により駆動される電流源２からの
電流を被試験半導体装置（以下ＤＵＴと呼ぶ）４の隣接
端子４ ａ ＊ ４ ｂ間にスイッチ３を介して流し、
これらの端子間で発生する電圧を電圧計７で測定してい
た。
に示すように、電源１により駆動される電流源２からの
電流を被試験半導体装置（以下ＤＵＴと呼ぶ）４の隣接
端子４ ａ ＊ ４ ｂ間にスイッチ３を介して流し、
これらの端子間で発生する電圧を電圧計７で測定してい
た。
このようにすれば、内部に断線が生じていないときは電
圧計７の電圧値が低し、断線が生じているときは高くな
るため、電圧計７の表示により内部の断線を測定するこ
とができる。
圧計７の電圧値が低し、断線が生じているときは高くな
るため、電圧計７の表示により内部の断線を測定するこ
とができる。
発明が解決しようとする課題
しかしながら、このような従来の方法では、ＤＵＴ４が
大規模になり、端子数が多くなった場合、隣接する端子
を順次自動的に切換えて全端子を測定しなければならな
いため、試験項目が多くなり、試験時間も長くなり、検
査コストが高（なる。
大規模になり、端子数が多くなった場合、隣接する端子
を順次自動的に切換えて全端子を測定しなければならな
いため、試験項目が多くなり、試験時間も長くなり、検
査コストが高（なる。
本発明はこのような従来の問題点を解決する半導体装置
の試験方法を提供するものである。
の試験方法を提供するものである。
課題を解決するための手段
本発明はＤＵＴの接地端子を基準電位点に接続し、電流
源からの電流をＤＵＴの複数の端子に同時に供給し、上
記複数の端子に発生する電圧を同時に読みとることによ
りＤＵＴ内の断線を測定するものである。
源からの電流をＤＵＴの複数の端子に同時に供給し、上
記複数の端子に発生する電圧を同時に読みとることによ
りＤＵＴ内の断線を測定するものである。
作用
このようにすれば、ＤＵＴの内部が断線していると、断
線箇所につながっている端子の電圧が高くなるから、こ
の電圧の変化を測定することによってＤＵＴの不良判定
が瞬時に行える。
線箇所につながっている端子の電圧が高くなるから、こ
の電圧の変化を測定することによってＤＵＴの不良判定
が瞬時に行える。
実施例
以下、本発明の一実施例を第１図とともに説明する。
第１図において、電源１により駆動される複数の電流源
２からの電流が、同時に開閉する複数のスイッチ３を介
してＤＵＴ４の複数の端子４ａ〜４ｎに同時に供給され
る。また各電流源２からの電流は複数のダイオード５を
介して増幅器６に加えられ、出力電圧Ｖｏとしてとり出
される。ＤＵＴの接地端子４ｍは基準電位点（この例で
はアース）に接続されている。
２からの電流が、同時に開閉する複数のスイッチ３を介
してＤＵＴ４の複数の端子４ａ〜４ｎに同時に供給され
る。また各電流源２からの電流は複数のダイオード５を
介して増幅器６に加えられ、出力電圧Ｖｏとしてとり出
される。ＤＵＴの接地端子４ｍは基準電位点（この例で
はアース）に接続されている。
次に動作を説明する。
ＤＵＴ４に内部断線がないときは、各電流源２からの電
流は内部配線を通って接地端子４ｍへ達し、アースへと
流れる。このとき各端子４８〜４ｎには所定の電位が発
生するが、その電圧値は小さい。したがって増幅器６の
出力電圧Ｖｏも小さい。
流は内部配線を通って接地端子４ｍへ達し、アースへと
流れる。このとき各端子４８〜４ｎには所定の電位が発
生するが、その電圧値は小さい。したがって増幅器６の
出力電圧Ｖｏも小さい。
ところが、内部に断線があると、断！ｓＭ所につながっ
た端子の電圧が極端に大きくなる。その結果出力電圧Ｖ
Ｏも大きくなる。したがって増幅器６の出力電圧Ｖｏを
測定器（図示せず）に接続すれば、測定器の針が振り切
れることによって内部断線があることがわかる。又、電
圧比較器等で自動的に良否を判定することもできる。
た端子の電圧が極端に大きくなる。その結果出力電圧Ｖ
Ｏも大きくなる。したがって増幅器６の出力電圧Ｖｏを
測定器（図示せず）に接続すれば、測定器の針が振り切
れることによって内部断線があることがわかる。又、電
圧比較器等で自動的に良否を判定することもできる。
発明の効果
本発明はＤＵＴの複数の端子に電流源がらの電流を同時
に加え、そのときの各端子の電圧を同時に読みとること
によってＤＵＴの内部断線を検査するものであるから、
多数の端子を有するＤＵＴであっても、−瞬のうちに良
否判定ができ、試験時間を大幅に短縮することができる
。
に加え、そのときの各端子の電圧を同時に読みとること
によってＤＵＴの内部断線を検査するものであるから、
多数の端子を有するＤＵＴであっても、−瞬のうちに良
否判定ができ、試験時間を大幅に短縮することができる
。
第１図は本発明の一実施例における半導体装置の試験方
法を示す回路図、第２図は従来の半導体装置の試験方法
を示す回路図である。 ｌ・・・・・・電源、２・・・・・・電流源、３・・・
・・・スイッチ、４・・・・・・被試験半導体装置、４
ａ〜４ｎ・・・・・・端子、４ｍ・・・・・・接地端子
、５・・・・・・ダイオード、６・・・・・・増幅器。 代理人の氏名 弁理士 粟野重孝 ばか１名１−・−電
瀞 ？ −・ ｔ 流 渾 ３−・・ ス イ リ チ ４・−’Ｉｆ濁定竿ｊＬ＃浅直 第 図 ７−電圧計
法を示す回路図、第２図は従来の半導体装置の試験方法
を示す回路図である。 ｌ・・・・・・電源、２・・・・・・電流源、３・・・
・・・スイッチ、４・・・・・・被試験半導体装置、４
ａ〜４ｎ・・・・・・端子、４ｍ・・・・・・接地端子
、５・・・・・・ダイオード、６・・・・・・増幅器。 代理人の氏名 弁理士 粟野重孝 ばか１名１−・−電
瀞 ？ −・ ｔ 流 渾 ３−・・ ス イ リ チ ４・−’Ｉｆ濁定竿ｊＬ＃浅直 第 図 ７−電圧計
Claims (1)
- 被試験半導体装置の接地端子を基準電位点に接続し、電
流源からの電流を上記被試験半導体装置の複数の端子に
同時に供給し、上記複数の端子に発生する電圧を同時に
読みとることにより上記被試験半導体装置内の断線を測
定することを特徴とする半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24135988A JPH0288977A (ja) | 1988-09-27 | 1988-09-27 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24135988A JPH0288977A (ja) | 1988-09-27 | 1988-09-27 | 半導体装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0288977A true JPH0288977A (ja) | 1990-03-29 |
Family
ID=17073120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24135988A Pending JPH0288977A (ja) | 1988-09-27 | 1988-09-27 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0288977A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660856B1 (ko) * | 2005-01-26 | 2006-12-26 | 삼성전자주식회사 | 복수 전압 모니터링 장치 |
-
1988
- 1988-09-27 JP JP24135988A patent/JPH0288977A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660856B1 (ko) * | 2005-01-26 | 2006-12-26 | 삼성전자주식회사 | 복수 전압 모니터링 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| JPH08271565A (ja) | 電源装置の接続状態検査方法及びその方法を用いる電源装置 | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| AU686639B2 (en) | Process and device for testing an integrated circuit soldered on a board | |
| JPH0288977A (ja) | 半導体装置の試験方法 | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| US3370233A (en) | Test apparatus for determining beta and leakage current of an in-circuit or out-of-circuit transistor | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP3305632B2 (ja) | 半導体素子の並列検査方法 | |
| JPH0697254B2 (ja) | 回路基板検査方法 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JP2002299460A (ja) | 半導体集積回路 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
| JPH03185744A (ja) | 半導体素子 | |
| KR20020022223A (ko) | 고전원 장치에 대한 검사 시스템 | |
| JP2004085290A (ja) | Ｉｃテスタ | |
| KR970007073Y1 (ko) | 기억소자 검사회로 | |
| Tyulevin et al. | Methods of the learning experiment of bipolar microcircuits | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| SU1383231A1 (ru) | Устройство контрол контактировани интегральных схем | |
| JPH0422306Y2 (ja) | ||
| JPH06230031A (ja) | プロ−ブカ−ドを用いた半導体素子の特性測定方法 |