JP3305211B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3305211B2
JP3305211B2 JP23940396A JP23940396A JP3305211B2 JP 3305211 B2 JP3305211 B2 JP 3305211B2 JP 23940396 A JP23940396 A JP 23940396A JP 23940396 A JP23940396 A JP 23940396A JP 3305211 B2 JP3305211 B2 JP 3305211B2
Authority
JP
Japan
Prior art keywords
film
dielectric film
dielectric
metal wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23940396A
Other languages
English (en)
Other versions
JPH1092817A (ja
Inventor
俊樹 薮
瑞樹 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17044263&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3305211(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP23940396A priority Critical patent/JP3305211B2/ja
Priority to US08/925,442 priority patent/US5989992A/en
Priority to EP97115629A priority patent/EP0831529B1/en
Priority to DE69739354T priority patent/DE69739354D1/de
Priority to KR1019970046524A priority patent/KR100411782B1/ko
Publication of JPH1092817A publication Critical patent/JPH1092817A/ja
Priority to US09/387,834 priority patent/US6232656B1/en
Publication of JP3305211B2 publication Critical patent/JP3305211B2/ja
Application granted granted Critical
Priority to US10/438,348 priority patent/USRE39932E1/en
Priority to US11/984,551 priority patent/USRE41980E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、最上層に金属配線
層及びパシベーション膜を有する半導体装置及びその製
造方法に関するもので、特に、ボンディングパッド及び
表面保護膜の構造の改良に関する。
【０００２】
【従来の技術】近年、半導体装置は微細化が進み、チッ
プ当たりの素子密度を向上させ、さらに動作速度の高速
化を図るため、多層配線構造を有する半導体装置が要求
されている。以下、従来の多層配線構造を有する半導体
装置の例について説明する。
【０００３】図１８は従来の半導体装置の最上層配線付
近における構造を説明するための断面図である。同図に
示す状態では、半導体基板やその上に配設されるトラン
ジスタ等の素子の図示は省略されている。また、一般的
には、半導体基板上には何層かの層間絶縁膜と金属配線
とが形成されているが、それらの部材の図示も省略し、
最上の金属配線１２，その下地となる層間絶縁膜１１及
びこれらの上方の部材のみを図示することにする。
【０００４】図１８に示すように、下地の層間絶縁膜１
１の上には、Ｔｉ膜等を積層してなる最上層の金属配線
１２が形成され、さらに、下地の層間絶縁膜１１と金属
配線１２を覆うように表面保護膜２１が形成されてい
る。ここでは、薄いシリコン酸化膜からなる下地絶縁膜
１９とシリコン窒化膜からなるパシベーション膜１４と
の多層膜により表面保護膜２１が構成されている。さら
に、金属配線１２と同じ金属膜で形成されたボンディン
グパッド１５が設けられており、表面保護膜２１に、数
十μｍ四方の開口部２１ａを設け、この開口部２１ａに
露出したボンディングパッド１５を介して外部との電気
的接続を図るのが通例となっている。
【０００５】図１９（ａ）〜（ｂ）は、従来の半導体装
置の製造工程を示す断面図である。まず、図１９（ａ）
に示すように、下地となる層間絶縁膜１１の上に金属配
線１２及びボンディングパッド１５を形成し、その後、
図１９（ｂ）に示すように、層間絶縁膜１１及び金属配
線１２の上に下地絶縁膜１９とパシベーション膜１４と
を順次堆積する。その後、下地絶縁膜１９とパシベーシ
ョン膜１４とをパターニングして図１８に示すような開
口部２１ａを形成することにより、図１８に示す半導体
装置の構造が得られる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の構造では、以下のような問題があっ
た。すなわち、最上層に用いるパシベーション膜１４を
構成するシリコン窒化膜は金属膜の融点よりも低い成膜
条件で堆積しなければならない。そのため、ステップカ
バレジが良くないプラズマ雰囲気のＣＶＤ法等を用いね
ばならず、狭ピッチ配線間の埋め込み特性は必ずしも良
くない。その結果、図２０（ａ）に示すように、特に段
差凹部でカバレジ不良が発生し、吸湿などによる信頼性
不良を引き起こしやすいという問題があった。一方、図
２０（ｂ）に示すように、耐湿性を高めるべく下地絶縁
膜を形成せずに、誘電率の高いシリコン窒化膜からなる
パシベーション１４のみを基板上に形成すると、素子の
微細化に伴い、狭ピッチの金属配線間に高誘電率の絶縁
膜が埋め込まれると、最上層の配線においても配線間の
寄生容量が増大して配線遅延が大きくなるという問題が
あった。
【０００７】また、図２１に示すように、ボンディング
パッド１５の上の開口部２１ａに露出した下地絶縁膜１
９からの吸湿も同様に問題となる。
【０００８】以上のような吸湿の問題は、パシベーショ
ン膜として、シリコン窒化膜の代わりに寄生容量の増大
を抑制するために誘電率は低いが吸湿性の高いフッ素ド
ープのシリコン酸化膜や有機ＳＯＧ膜などを導入しよう
としている次世代の半導体装置でますます顕著になる。
【０００９】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、特に金属配線層のうち狭ピッチの部
分における金属配線間の寄生容量の低減と、パシベーシ
ョン膜となるシリコン窒化膜を堆積する際のカバレジ不
良の解消と、ボンディングパッド用窓の開口部からの吸
湿を抑制することとを併せて実現し、もって、集積度，
信頼性及び性能の高い半導体装置及びその製造方法を提
供することにある。
【００１０】
【課題を解決するための手段】本発明の第１の半導体装
置は、半導体素子が配設された半導体基板と、上記半導
体基板の上に形成された層間絶縁膜と、上記層間絶縁膜
の上に形成された複数の金属配線からなる金属配線層
と、上記層間絶縁膜及び上記金属配線層の上に形成さ
れ、化学的機械研磨法により表面が平坦化された誘電率
の低い第１の誘電体膜と、上記第１の誘電体膜の全面上
に形成された上記第１の誘電体膜よりも吸湿防止機能の
高い第２の誘電体膜と、上記第１及び第２の誘電体膜を
貫通して、上記金属配線層のうちの少なくとも１つの金
属配線の一部を露出するように形成された開口部と、上
記開口部下の金属配線に接続されるように、上記開口部
に埋め込まれたボンディングパッドとを備え、上記ボン
ディングパッドと上記第２の誘電体膜とにより、上記開
口部において上記第１の誘電体膜が表面に露出しないよ
うに覆われている。
【００１１】これにより、以下の作用が得られる。ま
ず、金属配線層の狭ピッチの部分は誘電率の低い埋め込
み絶縁膜で埋め込まれているので、金属配線の寄生容量
を低減できる。また、誘電率の低い誘電体膜のカバレジ
はよいので、金属配線層の狭ピッチの部分におけるカバ
レジ不良を解消することができる。さらに、ボンディン
グパッドとパシベーション膜とにより、開口部において
埋め込み絶縁膜が露出しないように覆われているので、
開口部からの吸湿を防止することができる。
【００１２】上記ボンディングパッドは、上記第２の誘
電体膜の上面上に延在していることができる。
【００１３】上記ボンディングパッドは、上記開口部下
の金属配線との接続部よりも大面積を有し、かつ上記第
２の誘電体膜の上面上で上記半導体基板上の半導体素子
の上方に位置する領域まで延在していることにより、半
導体装置の集積度を高めることができる。
【００１４】上記ボンディングパッドは、上記第２の誘
電体膜の上面位置以下かつ上記第１の誘電体膜の上面位
置を越える高さ位置の上面を有しながら上記開口部に埋
め込まれていることにより、ボンディングパッドが自己
整合的に形成されるので、製造工程の簡略化によってコ
ストの低減を図ることができる。
【００１５】上記第１の誘電体膜と、上記層間絶縁膜，
金属配線との間には、吸湿防止用の第３の誘電体膜が介
設されていることにより、さらに大きな吸湿防止作用が
得られる。
【００１６】本発明の第２の半導体装置は、半導体素子
が配設された半導体基板と、上記半導体基板の上に形成
された層間絶縁膜と、上記層間絶縁膜の上に形成された
複数の金属配線からなる金属配線層と、上記金属配線層
の各金属配線間の領域を埋める誘電率の低い第１の誘電
体膜と、上記第１の誘電体膜を覆う上記第１の誘電体膜
よりも吸湿防止機能の高い第２の誘電体膜とにより構成
される表面保護膜と、上記表面保護膜に形成されたボン
ディングパッド用の開口部と、上記開口部に形成され外
部との電気的接続を行なうためのボンディングパッドと
を備え、上記第１及び第２の誘電体膜は、上記各金属配
線の間にのみ形成されており、上記ボンディングパッド
と上記第２の誘電体膜とにより、上記開口部において上
記第１の誘電体膜が表面に露出しないように覆われてお
り、上記金属配線層の各金属配線のうちの少なくとも１
つの金属配線の一部が上記ボンディングパッドとして機
能している。
【００１７】これにより、ボンディングパッドを構成す
るための金属膜を金属配線層の上に設ける必要はないの
で、構成の簡素化及び製造工程の簡略化により、コスト
が低減することになる。
【００１８】上記第２の誘電体膜と上記金属配線との表
面が平坦化されていることが好ましい。
【００１９】上記第１の誘電体膜と上記層間絶縁膜との
間には、上記層間絶縁膜に対して高いエッチング選択比
を有する薄いエッチングストッパ膜が介設されているこ
とが好ましい。
【００２０】本発明の第３の半導体装置は、半導体素子
が配設された半導体基板と、上記半導体基板の上に形成
された層間絶縁膜と、上記層間絶縁膜の上に形成された
複数の金属配線からなる金属配線層と、上記層間絶縁膜
及び上記金属配線層上に形成された吸湿防止用の第３の
誘電体膜と、上記第３の誘電体膜上に形成されており、
且つ、上記金属配線層の各金属配線間の領域にのみ形成
されている誘電率の低い第１の誘電体膜と、上記第１の
誘電体膜の上面と上記金属配線層の各金属配線上の上記
第３の誘電体膜に接触して形成されている上記第１の誘
電体膜よりも吸湿防止機能の高い第２の誘電体膜と、上
記第２の誘電体膜及び上記第３の誘電体膜を貫通して形
成され、外部との電気的接続を行なう金属配線上に設け
られた開口部とを備え、上記第２の誘電体膜と上記第３
の誘電体膜とにより、上記開口部において上記第１の誘
電体膜が表面に露出しないように覆われている。
【００２１】これにより、さらに大きな吸湿防止作用が
得られる。
【００２２】上記第１の誘電体膜と上記金属配線上の上
記第３の誘電体膜との表面が平坦化されていることが好
ましい。
【００２３】上記第３の誘電体膜は、シリコン窒化膜で
構成されていることが好ましい。
【００２４】上記第１の誘電体膜は、ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜又はこれらの複合膜、又は上記ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜と有機絶縁膜との複合膜で構成されていることが
好ましい。
【００２５】上記第１の誘電体膜の比誘電率は、３．９
以下であることが好ましい。。
【００２６】本発明の第４の半導体装置は、半導体素子
が配設された半導体基板と、上記半導体基板の上に形成
された層間絶縁膜と、上記層間絶縁膜の上に形成された
複数の金属配線からなる金属配線層と、上記金属配線層
の各金属配線が形成されていない領域の上記層間絶縁膜
の上に形成された誘電率の低い第１の誘電体膜と、上記
第１の誘電体膜の上面と上記金属配線層の各金属配線の
上面とに接触して形成されている上記第１の誘電体膜よ
りも吸湿防止機能の高い第２の誘電体膜と、上記第２の
誘電体膜を貫通して形成され外部との電気的接続を行な
う金属配線上に設けられた開口部とを備え、上記第１の
誘電体膜と上記金属配線との表面が平坦化されており、
上記第１の誘電体膜の比誘電率は３．９以下であり、上
記開口部下の金属配線と上記第２の誘電体膜とにより、
上記開口部において上記第１の誘電体膜が表面に露出し
ないように覆われている。
【００２７】上記第１の誘電体膜は、ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜又はこれらの複合膜、又は上記ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜と有機絶縁膜との複合膜で構成されていることが
好ましい。
【００２８】本発明の第５の半導体装置は、半導体素子
が配設された半導体基板と、上記半導体基板の上に形成
された層間絶縁膜と、上記層間絶縁膜の上に形成された
複数の金属配線からなる金属配線層と、上記金属配線層
の各金属配線が形成されていない領域の上記層間絶縁膜
の上に形成された誘電率の低い第１の誘電体膜と、上記
第１の誘電体膜の上面と上記金属配線層の各金属配線の
上面とに接触して形成されている上記第１の誘電体膜よ
りも吸湿防止機能の高い第２の誘電体膜と、上記第２の
誘電体膜を貫通して形成され外部との電気的接続を行な
う金属配線上に設けられた開口部とを備え、上記第１の
誘電体膜と上記金属配線との表面が平坦化されており、
上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
ン酸化膜のうち少なくともいずれ か１つの酸化膜又はこ
れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
絶縁膜との複合膜で構成されており、上記開口部下の金
属配線と上記第２の誘電体膜とにより、上記開口部にお
いて上記第１の誘電体膜が表面に露出しないように覆わ
れている。
【００２９】上記第１の誘電体膜と上記層間絶縁膜との
間には、上記層間絶縁膜に対して高いエッチング選択比
を有する薄いエッチングストッパ膜が介設されているこ
とが好ましい。
【００３０】上記第２の誘電体膜は、シリコン窒化膜で
構成されていることが好ましい。
【００３１】本発明の第１の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に複数の金属配線からなる金属配線層を形成する第１の
工程と、上記層間絶縁膜及び上記金属配線層の上に化学
的機械研磨法により表面が平坦化された誘電率の低い第
１の誘電体膜を形成した後、上記第１の誘電体膜の上に
上記第１の誘電体膜よりも吸湿防止機能の高い第２の誘
電体膜を堆積して、上記第１及び第２の誘電体膜からな
る表面保護膜を形成する第２の工程と、上記表面保護膜
を貫通して、上記金属配線層のうちの少なくとも１つの
金属配線の一部を露出させる開口部を形成する第３の工
程と、上記開口部の側面に露出している上記第１の誘電
体膜を少なくとも覆うように上記開口部を埋めて上記少
なくとも１つの金属配線に接続される金属膜からなるボ
ンディングパッドを形成する第４の工程とを備えてい
る。
【００３２】この方法により、第１の半導体装置の効果
を発揮し得る半導体装置を製造することができる。
【００３３】上記第４の工程では、上記開口部の内部及
び上記第２の誘電体膜の上に金属膜を堆積した後、この
金属膜をパターニングして、上記ボンディングパッドを
形成することができる。
【００３４】上記第４の工程では、上記ボンディングパ
ッドを、上記少なくとも１つの金属配線との接続部の面
積よりも大きく、かつ上記半導体基板上の半導体素子の
上方に亘る領域にまで延在するように形成することによ
り、特に集積度の高い半導体装置を形成することができ
る。
【００３５】本発明の第２の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に複数の金属配線からなる金属配線層を形成する第１の
工程と、上記金属配線層の上記各金属配線の間の領域の
うち少なくとも一部を誘電率の低い第１の誘電体膜で埋
め込み、かつ上記第１の誘電体膜の上に上記第１の誘電
体膜よりも吸湿防止機能の高い第２の誘電体膜を堆積し
て、上記第１及び第２の誘電体膜からなる表面保護膜を
形成する第２の工程と、上記表面保護膜を貫通して、上
記金属配線層のうちの少なくとも１つの金属配線の一部
を露出させる開口部を形成する第３の工程と、上記開口
部の側面に露出している上記第１の誘電体膜を少なくと
も覆うように上記開口部を埋めて上記少なくとも１つの
金属配線に接続される金属膜からなるボンディングパッ
ドを形成する第４の工程とを備え、上記第４の工程で
は、上記開口部の内部及び上記第２の誘電体膜の上に上
記金属膜を堆積した後、上記第２の誘電体膜の上面が露
出するまで上記金属膜を除去して上記開口部にのみ上記
金属膜を残存させることにより、自己整合的に上記ボン
ディングパッドを形成することができる。
【００３６】本発明の第３の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に複数の金属配線からなる金属配線層を形成する第１の
工程と、上記金属配線層の上記各金属配線の間の領域の
うち少なくとも一部を誘電率の低い第１の誘電体膜で埋
め込み、かつ上記第１の誘電体膜の上に上記第１の誘電
体膜よりも吸湿防止機能の高い第２の誘電体膜を堆積し
て、上記第１及び第２の誘体膜からなる表面保護膜を形
成する第２の工程と、上記表面保護膜を貫通して、上記
金属配線層のうちの少なくとも１つの金属配線の一部を
露出させる開口 部を形成する第３の工程と、上記開口部
の側面に露出している上記第１の誘電体膜を少なくとも
覆うように上記開口部を埋めて上記少なくとも１つの金
属配線に接続される金属膜からなるボンディングパッド
を形成する第４の工程とを備え、上記第４の工程では、
選択的ＣＶＤ法により上記金属膜を上記開口部の内部に
堆積して、自己整合的に上記ボンディングパッドを形成
する。
【００３７】この方法により、ボンディングパッド用金
属膜をパターニングするためのマスクを形成する工程が
不要になるので、製造コストを低減することができる。
【００３８】上記第２の工程では、上記各金属配線の間
の領域のうち少なくとも最小間隔を有する領域を上記第
１の誘電体膜で埋め込むことが好ましい。
【００３９】上記第２の工程では、上記第２の誘電体膜
を堆積する前に、上記第１の誘電体膜の表面を化学的機
械研磨法を用いて平坦化することが好ましい。
【００４０】上記第２の工程の前に、上記層間絶縁膜及
び上記各金属配線を覆う吸湿防止用の第３の誘電体膜を
薄く堆積し、上記第３の工程では、上記開口部を上記第
３の誘電体膜の一部も貫通するように形成することがで
きる。
【００４１】本発明の第４の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に複数の金属配線からなる金属配線層を形成する第１の
工程と、上記層間絶縁膜及び上記各金属配線の上に誘電
率の低い第１の誘電体膜を堆積した後、上記金属配線層
の上面が露出するまで上記第１の誘電体膜を除去するこ
とにより、上記各金属配線の間の領域のみに上記第１の
誘電体膜を残存させる第２の工程と、上記第１の誘電体
膜及び上記各金属配線の上に上記第１の誘電体膜よりも
吸湿防止機能の高い第２の誘電体膜を堆積する第３の工
程と、上記第２の誘電体膜を貫通して、上記金属配線層
のうち外部との電気的接続を行なう金属配線の一部を露
出させる開口部を形成する第４の工程とを備え、上記開
口部下の金属配線と上記第２の誘電体膜とにより、上記
開口部において上記第１の誘電体 膜が表面に露出しない
ようにする。
【００４２】上記第１の工程の後上記第２の工程の前
に、上記層間絶縁膜及び上記金属配線の上を覆う吸湿防
止用の第３の誘電体膜を薄く形成する工程をさらに備
え、上記第２の工程では、上記金属配線層上の上記第３
の誘電体膜が露出するまで上記第１の誘電体膜を除去
し、上記第４の工程では、上記開口部を上記第３の誘電
体膜をも貫通するように形成することができる。
【００４３】上記第２の工程では、化学的機械研磨法を
用いて上記金属配線層上の上記第１の誘電体膜を除去す
ることが好ましい。
【００４４】本発明の第５の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に上記層間絶縁膜に対して高いエッチング選択比を有す
るエッチングストッパ膜を形成する第１の工程と、上記
エッチングストッパ膜の上に誘電率の低い第１の誘電体
膜を堆積する第２の工程と、上記第１の誘電体膜の上に
上記第１の誘電体膜よりも吸湿防止機能の高い第２の誘
電体膜を堆積する第３の工程と、上記第１及び第２の誘
電体膜の一部を選択的に除去して、金属配線を埋め込む
ための複数の溝を形成する第４の工程と、上記溝の内部
及び上記第２の誘電体膜の上に金属膜を堆積した後、上
記第２の誘電体膜の上面が露出するまで上記金属膜を除
去して、上記溝内に埋め込まれた複数の金属配線からな
る金属配線層を形成する第５の工程とを備え、少なくと
も１つの金属配線の一部をボンディングパッドとして機
能させる方法である。
【００４５】この方法により、金属配線層以外にボンデ
ィングパッド用金属膜を形成する工程と、この金属膜を
パターニングする工程とが不要になるので、製造コスト
を大幅に低減することができる。
【００４６】上記第５の工程では、化学的機械研磨法を
用いて上記第１の誘電体膜上の上記金属膜を除去するこ
とが好ましい。
【００４７】上記第１の誘電体膜は、ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜又はこれらの複合膜、又は上記ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜と有機絶縁膜との複合膜で構成されていることが
好ましい。
【００４８】上記第１の誘電体膜の比誘電率は、３．９
以下であることが好ましい。
【００４９】本発明の第５の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に上記層間絶縁膜に対して高いエッチング選択比を有す
るエッチングストッパ膜を形成する第１の工程と、上記
エッチングストッパ膜の上に誘電率の低い第１の誘電体
膜を堆積する第２の工程と、上記第１の誘電体膜の一部
を選択的に除去して、金属配線を埋め込むための複数の
溝を形成する第３の工程と、上記溝の内部及び上記第１
の誘電体膜の上に金属膜を堆積した後、上記第１の誘電
体膜の上面が露出するまで上記金属膜を除去して、上記
溝内に複数の金属配線からなる金属配線層を形成する第
４の工程と、上記第１の誘電体膜及び上記各金属配線の
上に上記第１の誘電体膜よりも吸湿防止機能の高い第２
の誘電体膜を堆積する第５の工程と、上記第２の誘電体
膜の一部を選択的に除去して、上記金属配線層の複数の
金属配線のうち外部との電気的接続を行なう金属配線の
一部を露出させる開口部を形成する第６の工程とを備
え、上記第１の誘電体膜の比誘電率は３．９以下であ
り、上記開口部下の金属配線と上記第２の誘電体膜とに
より、上記開口部において上記第１の誘電体膜が表面に
露出しないようにする。
【００５０】上記第１の誘電体膜は、ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜又はこれらの複合膜、又は上記ＴＥＯＳ膜からな
るシリコン酸化膜，フッ素ドープのシリコン酸化膜及び
多孔質シリコン酸化膜のうち少なくともいずれか１つの
酸化膜と有機絶縁膜との複合膜で構成されていることが
好ましい。
【００５１】本発明の第６の半導体装置の製造方法は、
半導体素子が形成された半導体基板上の層間絶縁膜の上
に上記層間絶縁膜に対して高いエッチング選択比を有す
るエッチングストッパ膜を形成する第１の工程と、上記
エッチングストッパ膜の上に誘電率の低い第１の誘電体
膜を堆積する第２の工程と、上記第２の誘電体膜の一部
を選択的に除去して、金属配線を埋め込むための複数の
溝を形成する第３の工程と、上記溝の内部及び上記第１
の誘電体膜の上に金属膜を堆積した後、上記第１の誘電
体膜の上面が露出するまで上記金属膜を除去して、上記
溝内に複数の金属配線からなる金属配線層を形成する第
４の工程と、上記第１の誘電体膜及び上記各金属配線の
上に上記第１の誘電体膜よりも吸湿防止機能の高い第２
の誘電体膜を堆積する第５の工程と、上記第２の誘電体
膜の一部を選択的に除去して、上記金属配線層の複数の
金属配線のうち外部との電気的接続を行なう金属配線の
一部を露出させる開口部を形成する第６の工程とを備
え、上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコ
ン酸化膜，フッ素ドープのシリコン酸化膜及び多孔質シ
リコン酸化膜のうち少なくともいずれか１つの酸化膜又
はこれらの複合膜、又は上記ＴＥＯＳ膜からなるシリコ
ン酸化膜，フッ素ドープのシリコン酸化膜及び多孔質シ
リコン酸化膜のうち少なくともいずれか１つの酸化膜と
有機絶縁膜との複合膜で構成されており、上記開口部下
の金属配線と上記第２の誘電体膜とにより、上記開口部
において上記第１の誘電体膜が表面に露出しないように
する。
【００５２】上記第４の工程では、化学的機械研磨法を
用いて上記第１の誘電体膜上の上記金属膜を除去するこ
とが好ましい。
【００５３】上記第２の誘電体膜は、シリコン窒化膜で
構成されていることが好ましい。
【００５４】
【発明の実施の形態】（第１の実施形態） まず、第１の実施形態について説明する。図１は、第１
の実施形態における半導体装置の構造を示す断面図であ
る。ただし、同図に示す状態では、半導体基板やその上
に配設されるトランジスタ等の素子の図示は省略されて
いる。また、一般的には、半導体基板上には何層かの層
間絶縁膜と金属配線とが形成されているが、それらの部
材は本発明の特徴とは関係がないので、本実施形態及び
後述の各実施形態においてすべて図示を省略し、上層の
金属配線１２，その下地となる層間絶縁膜１１及びこれ
らの上方の部材のみを図示することにする。
【００５５】図１に示すように、下地の層間絶縁膜１１
の上には、Ｔｉ膜等を積層してからパターニングして形
成される複数の金属配線１２からなる金属配線層が形成
され、さらに、層間絶縁膜１１と金属配線１２を覆うよ
うに表面保護膜２０が形成されている。ここで、表面保
護膜２０は誘電率の低い絶縁膜（例えばＴＥＯＳ膜）で
構成される埋め込み絶縁膜１３と、誘電率が高く耐吸湿
性の高い絶縁膜（例えばシリコン窒化膜）で構成される
パシベーション膜１４との複合膜となっている。この表
面保護膜２０の直下の金属配線１２のうち少なくとも最
小の配線間隔を有する場所においては誘電率の低い埋め
込み絶縁膜１３のみが埋め込まれている。また、ボンデ
ィングパッド１５が上記複合膜からなる表面保護膜２０
の開口部２０ａに埋め込まれて金属配線１２に接続され
ているとともに、ボンディングパッド１５は、開口部２
０ａ内において誘電率の低い埋め込み絶縁膜１３の側面
を完全に被覆し、かつ、パシベーション膜１４の上まで
引き出されている。
【００５６】ここで、ボンディングパッド１５は、パシ
ベーション膜１４の上に露出して形成されるため、Ｃｕ
等の酸化されやすい金属よりもＡｌ系やＡｕ系合金を主
とする電極材料を用いるのが望ましい。
【００５７】次に、この図１に示す半導体装置を形成す
るための製造工程について、図２（ａ）〜（ｄ）を参照
しながら説明する。
【００５８】まず、図２（ａ）に示すように、素子等が
形成された基板上に層間絶縁膜１１を形成し、さらにそ
の上に金属配線１２を形成する。ここで、層間絶縁膜１
１にはプラズマ雰囲気でＣＶＤ堆積したＴＥＯＳ膜（比
誘電率約３．５）を用いており、層間絶縁膜１１の表面
は、化学的機械研磨（ＣＭＰ）法等により平坦化されて
いる。また、金属配線１２は、Ｔｉ系のバリアメタル，
Ａｌ系合金膜，Ｔｉ系の反射防止膜を各々約１００ｎ
ｍ、１０００ｎｍ、５０ｎｍの厚みで堆積した後パター
ニングすることにより形成されている。
【００５９】次に、図２（ｂ）に示すように、誘電率の
低い埋め込み絶縁膜１３と、誘電率が高く耐吸湿性の高
いパシベーション膜１４とを順次堆積し、これらの複合
膜からなる表面保護膜２０を形成する。ここで、誘電率
の低い埋め込み絶縁膜１３は、プラズマ雰囲気でＣＶＤ
を行って堆積したＴＥＯＳ膜（比誘電率約３．５）によ
り構成されている。また、パシベーション膜１４は、プ
ラズマ雰囲気でＣＶＤを行って堆積したシリコン窒化膜
（比誘電率約７．５）により構成されている。ＴＥＯＳ
膜の厚みは８００ｎｍであり、シリコン窒化膜の厚みは
１００ｎｍである。このとき、上記金属配線１２のうち
少なくとも一部、好ましくは、少なくとも最小配線間隔
を有する場所においては誘電率の低い埋め込み絶縁膜１
３のみで埋め込む。
【００６０】ここで、図２（ｂ）に示したように、シリ
コン窒化膜の堆積前に、埋め込み絶縁膜１３の表面が化
学的機械研磨（ＣＭＰ）法等を用いて半導体基板全域に
わたって平坦化されていればなおよい。その場合には、
事前に堆積膜厚を１５００ｎｍ程度に厚くしておき、７
００ｎｍ程度研磨して仕上がり膜厚を８００ｎｍにす
る。このように、金属配線１２の微細な領域が誘電率の
低い埋め込み絶縁膜１３で埋め込まれることにより、上
層に形成するパシベーション膜１４は段差部のカバレジ
不良を考慮する必要がなく、ピンホールやクラックの発
生、局所的なストレス増大などの心配が不要となり、パ
シベーション膜１４の膜厚を必要最小限の厚さに設定す
ることができる。
【００６１】続いて、図２（ｃ）に示すように、各膜１
３、１４からなる表面保護膜２０のうちボンディングパ
ッドを形成する領域に開口部２０ａを形成する。さら
に，図２（ｄ）に示すように、表面保護膜２０の開口部
２０ａを埋め込むとともに、パシベーション膜１４の上
まで延びる金属膜１５ｘを堆積する。ここで、金属膜１
５ｘを構成する材料としては、Ｔｉ系のバリアメタル，
Ａｌ系合金等が用いられ，Ｔｉ系の反射防止膜を各々約
１００ｎｍ、１０００ｎｍ、５０ｎｍの厚みで堆積する
ことにより形成されている。
【００６２】以下の工程は省略するが、図２（ｄ）に示
す金属膜１５ｘをパターニングすることにより、図１に
示すボンディングパッド１５が形成され、第１の実施形
態における半導体装置の構造が得られる。
【００６３】なお、上述の本実施形態で使用した各部材
を構成する膜の膜種、膜厚は一例を示すものであって、
上記組成の材料以外の材料で構成してもよいことはいう
までもない。
【００６４】また、本実施形態においては、ボンディン
グパッド１５を形成する領域に金属膜１５ｘを埋め込む
工程において、下方の金属配線１２に対してボンディン
グパッド１５の面積とほぼ同等の面積を有する開口部２
０ａを形成している。
【００６５】本実施形態によれば、金属配線１２間の領
域のうち少なくとも狭ピッチの部分を低い誘電率の誘電
体膜（埋め込み絶縁膜１３）で埋め込むことにより、配
線の寄生容量を低減するとともに、下地の厚い層間絶縁
膜１１の上にパシベーション膜１４となるシリコン窒化
膜を堆積することにより、カバレジ不良をなくすことが
できる。さらに、ボンディングパッド用の開口部２０ａ
のパシベーション膜１４及びその下地の埋め込み絶縁膜
１３の露出部からの吸湿を抑制するために、露出部をボ
ンディングパッド１５で遮蔽しているので、高信頼性か
つ高性能の半導体装置が得られることとなる。
【００６６】（第２の実施形態） 次に、第２の実施形態について説明する。図３は第２の
実施形態に係る半導体装置の構造を示す断面図である。
【００６７】本実施形態に係る半導体装置が図１に示す
第１の実施形態に係る半導体装置と異なるのは、パシベ
ーション膜１４上に延びるボンディングパッド１５の面
積が、表面保護膜２０に形成された開口部２０ａの面積
及びボンディングパッドに１５接続される配線の面積よ
りも大幅に大きい点である。言い換えると、金属配線１
２の占有面積が小さくなる。
【００６８】したがって、本実施形態の半導体装置によ
り、上記第１の実施形態と同じ効果に加えて、最上層の
配線（金属配線１２）と同一層で設けていたボンディン
グパッド１５を異なる配線層（表面保護膜の上）に設け
ることにより、チップ内の大面積を占める入出力部の占
有面積を低減でき、設計の自由度が向上するなど集積度
の向上が図れるものである。
【００６９】次に、図４（ａ）〜（ｄ）は、第２の実施
形態における半導体装置の製造工程を示す断面図であ
る。本実施形態における製造工程は、基本的には図２
（ａ）〜（ｄ）に示す工程と同じである。ただし、図４
（ａ）に示す工程において金属配線１２のうちボンディ
ングパッド１５に接続される金属配線の面積がボンディ
ングパッド１５の面積に比べて小さい点と、図４（ｃ）
に示す工程において表面保護膜２０に形成される開口部
２０ａがボンディングパッドを形成する領域に比べ大幅
に小さい点と、図４（ｄ）に示す工程において堆積され
るボンディングパッド用金属膜１５ｘの厚みがかなり厚
い点とが異なる。すなわち、本実施形態の製造工程で
は、図３に示すようにボンディングパッド１５が素子領
域の上方に亘って存在することになるが、ボンディング
パッド１５のパシベーション膜１４の上に存在する部分
の厚みが厚いので、ワイヤボンディング等の際にボンデ
ィングパッドに印加される圧力によって下方の表面保護
膜２０等が悪影響を受けないように配慮されている。
【００７０】以上のように、本実施形態によれば、第１
の実施形態と同じ高信頼性かつ高性能の半導体装置が得
られるという効果に加えて、素子領域の上方にも延在す
るようにボンディングパッド領域を形成することによ
り、半導体装置の集積度の向上を図ることができる。
【００７１】（第３の実施形態） 次に、第３の実施形態について説明する。図５は、第３
の実施形態に係る半導体装置の構造を示す断面図であ
る。
【００７２】図５に示すように、下地の層間絶縁膜１１
の上には、Ｔｉ膜等を積層してからパターニングして形
成される複数の金属配線１２からなる金属配線層が形成
され、さらに、層間絶縁膜１１と金属配線１２を覆うよ
うに表面保護膜２０が形成されている。ここで表面保護
膜２０は、誘電率の低い絶縁膜（例えばＴＥＯＳ膜）で
構成される埋め込み絶縁膜１３と、誘電率が高く耐吸湿
性の高い絶縁膜（例えばシリコン窒化膜）で構成される
パシベーション膜１４との複合膜となっている。この表
面保護膜２０の直下の金属配線１２のうち少なくとも最
小配線間隔を有する場所においては誘電率の低い埋め込
み絶縁膜１３のみが埋め込まれている。また、ボンディ
ングパッド１５が表面保護膜２０の開口部２０ａに埋め
込まれて金属配線１２に接続されている。ただし、ボン
ディングパッド１５は、開口部２０ａ内において誘電率
の低い埋め込み絶縁膜１３の側面を完全にあるいは少な
くとも下部側の一部を被覆しているが、パシベーション
膜１４の上までは引き出されていない。その点が、第
１，第２の実施形態に係る半導体装置の構造と異なる。
言い換えると、ボンディングパッド１５の表面は、パシ
ベーション膜１４の表面と一致するか、もしくはその表
面よりも下方に位置するように形成されている。
【００７３】ここで、ボンディングパッド１５は、露出
して形成されるため、Ｃｕ等の酸化されやすい金属より
もＡｌ系やＡｕ系合金を主とする電極材料を用いるのが
望ましい。
【００７４】次に、本実施形態に係る半導体装置を形成
するための製造工程について、図６（ａ）〜（ｄ）を参
照しながら説明する。
【００７５】まず、図６（ａ）に示すように、素子等が
形成された基板上に層間絶縁膜１１を形成し、さらにそ
の上に金属配線１２を形成する。ここで、層間絶縁膜１
１にはプラズマ雰囲気でＣＶＤを行って堆積したＴＥＯ
Ｓ膜（比誘電率約３．５）を用いており、層間絶縁膜１
１の表面は、化学的機械研磨（ＣＭＰ）法等により平坦
化されている。また、金属配線１２は、Ｔｉ系のバリア
メタル，Ａｌ系合金膜，Ｔｉ系の反射防止膜を各々約１
００ｎｍ、１０００ｎｍ、５０ｎｍの厚みで堆積した後
パターニングすることにより形成されている。
【００７６】次に、図６（ｂ）に示すように、誘電率の
低い埋め込み絶縁膜１３と、誘電率が高く耐吸湿性の高
いパシベーション膜１４とを順次堆積し、これらの複合
膜からなる表面保護膜２０を形成する。ここで、誘電率
の低い埋め込み絶縁膜１３は、プラズマ雰囲気でＣＶＤ
を行って堆積したＴＥＯＳ膜（比誘電率約３．５）によ
り構成されている。また、パシベーション膜１４は、プ
ラズマ雰囲気でＣＶＤを行って堆積したシリコン窒化膜
（比誘電率約７．５）により構成されている。ＴＥＯＳ
膜の厚みは８００ｎｍであり、シリコン窒化膜の厚みは
１００ｎｍである。このとき、金属配線１２のうち少な
くとも最小配線間隔を有する場所においては誘電率の低
い埋め込み絶縁膜１３のみで埋め込む。
【００７７】ここで、図６（ｂ）に示したように、シリ
コン窒化膜の堆積前に、埋め込み絶縁膜１３の表面が化
学的機械研磨（ＣＭＰ）法等を用いて半導体基板全域に
わたって平坦化されていればなおよい。その場合には、
事前に堆積膜厚を１５００ｎｍ程度に厚くしておき、７
００ｎｍ程度研磨して仕上がり膜厚を８００ｎｍにす
る。このように、金属配線１２の微細な領域が誘電率の
低い埋め込み絶縁膜１３で埋め込まれることにより、上
層に形成するパシベーション膜１４は段差部のカバレジ
不良を考慮する必要がなく、ピンホールやクラックの発
生、局所的なストレス増大などの心配が不要となり、パ
シベーション膜１４の膜厚を必要最小限の厚さに設定す
ることができる。
【００７８】続いて、図６（ｃ）に示すように、２つの
膜１３、１４からなる表面保護膜２０のうちボンディン
グパッドを形成する領域に開口部２０ａを形成する。さ
らに，図６（ｄ）に示すように、保護膜２０の開口部２
０ａを埋め込むとともに、パシベーション膜１４の上ま
で延びる金属膜１５ｘを堆積する。ここで、金属膜１５
ｘは、Ｔｉ系のバリアメタル，Ａｌ系合金等が用いら
れ，Ｔｉ系の反射防止膜を各々約１００ｎｍ、１０００
ｎｍ、５０ｎｍの厚みで堆積することにより形成されて
いる。
【００７９】さらに、化学的機械研磨（ＣＭＰ）法等に
より、少なくともパシベーション膜１４の上面が露出す
るまで金属膜１５ｘを除去することにより、新たなマス
ク工程を伴うことなく開口部２０ａ内にのみ金属膜１５
ｘを残存させて、自己整合的にボンディングパッド１５
を形成することができる。これにより、図５又は図７に
示す本実施形態における半導体装置の構造が得られる。
【００８０】本実施形態の製造工程によれば、上述の第
１の実施形態の製造工程に比べて、ボンディングパッド
１５を形成するパターニング工程におけるマスク工程を
１回削減でき極めて経済的である。
【００８１】なお、ボンディングパッド１５を形成する
領域に金属膜１５ｘを埋め込む際、図６（ｄ）に示す工
程の代わりに、表面保護膜２０の開口部２０ａ内に露出
した金属配線１２の表面に対して選択的にタングステン
やアルミニウムなどを成長させるいわゆる選択的ＣＶＤ
法を利用して、ボンディングパッド用金属膜１５ｘを形
成してもよい。その場合にも、自己整合的にボンディン
グパッド１５を形成できるので、化学的機械研磨（ＣＭ
Ｐ）法を用いるのと同等の効果が得られる。選択ＣＶＤ
を行う際の金属膜１５ｘの堆積膜厚は、ボンディングパ
ッド１５を形成する領域の開口部２０ａにおける埋め込
み絶縁膜１３の膜厚（ここでは８００ｎｍ以上）であれ
ばよい。
【００８２】本実施形態においては、ボンディングパッ
ド１５を形成する領域に金属膜１５ｘを埋め込む工程に
おいて、下方の金属配線１２に対してボンディングパッ
ド領域とほぼ同等の面積を有する開口部２０ａを形成し
ている。さらに、金属膜１５ｘは、複合膜からなる表面
保護膜２０の少なくとも誘電率の低い埋め込み絶縁膜１
３を完全に被覆し、かつボンディングパッド１５の表面
が、パシベーション膜１４の表面と一致するか（図５に
示す構造）、もしくはその表面よりも下方に位置するよ
うに（図７に示す構造）形成されている。
【００８３】以上のように、本実施形態によれば、第１
の実施形態と同じ高信頼性かつ高性能の半導体装置が得
られる効果に加えて、ボンディングパッド１５を自己整
合的に表面保護膜２０の開口部２０ａに埋設できるの
で、パターニングのためのマスク工程を１回削減でき極
めて経済的である。
【００８４】（第４の実施形態） 次に、第４の実施形態について説明する。図８は、第４
の実施形態に係る半導体装置の構造を示す断面図であ
る。
【００８５】図８に示すように、下地の層間絶縁膜１１
の上には、Ｔｉ膜等を積層してからパターニングして形
成される複数の金属配線１２からなる金属配線層が形成
され、さらに、金属配線１２間には、シリコン窒化膜か
らなるエッチングストッパ膜１６を介して誘電率の低い
絶縁膜（例えばＴＥＯＳ膜）で構成される埋め込み絶縁
膜１３が形成されている。言い換えると、金属配線１２
が埋め込み絶縁膜１３に埋設されるように形成されてい
る。埋め込み絶縁膜１３と金属配線１２の表面高さはほ
ぼ同一である。さらに、埋め込み絶縁膜１３と金属配線
１２とを覆うように、高誘電率で耐吸湿性の高いシリコ
ン窒化膜からなるパシベーション膜１４が形成されてい
る。この埋め込み絶縁膜１３とパシベーション膜１４に
より表面保護膜２０が形成されており、表面保護膜２０
のうちパシベーション膜１４のみに開口部２０ａが形成
されている。そして、１つの金属配線１２の表面が露出
していて、この部分がボンディングパッド１５となって
いる。
【００８６】次に、本実施形態に係る半導体装置の製造
工程について、図９（ａ）〜（ｅ）を参照しながら説明
する。
【００８７】まず、図９（ａ）に示すように、素子等が
形成された基板上に層間絶縁膜１１を形成し、その上に
エッチングストッパ膜１６（ここでは例えばシリコン窒
化膜）を堆積し、さらにその上に誘電率の低い埋め込み
絶縁膜１３を堆積する。ここで、層間絶縁膜１１にはプ
ラズマ雰囲気でＣＶＤを行って堆積したＴＥＯＳ膜（比
誘電率約３．５）を用いている。また、誘電率の低い埋
め込み絶縁膜１３には、プラズマ雰囲気でＣＶＤを行っ
て堆積したＴＥＯＳ膜（比誘電率約３．５）を用いてお
り、堆積膜厚は６００ｎｍである。エッチングストッパ
膜１６の膜厚はＴＥＯＳ膜１３とのエッチング選択比で
決まるが、ここでは選択比を２０以上として３０ｎｍの
シリコン窒化膜を堆積している。また、下地の層間絶縁
膜１１が十分平坦化されているものとして、その上の埋
め込み絶縁膜１３の堆積時の平坦化は特に実施していな
い。
【００８８】なお、この時点ではすでにエッチングスト
ッパ膜１６の直下には下層配線との接続用ヴィアホール
が形成されている（図示せず）が、このエッチングスト
ッパ膜１６はヴィアホール形成後に堆積してもよいし、
ヴィアホール形成前に堆積しておきヴィアホールへの金
属埋込み時のストッパ膜と兼用してもよい。
【００８９】続いて、図９（ｂ）に示すように、上記埋
め込み絶縁膜１３に対してエッチングを行い、金属配線
埋め込み用の溝１８を形成する。この時、埋め込み絶縁
膜１３を、エッチングストッパ膜１６との選択比を利用
して選択的に除去することができる。前述のようにヴィ
アホール形成前にエッチングストッパ膜１６を形成して
いる場合はヴィアホールの上面がこの段階で開口する
が、ヴィアホールの形成後に埋め込み絶縁膜１３の堆積
と同時にエッチングストッパ膜１６を形成した場合は、
図９（ｂ）に示すように、配線用溝１８の底面に露出す
るエッチングストッパ膜１６は直下に存在するヴィアホ
ールと接続するために除去する必要がある。
【００９０】さらに、図９（ｃ）に示すように、溝１８
が形成された基板の全面上に金属配線用の金属膜１２ｘ
を堆積し、続いて、図９（ｄ）に示すように、化学的機
械研磨（ＣＭＰ）法等により、埋め込み絶縁膜１３の上
面が露出するまで金属膜１２ｘを除去する平坦化を行っ
て、埋め込み金属配線１２及びボンディングパッド１５
を形成する。金属配線用の金属膜１２ｘを堆積する際、
広い溝１８にも十分な膜厚で堆積できるように、Ｔｉ系
のバリアメタル及びＡｌ系合金膜を各々約１００ｎｍ、
６００ｎｍの厚みで堆積している。
【００９１】次に、図９（ｅ）に示すように、埋め込み
絶縁膜１３及び金属配線１２の上に高誘電率で耐吸湿性
の高いパシベーション膜１４を形成し、ボンディングパ
ッドを形成する領域に開口部１４ａを形成して、図８に
示すような第４の実施形態の半導体装置が得られる。パ
シベーション膜１４としてはプラズマ雰囲気でＣＶＤを
行って堆積したシリコン窒化膜（比誘電率約７．５）を
用いており、堆積膜厚は１００ｎｍである。
【００９２】本実施形態によれば、金属配線１２の微細
な領域が埋め込み絶縁膜１３で囲まれていることによ
り、上層に形成するパシベーション膜１４は段差部のカ
バレジ不良を全く考慮する必要がなく、ピンホールやク
ラックの発生、局所的なストレス増大などの心配が不要
でありパシベーション膜の膜厚を必要最小限の厚さに設
定することができる。したがって、第１の実施形態と同
様の高信頼性かつ高性能の半導体装置が得られる効果に
加えて、金属配線１２及びボンディングパッド１５を１
層のみで形成することができ、製造方法もシンプルであ
り工程数も短くでき、極めて有用である。
【００９３】（第５の実施形態） 次に、第５の実施形態について説明する。図１０は、第
５の実施形態に係る半導体装置の構造を示す断面図であ
る。
【００９４】図１０に示すように、下地の層間絶縁膜１
１の上には、Ｔｉ膜等を積層してからパターニングして
形成される複数の金属配線１２からなる金属配線層が形
成され、金属配線１２間にはエッチングストッパ膜１６
を介して誘電率の低い絶縁膜（例えばＴＥＯＳ膜）で構
成される埋め込み絶縁膜１３と誘電率が高く耐吸湿性の
高いパシベーション膜１４とが形成されており、さらに
金属配線１２が上記絶縁膜１３及びパシベーション膜１
４に埋設されるように形成されている。そして、埋め込
み絶縁膜１３及びパシベーション膜１４からなる表面保
護膜２０に開口部２０ａが形成されており、この開口部
２０ａ内にある１つの金属配線１２がボンディングパッ
ド１５となっている。パシベーション膜１４と金属配線
１２の表面高さはほぼ同一である。このとき、金属配線
１２の上面は、ボンディングパッド１５となる部分だけ
でなく配置配線を提供する部分においても表面保護膜を
形成した状態で露出している。
【００９５】次に、本実施形態に係る半導体装置の製造
工程について、図１１（ａ）〜（ｅ）を参照しながら説
明する。
【００９６】まず、素子等が形成された基板上に層間絶
縁膜１１を形成し、その上にエッチングストッパ膜１６
（ここでは例えばシリコン窒化膜）を形成し、さらにそ
の上に、誘電率の低い埋め込み絶縁膜１３と、誘電率が
高く耐吸湿性の高いパシベーション膜１４とを順次堆積
する。ここで、層間絶縁膜１１にはプラズマ雰囲気でＣ
ＶＤを行って堆積したＴＥＯＳ膜（比誘電率約３．５）
を用いており、この層間絶縁膜１１は、化学的機械研磨
（ＣＭＰ）法等により平坦化されている。また、誘電率
の低い埋め込み絶縁膜１３にはプラズマ雰囲気でＣＶＤ
を行って堆積したＴＥＯＳ膜（比誘電率約３．５）を用
いており、堆積膜厚は５００ｎｍである。パシベーショ
ン膜１４としてはプラズマ雰囲気でＣＶＤを行って堆積
したシリコン窒化膜（比誘電率約７．５）を用いてお
り、堆積膜厚は１００ｎｍである。エッチングストッパ
膜１６の膜厚は埋め込み絶縁膜１３を構成するＴＥＯＳ
膜とのエッチング選択比で決まるが、ここでは選択比を
２０以上として３０ｎｍのシリコン窒化膜を堆積してい
る。また、層間絶縁膜１１は十分平坦化されているもの
として、埋め込み絶縁膜１３の平坦化は特に実施してい
ない。
【００９７】なお、この時点ではすでにエッチングスト
ッパ膜１６の直下には下層配線との接続用ヴィアホール
が形成されている（図示せず）が、このエッチングスト
ッパ膜１６はヴィアホール形成後に堆積してもよいし、
ヴィアホール形成前に堆積しておきヴィアホールへの金
属埋込み時のストッパ膜と兼用してもよい。
【００９８】続いて、図１１（ｂ）に示すように、パシ
ベーション膜１４及び埋め込み絶縁膜１３に対してエッ
チングを行い、金属配線埋め込み用の溝１８及びボンデ
ィングパッド用の開口部２０ａを形成する。この時、埋
め込み絶縁膜１３を、エッチングストッパ膜１６との選
択比を利用して選択的に除去することができる。前述の
ようにヴィアホール形成前にエッチングストッパ膜１６
を形成している場合はヴィアホールの上面がこの段階で
開口するが、ヴィアホールの形成後に埋め込み絶縁膜１
３の堆積と同時にエッチングストッパ膜１６を形成した
場合は、図１１（ｂ）に示すように、配線用溝１８の底
面に露出するエッチングストッパ膜１６は直下に存在す
るヴィアホールと接続するために除去する必要がある。
【００９９】さらに、図１１（ｃ）に示すように、溝１
８が形成された基板の全面上に金属配線用の金属膜１２
ｘを堆積する。金属配線用の金属膜１２ｘを堆積する
際、広い溝１８にも十分な膜厚で堆積できるように、Ｔ
ｉ系のバリアメタル及びＡｌ系合金膜を各々約１００ｎ
ｍ、６００ｎｍの厚みで堆積している。
【０１００】その後の工程の図示は省略するが、続い
て、化学的機械研磨（ＣＭＰ）法等により、溝１８以外
の金属膜１２ｘを除去し埋め込み金属配線１２及びボン
ディングパッド１５を形成する。これにより、図１０に
示すような第５の実施形態の半導体装置が得られる。
【０１０１】本実施形態によれば、第４の実施形態と同
様の高信頼性かつ高性能の半導体装置が得られる効果に
加えて、金属配線１２及びボンディングパッド１５を１
層のみで形成することができ、さらに、第４の実施形態
に比べて、ボンディングパッド１５を上方を開口させる
ための工程を省略できる利点がある。したがって、製造
方法も極めてシンプルで、かつ工程数も極めて短くでき
有用である。
【０１０２】（第６の実施形態） 次に、第６の実施形態について説明する。図１２は、第
６の実施形態における半導体装置の構造を示す断面図で
ある。
【０１０３】図１２に示すように、下地の層間絶縁膜１
１の上には、Ｔｉ膜等を積層してからパターニングして
形成される複数の金属配線１２からなる金属配線層が形
成されている。そして、金属配線１２及び下地の層間絶
縁膜１１は、耐吸湿性の高い膜（例えばシリコン窒化
膜）からなる下地防湿膜１７により覆われている。そし
て、この下地防湿膜１７の上に、誘電率の低い絶縁膜
（例えばＴＥＯＳ膜）で構成される埋め込み絶縁膜１３
と、誘電率が高く耐吸湿性の高い絶縁膜（例えばシリコ
ン窒化膜）で構成されるパシベーション膜１４とが順次
堆積されている。すなわち、本実施形態では、下地防湿
膜１７と埋め込み絶縁膜１３とパシベーション膜１４と
の複合膜により、表面保護膜２０が形成されている。し
たがって、本実施形態では、金属配線１２のうち少なく
とも最小配線間隔を有する場所において、誘電率の低い
埋め込み絶縁膜１３と、誘電率が高いが厚みの薄い下地
防湿膜１７とが埋め込まれている。
【０１０４】また、ボンディングパッド１５が上記３つ
の膜１３，１４，１７からなる表面保護膜２０の開口部
２０ａに埋め込まれて金属配線１２に接続されていると
ともに、ボンディングパッド１５は、開口部２０ａ内に
おいて誘電率の低い埋め込み絶縁膜１３の側面を完全に
被覆し、かつ、パシベーション膜１４の上まで引き出さ
れている。
【０１０５】ここで、ボンディングパッド１５は、パシ
ベーション膜１４の上に露出して形成されるため、Ｃｕ
等の酸化されやすい金属よりもＡｌ系やＡｕ系合金を主
とする電極材料を用いるのが望ましい。
【０１０６】次に、この図１２に示す半導体装置を形成
するための製造工程について、図１３（ａ）〜（ｄ）を
参照しながら説明する。
【０１０７】まず、図１３（ａ）に示すように、素子等
が形成された基板上に層間絶縁膜１１を形成し、さらに
その上に金属配線１２を形成した後、層間絶縁膜１１及
び金属配線１２の上に下地防湿膜１７を形成する。ここ
で、層間絶縁膜１１にはプラズマ雰囲気でＣＶＤ堆積し
たＴＥＯＳ膜（比誘電率約３．５）を用いており、層間
絶縁膜１１の表面は、化学的機械研磨（ＣＭＰ）法等に
より平坦化されている。また、金属配線１２は、Ｔｉ系
のバリアメタル，Ａｌ系合金膜，Ｔｉ系の反射防止膜を
各々約１００ｎｍ、１０００ｎｍ、５０ｎｍの厚みで堆
積した後パターニングすることにより形成されている。
下地防湿膜１７には、厚み３０ｎｍ程度のシリコン窒化
膜を用いている。
【０１０８】次に、図１３（ｂ）に示すように、誘電率
の低い埋め込み絶縁膜１３と、誘電率が高く耐吸湿性の
高いパシベーション膜１４とを順次堆積し、これらの複
合膜からなる表面保護膜２０を形成する。ここで、誘電
率の低い埋め込み絶縁膜１３は、プラズマ雰囲気でＣＶ
Ｄを行って堆積したＴＥＯＳ膜（比誘電率約３．５）に
より構成されている。パシベーション膜１４の組成は、
上記第１の実施形態で説明したとおりである。
【０１０９】ここで、図１３（ｂ）に示したように、シ
リコン窒化膜の堆積前に、埋め込み絶縁膜１３の表面が
化学的機械研磨（ＣＭＰ）法等を用いて半導体基板全域
にわたって平坦化されていればなおよい。その場合に
は、事前に堆積膜厚を１５００ｎｍ程度に厚くしてお
き、７００ｎｍ程度研磨して仕上がり膜厚を８００ｎｍ
にする。このように、金属配線１２の微細な領域が誘電
率の低い埋め込み絶縁膜１３で埋め込まれることによ
り、上層に形成するパシベーション膜１４は段差部のカ
バレジ不良を考慮する必要がなく、ピンホールやクラッ
クの発生、局所的なストレス増大などの心配が不要とな
り、パシベーション膜１４の膜厚を必要最小限の厚さに
設定することができる。
【０１１０】続いて、図１３（ｃ）に示すように、表面
保護膜２０のうちボンディングパッドを形成する領域に
開口部２０ａを形成する。さらに，図１３（ｄ）に示す
ように、表面保護膜２０の開口部２０ａを埋め込むとと
もに、パシベーション膜１４の上まで延びる金属膜１５
ｘを堆積する。ここで、金属膜１５ｘは、Ｔｉ系のバリ
アメタル，Ａｌ系合金膜，Ｔｉ系の反射防止膜を各々約
１００ｎｍ、１０００ｎｍ、５０ｎｍの厚みで堆積する
ことにより形成されている。
【０１１１】以下の工程は省略するが、図１３（ｄ）に
示す金属膜１５ｘをパターニングすることにより、図１
２に示すボンディングパッド１５が形成され、第６の実
施形態における半導体装置の構造が得られる。
【０１１２】なお、上述の本実施形態で使用した各部材
を構成する膜の膜種、膜厚は一例を示すものであって、
上記組成の材料以外の材料で構成してもよいことはいう
までもない。
【０１１３】また、本実施形態においては、ボンディン
グパッド１５を形成する領域に金属膜１５ｘを埋め込む
工程において、下方の金属配線１２に対してボンディン
グパッド１５の面積とほぼ同等の面積を有する開口部２
０ａを形成している。
【０１１４】本実施形態によれば、基本的には第１の実
施形態と同様の効果を発揮することができ、特に、第１
の実施形態に比べ、下地防湿膜１７の存在により防湿機
能をさらに向上させることができる。反面、金属配線１
２間の領域に低い誘電率の絶縁膜（埋め込み絶縁膜１
３）だけでなく下地防湿膜１７が存在することになる
が、下地防湿膜１７が誘電率の高い材料で構成されてい
ても、下地防湿膜１７の厚みは極めて薄くてもよいの
で、第１の実施形態に比べて、配線間の容量がそれほど
上昇することはない。すなわち、従来の構造に比べる
と、配線の寄生容量を低減することができ、高信頼性か
つ高性能の半導体装置が得られることとなる。
【０１１５】（第７の実施形態） 次に、第７の実施形態について説明する。図１４は、第
７の実施形態に係る半導体装置の構造を示す断面図であ
る。
【０１１６】図１４に示すように、下地の層間絶縁膜１
１の上には、Ｔｉ膜等を積層してからパターニングして
形成される複数の金属配線１２からなる金属配線層が形
成され、さらに、金属配線１２間には、耐吸湿性の高い
膜（例えばシリコン窒化膜）からなる下地防湿膜膜１７
を介して誘電率の低い絶縁膜（例えばＴＥＯＳ膜）で構
成される埋め込み絶縁膜１３が形成されている。すなわ
ち、本実施形態では、下地防湿膜１７と埋め込み絶縁膜
１３とパシベーション膜１４との複合膜により、表面保
護膜２０が形成されている。したがって、本実施形態で
は、金属配線１２のうち少なくとも最小配線間隔を有す
る場所において、誘電率の低い埋め込み絶縁膜１３と下
地防湿膜１７とが埋め込まれている。下地防湿と埋め込
み絶縁膜１３との表面高さはほぼ同一である。さらに、
下地防湿膜１７を介して埋め込み絶縁膜１３と金属配線
１２とを覆うように、高誘電率で耐吸湿性の高いシリコ
ン窒化膜からなるパシベーション膜１４が形成されてい
る。さらに、このパシベーション膜１４のうちボンディ
ングパッドを形成する領域には、開口部２０ａが形成さ
れており、金属配線１２の一部はその表面が露出してい
て、この部分がボンディングパッド１５となっている。
【０１１７】次に、本実施形態に係る半導体装置の製造
工程について、図１５（ａ）〜（ｃ）を参照しながら説
明する。
【０１１８】まず、図１５（ａ）に示すように、素子等
が形成された基板上に層間絶縁膜１１を形成し、さらに
その上に金属配線１２を形成する。ここで、層間絶縁膜
１１にはプラズマ雰囲気でＣＶＤ堆積したＴＥＯＳ膜
（比誘電率約３．５）を用いており、層間絶縁膜１１の
表面は、化学的機械研磨（ＣＭＰ）法等により平坦化さ
れている。また、金属配線１２は、Ｔｉ系のバリアメタ
ル、Ａｌ系合金膜、Ｔｉ系の反射防止膜を各々約１００
ｎｍ、６００ｎｍ、５０ｎｍの膜厚で堆積した後パター
ニングすることにより形成されている。下地防湿膜１６
は、厚み３０ｎｍ程度のシリコン窒化膜により構成され
ている。
【０１１９】次に、図１５（ｂ）に示すように、誘電率
の低い埋め込み絶縁膜１３を堆積した後、化学的機械研
磨（ＣＭＰ）法等を用いて、下地防湿膜１７と埋め込み
絶縁膜１３との表面を平坦化する。ここで、誘電率の低
い埋め込み絶縁膜１３は、プラズマ雰囲気でＣＶＤを行
って堆積したＴＥＯＳ膜（比誘電率約３．５）により構
成されている。また、ＴＥＯＳ膜の化学的機械研磨を行
って平坦化する際、下地防湿膜１７を構成するシリコン
窒化膜がエッチングストッパとして機能する。
【０１２０】次に、図１５（ｃ）に示すように、下地防
湿膜１７及び埋め込み絶縁膜１３の上に高誘電率で耐吸
湿性の高いパシベーション膜１４を形成し、ボンディン
グパッドを形成する領域に開口部２０ａを形成して、図
１４に示すような第７の実施形態の半導体装置が得られ
る。パシベーション膜１４としてはプラズマ雰囲気でＣ
ＶＤを行って堆積したシリコン窒化膜（比誘電率約７．
５）を用いており、堆積膜厚は１００ｎｍである。
【０１２１】本実施形態によれば、上述の第４の実施形
態の効果に加え、下地防湿膜１７により防湿機能をより
確実に発揮することができる利点がある。
【０１２２】（第８の実施形態） 上記第７の実施形態において、上記下地防湿膜１７は必
ずしも形成する必要がない。図１６は、第８の実施形態
に異例半導体装置の断面図であり、上記第７の実施形態
における半導体装置（図１４参照）の下地防湿膜１７を
省略した構造を有する。
【０１２３】また、図１７（ａ）〜（ｃ）は、本実施形
態に係る半導体装置の製造工程を示す断面図である。ま
ず、図１７（ａ）に示すように、金属配線１２を形成し
た後、基板の全面上に埋め込み絶縁膜１３を堆積して、
基板全体を化学的機械研磨（ＣＭＰ）法により平坦化し
て、各金属配線１２間を埋め込み絶縁膜で埋込んで、図
１７（ｂ）に示す構造とする。次に、図１７（ｃ）に示
すように、埋め込み絶縁膜１３と金属配線１２との上に
パシベーション膜１４を堆積し、その後、開口部２０ａ
を形成することにより、図１６に示す半導体装置の構造
が得られる。ただし、本実施形態における各部材の寸法
及び材料は、上記第７の実施形態で述べた通りでよい。
【０１２４】上記各実施形態において、パシベーション
膜１４の下地に用いる埋め込み絶縁膜１３は、シリコン
酸化膜またはフッ素ドープのシリコン酸化膜または多孔
質シリコン酸化膜、またはこれらのシリコン酸化膜の複
合膜、またはこれらのシリコン酸化膜と有機絶縁膜との
複合膜であり、比誘電率は少なくとも３．９以下である
ことが好ましい。この比誘電率が低ければ低いほど配線
の寄生容量が小さくなるので、回路性能を向上でき高性
能化に有用である。
【０１２５】また、埋め込み絶縁膜１３の厚みは、金属
配線間の間隔の１／２以上であれば金属配線間の領域を
誘電率の低い誘電体膜で埋め込むことができるので、本
発明の効果を発揮することができる。ただし、下地防湿
膜を形成する場合には、金属配線間の間隔から下地防湿
膜の厚みの２倍を減じた値の１／２以上であればよい。
【０１２６】なお、上記各実施形態では、すべての金属
配線１２の間の領域が埋め込み絶縁膜１３で埋め込まれ
ているように構成したが、本発明はかかる実施形態に限
定されるものではなく、少なくとも最小の配線間隔を有
する領域が誘電率の低い誘電体膜からなる埋め込み絶縁
膜１３で埋め込まれていればよい。したがって、例え
ば、金属配線層の上にシリコン酸化膜を堆積した後、異
方性エッチングを行って、配線間隔の小さい部分にのみ
埋め込み絶縁膜を残し、他の配線の側面にはサイドウォ
ールを形成してから、パシベーション膜を形成するよう
な構成とすることも可能である。その場合、配線間隔の
広い領域はほとんとシリコン窒化膜（パシベーション
膜）で占められるが、かかる領域では寄生容量も小さ
く、かつステップカバレジの不良も発生しないので、不
具合を生じることなく、本発明の効果を発揮することが
できる。
【０１２７】また、パシベーション膜１４は、誘電率が
高く耐吸湿性の高いシリコン窒化膜で構成されているこ
とが好ましい。
【０１２８】
【発明の効果】本発明によれば、金属配線の寄生容量の
低減と、パシベーション膜のカバレジ不良の解消と、開
口部からの吸湿の防止という効果を併せて発揮すること
ができる。
【図面の簡単な説明】
【図１】第１の実施形態における半導体装置の断面図で
ある。
【図２】第１の実施形態における半導体装置の製造工程
を示す断面図である。
【図３】第２の実施形態における半導体装置の断面図で
ある。
【図４】第２の実施形態における半導体装置の製造工程
を示す断面図である。
【図５】第３の実施形態における半導体装置の断面図で
ある。
【図６】第３の実施形態における半導体装置の製造工程
を示す断面図である。
【図７】第３の実施形態の変形例における半導体装置の
断面図である。
【図８】第４の実施形態における半導体装置の断面図で
ある。
【図９】第４の実施形態における半導体装置の製造工程
を示す断面図である。
【図１０】第５の実施形態における半導体装置の断面図
である。
【図１１】第５の実施形態における半導体装置の製造工
程を示す断面図である。
【図１２】第６の実施形態における半導体装置の断面図
である。
【図１３】第６の実施形態における半導体装置の製造工
程を示す断面図である。
【図１４】第７の実施形態における半導体装置の断面図
である。
【図１５】第７の実施形態における半導体装置の製造工
程を示す断面図である。
【図１６】第８の実施形態における半導体装置の断面図
である。
【図１７】第８の実施形態における半導体装置の製造工
程を示す断面図である。
【図１８】従来の半導体装置の構造を示す断面図であ
る。
【図１９】従来の半導体装置の製造工程を示す断面図で
ある。
【図２０】従来の半導体装置の問題点を説明するために
金属配線の狭ピッチの部分を詳細に示す断面図である。
【図２１】従来の半導体装置の問題点を説明するために
ボンディングパッド付近を詳細に示す断面図である。
【符号の説明】
１１ 層間絶縁膜 １２ 金属配線 １３ 埋め込み絶縁膜 １４ パシベーション膜 １５ ボンディングパッド １６ エッチングストッパ膜 １７ 下地防湿膜 １８ 溝 ２０ 表面保護膜 ２０ａ 開口部（ボンディングパッド用）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−198572（ＪＰ，Ａ) 特開 平４−58531（ＪＰ，Ａ) 特開 平６−318590（ＪＰ，Ａ) 特開 平９−283554（ＪＰ，Ａ) 特開 平９−120963（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 - 21/318 H01L 21/3205 H01L 21/60 301

Claims (38)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子が配設された半導体基板と、 上記半導体基板の上に形成された層間絶縁膜と、 上記層間絶縁膜の上に形成された複数の金属配線からな
    る金属配線層と、上記層間絶縁膜及び上記金属配線層の上に形成され、化
    学的機械研磨法により表面が平坦化された 誘電率の低い
    第１の誘電体膜と、上記第１の誘電体膜の全面上に形成された 上記第１の誘
    電体膜よりも吸湿防止機能の高い第２の誘電体膜と、上記第１及び第２の誘電体膜を貫通して、上記金属配線
    層のうちの少なくとも１つの金属配線の一部を露出する
    ように形成された 開口部と、上記開口部下の金属配線に接続されるように、上記開口
    部に埋め込まれた ボンディングパッドとを備え、 上記ボンディングパッドと上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しないように覆われていることを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１記載の半導体装置において、 上記ボンディングパッドは、上記第２の誘電体膜の上面
    上に延在していることを特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 上記ボンディングパッドは、上記開口部下の金属配線と
    の接続部よりも大面積を有し、かつ上記第２の誘電体膜
    の上面上で上記半導体基板上の半導体素子の上方に位置
    する領域まで延在していることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１記載の半導体装置において、 上記ボンディングパッドは、上記第２の誘電体膜の上面
    位置以下かつ上記第１の誘電体膜の上面位置を越える高
    さ位置の上面を有しながら上記開口部に埋め込まれてい
    ることを特徴とする半導体装置。
  5. 【請求項５】 請求項１〜４のうちいずれか１つに記載
    の半導体装置において、 上記第１の誘電体膜と、上記層間絶縁膜，金属配線との
    間には、吸湿防止用の第３の誘電体膜が介設されている
    ことを特徴とする半導体装置。
  6. 【請求項６】 半導体素子が配設された半導体基板と、 上記半導体基板の上に形成された層間絶縁膜と、 上記層間絶縁膜の上に形成された複数の金属配線からな
    る金属配線層と、 上記金属配線層の各金属配線間の領域を埋める誘電率の
    低い第１の誘電体膜と、上記第１の誘電体膜を覆う上記
    第１の誘電体膜よりも吸湿防止機能の高い第２の誘電体
    膜とにより構成される表面保護膜と、 上記表面保護膜に形成されたボンディングパッド用の開
    口部と、 上記開口部に形成され外部との電気的接続を行なうため
    のボンディングパッドとを備え、 上記第１及び第２の誘電体膜は、上記各金属配線の間に
    のみ形成されており、上記ボンディングパッドと上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しないように覆われており、 上記金属配線層の各金属配線のうちの少なくとも１つの
    金属配線の一部が上記ボンディングパッドとして機能す
    ることを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、 上記第２の誘電体膜と上記金属配線との表面が平坦化さ
    れていることを特徴とする半導体装置。
  8. 【請求項８】 請求項６又は７記載の半導体装置におい
    て、 上記第１の誘電体膜と上記層間絶縁膜との間には、上記
    層間絶縁膜に対して高いエッチング選択比を有する薄い
    エッチングストッパ膜が介設されていることを特徴とす
    る半導体装置。
  9. 【請求項９】 半導体素子が配設された半導体基板と、 上記半導体基板の上に形成された層間絶縁膜と、 上記層間絶縁膜の上に形成された複数の金属配線からな
    る金属配線層と、 上記層間絶縁膜及び上記金属配線層上に形成された吸湿
    防止用の第３の誘電体膜と、 上記第３の誘電体膜上に形成されており、且つ、上記金
    属配線層の各金属配線間の領域にのみ形成されている誘
    電率の低い第１の誘電体膜と、 上記第１の誘電体膜の上面と上記金属配線層の各金属配
    線上の上記第３の誘電体膜に接触して形成されている上
    記第１の誘電体膜よりも吸湿防止機能の高い第２の誘電
    体膜と、 上記第２の誘電体膜及び上記第３の誘電体膜を貫通して
    形成され、外部との電気的接続を行なう金属配線上に設
    けられた開口部とを備え、 上記第２の誘電体膜と上記第３の誘電体膜とにより、上
    記開口部において上記第１の誘電体膜が表面に露出しな
    いように覆われていることを特徴とする半導体装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 上記第１の誘電体膜と上記金属配線上の上記第３の誘電
    体膜との表面が平坦化されていることを特徴とする半導
    体装置。
  11. 【請求項１１】 請求項５，９及び１０のうちいずれか
    １つに記載の半導体装置において、 上記第３の誘電体膜は、シリコン窒化膜で構成されてい
    ることを特徴とする半導体装置。
  12. 【請求項１２】 請求項１〜１１のうちいずれか１つに
    記載の半導体装置において、 上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜又はこ
    れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
    絶縁膜との複合膜で構成されていることを特徴とする半
    導体装置。
  13. 【請求項１３】 請求項１〜１２のうちいずれか１つに
    記載の半導体装置において、 上記第１の誘電体膜の比誘電率は、３．９以下であるこ
    とを特徴とする半導体装置。
  14. 【請求項１４】 半導体素子が配設された半導体基板
    と、 上記半導体基板の上に形成された層間絶縁膜と、 上記層間絶縁膜の上に形成された複数の金属配線からな
    る金属配線層と、 上記金属配線層の各金属配線が形成されていない領域の
    上記層間絶縁膜の上に形成された誘電率の低い第１の誘
    電体膜と、 上記第１の誘電体膜の上面と上記金属配線層の各金属配
    線の上面とに接触して形成されている上記第１の誘電体
    膜よりも吸湿防止機能の高い第２の誘電体膜と、 上記第２の誘電体膜を貫通して形成され外部との電気的
    接続を行なう金属配線上に設けられた開口部とを備え、 上記第１の誘電体膜と上記金属配線との表面が平坦化さ
    れており、 上記第１の誘電体膜の比誘電率は３．９以下であり、 上記開口部下の金属配線と上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しないように覆われていることを特徴とする半導体装
    置。
  15. 【請求項１５】 請求項１４記載の半導体装置におい
    て、 上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜又はこ
    れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
    絶縁膜との複合膜で構成されていることを特徴とする半
    導体装置。
  16. 【請求項１６】 半導体素子が配設された半導体基板
    と、 上記半導体基板の上に形成された層間絶縁膜と、 上記層間絶縁膜の上に形成された複数の金属配線からな
    る金属配線層と、 上記金属配線層の各金属配線が形成されていない領域の
    上記層間絶縁膜の上に形成された誘電率の低い第１の誘
    電体膜と、 上記第１の誘電体膜の上面と上記金属配線層の各金属配
    線の上面とに接触して形成されている上記第１の誘電体
    膜よりも吸湿防止機能の高い第２の誘電体膜と 、 上記第２の誘電体膜を貫通して形成され外部との電気的
    接続を行なう金属配線上に設けられた開口部とを備え、 上記第１の誘電体膜と上記金属配線との表面が平坦化さ
    れており、 上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜又はこ
    れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
    絶縁膜との複合膜で構成されており、 上記開口部下の金属配線と上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しないように覆われていることを特徴とする半導体装
    置。
  17. 【請求項１７】 請求項１４〜１６のうちいずれか１つ
    に記載の半導体装置において、 上記第１の誘電体膜と上記層間絶縁膜との間には、上記
    層間絶縁膜に対して高いエッチング選択比を有する薄い
    エッチングストッパ膜が介設されていることを特徴とす
    る半導体装置。
  18. 【請求項１８】 請求項１〜１７のうちいずれか１つに
    記載の半導体装置において、 上記第２の誘電体膜は、シリコン窒化膜で構成されてい
    ることを特徴とする半導体装置。
  19. 【請求項１９】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に複数の金属配線からなる金属配線層
    を形成する第１の工程と、上記層間絶縁膜及び上記金属配線層の上に化学的機械研
    磨法により表面が平坦化された誘電率の低い第１の誘電
    体膜を形成した後、 上記第１の誘電体膜の上に上記第１
    の誘電体膜よりも吸湿防止機能の高い第２の誘電体膜を
    堆積して、上記第１及び第２の誘電体膜からなる表面保
    護膜を形成する第２の工程と、 上記表面保護膜を貫通して、上記金属配線層のうちの少
    なくとも１つの金属配線の一部を露出させる開口部を形
    成する第３の工程と、 上記開口部の側面に露出している上記第１の誘電体膜を
    少なくとも覆うように上記開口部を埋めて上記少なくと
    も１つの金属配線に接続される金属膜からなるボンディ
    ングパッドを形成する第４の工程とを備えていることを
    特徴とする半導体装置の製造方法。
  20. 【請求項２０】 請求項１９記載の半導体装置の製造方
    法において、 上記第４の工程では、上記開口部の内部及び上記第２の
    誘電体膜の上に金属膜を堆積した後、この金属膜をパタ
    ーニングして、上記ボンディングパッドを形成すること
    を特徴とする半導体装置の製造方法。
  21. 【請求項２１】 請求項２０記載の半導体装置の製造方
    法において、 上記第４の工程では、上記ボンディングパッドを、上記
    少なくとも１つの金属配線との接続部の面積よりも大き
    く、かつ上記半導体基板上の半導体素子の上方に亘る領
    域にまで延在するように形成することを特徴とする半導
    体装置の製造方法。
  22. 【請求項２２】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に複数の金属配線からなる金属配線層
    を形成する第１の工程と、 上記金属配線層の上記各金属配線の間の領域のうち少な
    くとも一部を誘電率の低い第１の誘電体膜で埋め込み、
    かつ上記第１の誘電体膜の上に上記第１の誘電体膜より
    も吸湿防止機能の高い第２の誘電体膜を堆積して、上記
    第１及び第２の誘電体膜からなる表面保護膜を形成する
    第２の工程と、 上記表面保護膜を貫通して、上記金属配線層のうちの少
    なくとも１つの金属配線の一部を露出させる開口部を形
    成する第３の工程と、 上記開口部の側面に露出している上記第１の誘電体膜を
    少なくとも覆うように上記開口部を埋めて上記少なくと
    も１つの金属配線に接続される金属膜からなるボンディ
    ングパッドを形成する第４の工程とを備え、 上記第４の工程では、上記開口部の内部及び上記第２の
    誘電体膜の上に上記金属膜を堆積した後、上記第２の誘
    電体膜の上面が露出するまで上記金属膜を除去して上記
    開口部にのみ上記金属膜を残存させることにより、自己
    整合的に上記ボンディングパッドを形成することを特徴
    とする半導体装置の製造方法。
  23. 【請求項２３】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に 複数の金属配線からなる金属配線層
    を形成する第１の工程と、 上記金属配線層の上記各金属配線の間の領域のうち少な
    くとも一部を誘電率の低い第１の誘電体膜で埋め込み、
    かつ上記第１の誘電体膜の上に上記第１の誘電体膜より
    も吸湿防止機能の高い第２の誘電体膜を堆積して、上記
    第１及び第２の誘電体膜からなる表面保護膜を形成する
    第２の工程と、 上記表面保護膜を貫通して、上記金属配線層のうちの少
    なくとも１つの金属配線の一部を露出させる開口部を形
    成する第３の工程と、 上記開口部の側面に露出している上記第１の誘電体膜を
    少なくとも覆うように上記開口部を埋めて上記少なくと
    も１つの金属配線に接続される金属膜からなるボンディ
    ングパッドを形成する第４の工程とを備え、 上記第４の工程では、選択的ＣＶＤ法により上記金属膜
    を上記開口部の内部に堆積して、自己整合的に上記ボン
    ディングパッドを形成することを特徴とする半導体装置
    の製造方法。
  24. 【請求項２４】 請求項２２又は２３記載の半導体装置
    の製造方法において、 上記第２の工程では、上記各金属配線の間の領域のうち
    少なくとも最小間隔を有する領域を上記第１の誘電体膜
    で埋め込むことを特徴とする半導体装置の製造方法。
  25. 【請求項２５】 請求項２２〜２４のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記第２の工程では、上記第２の誘電体膜を堆積する前
    に、上記第１の誘電体膜の表面を化学的機械研磨法を用
    いて平坦化することを特徴とする半導体装置の製造方
    法。
  26. 【請求項２６】 請求項１９〜２５のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記第２の工程の前に、上記層間絶縁膜及び上記各金属
    配線を覆う吸湿防止用の第３の誘電体膜を薄く堆積し、 上記第３の工程では、上記開口部を上記第３の誘電体膜
    の一部も貫通するように形成することを特徴とする半導
    体装置の製造方法。
  27. 【請求項２７】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に複数の金属配線からなる金属配線層
    を形成する第１の工程と、 上記層間絶縁膜及び上記各金属配線の上に誘電率の低い
    第１の誘電体膜を堆積した後、上記金属配線層の上面が
    露出するまで上記第１の誘電体膜を除去することによ
    り、上記各金属配線の間の領域のみに上記第１の誘電体
    膜を残存させる第２の工程と、 上記第１の誘電体膜及び上記各金属配線の上に上記第１
    の誘電体膜よりも吸湿防止機能の高い第２の誘電体膜を
    堆積する第３の工程と、 上記第２の誘電体膜を貫通して、上記金属配線層のうち
    外部との電気的接続を行なう金属配線の一部を露出させ
    る開口部を形成する第４の工程とを備え、上記開口部下の金属配線と上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しない ことを特徴とする半導体装置の製造方法。
  28. 【請求項２８】 請求項２７記載の半導体装置の製造方
    法において、 上記第１の工程の後上記第２の工程の前に、上記層間絶
    縁膜及び上記金属配線の上を覆う吸湿防止用の第３の誘
    電体膜を薄く形成する工程をさらに備え、上記第２の工程では、上記金属配線層上の上記第３の誘
    電体膜が露出するまで上記第１の誘電体膜を除去し、 上記第４の工程では、上記開口部を上記第３の誘電体膜
    をも貫通するように形成することを特徴とする半導体装
    置の製造方法。
  29. 【請求項２９】 請求項２７又は２８記載の半導体装置
    の製造方法において、 上記第２の工程では、化学的機械研磨法を用いて上記金
    属配線層上の上記第１の誘電体膜を除去することを特徴
    とする半導体装置の製造方法。
  30. 【請求項３０】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に上記層間絶縁膜に対して高いエッチ
    ング選択比を有するエッチングストッパ膜を形成する第
    １の工程と、 上記エッチングストッパ膜の上に誘電率の低い第１の誘
    電体膜を堆積する第２の工程と、 上記第１の誘電体膜の上に上記第１の誘電体膜よりも吸
    湿防止機能の高い第２の誘電体膜を堆積する第３の工程
    と、 上記第１及び第２の誘電体膜の一部を選択的に除去し
    て、金属配線を埋め込むための複数の溝を形成する第４
    の工程と、 上記溝の内部及び上記第２の誘電体膜の上に金属膜を堆
    積した後、上記第２の誘電体膜の上面が露出するまで上
    記金属膜を除去して、上記溝内に埋め込まれた複数の金
    属配線からなる金属配線層を形成する第５の工程とを備
    え、 少なくとも１つの金属配線の一部をボンディングパッド
    として機能させることを特徴とする半導体装置の製造方
    法。
  31. 【請求項３１】 請求項３０記載の半導体装置の製造方
    法において、 上記第５の工程では、化学的機械研磨法を用いて上記第
    １の誘電体膜上の上記金属膜を除去することを特徴とす
    る半導体装置の製造方法。
  32. 【請求項３２】 請求項１９〜３１のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜又はこ
    れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
    絶縁膜との複合膜で構成されていることを特徴とする半
    導体装置の製造方法。
  33. 【請求項３３】 請求項１９〜３２のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記第１の誘電体膜の比誘電率は、３．９以下であるこ
    とを特徴とする半導体装置の製造方法。
  34. 【請求項３４】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に上記層間絶縁膜に対して高いエッチ
    ング選択比を有するエッチングストッパ膜を形成する第
    １の工程と、 上記エッチングストッパ膜の上に誘電率の低い第１の誘
    電体膜を堆積する第２の工程と、 上記第１の誘電体膜の一部を選択的に除去して、金属配
    線を埋め込むための複数の溝を形成する第３の工程と、 上記溝の内部及び上記第１の誘電体膜の上に金属膜を堆
    積した後、上記第１の誘電体膜の上面が露出するまで上
    記金属膜を除去して、上記溝内に複数の金属配線からな
    る金属配線層を形成する第４の工程と、 上記第１の誘電体膜及び上記各金属配線の上に上記第１
    の誘電体膜よりも吸湿防止機能の高い第２の誘電体膜を
    堆積する第５の工程と、 上記第２の誘電体膜の一部を選択的に除去して、上記金
    属配線層の複数の金属配線のうち外部との電気的接続を
    行なう金属配線の一部を露出させる開口部を形成する第
    ６の工程とを備え、上記第１の誘電体膜の比誘電率は３．９以下であり、 上記開口部下の金属配線と上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しないことを特徴とする半導体装置の製造方法。
  35. 【請求項３５】 請求項３４記載の半導体装置の製造方
    法において、 上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜又はこ
    れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
    絶縁膜との複合膜で構成されていることを特徴とする半
    導体装置の製造方法。
  36. 【請求項３６】 半導体素子が形成された半導体基板上
    の層間絶縁膜の上に上記層間絶縁膜に対して高いエッチ
    ング選択比を有するエッチングストッパ膜を形成する第
    １の工程と、 上記エッチングストッパ膜の上に誘電率の低い第１の誘
    電体膜を堆積する第２の工程と、 上記第２の誘電体膜の一部を選択的に除去して、金属配
    線を埋め込むための複数の溝を形成する第３の工程と、 上記溝の内部及び上記第１の誘電体膜の上に金属膜を堆
    積した後、上記第１の誘電体膜の上面が露出するまで上
    記金属膜を除去して、上記溝内に複数の金属配線からな
    る金属配線層を形成する第４の工程と、 上記第１の誘電体膜及び上記各金属配線の上に上記第１
    の誘電体膜よりも吸湿防止機能の高い第２の誘電体膜を
    堆積する第５の工程と、 上記第２の誘電体膜の一部を選択的に除去して、上記金
    属配線層の複数の金属配線のうち外部との電気的接続を
    行なう金属配線の一部を露出させる開口部を形成する第
    ６の工程とを備え、上記第１の誘電体膜は、ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜又はこ
    れらの複合膜、又は上記ＴＥＯＳ膜からなるシリコン酸
    化膜，フッ素ドープのシリコン酸化膜及び多孔質シリコ
    ン酸化膜のうち少なくともいずれか１つの酸化膜と有機
    絶縁膜との複合膜で構成されており、 上記開口部下の金属配線と上記第２の誘電体膜とによ
    り、上記開口部において上記第１の誘電体膜が表面に露
    出しないことを特徴とする半導体装置の製造方法。
  37. 【請求項３７】 請求項３４〜３６のうちいずれか１つ
    に記載の半導体装置の製造方法において、 上記第４の工程では、化学的機械研磨法を用いて上記第
    １の誘電体膜上の上記金属膜を除去することを特徴とす
    る半導体装置の製造方法。
  38. 【請求項３８】 請求項１９〜３７のうちいずれか１つ
    に記載の半導体装置において、 上記第２の誘電体膜は、シリコン窒化膜で構成されてい
    ることを特徴とする半導体装置。
JP23940396A 1996-09-10 1996-09-10 半導体装置及びその製造方法 Expired - Lifetime JP3305211B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP23940396A JP3305211B2 (ja) 1996-09-10 1996-09-10 半導体装置及びその製造方法
US08/925,442 US5989992A (en) 1996-09-10 1997-09-08 Method of making a semiconductor device
EP97115629A EP0831529B1 (en) 1996-09-10 1997-09-09 Semiconductor device and method of manufacturing the same
DE69739354T DE69739354D1 (de) 1996-09-10 1997-09-09 Halbleiteranordnung und deren Herstellungsverfahren
KR1019970046524A KR100411782B1 (ko) 1996-09-10 1997-09-10 반도체장치및그제조방법
US09/387,834 US6232656B1 (en) 1996-09-10 1999-09-01 Semiconductor interconnect formed over an insulation and having moisture resistant material
US10/438,348 USRE39932E1 (en) 1996-09-10 2003-05-15 Semiconductor interconnect formed over an insulation and having moisture resistant material
US11/984,551 USRE41980E1 (en) 1996-09-10 2007-11-19 Semiconductor interconnect formed over an insulation and having moisture resistant material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23940396A JP3305211B2 (ja) 1996-09-10 1996-09-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1092817A JPH1092817A (ja) 1998-04-10
JP3305211B2 true JP3305211B2 (ja) 2002-07-22

Family

ID=17044263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23940396A Expired - Lifetime JP3305211B2 (ja) 1996-09-10 1996-09-10 半導体装置及びその製造方法

Country Status (5)

Country Link
US (4) US5989992A (ja)
EP (1) EP0831529B1 (ja)
JP (1) JP3305211B2 (ja)
KR (1) KR100411782B1 (ja)
DE (1) DE69739354D1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US6143638A (en) * 1997-12-31 2000-11-07 Intel Corporation Passivation structure and its method of fabrication
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
JPH11261010A (ja) * 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR19990083024A (ko) * 1998-04-08 1999-11-25 윌리엄 비. 켐플러 구리 메탈리제이션를 위한 ｐｏ 플로우
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6358831B1 (en) * 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
JP4460669B2 (ja) 1999-03-19 2010-05-12 株式会社東芝 半導体装置
JP3530073B2 (ja) * 1999-05-25 2004-05-24 株式会社東芝 半導体装置及びその製造方法
US6423625B1 (en) * 1999-08-30 2002-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of improving the bondability between Au wires and Cu bonding pads
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
KR100471401B1 (ko) * 2002-12-27 2005-03-10 주식회사 하이닉스반도체 반도체소자의 콘택 패드 형성 방법
US20040175918A1 (en) * 2003-03-05 2004-09-09 Taiwan Semiconductor Manufacturing Company Novel formation of an aluminum contact pad free of plasma induced damage by applying CMP
US20050074918A1 (en) * 2003-10-07 2005-04-07 Taiwan Semicondutor Manufacturing Co. Pad structure for stress relief
DE102004036734A1 (de) * 2004-07-29 2006-03-23 Konarka Technologies, Inc., Lowell Kostengünstige organische Solarzelle und Verfahren zur Herstellung
US7316971B2 (en) * 2004-09-14 2008-01-08 International Business Machines Corporation Wire bond pads
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7423283B1 (en) 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
WO2007004282A1 (ja) 2005-07-04 2007-01-11 Fujitsu Limited 半導体装置及びその製造方法
US7936006B1 (en) * 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation
KR100731081B1 (ko) * 2005-12-30 2007-06-22 동부일렉트로닉스 주식회사 패시베이션 형성 방법
JP2008047943A (ja) * 2007-11-01 2008-02-28 Renesas Technology Corp 半導体装置
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法
JP5249150B2 (ja) * 2009-07-23 2013-07-31 株式会社東海理化電機製作所 磁気センサの製造方法及び磁気センサ
JP6268725B2 (ja) * 2013-03-18 2018-01-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015032661A (ja) 2013-08-01 2015-02-16 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法および半導体装置の実装方法
JP2017136724A (ja) * 2016-02-02 2017-08-10 東芝テック株式会社 インクジェットヘッド
JP2018046306A (ja) * 2017-12-21 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
CN112397467B (zh) * 2020-11-13 2024-02-27 武汉新芯集成电路制造有限公司 晶圆键合结构及其制作方法
CN113725186B (zh) * 2021-11-02 2022-03-01 北京智芯微电子科技有限公司 芯片焊盘结构、芯片、晶圆及芯片焊盘结构制作方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122447A (ja) 1982-01-13 1983-07-21 Ricoh Co Ltd 光透過式粒度分布測定方法
US4761386A (en) * 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
JPS62128128A (ja) 1985-11-29 1987-06-10 Nec Corp 半導体装置
JPH0648696B2 (ja) * 1986-03-26 1994-06-22 日本電装株式会社 半導体装置
JPS62242331A (ja) 1986-04-14 1987-10-22 Sony Corp 半導体装置
JPH0458531A (ja) * 1990-06-28 1992-02-25 Kawasaki Steel Corp 半導体装置の製造方法
CA2026605C (en) 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
JPH04179246A (ja) 1990-11-14 1992-06-25 Nec Corp 半導体装置の金属パッドの構造
JPH04346231A (ja) * 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing
US5849632A (en) * 1991-08-30 1998-12-15 Micron Technology, Inc. Method of passivating semiconductor wafers
JPH065715A (ja) 1992-06-18 1994-01-14 Sony Corp 配線層の形成方法
JP3259363B2 (ja) 1992-09-25 2002-02-25 ソニー株式会社 半導体装置のボンディングパッド構造の形成方法
US5369701A (en) 1992-10-28 1994-11-29 At&T Corp. Compact loudspeaker assembly
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
JP2972484B2 (ja) 1993-05-10 1999-11-08 日本電気株式会社 半導体装置の製造方法
JP2560625B2 (ja) * 1993-10-29 1996-12-04 日本電気株式会社 半導体装置およびその製造方法
US5445994A (en) * 1994-04-11 1995-08-29 Micron Technology, Inc. Method for forming custom planar metal bonding pad connectors for semiconductor dice
JPH07312386A (ja) 1994-05-19 1995-11-28 Fujitsu Ltd 半導体チップのバーンイン基板とバーンイン方法
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5527737A (en) * 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
US5572737A (en) 1994-12-12 1996-11-12 Valice; Steven F. Padded skating shorts
WO1996019826A1 (en) * 1994-12-20 1996-06-27 National Semiconductor Corporation A method of fabricating integrated circuits using bilayer dielectrics
US5731584A (en) * 1995-07-14 1998-03-24 Imec Vzw Position sensitive particle sensor and manufacturing method therefor
US6376911B1 (en) 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
US5856707A (en) * 1995-09-11 1999-01-05 Stmicroelectronics, Inc. Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
US5785236A (en) * 1995-11-29 1998-07-28 Advanced Micro Devices, Inc. Advanced copper interconnect system that is compatible with existing IC wire bonding technology
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
JP2839007B2 (ja) 1996-04-18 1998-12-16 日本電気株式会社 半導体装置及びその製造方法
KR100213209B1 (ko) * 1996-07-29 1999-08-02 윤종용 반도체장치의 제조방법
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US5804259A (en) * 1996-11-07 1998-09-08 Applied Materials, Inc. Method and apparatus for depositing a multilayered low dielectric constant film
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
US5854127A (en) * 1997-03-13 1998-12-29 Micron Technology, Inc. Method of forming a contact landing pad

Also Published As

Publication number Publication date
USRE41980E1 (en) 2010-12-07
US5989992A (en) 1999-11-23
KR100411782B1 (ko) 2004-04-29
EP0831529A2 (en) 1998-03-25
USRE39932E1 (en) 2007-12-04
DE69739354D1 (de) 2009-05-28
EP0831529B1 (en) 2009-04-15
JPH1092817A (ja) 1998-04-10
EP0831529A3 (en) 2000-02-02
US6232656B1 (en) 2001-05-15
KR19980024496A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
JP3305211B2 (ja) 半導体装置及びその製造方法
US5659201A (en) High conductivity interconnection line
US5703408A (en) Bonding pad structure and method thereof
JP3482779B2 (ja) 半導体装置およびその製造方法
JP3354424B2 (ja) 半導体装置および半導体装置の製造方法
US8338958B2 (en) Semiconductor device and manufacturing method thereof
JP3715502B2 (ja) 半導体装置及びその製造方法
KR20070040783A (ko) 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조및 그것의 제조방법
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP3397689B2 (ja) マルチチップ半導体装置およびその製造方法
JP3727818B2 (ja) 半導体装置の配線構造及びその形成方法
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
KR100553679B1 (ko) 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법
US6794752B2 (en) Bonding pad structure
JP3467445B2 (ja) 半導体装置およびその製造方法
JP3101248B2 (ja) 金属−金属キャパシタを集積回路に組み込むための方法
US6828681B2 (en) Semiconductor devices having contact pads and methods of manufacturing the same
US11715710B2 (en) Method of treatment of an electronic circuit for a hybrid molecular bonding
KR100482364B1 (ko) 반도체소자의다층패드및그제조방법
JP2949830B2 (ja) 半導体装置の故障解析方法
JP2988943B2 (ja) 配線接続孔の形成方法
KR960014462B1 (ko) 다층 금속배선 형성 방법
JP3464163B2 (ja) 半導体装置の製造方法
KR20020057340A (ko) 반도체 소자의 다층 배선 구조 및 그 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120510

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130510

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term