JP4460669B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4460669B2 JP4460669B2 JP07509799A JP7509799A JP4460669B2 JP 4460669 B2 JP4460669 B2 JP 4460669B2 JP 07509799 A JP07509799 A JP 07509799A JP 7509799 A JP7509799 A JP 7509799A JP 4460669 B2 JP4460669 B2 JP 4460669B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- semiconductor device
- young
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 239000000463 material Substances 0.000 claims description 85
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 69
- 239000011229 interlayer Substances 0.000 claims description 58
- 239000010410 layer Substances 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011368 organic material Substances 0.000 claims description 11
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 description 50
- 229910052906 cristobalite Inorganic materials 0.000 description 50
- 239000000377 silicon dioxide Substances 0.000 description 50
- 229910052682 stishovite Inorganic materials 0.000 description 50
- 229910052905 tridymite Inorganic materials 0.000 description 50
- 230000035882 stress Effects 0.000 description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 22
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 15
- 238000002474 experimental method Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000010521 absorption reaction Methods 0.000 description 11
- 230000035699 permeability Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011534 incubation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004490 TaAl Inorganic materials 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩの多層構造を有する半導体装置に関し、特に配線の高信頼化のための多層構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
ＬＳＩ配線の最も大きな問題があるエレクトロマイグレーション（以下、ＥＭと称する）不良は、次のような機構で発生する。配線を形成する金属原子が、カソード（−）からアノード（＋）側へ移動していき、そのとき配線のカソード側では金属原子の密度の減少とともに引張り応力が蓄積している。この引張り応力が臨界応力を超えるとボイドが発生して断線に至る。
【０００３】
配線を囲んで存在する絶縁膜が、配線からの応力を受けて変形することができれば、配線の応力は緩和され、ＥＭ不良は起こりにくくなる。しかしながら、従来の半導体装置において、層間絶縁膜として使われてきたプラズマＳｉＯ2 膜やプラズマＳｉＮ膜のヤング率は、いずれも５０ＧＰａ以上と比較的大きい。これらの膜は、応力を受けてもほとんど変形することがない。従って、従来の半導体装置においてはＥＭ耐性は低かった。
【０００４】
また、従来の半導体装置の中には、配線に接してヤング率の低い絶縁膜が形成される場合もあったが、この場合、クラック耐性、吸水性、透水性等の問題が生じる。
【０００５】
【発明が解決しようとする課題】
以上説明したように従来の半導体装置では、配線に接して形成される絶縁膜のヤング率が高かったため、応力を受けた場合に絶縁膜がほとんど変形しないため、ＥＭ耐性が低かった。また、配線に接してヤング率の低い絶縁膜が形成された構造によりＥＭ耐性が高い半導体装置も考えられるが、クラック耐性、吸水性、透水性の問題が生じる。
【０００６】
本発明は上記課題を解決するためになされたもので、その目的とするところは、クラック耐性を保持しつつＥＭ耐性を向上させる半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の請求項１に係る発明は、配線と、この配線の少なくとも一面に接して形成された第１の絶縁膜と、この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の絶縁膜とを具備してなる半導体装置であって、前記配線，前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をαM，αs，αhとし、それぞれのヤング率をＥM，Ｅs，Ｅhとし、それぞれの膜厚をｄM，ｄs，ｄhとし、前記配線を構成する材料により定まる係数をｋ1，ｋ2とし、ｄI＝ｄs＋ｄh、ＥI＝（ｄsＥs＋ｄhＥh）／ｄI、αI＝（ｄsαs＋ｄhαh）／ｄIと定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
【０００８】
【数８】
【０００９】
の条件を満たすことを特徴とする。
【００１０】
本発明の望ましい形態を以下に示す。
【００１１】
（１）第１の絶縁膜はヤング率が１５ＧＰａ以下の材料により形成され、第２の絶縁膜はヤング率が１５ＧＰａ以上の材料により形成されてなる。
【００１２】
（２）第１の絶縁膜は、異なる材料からなる積層膜であり、配線側から数えてｉ番目の絶縁膜の膜厚をｄs ｉ、ヤング率をＥs ｉ、線膨張係数をαs ｉとすると、
【００１３】
【数９】
【００１４】
で表される。
【００１５】
（３）第１の膜は、有機材料を含む酸化シリコンを主成分とする膜を少なくとも１層有する。
【００１６】
（４）有機材料は、メチル基を主成分とする。
【００１７】
（５）配線の材料が、Ａｌ又はその合金である場合、係数ｋ1の値が１であり、係数ｋ2の値が１０-3である。
【００１８】
（６）配線の材料が、Ｃｕ又はその合金である場合、係数ｋ1の値が１．２であり、係数ｋ2の値が１０-3である。
【００１９】
（７）第１及び第２の絶縁膜は、配線を囲むように形成される。
【００２０】
（作用）
エレクトロマイグレーション（以下、ＥＭと称する）信頼性のパラメータの一つとして知られている電流密度係数ｎは、ＭＴＦ（Means Time to Failure)や活性化エネルギーと同様に、ＥＭの信頼性を表す指標であり、ｎ値が大きいほど、ＥＭの信頼性は高くなる。従来の半導体装置であって、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形しないと考えられる場合には、ＥＭにより抵抗上昇が起こりはじめるまでの時間（インキュベーションタイム）から求めたｎ値は理想的には２に定まり、２よりも大きい値を取ることはない。
【００２１】
一方、配線に働く応力の温度勾配ｓは、その値が小さいほど絶縁膜の変形による応力緩和の効果は大きいと推測され、この応力緩和効果は熱応力のみでなく、ＥＭにより配線中に生じる応力に対しても同様の効果を示す。
【００２２】
配線が絶縁膜で囲まれている場合、配線に働く応力の温度勾配は通常以下の式で示される。
【００２３】
ｓ＝ｄσ／ｄＴ＝ＥM・（αM−αI）
ただし、この式は配線から受ける応力によって絶縁膜が変形しない場合の式である。層間絶縁膜として用いられているＴＥＯＳ−ＳｉＯ2膜やＳｉＮ膜などは、ヤング率が５０ＧＰａ以上と大きく、かつ線膨張係数もＡｌの１／１０以下であるため、配線から受ける応力で絶縁膜が変形する量は無視できるほど小さい。
【００２４】
しかし、ヤング率が１５ＧＰａ以下と小さい絶縁膜を配線の周りに用いた場合には、配線から受ける応力によって絶縁膜が変形し、この変形によって配線の応力が緩和されると仮定し、絶縁膜が変形するという条件の下で、配線の応力の温度勾配を導出すると、次の式（１）になる。
【００２５】
【数１０】
【００２６】
なお、ＥIは層間絶縁膜を構成する材料のヤング率、ｄMは配線の膜厚、ｄIは層間絶縁膜の膜厚、ｋ1，ｋ2は配線材料により決まる係数を表す。
【００２７】
式（１）で表される配線応力勾配をｓとすると、このｓ値が小さいほど、絶縁膜の変形による応力緩和の効果は大きいと推測される。この応力緩和効果は熱応力のみでなく、ＥＭにより配線中に生じる応力に対しても同様の効果を示す。
【００２８】
さらに、絶縁膜が積層構造になっている場合には、複合則により、絶縁膜の有効ヤング率および有効線膨張係数を以下の３つの式で表すことができる。
【００２９】
ｄI＝ｄs＋ｄh
ＥI＝（ｄsＥs＋ｄhＥh）／ｄI
αI＝（ｄsαs＋ｄhαh）／ｄI
絶縁膜が積層構造になっている場合のｓの値については、以上の３つの式を式（１）に導入することで導出できる。
【００３０】
ここで、前述したＥＭの信頼性向上の条件である電流密度係数ｎが２である場合、種々の実験等による経験則から、ｓ≧５×１０-4となる。従って、ＥＭの信頼性向上のためには、上記式（１）において示されるｓ値が５×１０-4以下であることが必要となる。
【００３１】
ここで、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形することを考慮する場合であっても、ｎ値は２よりも大きい値を取る。しかしながら、この場合にはクラックが発生するという問題が生じる。
【００３２】
従ってｓ＜５×１０-4という条件を満たす材料、膜厚を選択することに加えて、クラック耐性、吸水性、透水性の問題を解決する構造であるためには、ヤング率の低い材料からなる絶縁膜を配線上に接するように形成するのみならず、さらにこのヤング率の低い絶縁膜に接して、ヤング率の高い材料からなる絶縁膜を形成することが必要となる。
【００３３】
以上より、充分なＥＭ信頼性とクラック耐性、吸水性、透水性の問題を解決する半導体装置は、配線と、ヤング率の異なる第１及び第２の絶縁膜の積層構造を有し、これら各層がｓ＜５×１０-4の条件を満たす材料、膜厚を有するものである。
【００３４】
従って、本発明のように配線の少なくとも一面に第１の絶縁膜が形成され、さらにこの第１の絶縁膜上に接して、第１の絶縁膜よりもヤング率の高い第２の絶縁膜が形成され、これら各層がｓ＜５×１０-4の条件を満たす材料、膜厚に設定することにより、クラック耐性、吸水性及び透水性等の問題を解決しつつ、従来の半導体装置に比較してＥＭ信頼性が向上する。
【００３５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００３６】
（第１実施形態）
図１は本発明の第１実施形態に係る半導体装置の断面図である。本実施形態では、配線の上面にヤング率が１５ＧＰａ以下の絶縁膜が接して形成される場合について説明する。
【００３７】
図１に示すように、ＴＥＯＳ−ＳｉＯ2膜１には、深さ４００ｎｍの溝が形成されている。この溝内には、ライナー材２を介して配線３が形成されている。この配線３及びＴＥＯＳ−ＳｉＯ2膜１上には第１の絶縁膜４が形成され、さらにこの第１の絶縁膜４上には第２の絶縁膜５が積層して形成されている。第１の絶縁膜４はヤング率が１５ＧＰａ以下の材料からなり、第２の絶縁膜５はヤング率が１５ＧＰａ以上の材料からなる。
【００３８】
また、本実施形態では、第１の絶縁膜４は有機を含む酸化シリコン膜、第２の絶縁膜５はＦ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜、ライナー材２はＮｂ、配線３はＡｌである。
【００３９】
配線３、第１の絶縁膜４及び第２の絶縁膜５それぞれの膜厚をｄM，ｄs，ｄh、ヤング率をＥM，Ｅs，Ｅh、線膨張係数をαM，αs，αhと定義すると、これらのパラメータは以下に示す式（２）の条件を満たすように形成される。なお、ｓは配線３に働く応力の温度勾配である。
【００４０】
【数１１】
【００４１】
上記式（２）において、ｄI＝ｄs＋ｄh、ＥI＝（ｄsＥs＋ｄhＥh）／ｄI、αI＝（ｄsαs＋ｄhαh）／ｄIと定義し、ｋ1及びｋ2は配線材料により決まる係数である。このｋ1及びｋ2は、異なる配線材料を用いた場合にも上記式（２）で一義的に条件を定めるために導入された係数であって、配線材料毎に実験を行うことにより導出できる。
【００４２】
この半導体装置の製造方法を以下説明する。
【００４３】
まず、層間絶縁膜として、ＴＥＯＳ−ＳｉＯ2膜１を成膜し、このＴＥＯＳ−ＳｉＯ2膜１に深さ４００ｎｍの溝を加工する。次いで、この溝表面を覆うようにライナー材２を成膜し、続いてリフロースパッタリングによって配線材料を成膜する。その後ＣＭＰによって溝以外に形成された配線材料を平坦化除去して配線３を形成する。そして、この配線３及びＴＥＯＳ−ＳｉＯ2膜１表面に、ヤング率が１５ＧＰａ以下の第１の絶縁膜４を４００ｎｍ成膜する。この第１の絶縁膜４である有機を含む酸化シリコン膜は、スピンコートによって形成されたＳＯＧ膜(Spin on Glass)である。このＳＯＧ膜に含有される有機成分はメチル基の形で存在する。望ましくは、メチル基の含有率は２０ｗｔ％以下である。メチル基は分子構造が小さいため、他の有機成分に比較して低温で重合を行うことができる。次いで、この第１の絶縁膜４上に、ヤング率が１５ＧＰａ以上の第２の絶縁膜５を形成する。
【００４４】
この半導体装置に用いられる材料のヤング率は、有機を含む酸化シリコン膜は６ＧＰａ、Ｆ添加ＳｉＯ2膜は３６ＧＰａ、ＴＥＯＳ−ＳｉＯ2膜は５７ＧＰａ、プラズマＳｉＮ膜は９８ＧＰａを示す。なお、これらヤング率は押し込み硬度計を用いて測定した値である。
【００４５】
第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１０００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下となるように形成する。
【００４６】
このように配線３、第１の絶縁膜４及び第２の絶縁膜５の積層構造とし、第２の絶縁膜５の膜厚を限定する理由を以下説明する。
【００４７】
エレクトロマイグレーション（以下、ＥＭと称する）信頼性のパラメータの一つとして知られている電流密度係数ｎは、ＭＴＦ（Means Time to Failure)や活性化エネルギーと同様に、ＥＭの信頼性を表す指標であり、ｎ値が大きいほど、ＥＭの信頼性は高くなる。従来の半導体装置であって、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形しないと考えられる場合には、ＥＭにより抵抗上昇が起こりはじめるまでの時間（インキュベーションタイム）から求めたｎ値は理想的には２に定まり、２よりも大きい値と取ることはない。従って、ｎ値が２以上の値を取ることにより、絶縁膜が一層でかつ応力により変形しない場合よりも、ＥＭの信頼性は向上する。
【００４８】
一方、配線に働く応力の温度勾配ｓは、その値が小さいほど絶縁膜の変形による応力緩和の効果は大きいと推測され、この応力緩和効果は熱応力のみでなく、ＥＭにより配線中に生じる応力に対しても同様の効果を示す。ここで、上記したＥＭの信頼性向上の条件であるｎ＝２を満たす場合、種々の実験等による経験則から、ｓ≧５×１０-4となる。従って、ＥＭの信頼性向上のためには、上記式（２）において示されるｓ値が５×１０-4以下であることが必要となる。
【００４９】
ここで、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形することを考慮する場合であっても、ｎ値は２よりも大きい値を取る。しかしながら、この場合にはクラックが発生するという問題が生じる。
【００５０】
従ってｓ＜５×１０-4という条件を満たす材料、膜厚を選択することに加えて、クラック耐性、吸水性、透水性が発生しない構造とするためには、ヤング率の低い材料からなる絶縁膜を配線に接するように形成するのみならず、さらにこのヤング率の低い絶縁膜上に接して、ヤング率の高い材料からなる絶縁膜を形成することが必要となる。
【００５１】
以上より、充分なＥＭ信頼性を有し、クラック耐性、吸水性、透水性の問題を解決する半導体装置は、配線と、ヤング率の異なる第１及び第２の絶縁膜の積層構造を有し、これら各層がｓ＜５×１０-4の条件を満たす材料、膜厚を有するものである。
【００５２】
本実施形態の場合、配線３、第１の絶縁膜４の材料及び膜厚を上記式（２）に代入し、第２の絶縁膜５の材料を種々変更した場合、第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１０００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下と定まる。
【００５３】
次に、第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表１に示す。
【００５４】
【表１】
【００５５】
表１では、本発明との比較のため、第１の絶縁膜及び第２の絶縁膜ともに配線から受ける応力により変形しない膜を用いた場合の従来の構造の例として、本発明の第１及び第２の絶縁膜４及び５に置換して６００ｎｍのＴＥＯＳ−ＳｉＯ2膜と６００ｎｍのプラズマＳｉＮ膜の積層膜が形成された場合を示す。
【００５６】
配線材料はＡｌであり、ＥM＝８０ＧＰａ、ｄM＝４００ｎｍ、αM＝２．４×１０-5を用いた。測定結果から、配線がＡｌの場合、ｋ1＝１，ｋ2＝１０×１０-3であった。各絶縁膜の線膨張係数は、ウエハーの反り測定装置を用いて、反りの温度変化を測定することにより求めた。有機を含む酸化シリコン膜の線膨張係数（αs）は１０-5、Ｆ添加ＳｉＯ2膜，ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜の線膨張係数（αh）はいずれも７×１０-6とした。また、配線３の膜厚ｄMは、正確にはライナー材２とＡｌ配線３の膜厚の合計で４００ｎｍとした。
【００５７】
また、比較例として示した従来の構造の加速条件下でのＥＭ平均寿命（ＭＴＦ）は７５時間であり、このＭＴＦとの比較した欄を表１に設け、本発明と同様の加速条件の下で、ＭＴＦが９０時間未満のものには従来品と同程度、９０時間以上１２０時間未満のものには従来品より向上、１２０時間以上のものには従来品より著しく向上として示した。
【００５８】
また、電流密度係数ｎは従来のヤング率が大きい絶縁膜においては、ＥＭ中に配線に接する絶縁膜の変形は起こらず、このような条件の下ではｎ＝２であり、２より大きくなることはなかった。一方、本実施形態の配線構造のように、配線から受ける応力で絶縁膜が変形する条件の下では、ｎは２より大きな値をとる。配線上に第１の絶縁膜４のみを成膜した場合には、表１に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４の上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ及びｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【００５９】
このように、第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１３００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は２００ｎｍ以下の場合にクラック耐性、吸水性、透水性の問題を解決しつつ、ＭＴＦが向上する。
【００６０】
次に、第１の絶縁膜４が１５ＧＰａ以下、第２の絶縁膜５が１５ＧＰａ以上とした理由を説明する。
【００６１】
図１に示した構造と同様の構造において、第１の絶縁膜４のヤング率を種々変化させて実験を行った場合のｓ値、ＭＴＦ、電流密度係数ｎ及びクラック耐性を表２に示す。
【００６２】
【表２】
【００６３】
表２に示した実験では、Ａｌ配線３を形成した後、その上面に形成する第１の絶縁膜４を、有機ＳＯＧ膜、Ｆ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜等を用いて種々変更して形成した。また、有機ＳＯＧ膜においては、成膜後の熱処理時間を４５０℃で３０分，４５分，６０分と変化させて形成した。また、Ｆ添加ＳｉＯ2膜を形成する場合においては、添加されるＦ濃度を４ＲＩ％，６ＲＩ％，８ＲＩ％と変化させ、ヤング率を変化させた。各絶縁膜のヤング率は、 Ｆ添加ＳｉＯ2はＦ濃度の少ない順に３６ＧＰａ，２８ＧＰａ，１５ＧＰａであった。有機を含む酸化シリコン膜のヤング率は、熱処理時間の長い順に１０ＧＰａ，８ＧＰａ，５ＧＰａであった。以上により、５ＧＰａ〜５７ＧＰａまでのヤング率を持つ第１の絶縁膜４を実現した。
【００６４】
また、この第１の絶縁膜４上には、それぞれ第２の絶縁膜５としてプラズマＳｉＮ膜を１０ｎｍ又は５０ｎｍ成膜した。なお、本発明との比較のため、配線３にＡｌを用い、第１の絶縁膜４に代えてＴＥＯＳ−ＳｉＯ2膜を、第２の絶縁膜５に代えて１０ｎｍ又は５０ｎｍのプラズマＳｉＮ膜を用いた場合を示す。
【００６５】
配線上部に成膜した第１の絶縁膜４のヤング率が３６ＧＰａ以上の場合には、単層、すなわち第２の絶縁膜５が形成されない場合でもクラックが発生することは無かったが、ＥＭ耐性は従来品と比較して向上は見られなかった。ヤング率が２８ＧＰａの場合には、単層ではＥＭ耐性の向上が見られたが、単層ではクラックが発生した。１５ＧＰａ以下の場合には、単層ではクラックが発生したが、いずれの膜でもプラズマＳｉＮ膜を１０ｎｍ積層することで、クラックの発生は防止できた。また、ヤング率が１５ＧＰａ以下の絶縁膜においては、プラズマＳｉＮ膜の膜厚が１０ｎｍ，５０ｎｍいずれの場合にも従来品よりも高いＥＭ耐性を示した。
【００６６】
以上より、第１の絶縁膜４はヤング率が１５ＧＰａ以下であることが必要であることが分かる。またクラック耐性、吸水性、透水性を考慮すると、第１の絶縁膜４よりもヤング率の高い第２の絶縁膜５が必要となるので、第２の絶縁膜５はヤング率が１５ＧＰａ以上であることが必要である。
【００６７】
なお、１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４としては、上記の膜以外の有機を含む酸化シリコン膜を主成分とする膜、ポリイミドなどで代表される有機膜、無機の添加物を含む酸化シリコン膜を用いても同様の効果が得られた。
【００６８】
（第２実施形態）
図２は本発明の第２実施形態に係る半導体装置の断面図である。本実施形態では、配線の上面及び側面にヤング率が１５ＧＰａ以下の絶縁膜が接して形成される場合について説明する。以下の実施形態において、共通する構成には同一の符号を付して詳細な説明は省略する。
【００６９】
図２に示すように、ＴＥＯＳ−ＳｉＯ2膜１上に配線３が形成されている。この配線３の上面及び側面に接するように第１の絶縁膜４がＴＥＯＳ−ＳｉＯ2膜１全面に形成される。この第１の絶縁膜４上には第２の絶縁膜５が形成される。なお、配線３とＴＥＯＳ−ＳｉＯ2膜１間にはライナー材２が形成されており、また、配線３と第１の絶縁膜４の間には反射防止膜２１が形成されている。第１の絶縁膜４はヤング率が１５ＧＰａ以下の材料からなり、第２の絶縁膜５はヤング率が１５ＧＰａ以上の材料からなる。以下の実施形態においても同様である。
【００７０】
本実施形態では、第１の絶縁膜４は有機を含む酸化シリコン膜、第２の絶縁膜５はＦ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜であり、ライナー材２はＴｉ／ＴｉＮ、配線３はＡｌである。
【００７１】
また、配線３、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。ここで、第１の絶縁膜４の膜厚ｄsは、ＴＥＯＳ−ＳｉＯ2膜１との界面から第２の絶縁膜５との界面までの厚さとする。
【００７２】
この半導体装置の製造方法を以下説明する。
【００７３】
ＴＥＯＳ−ＳｉＯ2 膜１上に２０ｎｍのＴｉ層及び１０ｎｍのＴｉＮ層の積層構造からなるライナー材２ａを成膜する。続いて配線材料を４００ｎｍ、５ｎｍのＴｉ層及び６０ｎｍのＴｉＮ層の積層構造からなる反射防止膜２１を成膜する。その後ＲＩＥによってパターニングを行い配線３を形成した。
【００７４】
次いで、第１の絶縁膜４をパッシベーション膜として成膜する。このとき第１の絶縁膜４の膜厚（図２におけるｄs）は６００ｎｍとする。第１の絶縁膜４の上に、第２の絶縁膜５を形成する。
【００７５】
第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１５００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は４００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下となるように形成する。
【００７６】
なお、以下の実施形態において、配線３，第１及び第２の絶縁膜４，５の積層構造とする理由及び第１の絶縁膜４が１５ＧＰａ以下で第２の絶縁膜５が１５ＧＰａ以上とする理由については、第１実施形態と同様であるので省略する。
【００７７】
以上のようにして製造される半導体装置について、第２実施形態と同様の条件の下で第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表３に示す。なお、本発明との比較のため、Ａｌ配線上部にＴＥＯＳ−ＳｉＯ2（６００ｎｍ）およびプラズマＳｉＮ（６００ｎｍ）を積層した従来の構造についても、同様に実験を行った。
【００７８】
【表３】
【００７９】
配線の膜厚ｄMは、ライナー材２と配線３と反射防止膜２１の膜厚の合計で、４９５ｎｍとした。ＭＴＦについては、ＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層構造を第１及び第２の絶縁膜４，５に代えて形成した従来の構造を基準に第１実施形態と同様に判断した。
【００８０】
表３に示すように、配線３上に第１の絶縁膜４のみを成膜し、第２の絶縁膜５を形成しない場合には、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４の上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。
【００８１】
第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【００８２】
このように、本実施形態によれば、配線の上面及び側面にヤング率が１５ＧＰａ以下の絶縁膜が接して形成されている構造においても、第１実施形態と同様にクラック耐性、吸水性、透水性の問題を解決しつつ、ＥＭ信頼性を向上させることができる。また、第１の絶縁膜４が配線３の側面まで形成されることにより、第１実施形態よりＥＭ信頼性が向上する。
【００８３】
（第３実施形態）
図３（ａ）は本発明の第３実施形態に係る半導体装置の断面図である。本実施形態では、配線の全面がヤング率１５ＧＰａ以下の絶縁膜で囲まれている場合について説明する。
【００８４】
図３（ａ）に示すように、熱酸化ＳｉＯ2膜３１上には第１の絶縁膜４が形成されている。この第１の絶縁膜４は層間絶縁膜４ａ及び４ｂの積層構造であり、層間絶縁膜４ａには溝が形成されており、この溝の底面及び側面を覆うようにライナー材２が形成されている。さらに、このライナー材２を介して溝内に配線３が埋め込み形成されている。また、第１の絶縁膜４上には第２の絶縁膜５が形成されている。さらにこの第２の絶縁膜５上にプラズマＳｉＮ膜３２が形成されている。第１の絶縁膜４はヤング率が１５ＧＰａ以下の材料からなり、第２の絶縁膜５はヤング率が１５ＧＰａ以上の材料からなる。
【００８５】
本実施形態では、第１の絶縁膜４は有機を含む酸化シリコン膜、第２の絶縁膜５はＦ添加ＳｉＯ2膜又はＴＥＯＳ−ＳｉＯ2膜であり、ライナー材２はＮｂ、配線３はＡｌである。
【００８６】
また、配線３、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。ここで、第１の絶縁膜４の膜厚ｄsは、熱酸化ＳｉＯ2膜３１との界面から第２の絶縁膜５との界面までの厚さである。
【００８７】
この半導体装置の製造方法を以下説明する。
【００８８】
まず、図示しない基板上に熱酸化ＳｉＯ2膜３１を作成し、層間絶縁膜４ａを８００ｎｍ成膜し、配線となる溝の加工を行う。溝深さは４００ｎｍとする。Ｎｂからなるライナー材２を１５ｎｍ成膜し、続いてリフロースパッタリングによって配線材料を溝内に成膜する。その後ＣＭＰによって溝以外に形成された配線材料を平坦化除去して配線３を形成し、その上面に層間絶縁膜４ｂを４００ｎｍ成膜する。層間絶縁膜４ａ及び４ｂからなる第１の絶縁膜４の上に第２の絶縁膜５を成膜し、さらにその上面にプラズマＳｉＮ膜３２を６００ｎｍ形成する。
【００８９】
第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は３０００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は８００ｎｍ以下となるように形成する。
【００９０】
以上のようにして製造される半導体装置について、第２実施形態と同様の条件の下で第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表４に示す。
【００９１】
【表４】
【００９２】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図３（ｂ）に示す。図３（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４及び第２の絶縁膜５に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。ＴＥＯＳ−ＳｉＯ2膜１の膜厚は１６００ｎｍである。
【００９３】
本実施形態において、第１の絶縁膜４の膜厚ｄsは、配線３の下部に形成された熱酸化ＳｉＯ2膜３１との界面から、配線３上部の第２の絶縁膜５との界面までの膜厚の合計で、１２００ｎｍである。第２の絶縁膜５としては、第１の絶縁膜４の上面に接しているＦ添加ＳｉＯ2膜あるいはＴＥＯＳ−ＳｉＯ2膜のみであり、最上層のプラズマＳｉＮ膜３２は、第１の絶縁膜４に直接接しておらず、及ぼす影響が小さいため、第２の絶縁膜５には含まない。
【００９４】
ＭＴＦについては、図３（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた配線を基準として上記実施形態と同様に判断した。配線３上に第１の絶縁膜４のみを成膜した場合には、表４に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４の上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。
【００９５】
第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【００９６】
このように、本実施形態によれば、配線の全面にヤング率が１５ＧＰａ以下の絶縁膜が囲むように形成されている場合も、第１，２実施形態と同様にクラック耐性、吸水性、透水性の問題を解決しつつ、ＥＭ信頼性を向上させることができる。また、第１の絶縁膜４が配線３の側面からさらには下面にまで形成されることにより、第１，２実施形態よりさらにＥＭ信頼性が向上する。
【００９７】
（第４実施形態）
図４（ａ）は本発明の第４実施形態に係る半導体装置の断面図である。本実施形態では、多層配線において配線間には１５ＧＰａ以下のヤング率をもつ絶縁膜を用い、層間には１５ＧＰａより大きいヤング率をもつ絶縁膜を用いる場合について説明する。
【００９８】
図４（ａ）に示すように、ＴＥＯＳ−ＳｉＯ2膜１上に第１の絶縁膜４が形成されている。第１の絶縁膜４内には、ライナー材２を介して第１の配線４１が埋め込み形成されている。この第１の配線４１及び第１の絶縁膜４上には第２の絶縁膜５が形成されている。この第２の絶縁膜５上には層間絶縁膜４２が形成されており、この層間絶縁膜４２には溝が形成されている。さらにこの溝の一部には第２の絶縁膜５を介して第１の配線４１に貫通してビアホールが形成されている。このビアホール及び溝には第２の配線４３が埋め込み形成されている。この第２の配線４３は、上面を除いてライナー材２が形成されており、第２の配線４３及び第２の絶縁膜５上にはＴＥＯＳ−ＳｉＯ2膜１が形成されている。さらにこのＴＥＯＳ−ＳｉＯ2膜１上にはプラズマＳｉＮ膜３２が形成されている。
【００９９】
また、配線４１、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。
【０１００】
この半導体装置の製造方法を以下説明する。
【０１０１】
まず、ＴＥＯＳ−ＳｉＯ2膜１上に形成された第１の絶縁膜４に溝を形成し、この溝にライナー材２を介して第１の配線４１をダマシンプロセスにより埋め込み形成する。次いで、この第１の配線４１及び第１の絶縁膜４上に第２の絶縁膜５及び層間絶縁膜４２を積層して形成する。そして、ＲＩＥ等により層間絶縁膜４２及び第２の絶縁膜５を選択的に除去して第１の配線４１まで貫通するビアホールを設けた後、このビアホールの設けられた領域を含めて層間絶縁膜４２を選択的に除去して溝を形成する。次いで、ビアホールを含めて溝表面を覆うようにライナー材２を形成し、さらにこの溝内にデュアルダマシンプロセスにより第２の配線４３を埋め込み形成する。
【０１０２】
本実施形態では、第１及び第２の配線４１，４３ともにＡｌにより形成され、第１の絶縁膜４には有機を含む酸化シリコン膜（３００ｎｍ）を、第２の絶縁膜５にはＦ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜のいずれかが用いられる。また、第２の配線４３上部にパッシベーション膜として形成されるＴＥＯＳ−ＳｉＯ2膜１及びプラズマＳｉＮ３２はそれぞれ６００ｎｍの膜厚である。第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は８００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は２００ｎｍ以下、プラズマＳｉＮ膜の場合は５０ｎｍ以下となるように形成する。
【０１０３】
以上のようにして製造される半導体装置について、第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表５に示す。
【０１０４】
【表５】
【０１０５】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2 膜１を全ての層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図４（ｂ）に示す。図４（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４，第２の絶縁膜５，層間絶縁膜４２からなる膜に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。
【０１０６】
配線膜厚ｄMには第１の配線４１の膜厚（３００ｎｍ）を、１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４の膜厚ｄsは、第１の配線４１の配線間の有機を含む酸化シリコン膜の膜厚（３００ｎｍ）とする。第２の絶縁膜５の膜厚ｄhとしては、第１及び第２の配線４１，４３の層間のＦ添加ＳｉＯ2膜，ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜のいずれかの膜厚とする。
【０１０７】
ＭＴＦについては、図４（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた場合を基準として判断した。
【０１０８】
配線４１上に有機を含む酸化シリコン膜のみを成膜した場合には、表５に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１０９】
（第５実施形態）
図５（ａ）は本発明の第５実施形態に係る半導体装置の断面図である。本実施形態では、多層配線において配線間、層間ともに同一の１５ＧＰａ以下のヤング率を持つ絶縁膜を用いる場合について説明する。
【０１１０】
図５（ａ）に示すように、熱酸化ＳｉＯ2膜３１上に層間絶縁膜４ａが形成され、この層間絶縁膜４ａ内に所定の深さの溝が形成されている。この溝内にはライナー材２を介して第１の配線４１が埋め込み形成されている。この第１の配線４１及び層間絶縁膜４ａ上には層間絶縁膜４ｂが形成され、この層間絶縁膜４ｂに所定の深さの溝と、第１の配線４１に貫通するビアホールが形成されている。この溝及びビアホールには、ライナー材２を介して第２の配線４３が埋め込み形成されている。
【０１１１】
第２の配線４３及び層間絶縁膜４ｂ上には層間絶縁膜４ｃが形成されており、この層間絶縁膜４ｃに所定の深さの溝と、第２の配線４３に貫通するビアホールが形成されている。この溝及びビアホールには、第３の配線５１が形成されている。さらにこの第３の配線４１及び層間絶縁膜４ｃの上には、層間絶縁膜４ｄを介してパッシベーション膜として第２の絶縁膜５が形成されている。なお、層間絶縁膜４ａ〜４ｄまでを含めて第１の絶縁膜４とする。第１〜第３の配線４１，４３及び４４の膜厚は全て４００ｎｍである。
【０１１２】
また、配線３、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。
【０１１３】
この半導体装置の製造方法を以下説明する。なお、第４実施形態と共通する部分についての詳細な説明は省略する。本実施形態では、第１の配線４１にはＡｌダマシン配線が用られ、ビアおよび第２、第３の配線４３，５１は、デュアルダマシンプロセスで作成する。
【０１１４】
層間絶縁膜４ａ〜４ｄにより構成される第１の絶縁膜４は、すべて第１実施形態記載の有機を含む酸化シリコン膜が用いられる。第１の絶縁膜４の合計の膜厚は２８００ｎｍである。第２の絶縁膜５にはプラズマＳｉＮ膜であり、その膜厚は８００ｎｍ以下となるように形成する。
【０１１５】
以上のようにして製造される半導体装置について、上記実施形態と同様の条件の下で第２の絶縁膜５の膜厚を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表６に示す。
【０１１６】
【表６】
【０１１７】
本実施形態の半導体装置のうち、第１〜第３の配線４１，４３及び５１の各配線を試験配線としてＥＭ試験を行った。
【０１１８】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2を全ての層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図５（ｂ）に示す。図５（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。ＴＥＯＳ−ＳｉＯ2膜１の膜厚は２８００ｎｍである。
【０１１９】
配線膜厚ｄMには第１〜第３の配線４１，４３及び５１の合計膜厚（１２００ｎｍ）を、１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４の膜厚ｄsは、層間絶縁膜４ａ〜４ｄの合計膜厚（２８００ｎｍ）とする。第２の絶縁膜５の膜厚ｄhは、プラズマＳｉＮ膜の膜厚とする。ＭＴＦについては、図５（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた半導体装置を基準として判断した。
【０１２０】
第１の絶縁膜４のみを成膜した場合には、表５に示すように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第２の絶縁膜５を第１の絶縁膜４の上に１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１２１】
第２層配線、第３層配線を試験配線として実験した場合にも同様の結果が得られた。
【０１２２】
（第６実施形態）
図６（ａ）は本発明の第６実施形態に係る半導体装置の断面図である。本実施形態では、多層配線において配線間と層間に用いられる絶縁膜は異なる材料であるが、ともに１５ＧＰａ以下のヤング率をもつ場合について説明する。
【０１２３】
図６（ａ）に示すように、熱酸化ＳｉＯ2膜３１上に層間絶縁膜６１及び６２が積層して形成されている。層間絶縁膜６２には溝が形成されており、この溝には第１の配線４１が埋め込み形成されている。第１の配線４１及び層間絶縁膜６２上には層間絶縁膜６３及び６４が積層して形成されている。層間絶縁膜６３及び６４を貫通して第１の配線４１に達するビアホールが形成されており、さらに層間絶縁膜６４にはこのビアホールを含む領域に溝が形成されている。このビアホールを含めて溝内には第２の配線４３が埋め込み形成されている。第２の配線４３及び層間絶縁膜６４の上には層間絶縁膜６５及びパッシベーション膜として第２の絶縁膜５が積層して形成されている。なお、第１及び第２の配線の底面及び側面には、ライナー材２が形成されている。また、本実施形態では層間絶縁膜６１〜６５を第１の絶縁膜４とする。
【０１２４】
第１及び第２の配線４１，４２ともに膜厚は３００ｎｍである。配線４１，４２の側部に設けられた層間絶縁膜６２，６４にはそれぞれ３００ｎｍの膜厚の有機を含む酸化シリコン膜を、層間絶縁膜６１，６３及び６５には、それぞれ４００ｎｍの膜厚のポリイミド膜が用いられる。また、第２の絶縁膜５にはプラズマＳｉＮ膜が用いられる。
【０１２５】
また、配線４１、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。
【０１２６】
なお、この半導体装置は、第１の配線４１はＡｌダマシン配線を用い、ビアおよび第２の配線４３は、デュアルダマシンプロセスで作成する。第２の絶縁膜５の膜厚は５００ｎｍ以下となるように形成する。他の製造方法は上記実施形態と共通するので説明は省略する。
【０１２７】
以上のようにして製造される半導体装置について、上記実施形態と同様の条件の下で第２の絶縁膜５の膜厚を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表７に示す。
【０１２８】
【表７】
【０１２９】
本実施形態の半導体装置のうち、第１及び第２の配線４１及び４３の各配線を試験配線としてＥＭ試験を行った。
【０１３０】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2を全ての層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図６（ｂ）に示す。図６（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。ＴＥＯＳ−ＳｉＯ2膜１の膜厚は１８００ｎｍである。
【０１３１】
配線膜厚ｄMには第１及び第２の配線４１，４３の合計膜厚（６００ｎｍ）を用いる。１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４の合計膜厚ｄs、複合されたヤング率Ｅs及び線膨張係数αsは、次式で定義される。
【０１３２】
ｄs＝ｄs1＋ｄs2＋ ｄs3＋ ｄs4＋ｄs5
Ｅs＝（ｄs1Ｅs1＋ｄs2Ｅs2＋ｄs3Ｅs1＋ｄs4Ｅs2＋ｄs5Ｅs1）／ｄs
αs1＝（ｄs1αs1＋ｄs1αs1＋ｄs1αs1＋ｄs1αs1＋ｄs1αs1）／ｄs
なお、ｄs1〜ｄs5は，Ｅs1〜Ｅs5及びαs1〜αs5はそれぞれ順に層間絶縁膜６１〜６５の膜厚，ヤング率及び線膨張係数を示す。本実施形態で用いるポリイミド膜のヤング率は５．２ＧＰａ、線膨張係数は１０-5である。
【０１３３】
上式から、ｄs＝１８００ｎｍ，Ｅs＝５．５ＧＰａ，αs＝１０-5である。第２絶縁膜の膜厚ｄhは、プラズマＳｉＮ膜の膜厚とした。ＭＴＦについては、図６（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた配線を基準として判断した。
【０１３４】
配線上に第１の絶縁膜４のみを成膜した場合には、表７に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１３５】
第２の配線４３を試験配線とした場合にも同様の結果が得られた。
【０１３６】
（第７実施形態）
第７の実施形態として、配線材料がＣｕ又はＣｕ合金である場合について説明する。
【０１３７】
表８に第１実施形態記載の構造におけるＡｌ配線をＣｕ配線に置換した半導体装置について実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表８に示す。
【０１３８】
【表８】
【０１３９】
測定結果からＣｕ配線の場合は、ｋ1＝１．２，ｋ2＝１０-3であった。ライナー材および配線上部のバリアメタルとしては、ＴｉＮ又ＴａＮを用いた。配線の膜厚ｄMは、ライナー材と配線上面のバリア層およびＣｕの膜厚の合計で、４００ｎｍである。配線材料のヤング率（ＥM）および線膨張係数（αM）は、Ｃｕの物性値（ＥM＝１２６ＧＰａ，αM＝１．７×１０-5）を用いた。ＭＴＦについては、ＴＥＯＳ−ＳｉＯ2 ／ＳｉＮ積層膜を層間絶縁膜として用いた配線を基準として判断した。
【０１４０】
表８に示すように、第１の絶縁膜４のみを成膜した場合には、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１４１】
以上より、第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１５００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下に定まる。
【０１４２】
また、第２〜第６実施形態全ての構造において、配線材料がＣｕ又はＣｕ合金の場合でもＡｌ配線の場合と同様の効果が得られた。Ｃｕ配線の場合には、配線とそれに接する絶縁膜との間にバリア層が存在するが、ｓ値を計算する際にこのバリア層の膜厚は、バリア層が導電膜の場合には配線膜厚に、バリア層が絶縁物の場合には絶縁膜の膜厚に加えた。
【０１４３】
本発明は上記実施形態に限定されるものではない。
【０１４４】
また、膜の形成方法としては、スピンコート以外にＣＶＤ法、蒸着重合、スパッタリング法などを用いて作製した有機を含む酸化シリコン膜についても同様の効果が得られる。また有機を含む酸化シリコン膜は、添加物としてＴｉ、ジルコニア又はＡｌの金属酸化物を含んでいても構わない。
【０１４５】
ライナー材については、Ｎｂ以外にＴｉ，ＴｉＮ，Ｔａ又はＴａＡｌなどを用いた場合にも同様の効果が得られた。
【０１４６】
【発明の効果】
以上詳述したように本発明によれば、配線に接するように第１の絶縁膜が形成され、さらにこの第１の絶縁膜上に接して該第１の絶縁膜よりもヤング率の低い第２の絶縁膜が形成された構造とし、配線に働く応力の温度勾配ｓ＜５×１０-4となるように各パラメータを適切に定めることにより、配線のクラック耐性を保持しつつＥＭ信頼性が著しく向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の断面図。
【図２】本発明の第２実施形態に係る半導体装置の断面図。
【図３】本発明の第３実施形態に係る半導体装置の断面図。
【図４】本発明の第４実施形態に係る半導体装置の断面図。
【図５】本発明の第５実施形態に係る半導体装置の断面図。
【図６】本発明の第６実施形態に係る半導体装置の断面図。
【符号の説明】
１…ＴＥＯＳ−ＳｉＯ2膜
２…ライナー材
３…配線
４…第１の絶縁膜
４ａ〜４ｄ，４２，６１〜６５…層間絶縁膜
５…第２の絶縁膜
２１…反射防止膜
３１…熱酸化ＳｉＯ2膜
３２…プラズマＳｉＮ膜
４１…第１の配線
４３…第２の配線
５１…第３の配線
【発明の属する技術分野】
本発明は、ＬＳＩの多層構造を有する半導体装置に関し、特に配線の高信頼化のための多層構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
ＬＳＩ配線の最も大きな問題があるエレクトロマイグレーション（以下、ＥＭと称する）不良は、次のような機構で発生する。配線を形成する金属原子が、カソード（−）からアノード（＋）側へ移動していき、そのとき配線のカソード側では金属原子の密度の減少とともに引張り応力が蓄積している。この引張り応力が臨界応力を超えるとボイドが発生して断線に至る。
【０００３】
配線を囲んで存在する絶縁膜が、配線からの応力を受けて変形することができれば、配線の応力は緩和され、ＥＭ不良は起こりにくくなる。しかしながら、従来の半導体装置において、層間絶縁膜として使われてきたプラズマＳｉＯ2 膜やプラズマＳｉＮ膜のヤング率は、いずれも５０ＧＰａ以上と比較的大きい。これらの膜は、応力を受けてもほとんど変形することがない。従って、従来の半導体装置においてはＥＭ耐性は低かった。
【０００４】
また、従来の半導体装置の中には、配線に接してヤング率の低い絶縁膜が形成される場合もあったが、この場合、クラック耐性、吸水性、透水性等の問題が生じる。
【０００５】
【発明が解決しようとする課題】
以上説明したように従来の半導体装置では、配線に接して形成される絶縁膜のヤング率が高かったため、応力を受けた場合に絶縁膜がほとんど変形しないため、ＥＭ耐性が低かった。また、配線に接してヤング率の低い絶縁膜が形成された構造によりＥＭ耐性が高い半導体装置も考えられるが、クラック耐性、吸水性、透水性の問題が生じる。
【０００６】
本発明は上記課題を解決するためになされたもので、その目的とするところは、クラック耐性を保持しつつＥＭ耐性を向上させる半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の請求項１に係る発明は、配線と、この配線の少なくとも一面に接して形成された第１の絶縁膜と、この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の絶縁膜とを具備してなる半導体装置であって、前記配線，前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をαM，αs，αhとし、それぞれのヤング率をＥM，Ｅs，Ｅhとし、それぞれの膜厚をｄM，ｄs，ｄhとし、前記配線を構成する材料により定まる係数をｋ1，ｋ2とし、ｄI＝ｄs＋ｄh、ＥI＝（ｄsＥs＋ｄhＥh）／ｄI、αI＝（ｄsαs＋ｄhαh）／ｄIと定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
【０００８】
【数８】
の条件を満たすことを特徴とする。
【００１０】
本発明の望ましい形態を以下に示す。
【００１１】
（１）第１の絶縁膜はヤング率が１５ＧＰａ以下の材料により形成され、第２の絶縁膜はヤング率が１５ＧＰａ以上の材料により形成されてなる。
【００１２】
（２）第１の絶縁膜は、異なる材料からなる積層膜であり、配線側から数えてｉ番目の絶縁膜の膜厚をｄs ｉ、ヤング率をＥs ｉ、線膨張係数をαs ｉとすると、
【００１３】
【数９】
で表される。
【００１５】
（３）第１の膜は、有機材料を含む酸化シリコンを主成分とする膜を少なくとも１層有する。
【００１６】
（４）有機材料は、メチル基を主成分とする。
【００１７】
（５）配線の材料が、Ａｌ又はその合金である場合、係数ｋ1の値が１であり、係数ｋ2の値が１０-3である。
【００１８】
（６）配線の材料が、Ｃｕ又はその合金である場合、係数ｋ1の値が１．２であり、係数ｋ2の値が１０-3である。
【００１９】
（７）第１及び第２の絶縁膜は、配線を囲むように形成される。
【００２０】
（作用）
エレクトロマイグレーション（以下、ＥＭと称する）信頼性のパラメータの一つとして知られている電流密度係数ｎは、ＭＴＦ（Means Time to Failure)や活性化エネルギーと同様に、ＥＭの信頼性を表す指標であり、ｎ値が大きいほど、ＥＭの信頼性は高くなる。従来の半導体装置であって、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形しないと考えられる場合には、ＥＭにより抵抗上昇が起こりはじめるまでの時間（インキュベーションタイム）から求めたｎ値は理想的には２に定まり、２よりも大きい値を取ることはない。
【００２１】
一方、配線に働く応力の温度勾配ｓは、その値が小さいほど絶縁膜の変形による応力緩和の効果は大きいと推測され、この応力緩和効果は熱応力のみでなく、ＥＭにより配線中に生じる応力に対しても同様の効果を示す。
【００２２】
配線が絶縁膜で囲まれている場合、配線に働く応力の温度勾配は通常以下の式で示される。
【００２３】
ｓ＝ｄσ／ｄＴ＝ＥM・（αM−αI）
ただし、この式は配線から受ける応力によって絶縁膜が変形しない場合の式である。層間絶縁膜として用いられているＴＥＯＳ−ＳｉＯ2膜やＳｉＮ膜などは、ヤング率が５０ＧＰａ以上と大きく、かつ線膨張係数もＡｌの１／１０以下であるため、配線から受ける応力で絶縁膜が変形する量は無視できるほど小さい。
【００２４】
しかし、ヤング率が１５ＧＰａ以下と小さい絶縁膜を配線の周りに用いた場合には、配線から受ける応力によって絶縁膜が変形し、この変形によって配線の応力が緩和されると仮定し、絶縁膜が変形するという条件の下で、配線の応力の温度勾配を導出すると、次の式（１）になる。
【００２５】
【数１０】
なお、ＥIは層間絶縁膜を構成する材料のヤング率、ｄMは配線の膜厚、ｄIは層間絶縁膜の膜厚、ｋ1，ｋ2は配線材料により決まる係数を表す。
【００２７】
式（１）で表される配線応力勾配をｓとすると、このｓ値が小さいほど、絶縁膜の変形による応力緩和の効果は大きいと推測される。この応力緩和効果は熱応力のみでなく、ＥＭにより配線中に生じる応力に対しても同様の効果を示す。
【００２８】
さらに、絶縁膜が積層構造になっている場合には、複合則により、絶縁膜の有効ヤング率および有効線膨張係数を以下の３つの式で表すことができる。
【００２９】
ｄI＝ｄs＋ｄh
ＥI＝（ｄsＥs＋ｄhＥh）／ｄI
αI＝（ｄsαs＋ｄhαh）／ｄI
絶縁膜が積層構造になっている場合のｓの値については、以上の３つの式を式（１）に導入することで導出できる。
【００３０】
ここで、前述したＥＭの信頼性向上の条件である電流密度係数ｎが２である場合、種々の実験等による経験則から、ｓ≧５×１０-4となる。従って、ＥＭの信頼性向上のためには、上記式（１）において示されるｓ値が５×１０-4以下であることが必要となる。
【００３１】
ここで、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形することを考慮する場合であっても、ｎ値は２よりも大きい値を取る。しかしながら、この場合にはクラックが発生するという問題が生じる。
【００３２】
従ってｓ＜５×１０-4という条件を満たす材料、膜厚を選択することに加えて、クラック耐性、吸水性、透水性の問題を解決する構造であるためには、ヤング率の低い材料からなる絶縁膜を配線上に接するように形成するのみならず、さらにこのヤング率の低い絶縁膜に接して、ヤング率の高い材料からなる絶縁膜を形成することが必要となる。
【００３３】
以上より、充分なＥＭ信頼性とクラック耐性、吸水性、透水性の問題を解決する半導体装置は、配線と、ヤング率の異なる第１及び第２の絶縁膜の積層構造を有し、これら各層がｓ＜５×１０-4の条件を満たす材料、膜厚を有するものである。
【００３４】
従って、本発明のように配線の少なくとも一面に第１の絶縁膜が形成され、さらにこの第１の絶縁膜上に接して、第１の絶縁膜よりもヤング率の高い第２の絶縁膜が形成され、これら各層がｓ＜５×１０-4の条件を満たす材料、膜厚に設定することにより、クラック耐性、吸水性及び透水性等の問題を解決しつつ、従来の半導体装置に比較してＥＭ信頼性が向上する。
【００３５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００３６】
（第１実施形態）
図１は本発明の第１実施形態に係る半導体装置の断面図である。本実施形態では、配線の上面にヤング率が１５ＧＰａ以下の絶縁膜が接して形成される場合について説明する。
【００３７】
図１に示すように、ＴＥＯＳ−ＳｉＯ2膜１には、深さ４００ｎｍの溝が形成されている。この溝内には、ライナー材２を介して配線３が形成されている。この配線３及びＴＥＯＳ−ＳｉＯ2膜１上には第１の絶縁膜４が形成され、さらにこの第１の絶縁膜４上には第２の絶縁膜５が積層して形成されている。第１の絶縁膜４はヤング率が１５ＧＰａ以下の材料からなり、第２の絶縁膜５はヤング率が１５ＧＰａ以上の材料からなる。
【００３８】
また、本実施形態では、第１の絶縁膜４は有機を含む酸化シリコン膜、第２の絶縁膜５はＦ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜、ライナー材２はＮｂ、配線３はＡｌである。
【００３９】
配線３、第１の絶縁膜４及び第２の絶縁膜５それぞれの膜厚をｄM，ｄs，ｄh、ヤング率をＥM，Ｅs，Ｅh、線膨張係数をαM，αs，αhと定義すると、これらのパラメータは以下に示す式（２）の条件を満たすように形成される。なお、ｓは配線３に働く応力の温度勾配である。
【００４０】
【数１１】
上記式（２）において、ｄI＝ｄs＋ｄh、ＥI＝（ｄsＥs＋ｄhＥh）／ｄI、αI＝（ｄsαs＋ｄhαh）／ｄIと定義し、ｋ1及びｋ2は配線材料により決まる係数である。このｋ1及びｋ2は、異なる配線材料を用いた場合にも上記式（２）で一義的に条件を定めるために導入された係数であって、配線材料毎に実験を行うことにより導出できる。
【００４２】
この半導体装置の製造方法を以下説明する。
【００４３】
まず、層間絶縁膜として、ＴＥＯＳ−ＳｉＯ2膜１を成膜し、このＴＥＯＳ−ＳｉＯ2膜１に深さ４００ｎｍの溝を加工する。次いで、この溝表面を覆うようにライナー材２を成膜し、続いてリフロースパッタリングによって配線材料を成膜する。その後ＣＭＰによって溝以外に形成された配線材料を平坦化除去して配線３を形成する。そして、この配線３及びＴＥＯＳ−ＳｉＯ2膜１表面に、ヤング率が１５ＧＰａ以下の第１の絶縁膜４を４００ｎｍ成膜する。この第１の絶縁膜４である有機を含む酸化シリコン膜は、スピンコートによって形成されたＳＯＧ膜(Spin on Glass)である。このＳＯＧ膜に含有される有機成分はメチル基の形で存在する。望ましくは、メチル基の含有率は２０ｗｔ％以下である。メチル基は分子構造が小さいため、他の有機成分に比較して低温で重合を行うことができる。次いで、この第１の絶縁膜４上に、ヤング率が１５ＧＰａ以上の第２の絶縁膜５を形成する。
【００４４】
この半導体装置に用いられる材料のヤング率は、有機を含む酸化シリコン膜は６ＧＰａ、Ｆ添加ＳｉＯ2膜は３６ＧＰａ、ＴＥＯＳ−ＳｉＯ2膜は５７ＧＰａ、プラズマＳｉＮ膜は９８ＧＰａを示す。なお、これらヤング率は押し込み硬度計を用いて測定した値である。
【００４５】
第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１０００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下となるように形成する。
【００４６】
このように配線３、第１の絶縁膜４及び第２の絶縁膜５の積層構造とし、第２の絶縁膜５の膜厚を限定する理由を以下説明する。
【００４７】
エレクトロマイグレーション（以下、ＥＭと称する）信頼性のパラメータの一つとして知られている電流密度係数ｎは、ＭＴＦ（Means Time to Failure)や活性化エネルギーと同様に、ＥＭの信頼性を表す指標であり、ｎ値が大きいほど、ＥＭの信頼性は高くなる。従来の半導体装置であって、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形しないと考えられる場合には、ＥＭにより抵抗上昇が起こりはじめるまでの時間（インキュベーションタイム）から求めたｎ値は理想的には２に定まり、２よりも大きい値と取ることはない。従って、ｎ値が２以上の値を取ることにより、絶縁膜が一層でかつ応力により変形しない場合よりも、ＥＭの信頼性は向上する。
【００４８】
一方、配線に働く応力の温度勾配ｓは、その値が小さいほど絶縁膜の変形による応力緩和の効果は大きいと推測され、この応力緩和効果は熱応力のみでなく、ＥＭにより配線中に生じる応力に対しても同様の効果を示す。ここで、上記したＥＭの信頼性向上の条件であるｎ＝２を満たす場合、種々の実験等による経験則から、ｓ≧５×１０-4となる。従って、ＥＭの信頼性向上のためには、上記式（２）において示されるｓ値が５×１０-4以下であることが必要となる。
【００４９】
ここで、配線に接して形成された絶縁膜が一層のみの場合で、配線から受ける応力によって絶縁膜が変形することを考慮する場合であっても、ｎ値は２よりも大きい値を取る。しかしながら、この場合にはクラックが発生するという問題が生じる。
【００５０】
従ってｓ＜５×１０-4という条件を満たす材料、膜厚を選択することに加えて、クラック耐性、吸水性、透水性が発生しない構造とするためには、ヤング率の低い材料からなる絶縁膜を配線に接するように形成するのみならず、さらにこのヤング率の低い絶縁膜上に接して、ヤング率の高い材料からなる絶縁膜を形成することが必要となる。
【００５１】
以上より、充分なＥＭ信頼性を有し、クラック耐性、吸水性、透水性の問題を解決する半導体装置は、配線と、ヤング率の異なる第１及び第２の絶縁膜の積層構造を有し、これら各層がｓ＜５×１０-4の条件を満たす材料、膜厚を有するものである。
【００５２】
本実施形態の場合、配線３、第１の絶縁膜４の材料及び膜厚を上記式（２）に代入し、第２の絶縁膜５の材料を種々変更した場合、第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１０００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下と定まる。
【００５３】
次に、第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表１に示す。
【００５４】
【表１】
表１では、本発明との比較のため、第１の絶縁膜及び第２の絶縁膜ともに配線から受ける応力により変形しない膜を用いた場合の従来の構造の例として、本発明の第１及び第２の絶縁膜４及び５に置換して６００ｎｍのＴＥＯＳ−ＳｉＯ2膜と６００ｎｍのプラズマＳｉＮ膜の積層膜が形成された場合を示す。
【００５６】
配線材料はＡｌであり、ＥM＝８０ＧＰａ、ｄM＝４００ｎｍ、αM＝２．４×１０-5を用いた。測定結果から、配線がＡｌの場合、ｋ1＝１，ｋ2＝１０×１０-3であった。各絶縁膜の線膨張係数は、ウエハーの反り測定装置を用いて、反りの温度変化を測定することにより求めた。有機を含む酸化シリコン膜の線膨張係数（αs）は１０-5、Ｆ添加ＳｉＯ2膜，ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜の線膨張係数（αh）はいずれも７×１０-6とした。また、配線３の膜厚ｄMは、正確にはライナー材２とＡｌ配線３の膜厚の合計で４００ｎｍとした。
【００５７】
また、比較例として示した従来の構造の加速条件下でのＥＭ平均寿命（ＭＴＦ）は７５時間であり、このＭＴＦとの比較した欄を表１に設け、本発明と同様の加速条件の下で、ＭＴＦが９０時間未満のものには従来品と同程度、９０時間以上１２０時間未満のものには従来品より向上、１２０時間以上のものには従来品より著しく向上として示した。
【００５８】
また、電流密度係数ｎは従来のヤング率が大きい絶縁膜においては、ＥＭ中に配線に接する絶縁膜の変形は起こらず、このような条件の下ではｎ＝２であり、２より大きくなることはなかった。一方、本実施形態の配線構造のように、配線から受ける応力で絶縁膜が変形する条件の下では、ｎは２より大きな値をとる。配線上に第１の絶縁膜４のみを成膜した場合には、表１に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４の上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ及びｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【００５９】
このように、第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１３００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は２００ｎｍ以下の場合にクラック耐性、吸水性、透水性の問題を解決しつつ、ＭＴＦが向上する。
【００６０】
次に、第１の絶縁膜４が１５ＧＰａ以下、第２の絶縁膜５が１５ＧＰａ以上とした理由を説明する。
【００６１】
図１に示した構造と同様の構造において、第１の絶縁膜４のヤング率を種々変化させて実験を行った場合のｓ値、ＭＴＦ、電流密度係数ｎ及びクラック耐性を表２に示す。
【００６２】
【表２】
表２に示した実験では、Ａｌ配線３を形成した後、その上面に形成する第１の絶縁膜４を、有機ＳＯＧ膜、Ｆ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜等を用いて種々変更して形成した。また、有機ＳＯＧ膜においては、成膜後の熱処理時間を４５０℃で３０分，４５分，６０分と変化させて形成した。また、Ｆ添加ＳｉＯ2膜を形成する場合においては、添加されるＦ濃度を４ＲＩ％，６ＲＩ％，８ＲＩ％と変化させ、ヤング率を変化させた。各絶縁膜のヤング率は、 Ｆ添加ＳｉＯ2はＦ濃度の少ない順に３６ＧＰａ，２８ＧＰａ，１５ＧＰａであった。有機を含む酸化シリコン膜のヤング率は、熱処理時間の長い順に１０ＧＰａ，８ＧＰａ，５ＧＰａであった。以上により、５ＧＰａ〜５７ＧＰａまでのヤング率を持つ第１の絶縁膜４を実現した。
【００６４】
また、この第１の絶縁膜４上には、それぞれ第２の絶縁膜５としてプラズマＳｉＮ膜を１０ｎｍ又は５０ｎｍ成膜した。なお、本発明との比較のため、配線３にＡｌを用い、第１の絶縁膜４に代えてＴＥＯＳ−ＳｉＯ2膜を、第２の絶縁膜５に代えて１０ｎｍ又は５０ｎｍのプラズマＳｉＮ膜を用いた場合を示す。
【００６５】
配線上部に成膜した第１の絶縁膜４のヤング率が３６ＧＰａ以上の場合には、単層、すなわち第２の絶縁膜５が形成されない場合でもクラックが発生することは無かったが、ＥＭ耐性は従来品と比較して向上は見られなかった。ヤング率が２８ＧＰａの場合には、単層ではＥＭ耐性の向上が見られたが、単層ではクラックが発生した。１５ＧＰａ以下の場合には、単層ではクラックが発生したが、いずれの膜でもプラズマＳｉＮ膜を１０ｎｍ積層することで、クラックの発生は防止できた。また、ヤング率が１５ＧＰａ以下の絶縁膜においては、プラズマＳｉＮ膜の膜厚が１０ｎｍ，５０ｎｍいずれの場合にも従来品よりも高いＥＭ耐性を示した。
【００６６】
以上より、第１の絶縁膜４はヤング率が１５ＧＰａ以下であることが必要であることが分かる。またクラック耐性、吸水性、透水性を考慮すると、第１の絶縁膜４よりもヤング率の高い第２の絶縁膜５が必要となるので、第２の絶縁膜５はヤング率が１５ＧＰａ以上であることが必要である。
【００６７】
なお、１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４としては、上記の膜以外の有機を含む酸化シリコン膜を主成分とする膜、ポリイミドなどで代表される有機膜、無機の添加物を含む酸化シリコン膜を用いても同様の効果が得られた。
【００６８】
（第２実施形態）
図２は本発明の第２実施形態に係る半導体装置の断面図である。本実施形態では、配線の上面及び側面にヤング率が１５ＧＰａ以下の絶縁膜が接して形成される場合について説明する。以下の実施形態において、共通する構成には同一の符号を付して詳細な説明は省略する。
【００６９】
図２に示すように、ＴＥＯＳ−ＳｉＯ2膜１上に配線３が形成されている。この配線３の上面及び側面に接するように第１の絶縁膜４がＴＥＯＳ−ＳｉＯ2膜１全面に形成される。この第１の絶縁膜４上には第２の絶縁膜５が形成される。なお、配線３とＴＥＯＳ−ＳｉＯ2膜１間にはライナー材２が形成されており、また、配線３と第１の絶縁膜４の間には反射防止膜２１が形成されている。第１の絶縁膜４はヤング率が１５ＧＰａ以下の材料からなり、第２の絶縁膜５はヤング率が１５ＧＰａ以上の材料からなる。以下の実施形態においても同様である。
【００７０】
本実施形態では、第１の絶縁膜４は有機を含む酸化シリコン膜、第２の絶縁膜５はＦ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜であり、ライナー材２はＴｉ／ＴｉＮ、配線３はＡｌである。
【００７１】
また、配線３、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。ここで、第１の絶縁膜４の膜厚ｄsは、ＴＥＯＳ−ＳｉＯ2膜１との界面から第２の絶縁膜５との界面までの厚さとする。
【００７２】
この半導体装置の製造方法を以下説明する。
【００７３】
ＴＥＯＳ−ＳｉＯ2 膜１上に２０ｎｍのＴｉ層及び１０ｎｍのＴｉＮ層の積層構造からなるライナー材２ａを成膜する。続いて配線材料を４００ｎｍ、５ｎｍのＴｉ層及び６０ｎｍのＴｉＮ層の積層構造からなる反射防止膜２１を成膜する。その後ＲＩＥによってパターニングを行い配線３を形成した。
【００７４】
次いで、第１の絶縁膜４をパッシベーション膜として成膜する。このとき第１の絶縁膜４の膜厚（図２におけるｄs）は６００ｎｍとする。第１の絶縁膜４の上に、第２の絶縁膜５を形成する。
【００７５】
第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１５００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は４００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下となるように形成する。
【００７６】
なお、以下の実施形態において、配線３，第１及び第２の絶縁膜４，５の積層構造とする理由及び第１の絶縁膜４が１５ＧＰａ以下で第２の絶縁膜５が１５ＧＰａ以上とする理由については、第１実施形態と同様であるので省略する。
【００７７】
以上のようにして製造される半導体装置について、第２実施形態と同様の条件の下で第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表３に示す。なお、本発明との比較のため、Ａｌ配線上部にＴＥＯＳ−ＳｉＯ2（６００ｎｍ）およびプラズマＳｉＮ（６００ｎｍ）を積層した従来の構造についても、同様に実験を行った。
【００７８】
【表３】
配線の膜厚ｄMは、ライナー材２と配線３と反射防止膜２１の膜厚の合計で、４９５ｎｍとした。ＭＴＦについては、ＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層構造を第１及び第２の絶縁膜４，５に代えて形成した従来の構造を基準に第１実施形態と同様に判断した。
【００８０】
表３に示すように、配線３上に第１の絶縁膜４のみを成膜し、第２の絶縁膜５を形成しない場合には、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４の上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。
【００８１】
第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【００８２】
このように、本実施形態によれば、配線の上面及び側面にヤング率が１５ＧＰａ以下の絶縁膜が接して形成されている構造においても、第１実施形態と同様にクラック耐性、吸水性、透水性の問題を解決しつつ、ＥＭ信頼性を向上させることができる。また、第１の絶縁膜４が配線３の側面まで形成されることにより、第１実施形態よりＥＭ信頼性が向上する。
【００８３】
（第３実施形態）
図３（ａ）は本発明の第３実施形態に係る半導体装置の断面図である。本実施形態では、配線の全面がヤング率１５ＧＰａ以下の絶縁膜で囲まれている場合について説明する。
【００８４】
図３（ａ）に示すように、熱酸化ＳｉＯ2膜３１上には第１の絶縁膜４が形成されている。この第１の絶縁膜４は層間絶縁膜４ａ及び４ｂの積層構造であり、層間絶縁膜４ａには溝が形成されており、この溝の底面及び側面を覆うようにライナー材２が形成されている。さらに、このライナー材２を介して溝内に配線３が埋め込み形成されている。また、第１の絶縁膜４上には第２の絶縁膜５が形成されている。さらにこの第２の絶縁膜５上にプラズマＳｉＮ膜３２が形成されている。第１の絶縁膜４はヤング率が１５ＧＰａ以下の材料からなり、第２の絶縁膜５はヤング率が１５ＧＰａ以上の材料からなる。
【００８５】
本実施形態では、第１の絶縁膜４は有機を含む酸化シリコン膜、第２の絶縁膜５はＦ添加ＳｉＯ2膜又はＴＥＯＳ−ＳｉＯ2膜であり、ライナー材２はＮｂ、配線３はＡｌである。
【００８６】
また、配線３、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。ここで、第１の絶縁膜４の膜厚ｄsは、熱酸化ＳｉＯ2膜３１との界面から第２の絶縁膜５との界面までの厚さである。
【００８７】
この半導体装置の製造方法を以下説明する。
【００８８】
まず、図示しない基板上に熱酸化ＳｉＯ2膜３１を作成し、層間絶縁膜４ａを８００ｎｍ成膜し、配線となる溝の加工を行う。溝深さは４００ｎｍとする。Ｎｂからなるライナー材２を１５ｎｍ成膜し、続いてリフロースパッタリングによって配線材料を溝内に成膜する。その後ＣＭＰによって溝以外に形成された配線材料を平坦化除去して配線３を形成し、その上面に層間絶縁膜４ｂを４００ｎｍ成膜する。層間絶縁膜４ａ及び４ｂからなる第１の絶縁膜４の上に第２の絶縁膜５を成膜し、さらにその上面にプラズマＳｉＮ膜３２を６００ｎｍ形成する。
【００８９】
第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は３０００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は８００ｎｍ以下となるように形成する。
【００９０】
以上のようにして製造される半導体装置について、第２実施形態と同様の条件の下で第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表４に示す。
【００９１】
【表４】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図３（ｂ）に示す。図３（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４及び第２の絶縁膜５に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。ＴＥＯＳ−ＳｉＯ2膜１の膜厚は１６００ｎｍである。
【００９３】
本実施形態において、第１の絶縁膜４の膜厚ｄsは、配線３の下部に形成された熱酸化ＳｉＯ2膜３１との界面から、配線３上部の第２の絶縁膜５との界面までの膜厚の合計で、１２００ｎｍである。第２の絶縁膜５としては、第１の絶縁膜４の上面に接しているＦ添加ＳｉＯ2膜あるいはＴＥＯＳ−ＳｉＯ2膜のみであり、最上層のプラズマＳｉＮ膜３２は、第１の絶縁膜４に直接接しておらず、及ぼす影響が小さいため、第２の絶縁膜５には含まない。
【００９４】
ＭＴＦについては、図３（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた配線を基準として上記実施形態と同様に判断した。配線３上に第１の絶縁膜４のみを成膜した場合には、表４に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４の上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。
【００９５】
第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【００９６】
このように、本実施形態によれば、配線の全面にヤング率が１５ＧＰａ以下の絶縁膜が囲むように形成されている場合も、第１，２実施形態と同様にクラック耐性、吸水性、透水性の問題を解決しつつ、ＥＭ信頼性を向上させることができる。また、第１の絶縁膜４が配線３の側面からさらには下面にまで形成されることにより、第１，２実施形態よりさらにＥＭ信頼性が向上する。
【００９７】
（第４実施形態）
図４（ａ）は本発明の第４実施形態に係る半導体装置の断面図である。本実施形態では、多層配線において配線間には１５ＧＰａ以下のヤング率をもつ絶縁膜を用い、層間には１５ＧＰａより大きいヤング率をもつ絶縁膜を用いる場合について説明する。
【００９８】
図４（ａ）に示すように、ＴＥＯＳ−ＳｉＯ2膜１上に第１の絶縁膜４が形成されている。第１の絶縁膜４内には、ライナー材２を介して第１の配線４１が埋め込み形成されている。この第１の配線４１及び第１の絶縁膜４上には第２の絶縁膜５が形成されている。この第２の絶縁膜５上には層間絶縁膜４２が形成されており、この層間絶縁膜４２には溝が形成されている。さらにこの溝の一部には第２の絶縁膜５を介して第１の配線４１に貫通してビアホールが形成されている。このビアホール及び溝には第２の配線４３が埋め込み形成されている。この第２の配線４３は、上面を除いてライナー材２が形成されており、第２の配線４３及び第２の絶縁膜５上にはＴＥＯＳ−ＳｉＯ2膜１が形成されている。さらにこのＴＥＯＳ−ＳｉＯ2膜１上にはプラズマＳｉＮ膜３２が形成されている。
【００９９】
また、配線４１、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。
【０１００】
この半導体装置の製造方法を以下説明する。
【０１０１】
まず、ＴＥＯＳ−ＳｉＯ2膜１上に形成された第１の絶縁膜４に溝を形成し、この溝にライナー材２を介して第１の配線４１をダマシンプロセスにより埋め込み形成する。次いで、この第１の配線４１及び第１の絶縁膜４上に第２の絶縁膜５及び層間絶縁膜４２を積層して形成する。そして、ＲＩＥ等により層間絶縁膜４２及び第２の絶縁膜５を選択的に除去して第１の配線４１まで貫通するビアホールを設けた後、このビアホールの設けられた領域を含めて層間絶縁膜４２を選択的に除去して溝を形成する。次いで、ビアホールを含めて溝表面を覆うようにライナー材２を形成し、さらにこの溝内にデュアルダマシンプロセスにより第２の配線４３を埋め込み形成する。
【０１０２】
本実施形態では、第１及び第２の配線４１，４３ともにＡｌにより形成され、第１の絶縁膜４には有機を含む酸化シリコン膜（３００ｎｍ）を、第２の絶縁膜５にはＦ添加ＳｉＯ2膜、ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜のいずれかが用いられる。また、第２の配線４３上部にパッシベーション膜として形成されるＴＥＯＳ−ＳｉＯ2膜１及びプラズマＳｉＮ３２はそれぞれ６００ｎｍの膜厚である。第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は８００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は２００ｎｍ以下、プラズマＳｉＮ膜の場合は５０ｎｍ以下となるように形成する。
【０１０３】
以上のようにして製造される半導体装置について、第２の絶縁膜５の膜厚及び材料を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表５に示す。
【０１０４】
【表５】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2 膜１を全ての層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図４（ｂ）に示す。図４（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４，第２の絶縁膜５，層間絶縁膜４２からなる膜に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。
【０１０６】
配線膜厚ｄMには第１の配線４１の膜厚（３００ｎｍ）を、１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４の膜厚ｄsは、第１の配線４１の配線間の有機を含む酸化シリコン膜の膜厚（３００ｎｍ）とする。第２の絶縁膜５の膜厚ｄhとしては、第１及び第２の配線４１，４３の層間のＦ添加ＳｉＯ2膜，ＴＥＯＳ−ＳｉＯ2膜又はプラズマＳｉＮ膜のいずれかの膜厚とする。
【０１０７】
ＭＴＦについては、図４（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた場合を基準として判断した。
【０１０８】
配線４１上に有機を含む酸化シリコン膜のみを成膜した場合には、表５に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１０９】
（第５実施形態）
図５（ａ）は本発明の第５実施形態に係る半導体装置の断面図である。本実施形態では、多層配線において配線間、層間ともに同一の１５ＧＰａ以下のヤング率を持つ絶縁膜を用いる場合について説明する。
【０１１０】
図５（ａ）に示すように、熱酸化ＳｉＯ2膜３１上に層間絶縁膜４ａが形成され、この層間絶縁膜４ａ内に所定の深さの溝が形成されている。この溝内にはライナー材２を介して第１の配線４１が埋め込み形成されている。この第１の配線４１及び層間絶縁膜４ａ上には層間絶縁膜４ｂが形成され、この層間絶縁膜４ｂに所定の深さの溝と、第１の配線４１に貫通するビアホールが形成されている。この溝及びビアホールには、ライナー材２を介して第２の配線４３が埋め込み形成されている。
【０１１１】
第２の配線４３及び層間絶縁膜４ｂ上には層間絶縁膜４ｃが形成されており、この層間絶縁膜４ｃに所定の深さの溝と、第２の配線４３に貫通するビアホールが形成されている。この溝及びビアホールには、第３の配線５１が形成されている。さらにこの第３の配線４１及び層間絶縁膜４ｃの上には、層間絶縁膜４ｄを介してパッシベーション膜として第２の絶縁膜５が形成されている。なお、層間絶縁膜４ａ〜４ｄまでを含めて第１の絶縁膜４とする。第１〜第３の配線４１，４３及び４４の膜厚は全て４００ｎｍである。
【０１１２】
また、配線３、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。
【０１１３】
この半導体装置の製造方法を以下説明する。なお、第４実施形態と共通する部分についての詳細な説明は省略する。本実施形態では、第１の配線４１にはＡｌダマシン配線が用られ、ビアおよび第２、第３の配線４３，５１は、デュアルダマシンプロセスで作成する。
【０１１４】
層間絶縁膜４ａ〜４ｄにより構成される第１の絶縁膜４は、すべて第１実施形態記載の有機を含む酸化シリコン膜が用いられる。第１の絶縁膜４の合計の膜厚は２８００ｎｍである。第２の絶縁膜５にはプラズマＳｉＮ膜であり、その膜厚は８００ｎｍ以下となるように形成する。
【０１１５】
以上のようにして製造される半導体装置について、上記実施形態と同様の条件の下で第２の絶縁膜５の膜厚を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表６に示す。
【０１１６】
【表６】
本実施形態の半導体装置のうち、第１〜第３の配線４１，４３及び５１の各配線を試験配線としてＥＭ試験を行った。
【０１１８】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2を全ての層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図５（ｂ）に示す。図５（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。ＴＥＯＳ−ＳｉＯ2膜１の膜厚は２８００ｎｍである。
【０１１９】
配線膜厚ｄMには第１〜第３の配線４１，４３及び５１の合計膜厚（１２００ｎｍ）を、１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４の膜厚ｄsは、層間絶縁膜４ａ〜４ｄの合計膜厚（２８００ｎｍ）とする。第２の絶縁膜５の膜厚ｄhは、プラズマＳｉＮ膜の膜厚とする。ＭＴＦについては、図５（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた半導体装置を基準として判断した。
【０１２０】
第１の絶縁膜４のみを成膜した場合には、表５に示すように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第２の絶縁膜５を第１の絶縁膜４の上に１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１２１】
第２層配線、第３層配線を試験配線として実験した場合にも同様の結果が得られた。
【０１２２】
（第６実施形態）
図６（ａ）は本発明の第６実施形態に係る半導体装置の断面図である。本実施形態では、多層配線において配線間と層間に用いられる絶縁膜は異なる材料であるが、ともに１５ＧＰａ以下のヤング率をもつ場合について説明する。
【０１２３】
図６（ａ）に示すように、熱酸化ＳｉＯ2膜３１上に層間絶縁膜６１及び６２が積層して形成されている。層間絶縁膜６２には溝が形成されており、この溝には第１の配線４１が埋め込み形成されている。第１の配線４１及び層間絶縁膜６２上には層間絶縁膜６３及び６４が積層して形成されている。層間絶縁膜６３及び６４を貫通して第１の配線４１に達するビアホールが形成されており、さらに層間絶縁膜６４にはこのビアホールを含む領域に溝が形成されている。このビアホールを含めて溝内には第２の配線４３が埋め込み形成されている。第２の配線４３及び層間絶縁膜６４の上には層間絶縁膜６５及びパッシベーション膜として第２の絶縁膜５が積層して形成されている。なお、第１及び第２の配線の底面及び側面には、ライナー材２が形成されている。また、本実施形態では層間絶縁膜６１〜６５を第１の絶縁膜４とする。
【０１２４】
第１及び第２の配線４１，４２ともに膜厚は３００ｎｍである。配線４１，４２の側部に設けられた層間絶縁膜６２，６４にはそれぞれ３００ｎｍの膜厚の有機を含む酸化シリコン膜を、層間絶縁膜６１，６３及び６５には、それぞれ４００ｎｍの膜厚のポリイミド膜が用いられる。また、第２の絶縁膜５にはプラズマＳｉＮ膜が用いられる。
【０１２５】
また、配線４１、第１の絶縁膜４及び第２の絶縁膜５の各パラメータが第１実施形態に示した式（２）を満たすように形成される。
【０１２６】
なお、この半導体装置は、第１の配線４１はＡｌダマシン配線を用い、ビアおよび第２の配線４３は、デュアルダマシンプロセスで作成する。第２の絶縁膜５の膜厚は５００ｎｍ以下となるように形成する。他の製造方法は上記実施形態と共通するので説明は省略する。
【０１２７】
以上のようにして製造される半導体装置について、上記実施形態と同様の条件の下で第２の絶縁膜５の膜厚を種々変更して実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表７に示す。
【０１２８】
【表７】
本実施形態の半導体装置のうち、第１及び第２の配線４１及び４３の各配線を試験配線としてＥＭ試験を行った。
【０１３０】
なお、本発明との比較のため、ＴＥＯＳ−ＳｉＯ2を全ての層間絶縁膜として用いたＡｌ配線を有する従来の構造についても、同様にＥＭ試験を行った。この比較例の断面図を図６（ｂ）に示す。図６（ｂ）に示すように、本実施形態と異なるのは、第１の絶縁膜４に代えてＴＥＯＳ−ＳｉＯ2膜１により層間膜が形成されていることのみである。ＴＥＯＳ−ＳｉＯ2膜１の膜厚は１８００ｎｍである。
【０１３１】
配線膜厚ｄMには第１及び第２の配線４１，４３の合計膜厚（６００ｎｍ）を用いる。１５ＧＰａ以下のヤング率をもつ第１の絶縁膜４の合計膜厚ｄs、複合されたヤング率Ｅs及び線膨張係数αsは、次式で定義される。
【０１３２】
ｄs＝ｄs1＋ｄs2＋ ｄs3＋ ｄs4＋ｄs5
Ｅs＝（ｄs1Ｅs1＋ｄs2Ｅs2＋ｄs3Ｅs1＋ｄs4Ｅs2＋ｄs5Ｅs1）／ｄs
αs1＝（ｄs1αs1＋ｄs1αs1＋ｄs1αs1＋ｄs1αs1＋ｄs1αs1）／ｄs
なお、ｄs1〜ｄs5は，Ｅs1〜Ｅs5及びαs1〜αs5はそれぞれ順に層間絶縁膜６１〜６５の膜厚，ヤング率及び線膨張係数を示す。本実施形態で用いるポリイミド膜のヤング率は５．２ＧＰａ、線膨張係数は１０-5である。
【０１３３】
上式から、ｄs＝１８００ｎｍ，Ｅs＝５．５ＧＰａ，αs＝１０-5である。第２絶縁膜の膜厚ｄhは、プラズマＳｉＮ膜の膜厚とした。ＭＴＦについては、図６（ｂ）に示すようなＴＥＯＳ−ＳｉＯ2／ＳｉＮ積層膜を層間絶縁膜として用いた配線を基準として判断した。
【０１３４】
配線上に第１の絶縁膜４のみを成膜した場合には、表７に示したように、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１３５】
第２の配線４３を試験配線とした場合にも同様の結果が得られた。
【０１３６】
（第７実施形態）
第７の実施形態として、配線材料がＣｕ又はＣｕ合金である場合について説明する。
【０１３７】
表８に第１実施形態記載の構造におけるＡｌ配線をＣｕ配線に置換した半導体装置について実験を行った場合の絶縁膜４及び５の膜厚，ｓ値，ＭＴＦ，電流密度係数ｎ及びクラック耐性を以下の表８に示す。
【０１３８】
【表８】
測定結果からＣｕ配線の場合は、ｋ1＝１．２，ｋ2＝１０-3であった。ライナー材および配線上部のバリアメタルとしては、ＴｉＮ又ＴａＮを用いた。配線の膜厚ｄMは、ライナー材と配線上面のバリア層およびＣｕの膜厚の合計で、４００ｎｍである。配線材料のヤング率（ＥM）および線膨張係数（αM）は、Ｃｕの物性値（ＥM＝１２６ＧＰａ，αM＝１．７×１０-5）を用いた。ＭＴＦについては、ＴＥＯＳ−ＳｉＯ2 ／ＳｉＮ積層膜を層間絶縁膜として用いた配線を基準として判断した。
【０１４０】
表８に示すように、第１の絶縁膜４のみを成膜した場合には、ＭＴＦは従来品よりも著しく向上し、ｎ値も２より大きくなったが、クラックが発生した。第１の絶縁膜４上に第２の絶縁膜５を１０ｎｍ成膜することによって、クラックの発生は防止できた。第２の絶縁膜５の膜厚を変化させていくと、ｓ値が５×１０-4より大きい構造では、クラックの発生は起こらなかったが、ＭＴＦ，ｎ値ともに従来品と同程度であった。ｓ値が５×１０-4以下の配線構造においては、ＭＴＦが従来品よりも２０％以上向上し、かつｎが２より大きな値となった。さらにｓ値が３．２×１０-4以下の場合には、ｎは同様に２より大きな値をとり、かつＭＴＦが従来品よりも６０％以上向上した。
【０１４１】
以上より、第２の絶縁膜５の膜厚は、Ｆ添加ＳｉＯ2膜の場合は１５００ｎｍ以下、ＴＥＯＳ−ＳｉＯ2膜の場合は３００ｎｍ以下、プラズマＳｉＮ膜の場合は１００ｎｍ以下に定まる。
【０１４２】
また、第２〜第６実施形態全ての構造において、配線材料がＣｕ又はＣｕ合金の場合でもＡｌ配線の場合と同様の効果が得られた。Ｃｕ配線の場合には、配線とそれに接する絶縁膜との間にバリア層が存在するが、ｓ値を計算する際にこのバリア層の膜厚は、バリア層が導電膜の場合には配線膜厚に、バリア層が絶縁物の場合には絶縁膜の膜厚に加えた。
【０１４３】
本発明は上記実施形態に限定されるものではない。
【０１４４】
また、膜の形成方法としては、スピンコート以外にＣＶＤ法、蒸着重合、スパッタリング法などを用いて作製した有機を含む酸化シリコン膜についても同様の効果が得られる。また有機を含む酸化シリコン膜は、添加物としてＴｉ、ジルコニア又はＡｌの金属酸化物を含んでいても構わない。
【０１４５】
ライナー材については、Ｎｂ以外にＴｉ，ＴｉＮ，Ｔａ又はＴａＡｌなどを用いた場合にも同様の効果が得られた。
【０１４６】
【発明の効果】
以上詳述したように本発明によれば、配線に接するように第１の絶縁膜が形成され、さらにこの第１の絶縁膜上に接して該第１の絶縁膜よりもヤング率の低い第２の絶縁膜が形成された構造とし、配線に働く応力の温度勾配ｓ＜５×１０-4となるように各パラメータを適切に定めることにより、配線のクラック耐性を保持しつつＥＭ信頼性が著しく向上する。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の断面図。
【図２】本発明の第２実施形態に係る半導体装置の断面図。
【図３】本発明の第３実施形態に係る半導体装置の断面図。
【図４】本発明の第４実施形態に係る半導体装置の断面図。
【図５】本発明の第５実施形態に係る半導体装置の断面図。
【図６】本発明の第６実施形態に係る半導体装置の断面図。
【符号の説明】
１…ＴＥＯＳ−ＳｉＯ2膜
２…ライナー材
３…配線
４…第１の絶縁膜
４ａ〜４ｄ，４２，６１〜６５…層間絶縁膜
５…第２の絶縁膜
２１…反射防止膜
３１…熱酸化ＳｉＯ2膜
３２…プラズマＳｉＮ膜
４１…第１の配線
４３…第２の配線
５１…第３の配線
Claims (21)
- 配線と、この配線の少なくとも一面に接して形成された第１の層間絶縁膜である第１の絶縁膜と、この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の層間絶縁膜である第２の絶縁膜とを具備してなる半導体装置であって、
前記配線、前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をαM，αs，αhとし、それぞれのヤング率をＥM，Ｅs，Ｅhとし、それぞれの膜厚をｄM，ｄs，ｄhとし、前記配線を構成する材料により定まる係数をｋ1，ｋ2とし、ｄI＝ｄs＋ｄh 、ＥI＝（ｄsＥs＋ｄhＥh）／ｄI、αI＝（ｄsαs＋ｄhαh）／ｄIと定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
- Ｃｕ配線からなる配線と、この配線の少なくとも一面に接して形成された第１の絶縁膜と、この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の絶縁膜とを具備してなる半導体装置であって、
前記配線、前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をα M ，α s ，α h とし、それぞれのヤング率をＥ M ，Ｅ s ，Ｅ h とし、それぞれの膜厚をｄ M ，ｄ s ，ｄ h とし、ｄ I ＝ｄ s ＋ｄ h 、 Ｅ I ＝（ｄ s Ｅ s ＋ｄ h Ｅ h ）／ｄ I 、α I ＝（ｄ s α s ＋ｄ h α h ）／ｄ I と定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
- 配線と、この配線の底面に接して形成された第１の絶縁膜と、この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の絶縁膜とを具備してなる半導体装置であって、
前記配線、前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をα M ，α s ，α h とし、それぞれのヤング率をＥ M ，Ｅ s ，Ｅ h とし、それぞれの膜厚をｄ M ，ｄ s ，ｄ h とし、前記配線を構成する材料により定まる係数をｋ 1 ，ｋ 2 とし、ｄ I ＝ｄ s ＋ｄ h 、 Ｅ I ＝（ｄ s Ｅ s ＋ｄ h Ｅ h ）／ｄ I 、α I ＝（ｄ s α s ＋ｄ h α h ）／ｄ I と定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
- 配線材料で形成された主構成部と、この主構成部の上面及び下面の少なくとも一方に接して形成された少なくとも一つの導電層とを含む配線と、
この配線の少なくとも一面に接して形成された第１の層間絶縁膜である第１の絶縁膜と、
この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の層間絶縁膜である第２の絶縁膜とを具備してなる半導体装置であって、
前記配線の主構成部、前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をα M ，α s ，α h とし、それぞれのヤング率をＥ M ，Ｅ s ，Ｅ h とし、前記配線、前記第１の絶縁膜及び前記第２の絶縁膜の膜厚をｄ M ，ｄ s ，ｄ h とし、前記配線材料により定まる係数をｋ 1 ，ｋ 2 とし、ｄ I ＝ｄ s ＋ｄ h 、 Ｅ I ＝（ｄ s Ｅ s ＋ｄ h Ｅ h ）／ｄ I 、α I ＝（ｄ s α s ＋ｄ h α h ）／ｄ I と定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
- Ｃｕからなる主構成部と、この主構成部の上面及び下面の少なくとも一方に接して形成された少なくとも一つの導電層とを含む配線と、
この配線の少なくとも一面に接して形成された第１の絶縁膜と、
この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の絶縁膜とを具備してなる半導体装置であって、
前記配線の主構成部、前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をα M ，α s ，α h とし、それぞれのヤング率をＥ M ，Ｅ s ，Ｅ h とし、前記配線、前記第１の絶縁膜及び前記第２の絶縁膜の膜厚をｄ M ，ｄ s ，ｄ h とし、ｄ I ＝ｄ s ＋ｄ h 、 Ｅ I ＝（ｄ s Ｅ s ＋ｄ h Ｅ h ）／ｄ I 、α I ＝（ｄ s α s ＋ｄ h α h ）／ｄ I と定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
- 配線材料で形成された主構成部と、この主構成部の上面及び下面の少なくとも一方に接して形成された少なくとも一つの導電層とを含む配線と、
この配線の下面に接して形成された第１の絶縁膜と、
この第１の絶縁膜上に接して形成され、前記第１の絶縁膜よりもヤング率の高い第２の絶縁膜とを具備してなる半導体装置であって、
前記配線の主構成部、前記第１の絶縁膜及び前記第２の絶縁膜のそれぞれの線膨張係数をα M ，α s ，α h とし、それぞれのヤング率をＥ M ，Ｅ s ，Ｅ h とし、前記配線、前記第１の絶縁膜及び前記第２の絶縁膜の膜厚をｄ M ，ｄ s ，ｄ h とし、前記配線材料により定まる係数をｋ 1 ，ｋ 2 とし、ｄ I ＝ｄ s ＋ｄ h 、 Ｅ I ＝（ｄ s Ｅ s ＋ｄ h Ｅ h ）／ｄ I 、α I ＝（ｄ s α s ＋ｄ h α h ）／ｄ I と定義し、前記配線に働く応力の温度勾配をｓとすると、前記配線、前記第１の絶縁膜、前記第２の絶縁膜は、
- 前記第１の絶縁膜はヤング率が１５ＧＰａ以下の材料により形成され、前記第２の絶縁膜はヤング率が１５ＧＰａより大の材料により形成されてなることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
- 前記第１の絶縁膜は、異なる材料からなる積層膜であり、前記配線側から数えてｉ番目の絶縁膜の膜厚をｄsi、ヤング率をＥsi、線膨張係数をαsiとすると、
- 前記第１の絶縁膜は、有機材料を含む酸化シリコンを主成分とする膜を少なくとも１層有することを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
- 前記有機材料は、メチル基を主成分とすることを特徴とする請求項９に記載の半導体装置。
- 前記半導体装置はさらに基板を有し、
この基板の主面上に少なくとも絶縁層を介して前記配線が形成され、
前記第１の絶縁膜は、前記配線の上面又は下面に接して形成されていることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。 - 前記半導体装置はさらに基板を有し、
この基板の主面上に少なくとも絶縁層を介して前記配線が形成され、
前記第１の絶縁膜は、前記配線の上面又は下面及び側面に接して形成されていることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。 - 前記半導体装置はさらに基板を有し、
この基板の主面上に少なくとも絶縁層を介して前記配線が形成され、
前記配線は前記基板の主面上であって互いに異なる層に形成された第１の配線及び第２の配線からなり、
前記第１の絶縁膜は前記第１の配線の側面に形成され、
前記第２の絶縁膜は前記第１の配線と前記第２の配線との間に形成され、
前記第１の配線の線膨張係数はα M 、ヤング率はＥ M 、膜厚はｄ M であり、前記第１の配線を構成する材料により係数ｋ 1 及びｋ 2 が定まることを特徴とする請求項１に記載の半導体装置。 - 前記半導体装置はさらに基板を有し、
この基板の主面上に少なくとも絶縁層を介して前記配線が形成され、
前記配線は前記基板の主面上であって互いに異なる層に形成された第１の配線及び第２の配線からなり、
前記第１の絶縁膜は前記第１の配線の側面に形成され、
前記第２の絶縁膜は前記第１の配線と前記第２の配線との間に形成され、
前記第１の配線の主構成部の線膨張係数はα M 、ヤング率はＥ M 、前記第１の配線の膜厚はｄ M であり、前記第１の配線の主構成部を形成する配線材料により係数ｋ 1 及びｋ 2 が定まることを特徴とする請求項４に記載の半導体装置。 - 前記半導体装置はさらに基板を有し、
この基板の主面上に少なくとも絶縁層を介して前記配線が形成され、
前記配線は前記基板の主面上であって互いに異なる層に形成された第１の配線及び第２の配線からなり、
前記第１の絶縁膜は前記第１の配線の側面に形成され、
前記第２の絶縁膜は前記第１の配線と前記第２の配線との間に形成され、
前記第１の配線の線膨張係数はα M 、ヤング率はＥ M 、膜厚はｄ M であり、前記第１の配線を構成する材料により係数ｋ 1 及びｋ 2 が定まり、
前記第１の絶縁膜はヤング率が１５ＧＰａ以下の材料により形成され、前記第２の絶縁膜はヤング率が１５ＧＰａより大の材料により形成されてなることを特徴とする請求項１に記載の半導体装置。 - 前記半導体装置はさらに基板を有し、
この基板の主面上に少なくとも絶縁層を介して前記配線が形成され、
前記配線は前記基板の主面上であって互いに異なる層に形成された第１の配線及び第２の配線からなり、
前記第１の絶縁膜は前記第１の配線の側面に形成され、
前記第２の絶縁膜は前記第１の配線と前記第２の配線との間に形成され、
前記第１の配線の主構成部の線膨張係数はα M 、ヤング率はＥ M 、前記第１の配線の膜厚はｄ M であり、前記第１の配線の主構成部を形成する配線材料により係数ｋ 1 及びｋ 2 が定まり、
前記第１の絶縁膜はヤング率が１５ＧＰａ以下の材料により形成され、前記第２の絶縁膜はヤング率が１５ＧＰａより大の材料により形成されてなることを特徴とする請求項４に記載の半導体装置。 - 前記配線はＡｌからなり、前記係数ｋ 1 は１、前記係数ｋ 2 は１×１０ -3 であることを特徴とする請求項１又は３に記載の半導体装置。
- 前記配線材料はＡｌからなり、前記係数ｋ 1 は１、前記係数ｋ 2 は１×１０ -3 であることを特徴とする請求項４又は６に記載の半導体装置。
- 前記配線はＣｕからなり、前記係数ｋ 1 は１．２、前記係数ｋ 2 は１×１０ -3 であることを特徴とする請求項１又は３に記載の半導体装置。
- 前記配線材料はＣｕからなり、前記係数ｋ 1 は１．２、前記係数ｋ 2 は１×１０ -3 であることを特徴とする請求項４又は６に記載の半導体装置。
- 前記第１の絶縁膜は、前記配線の下面に接して形成されていることを特徴とする請求項２又は５に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07509799A JP4460669B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置 |
| TW089104379A TW490710B (en) | 1999-03-19 | 2000-03-10 | Semiconductor device |
| US09/531,011 US6414394B1 (en) | 1999-03-19 | 2000-03-20 | Semiconductor device |
| KR10-2000-0013954A KR100429750B1 (ko) | 1999-03-19 | 2000-03-20 | 반도체 장치 |
| US10/085,067 US6580171B2 (en) | 1999-03-19 | 2002-03-01 | Semiconductor wiring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07509799A JP4460669B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000269337A JP2000269337A (ja) | 2000-09-29 |
| JP2000269337A5 JP2000269337A5 (ja) | 2006-04-27 |
| JP4460669B2 true JP4460669B2 (ja) | 2010-05-12 |
Family
ID=13566336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07509799A Expired - Fee Related JP4460669B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6414394B1 (ja) |
| JP (1) | JP4460669B2 (ja) |
| KR (1) | KR100429750B1 (ja) |
| TW (1) | TW490710B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164428A (ja) * | 2000-11-29 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002299441A (ja) * | 2001-03-30 | 2002-10-11 | Jsr Corp | デュアルダマシン構造の形成方法 |
| JP4731456B2 (ja) * | 2006-12-19 | 2011-07-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
| WO2010145712A1 (en) * | 2009-06-19 | 2010-12-23 | Imec | Crack reduction at metal/organic dielectric interface |
| TWI414047B (zh) * | 2010-03-17 | 2013-11-01 | Ind Tech Res Inst | 電子元件封裝結構及其製造方法 |
| KR101906408B1 (ko) * | 2011-10-04 | 2018-10-11 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| US9397051B2 (en) * | 2013-12-03 | 2016-07-19 | Invensas Corporation | Warpage reduction in structures with electrical circuitry |
| JP6540650B2 (ja) * | 2016-10-19 | 2019-07-10 | 株式会社村田製作所 | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092675B2 (ja) * | 1990-09-28 | 2000-09-25 | 東ソー株式会社 | オキシナイトライドガラス及びその製造方法 |
| US5689136A (en) * | 1993-08-04 | 1997-11-18 | Hitachi, Ltd. | Semiconductor device and fabrication method |
| JPH07326671A (ja) | 1994-05-31 | 1995-12-12 | Texas Instr Inc <Ti> | 半導体装置の製造方法 |
| JP3305211B2 (ja) * | 1996-09-10 | 2002-07-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US5945203A (en) * | 1997-10-14 | 1999-08-31 | Zms Llc | Stratified composite dielectric and method of fabrication |
| US6001747A (en) * | 1998-07-22 | 1999-12-14 | Vlsi Technology, Inc. | Process to improve adhesion of cap layers in integrated circuits |
| US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
-
1999
- 1999-03-19 JP JP07509799A patent/JP4460669B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-10 TW TW089104379A patent/TW490710B/zh not_active IP Right Cessation
- 2000-03-20 KR KR10-2000-0013954A patent/KR100429750B1/ko not_active IP Right Cessation
- 2000-03-20 US US09/531,011 patent/US6414394B1/en not_active Expired - Lifetime
-
2002
- 2002-03-01 US US10/085,067 patent/US6580171B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6580171B2 (en) | 2003-06-17 |
| TW490710B (en) | 2002-06-11 |
| US20020130421A1 (en) | 2002-09-19 |
| KR20000076915A (ko) | 2000-12-26 |
| KR100429750B1 (ko) | 2004-05-03 |
| JP2000269337A (ja) | 2000-09-29 |
| US6414394B1 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648480B2 (ja) | 半導体装置およびその製造方法 | |
| US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US7579696B2 (en) | Semiconductor device | |
| KR100812731B1 (ko) | 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 | |
| KR100383204B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4364258B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8455985B2 (en) | Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same | |
| JP4460669B2 (ja) | 半導体装置 | |
| JP2004296904A (ja) | 半導体装置、半導体装置の製造方法 | |
| JP4550678B2 (ja) | 半導体装置 | |
| JP4676350B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007294586A (ja) | 半導体装置 | |
| KR101096101B1 (ko) | 반도체장치 및 반도체장치를 제조하는 방법 | |
| JP4012163B2 (ja) | 半導体装置 | |
| KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8508033B2 (en) | Semiconductor device | |
| JP2007294967A (ja) | 長寿命の相互接続構造及びその製造方法 | |
| US7179743B2 (en) | Titanium underlayer for lines in semiconductor devices | |
| JP5364765B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6566263B1 (en) | Method of forming an HDP CVD oxide layer over a metal line structure for high aspect ratio design rule | |
| Onoda et al. | Mechanical effects of hafnium and boron addition to aluminum alloy films for submicrometer LSI interconnects | |
| Rhee et al. | Effects of BEOL stack on thermal mechanical stress of Cu lines | |
| US20040175923A1 (en) | Semiconductor device and fabrication thereof | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2006041297A (ja) | 絶縁性材料薄膜の機械的特性判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |