JP3285496B2 - 導通検査装置及びその検査方法及びその検査プローブ - Google Patents
導通検査装置及びその検査方法及びその検査プローブInfo
- Publication number
- JP3285496B2 JP3285496B2 JP20593296A JP20593296A JP3285496B2 JP 3285496 B2 JP3285496 B2 JP 3285496B2 JP 20593296 A JP20593296 A JP 20593296A JP 20593296 A JP20593296 A JP 20593296A JP 3285496 B2 JP3285496 B2 JP 3285496B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- detection
- probe
- continuity
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、導通を検査する装
置及びその検査方法に関し、特にプリント基板上のパタ
ーンの導通検査を行う導通検査装置及びその検査方法及
びその検査プローブに関する。
置及びその検査方法に関し、特にプリント基板上のパタ
ーンの導通検査を行う導通検査装置及びその検査方法及
びその検査プローブに関する。
【０００２】
【従来の技術】プリント基板上にプリントされた導体パ
ターンや、その導体パターンに半田付けされた部品を含
めた導通検査の手法が、従来より提案されている。例え
ば、特開平６−２１３９５５号には、部品を半田付けさ
れたプリント基板を、触針（プローブ）がマトリックス
状に複数配置された基板の上に該プリント基板のパター
ン面が接するように載せ、更に該プリント基板の部品上
に、容量性テストプローブが複数配置されたプレート状
の検査プローブを載せ、その検査プローブと各触針との
間に形成される容量性結合を測定し、所定値と比較する
ことにより、半田付け不良や断線等を検出する手法が開
示されている。また、例えば、特開平４−２４４９７６
号には、プリント基板の一方の端部にその基板の導体パ
ターンと等間隔に配列された複数のピン状の検査プロー
ブを接触させ、もう一方の端部の該導体パターンの末端
部分に接続されたコネクタの上部に導通チェック治具を
載せ、容量結合させることにより、非接触で各導体パタ
ーンの導通を検査する手法が開示されている。
ターンや、その導体パターンに半田付けされた部品を含
めた導通検査の手法が、従来より提案されている。例え
ば、特開平６−２１３９５５号には、部品を半田付けさ
れたプリント基板を、触針（プローブ）がマトリックス
状に複数配置された基板の上に該プリント基板のパター
ン面が接するように載せ、更に該プリント基板の部品上
に、容量性テストプローブが複数配置されたプレート状
の検査プローブを載せ、その検査プローブと各触針との
間に形成される容量性結合を測定し、所定値と比較する
ことにより、半田付け不良や断線等を検出する手法が開
示されている。また、例えば、特開平４−２４４９７６
号には、プリント基板の一方の端部にその基板の導体パ
ターンと等間隔に配列された複数のピン状の検査プロー
ブを接触させ、もう一方の端部の該導体パターンの末端
部分に接続されたコネクタの上部に導通チェック治具を
載せ、容量結合させることにより、非接触で各導体パタ
ーンの導通を検査する手法が開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、前者の場合、触針（プローブ）が２次
元方向に複数配置されているため、検査対象であるプリ
ント基板に全ての触針が適切に接触しているかを適時確
認する必要がある。また、触針の先端部分が細い形状を
しているので、プリント基板の接触部分に傷を付けない
ように、且つ該触針自体を曲げないように取り扱う必要
がある。また、後者の場合、前記の等間隔に配列された
複数のピン状の検査プローブを、プリント基板の導体パ
ターンの所定位置に接触させる必要があるため、検査す
べきプリント基板が小型・高密度化するほど位置決めが
困難となる。更に、上記の何れの場合も触針またはピン
状の検査プローブが、検査対象であるプリント基板の導
体パターンと等間隔で配置されているため、導体パター
ンの間隔が異なるプリント基板への応用が困難である。
来例においては、前者の場合、触針（プローブ）が２次
元方向に複数配置されているため、検査対象であるプリ
ント基板に全ての触針が適切に接触しているかを適時確
認する必要がある。また、触針の先端部分が細い形状を
しているので、プリント基板の接触部分に傷を付けない
ように、且つ該触針自体を曲げないように取り扱う必要
がある。また、後者の場合、前記の等間隔に配列された
複数のピン状の検査プローブを、プリント基板の導体パ
ターンの所定位置に接触させる必要があるため、検査す
べきプリント基板が小型・高密度化するほど位置決めが
困難となる。更に、上記の何れの場合も触針またはピン
状の検査プローブが、検査対象であるプリント基板の導
体パターンと等間隔で配置されているため、導体パター
ンの間隔が異なるプリント基板への応用が困難である。
【０００４】そこで本発明は、位置決めが容易で、汎用
性に優れた導通検査装置及びその検査方法及びその検査
プローブの提供を目的とする。
性に優れた導通検査装置及びその検査方法及びその検査
プローブの提供を目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の導通検査装置は以下の構成を特徴とする。
め、本発明の導通検査装置は以下の構成を特徴とする。
【０００６】即ち、基板上に形成されている複数の導体
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査装置であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け手段と、その関連付け手
段により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査手段
とを備え、前記複数の導体パターンに前記検査プローブ
を接触させ、前記複数の検出導体のうちのある検出導体
に電圧を印加した結果、その電圧が検出された前記ある
検出導体以外の検出導体と前記ある検出導体とを、前記
複数の導体パターンのうちのある導体パターンとして関
連付けすることを特徴とする。
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査装置であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け手段と、その関連付け手
段により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査手段
とを備え、前記複数の導体パターンに前記検査プローブ
を接触させ、前記複数の検出導体のうちのある検出導体
に電圧を印加した結果、その電圧が検出された前記ある
検出導体以外の検出導体と前記ある検出導体とを、前記
複数の導体パターンのうちのある導体パターンとして関
連付けすることを特徴とする。
【０００７】
【０００８】また例えば、前記検査プローブが有する複
数の検出導体は、前記複数の導体パターンにおける各導
体パターンに、少なくとも２つ接触する間隔で配置され
ていることを特徴とし、好ましくは前記複数の検出導体
の間隔は、前記複数の導体パターンの間隔の略１／３で
あるとよい。
数の検出導体は、前記複数の導体パターンにおける各導
体パターンに、少なくとも２つ接触する間隔で配置され
ていることを特徴とし、好ましくは前記複数の検出導体
の間隔は、前記複数の導体パターンの間隔の略１／３で
あるとよい。
【０００９】また例えば、前記検査プローブの複数の検
出導体を、フレキシブル基板により作成し、そのフレキ
シブル基板における前記複数の導体パターンとの接触部
分を、弾性材により支持したことを特徴とする。これに
より、検査プローブの構造を単純化し、且つ導体パター
ンへの接触を確実なものとする。また、上記の目的を達
成するため、本発明の導通検査方法は以下の構成を特徴
とする。
出導体を、フレキシブル基板により作成し、そのフレキ
シブル基板における前記複数の導体パターンとの接触部
分を、弾性材により支持したことを特徴とする。これに
より、検査プローブの構造を単純化し、且つ導体パター
ンへの接触を確実なものとする。また、上記の目的を達
成するため、本発明の導通検査方法は以下の構成を特徴
とする。
【００１０】即ち、基板上に形成されている複数の導体
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査方法であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け工程と、その関連付け工
程により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査工程
とを備え、前記関係付け工程は、前記複数の導体パター
ンに前記検査プローブを接触させ、前記複数の検出導体
のうちのある検出導体に電圧を印加し、その電圧が検出
された前記ある検出導体以外の検出導体と前記ある検出
導体とを、前記複数の導体パターンのうちのある導体パ
ターンとして関連付けすることを特徴とする。
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査方法であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け工程と、その関連付け工
程により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査工程
とを備え、前記関係付け工程は、前記複数の導体パター
ンに前記検査プローブを接触させ、前記複数の検出導体
のうちのある検出導体に電圧を印加し、その電圧が検出
された前記ある検出導体以外の検出導体と前記ある検出
導体とを、前記複数の導体パターンのうちのある導体パ
ターンとして関連付けすることを特徴とする。
【００１１】
【００１２】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。はじめに、本発明に係る導通検査
装置の全体の構成について図１及び図２を参照して説明
する。
を参照して説明する。はじめに、本発明に係る導通検査
装置の全体の構成について図１及び図２を参照して説明
する。
【００１３】図１は、本発明の一実施形態としての導通
検査装置のシステム構成図である。
検査装置のシステム構成図である。
【００１４】図中、１は検査プローブ（詳細は後述す
る）であり、検査対象である基板１０上の導体パターン
１０２の一方の端部にあるコンタクト１０１Ａに接触さ
せる。２はコネクタであり、導体パターン１０２のもう
一方の端部にあるコンタクト１０１Ｂに接続される。３
は制御装置であり、検査装置全体の動作を制御する（動
作については後述する）。６及び７はスイッチ回路であ
り、好ましくは複数のＦＥＴ(Field Effect Transisto
r)を有するマルチプレクサ回路である。４はアナログ／
デジタル（以下、Ａ／Ｄ）コンバータであり、スイッチ
回路７からのアナログ出力電圧をデジタル信号に変換し
て制御装置３に入力する。５はＤＣ電源であり、スイッ
チ回路６に供給される。８はドライバ・レシーバ回路で
あり、プローブ１とスイッチ回路６及び／または制御装
置３との間の電圧のインタフェースを行う。好ましく
は、基板１０の所定位置へのセット及びそのセットされ
た基板１０上へのプローブ１の移動は不図示の工業用ロ
ボット及びステージ等により自動化されているものとす
る。
る）であり、検査対象である基板１０上の導体パターン
１０２の一方の端部にあるコンタクト１０１Ａに接触さ
せる。２はコネクタであり、導体パターン１０２のもう
一方の端部にあるコンタクト１０１Ｂに接続される。３
は制御装置であり、検査装置全体の動作を制御する（動
作については後述する）。６及び７はスイッチ回路であ
り、好ましくは複数のＦＥＴ(Field Effect Transisto
r)を有するマルチプレクサ回路である。４はアナログ／
デジタル（以下、Ａ／Ｄ）コンバータであり、スイッチ
回路７からのアナログ出力電圧をデジタル信号に変換し
て制御装置３に入力する。５はＤＣ電源であり、スイッ
チ回路６に供給される。８はドライバ・レシーバ回路で
あり、プローブ１とスイッチ回路６及び／または制御装
置３との間の電圧のインタフェースを行う。好ましく
は、基板１０の所定位置へのセット及びそのセットされ
た基板１０上へのプローブ１の移動は不図示の工業用ロ
ボット及びステージ等により自動化されているものとす
る。
【００１５】尚、以下の説明において、基板１０のパタ
ーン１０２は図示の如く導体が平行に配置された形状の
プリント基板やフレキシブル基板とする。また、コネク
タ２はコネクタに限られるものではなく、パターン１０
２と等間隔で配置されたピンプローブや、交流電圧の印
加による非接触検査を行うための容量性プローブであっ
てもよいことは言うまでもない。
ーン１０２は図示の如く導体が平行に配置された形状の
プリント基板やフレキシブル基板とする。また、コネク
タ２はコネクタに限られるものではなく、パターン１０
２と等間隔で配置されたピンプローブや、交流電圧の印
加による非接触検査を行うための容量性プローブであっ
てもよいことは言うまでもない。
【００１６】図２は、本発明の一実施形態としての制御
装置のブロック構成図である。
装置のブロック構成図である。
【００１７】図中、制御装置３は、例えばパーソナルコ
ンピュータであり、２１はプログラムに従って導通検査
装置を制御するＣＰＵ、２２は表示手段であるＣＲＴ、
２３は入力手段であるキーボード、２４はブートプログ
ラム等を記憶しているＲＯＭ（リードオンリメモリ）、
２５は各種処理結果を一時記憶するＲＡＭ、２６はＣＰ
Ｕ２１で使用するプログラム等を記憶するハードディス
クドライブ（ＨＤＤ）等の記憶装置、２７はＡ／Ｄコン
バータ４からのデジタル信号が入力される入力インタフ
ェース、そして２８はスイッチ回路６及び７に動作制御
信号を出力する出力インタフェースを備える。これらの
各構成は、内部バス２９を介して接続されている。
ンピュータであり、２１はプログラムに従って導通検査
装置を制御するＣＰＵ、２２は表示手段であるＣＲＴ、
２３は入力手段であるキーボード、２４はブートプログ
ラム等を記憶しているＲＯＭ（リードオンリメモリ）、
２５は各種処理結果を一時記憶するＲＡＭ、２６はＣＰ
Ｕ２１で使用するプログラム等を記憶するハードディス
クドライブ（ＨＤＤ）等の記憶装置、２７はＡ／Ｄコン
バータ４からのデジタル信号が入力される入力インタフ
ェース、そして２８はスイッチ回路６及び７に動作制御
信号を出力する出力インタフェースを備える。これらの
各構成は、内部バス２９を介して接続されている。
【００１８】ここで、上記の構成を備える導通検査装置
の動作の概要を述べれば、制御装置３は、まず、ＤＣ電
源５が印加されているスイッチ回路６の接続を順次切り
換えることによりプローブ１とコンタクト１０１Ａの接
触状態を判断（詳細は後述する）する（このとき、スイ
ッチ回路７は動作させず、パターン１０２とは電気的に
解放されているものとする）。次に、制御装置３は、パ
ターン１０２にＤＣ電源５の電圧を順次印加するため、
該判断結果に基づいてスイッチ回路６及びスイッチ回路
７を切り換え、スイッチ回路７から得られる出力値をＡ
／Ｄコンバータ４で変換し入手する。これによりパター
ン１０２の導通検査を行う。
の動作の概要を述べれば、制御装置３は、まず、ＤＣ電
源５が印加されているスイッチ回路６の接続を順次切り
換えることによりプローブ１とコンタクト１０１Ａの接
触状態を判断（詳細は後述する）する（このとき、スイ
ッチ回路７は動作させず、パターン１０２とは電気的に
解放されているものとする）。次に、制御装置３は、パ
ターン１０２にＤＣ電源５の電圧を順次印加するため、
該判断結果に基づいてスイッチ回路６及びスイッチ回路
７を切り換え、スイッチ回路７から得られる出力値をＡ
／Ｄコンバータ４で変換し入手する。これによりパター
ン１０２の導通検査を行う。
【００１９】次に、プローブ１の構造について図３及び
図４を参照して説明する。
図４を参照して説明する。
【００２０】図３は、本発明の一実施形態としての検査
プローブの斜視図である。
プローブの斜視図である。
【００２１】図４は、本発明の一実施形態としての検査
プローブの構造説明図である。
プローブの構造説明図である。
【００２２】図３及び図４において、プローブ１の検査
対象との接点を形成するフレキシブル基板５１は、図４
に示すようにゴム５５を貼り付けられたプローブボディ
５４に取り巻くようにしてプローブボディカバー５６に
より固定されている（一部接着している）。ゴム５５の
形状は、フレキシブル基板５１が基板１０上の各パター
ン１０２と接触し易いように、図４の点Ｐの部分に合せ
て山形とするとよい。また、フレキシブル基板５１の一
端は、コネクタ５２及び平型のリード線５３を介してド
ライバレシーバ回路８に接続される。フレキシブル基板
５１のＮ本の導体は、接点Ｐの部分が基板１０の各パタ
ーン１０２と接触する。このとき、弾性材としてのゴム
５５の性質と、フレキシブル基板５１の接点Ｐの部分の
形状により、基板１０及びパターン１０２を傷つけるこ
となく、且つ各パターン１０２に適当な圧力で接触させ
ることができる。尚、リード線５３の役割をフレキシブ
ル基板自身に持たせコネクタ５２を省略したプローブ１
Ａを図７に示す。
対象との接点を形成するフレキシブル基板５１は、図４
に示すようにゴム５５を貼り付けられたプローブボディ
５４に取り巻くようにしてプローブボディカバー５６に
より固定されている（一部接着している）。ゴム５５の
形状は、フレキシブル基板５１が基板１０上の各パター
ン１０２と接触し易いように、図４の点Ｐの部分に合せ
て山形とするとよい。また、フレキシブル基板５１の一
端は、コネクタ５２及び平型のリード線５３を介してド
ライバレシーバ回路８に接続される。フレキシブル基板
５１のＮ本の導体は、接点Ｐの部分が基板１０の各パタ
ーン１０２と接触する。このとき、弾性材としてのゴム
５５の性質と、フレキシブル基板５１の接点Ｐの部分の
形状により、基板１０及びパターン１０２を傷つけるこ
となく、且つ各パターン１０２に適当な圧力で接触させ
ることができる。尚、リード線５３の役割をフレキシブ
ル基板自身に持たせコネクタ５２を省略したプローブ１
Ａを図７に示す。
【００２３】図７は、本発明の一実施形態の変形例とし
ての検査プローブの斜視図であり、フレキシブル基板５
１Ａ自体をドライバ・レシーバ回路に接続すること以外
は図３及び図４のプローブ１と同様のため説明を省略す
る。
ての検査プローブの斜視図であり、フレキシブル基板５
１Ａ自体をドライバ・レシーバ回路に接続すること以外
は図３及び図４のプローブ１と同様のため説明を省略す
る。
【００２４】次に、本実施形態の導通検査の手法につい
て述べる。
て述べる。
【００２５】図５は、本発明の一実施形態としてのプロ
ーブと基板の関係を説明する図である。
ーブと基板の関係を説明する図である。
【００２６】図中、説明の便宜上基板１０は短手方向の
断面で表わされており、Ｍ本の導体パターン（１０２１
〜１０２Ｍ）を有する。一方、プローブ１はＮ本の導体
（１１１〜１１Ｎ）だけを表わしている。プローブ１の
導体間隔Ａは、プローブ１を基板１０に接触させた際、
１本のパターン１０２（幅Ｂ）上にプローブ１の導体が
少なくとも２本接触する間隔として、Ａ＜Ｂの条件を満
足し、好ましくはプローブ１の導体間隔が、基板１０の
パターン間隔の略１／３とするとよい。尚、本実施形態
では、プローブ１の導体間隔及び基板１０のパターン間
隔間隔は、数百ミクロンのオーダーである。この関係を
有するプローブ１により、まず、プローブ１の各導体
と、基板１０の各パターン１０２の接触状態を判定す
る。即ち、制御装置３により、どのプローブ１の導体
と、どのパターン１０２が接触しているかを割り付ける
（関連付ける）。この割り付け処理から導通検査処理ま
での流れを図６に示す。
断面で表わされており、Ｍ本の導体パターン（１０２１
〜１０２Ｍ）を有する。一方、プローブ１はＮ本の導体
（１１１〜１１Ｎ）だけを表わしている。プローブ１の
導体間隔Ａは、プローブ１を基板１０に接触させた際、
１本のパターン１０２（幅Ｂ）上にプローブ１の導体が
少なくとも２本接触する間隔として、Ａ＜Ｂの条件を満
足し、好ましくはプローブ１の導体間隔が、基板１０の
パターン間隔の略１／３とするとよい。尚、本実施形態
では、プローブ１の導体間隔及び基板１０のパターン間
隔間隔は、数百ミクロンのオーダーである。この関係を
有するプローブ１により、まず、プローブ１の各導体
と、基板１０の各パターン１０２の接触状態を判定す
る。即ち、制御装置３により、どのプローブ１の導体
と、どのパターン１０２が接触しているかを割り付ける
（関連付ける）。この割り付け処理から導通検査処理ま
での流れを図６に示す。
【００２７】図６は、本発明の一実施形態としての割り
付け処理／導通検査処理を示すフローチャートである。
付け処理／導通検査処理を示すフローチャートである。
【００２８】図中、ステップＳ１からステップＳ５は、
プローブ１の導体と、パターン１０２との割り付けルー
チン（尚、本ルーチンではスイッチ回路７は動作させな
い）である。制御装置３は、キーボード２３からの検査
開始指令により、カウンタを初期化し（ステップＳ
１）、スイッチ回路６を動作させて導体１１Ｉを選択
し、ＤＣ電源５の電圧を印加（ステップＳ２）する。そ
して、制御装置３は、ステップＳ２で印加した電圧が検
出できる導体１１Ｉ以外のプローブ１の導体をスイッチ
回路６を動作させて検索し、その電圧を検出した全ての
導体を、ある１本のパターン１０２として割り付ける
（ステップＳ３）。例えば、Ｉが１の場合、図５では導
体１１１にＤＣ電源５の電圧を印加される。この時、ス
イッチ回路６が導体１１２から導体１１Ｎを順次選択す
ると、プローブ１が基板１０に接触しているので、導体
１１１の印加電圧がパターン１０２１を介して導体１１
２だけに印加される。この電圧を制御装置３が検出する
ことにより、ある１本のパターン（パターン１０２１）
として導体１１１と導体１１２が割り付けられることに
なる。この処理をプローブ１の導体１１１から導体１１
Ｎまで順次行えば、基板１０のＭ本のパターンとプロー
ブ１のＮ本の導体が割り付けられる。
プローブ１の導体と、パターン１０２との割り付けルー
チン（尚、本ルーチンではスイッチ回路７は動作させな
い）である。制御装置３は、キーボード２３からの検査
開始指令により、カウンタを初期化し（ステップＳ
１）、スイッチ回路６を動作させて導体１１Ｉを選択
し、ＤＣ電源５の電圧を印加（ステップＳ２）する。そ
して、制御装置３は、ステップＳ２で印加した電圧が検
出できる導体１１Ｉ以外のプローブ１の導体をスイッチ
回路６を動作させて検索し、その電圧を検出した全ての
導体を、ある１本のパターン１０２として割り付ける
（ステップＳ３）。例えば、Ｉが１の場合、図５では導
体１１１にＤＣ電源５の電圧を印加される。この時、ス
イッチ回路６が導体１１２から導体１１Ｎを順次選択す
ると、プローブ１が基板１０に接触しているので、導体
１１１の印加電圧がパターン１０２１を介して導体１１
２だけに印加される。この電圧を制御装置３が検出する
ことにより、ある１本のパターン（パターン１０２１）
として導体１１１と導体１１２が割り付けられることに
なる。この処理をプローブ１の導体１１１から導体１１
Ｎまで順次行えば、基板１０のＭ本のパターンとプロー
ブ１のＮ本の導体が割り付けられる。
【００２９】プローブ１のＮ本の導体についての割り付
け処理の終了をした場合は（ステップＳ４）、スイッチ
回路６にＤＣ電源を印加し、ステップＳ３の割り付け結
果に基づいてスイッチ回路６及び７を連動させ、スイッ
チ回路７及びＡ／Ｄコンバータ４を介して該印加電圧を
検出することにより、基板１０のＭ本のパターン１０２
の導通検査を順次行う（ステップＳ６）。
け処理の終了をした場合は（ステップＳ４）、スイッチ
回路６にＤＣ電源を印加し、ステップＳ３の割り付け結
果に基づいてスイッチ回路６及び７を連動させ、スイッ
チ回路７及びＡ／Ｄコンバータ４を介して該印加電圧を
検出することにより、基板１０のＭ本のパターン１０２
の導通検査を順次行う（ステップＳ６）。
【００３０】尚、プローブ１の導体の間隔に応じて、印
加された電圧が検出される導体が多くなることは言うま
でもない。また、印加電圧を検出された導体は、それ以
降の割り付け処理から除外することにより、処理の高速
化を図ってもよい。
加された電圧が検出される導体が多くなることは言うま
でもない。また、印加電圧を検出された導体は、それ以
降の割り付け処理から除外することにより、処理の高速
化を図ってもよい。
【００３１】＜本実施形態の効果＞ （１）導体間隔Ａのプローブ１を基板１０に接触させる
際、１本のパターン１０２（幅Ｂ）上にプローブ１の導
体が少なくとも２本接触する間隔として、Ａ＜Ｂの条件
を満足する他の基板への汎用性を備えることができた。 （２）プローブ１の基板１０との接点部分をフレキシブ
ル基板５１で構成し、ゴム５５でサポートしたことによ
り、基板１０を傷つけることなく、各パターン１０２に
適切に接触させることができた。また、フレキシブル基
板５１なので、接点部分の各導体の間隔に位置ズレを起
こすことはない。 （３）プローブ１の基板１０との接点部分をフレキシブ
ル基板５１で構成し、ゴム５５でサポートする構造と
し、構成部品の点数が少なく、且つ製造が容易なため、
プローブ１の製造コストを低減できる。 （４）検査対象である基板１０それぞれに対して図６の
フローチャートの割り付け処理を行うため、プローブ１
の±Ｘ方向（図５）への高精度な位置決めを不用とし
た。これにより、小型・高密度化された基板の導通検査
であってもリードタイムを削減することができる。
際、１本のパターン１０２（幅Ｂ）上にプローブ１の導
体が少なくとも２本接触する間隔として、Ａ＜Ｂの条件
を満足する他の基板への汎用性を備えることができた。 （２）プローブ１の基板１０との接点部分をフレキシブ
ル基板５１で構成し、ゴム５５でサポートしたことによ
り、基板１０を傷つけることなく、各パターン１０２に
適切に接触させることができた。また、フレキシブル基
板５１なので、接点部分の各導体の間隔に位置ズレを起
こすことはない。 （３）プローブ１の基板１０との接点部分をフレキシブ
ル基板５１で構成し、ゴム５５でサポートする構造と
し、構成部品の点数が少なく、且つ製造が容易なため、
プローブ１の製造コストを低減できる。 （４）検査対象である基板１０それぞれに対して図６の
フローチャートの割り付け処理を行うため、プローブ１
の±Ｘ方向（図５）への高精度な位置決めを不用とし
た。これにより、小型・高密度化された基板の導通検査
であってもリードタイムを削減することができる。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
位置決めが容易で、汎用性に優れた導通検査装置及びそ
の検査方法及びその検査プローブの提供が実現する。
位置決めが容易で、汎用性に優れた導通検査装置及びそ
の検査方法及びその検査プローブの提供が実現する。
【００３３】
【図１】本発明の一実施形態としての導通検査装置のシ
ステム構成図である。
ステム構成図である。
【図２】本発明の一実施形態としての制御装置のブロッ
ク構成図である。
ク構成図である。
【図３】本発明の一実施形態としての検査プローブの斜
視図である。
視図である。
【図４】本発明の一実施形態としての検査プローブの構
造説明図である。
造説明図である。
【図５】本発明の一実施形態としてのプローブと基板の
関係を説明する図である。
関係を説明する図である。
【図６】本発明の一実施形態としての割り付け処理／導
通検査処理を示すフローチャートである。
通検査処理を示すフローチャートである。
【図７】本発明の一実施形態の変形例としての検査プロ
ーブの斜視図である。
ーブの斜視図である。
１ 検査プローブ ２，５２ コネクタ ３ 制御装置 ６，７ スイッチ回路 ４ Ａ／Ｄコンバータ ５ ＤＣ電源 ８ ドライバ・レシーバ回路 １０ 基板 ２１ ＣＰＵ ２２ ＣＲＴ ２３ キーボード ２４ ＲＯＭ ２５ ＲＡＭ ２６ 記憶装置 ２７ 入力インタフェース ２８ 出力インタフェース ２９ 内部バス ５１，５１Ａ フレキシブル基板 ５３ リード線 ５４ プローブボディ ５５ ゴム ５６，５６Ａ プローブボディカバー １０１Ａ，１０１Ｂ コンタクト １０２ 導体パターン １１１〜１１Ｎ プローブ１の導体 １０２１〜１０２Ｍ 基板１０の導体パターン
Claims (8)
- 【請求項１】 基板上に形成されている複数の導体パタ
ーンに検査プローブを接触させ、その複数の導体パター
ンの導通を検査する導通検査装置であって、 前記検査プローブが有する複数の検出導体を、前記複数
の導体パターンに関連付ける関連付け手段と、前記 関連付け手段により得られた関連付け情報に基づい
て前記複数の導体パターンをそれぞれ選択し、導通を検
査する検査手段とを備え、 前記関係付け手段は、前記複数の導体パターンに前記検
査プローブを接触させ、前記複数の検出導体のうちのあ
る検出導体に電圧を印加した結果、その電 圧が検出され
た前記ある検出導体以外の検出導体と前記ある検出導体
とを、前記複数の導体パターンのうちのある導体パター
ンとして関連付けすることを特徴とする導通検査装置。 - 【請求項２】 前記複数の検出導体は、前記複数の導体
パターンにおける各導体パターンに、少なくとも２つ接
触する間隔で配置されていることを特徴とする請求１記
載の導通検査装置。 - 【請求項３】 前記複数の検出導体の間隔は、前記複数
の導体パターンの間隔の略１／３であることを特徴とす
る請求項１または請求項２記載の導通検査装置。 - 【請求項４】 基板上に形成されている複数の導体パタ
ーンに検査プローブを接触させ、その複数の導体パター
ンの導通を検査する導通検査方法であって、 前記検査プローブが有する複数の検出導体を、前記複数
の導体パターンに関連付ける関連付け工程と、前記 関連付け工程により得られた関連付け情報に基づい
て前記複数の導体パターンをそれぞれ選択し、導通を検
査する検査工程とを備え、 前記関係付け工程は、前記複数の導体パターンに前記検
査プローブを接触させ、前記複数の検出導体のうちのあ
る検出導体に電圧を印加し、その電圧が検出された前記
ある検出導体以外の検出導体と前記ある検出導体とを、
前記複数の導体パターンのうちのある導体パターンとし
て関連付けする ことを特徴とする導通検査方法。 - 【請求項５】 導通検査装置により個別に信号供給及び
検出が可能な、並列に配設されている複数の検出導体を
有し、基板上に形成されている複数の導体パターンに前
記検出導体を接触させ、前記複数の導体パターンの導通
を検査する検査プローブであって、 前記複数の検出導体が、前記複数の導体パターンにおけ
る各導体パターンに、少なくとも２つ接触する間隔で配
置され、前記複数の導体パターンへ接触する前記複数の検出導体
のうちのある検出導体に前記導通検査装置より電圧を印
加し、前記導通検査装置による前記ある検出導体以外の
他の検出導体よりその電圧の検出を可能とする ことを特
徴とする検査プローブ。 - 【請求項６】 前記複数の検出導体の配設間隔は、前記
複数の導体パターンの間隔の略１／３であることを特徴
とする請求項５記載の検査プローブ。 - 【請求項７】 前記複数の検出導体を、フレキシブル基
板により作成したことを特徴とする請求項６記載の検査
プローブ。 - 【請求項８】 前記フレキシブル基板における前記複数
の導体パターンとの接触部分を、弾性材により支持した
ことを特徴とする請求項７記載の検査プローブ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20593296A JP3285496B2 (ja) | 1996-08-05 | 1996-08-05 | 導通検査装置及びその検査方法及びその検査プローブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20593296A JP3285496B2 (ja) | 1996-08-05 | 1996-08-05 | 導通検査装置及びその検査方法及びその検査プローブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048281A JPH1048281A (ja) | 1998-02-20 |
| JP3285496B2 true JP3285496B2 (ja) | 2002-05-27 |
Family
ID=16515128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20593296A Expired - Fee Related JP3285496B2 (ja) | 1996-08-05 | 1996-08-05 | 導通検査装置及びその検査方法及びその検査プローブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3285496B2 (ja) |
-
1996
- 1996-08-05 JP JP20593296A patent/JP3285496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1048281A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080595B2 (ja) | 基板検査装置および基板検査方法 | |
| JPH02224259A (ja) | 集積回路用プローブカードを検査する方法及び装置 | |
| JP3165056B2 (ja) | 基板検査装置および基板検査方法 | |
| US6462556B2 (en) | Circuit board testing apparatus and method | |
| JP5208208B2 (ja) | 製造方法および試験用ウエハユニット | |
| US20040150409A1 (en) | Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium | |
| JP3285499B2 (ja) | 導通検査装置及びその検査方法及びその検査プローブ | |
| JP3285496B2 (ja) | 導通検査装置及びその検査方法及びその検査プローブ | |
| KR102260861B1 (ko) | 인쇄회로기판의 검사장치 및 그 제어방법 | |
| WO1998010298A1 (fr) | Dispositif d'inspection d'un panneau d'affichage a cristaux liquides, procede d'inspection d'un panneau d'affichage a cristaux liquides et procede de fabrication d'un panneau d'affichage a cristaux liquides | |
| KR100320075B1 (ko) | 시험장치 | |
| US20060076968A1 (en) | Probe, printed circuit board testing device and printed circuit board testing method | |
| JPH09230005A (ja) | 回路基板検査装置 | |
| JPH077038B2 (ja) | プリント基板検査装置 | |
| JP2001235505A (ja) | 回路基板検査装置 | |
| JP3361311B2 (ja) | 基板検査装置および基板検査方法 | |
| JP2000074975A (ja) | 基板検査装置および基板検査方法 | |
| JPH11133090A (ja) | 基板検査装置および基板検査方法 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JPH1012679A (ja) | プローブカードおよびこのプローブカードを用いた試験 方法 | |
| JPH087349B2 (ja) | 液晶表示パネルの検査装置およびその検査方法 | |
| JPH08179010A (ja) | 電子部品の電気検査装置 | |
| CN114994511A (zh) | 一种邦定测试器、邦定测试方法和邦定测试装置 | |
| JP3902749B2 (ja) | インピーダンス校正を自動的に行うプローバ及びそのためのトレイ | |
| JP2548703Y2 (ja) | 回路基板検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020129 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |