JP3285496B2 - 導通検査装置及びその検査方法及びその検査プローブ - Google Patents
導通検査装置及びその検査方法及びその検査プローブInfo
- Publication number
- JP3285496B2 JP3285496B2 JP20593296A JP20593296A JP3285496B2 JP 3285496 B2 JP3285496 B2 JP 3285496B2 JP 20593296 A JP20593296 A JP 20593296A JP 20593296 A JP20593296 A JP 20593296A JP 3285496 B2 JP3285496 B2 JP 3285496B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- detection
- probe
- continuity
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、導通を検査する装
置及びその検査方法に関し、特にプリント基板上のパタ
ーンの導通検査を行う導通検査装置及びその検査方法及
びその検査プローブに関する。
置及びその検査方法に関し、特にプリント基板上のパタ
ーンの導通検査を行う導通検査装置及びその検査方法及
びその検査プローブに関する。
【0002】
【従来の技術】プリント基板上にプリントされた導体パ
ターンや、その導体パターンに半田付けされた部品を含
めた導通検査の手法が、従来より提案されている。例え
ば、特開平6−213955号には、部品を半田付けさ
れたプリント基板を、触針(プローブ)がマトリックス
状に複数配置された基板の上に該プリント基板のパター
ン面が接するように載せ、更に該プリント基板の部品上
に、容量性テストプローブが複数配置されたプレート状
の検査プローブを載せ、その検査プローブと各触針との
間に形成される容量性結合を測定し、所定値と比較する
ことにより、半田付け不良や断線等を検出する手法が開
示されている。また、例えば、特開平4−244976
号には、プリント基板の一方の端部にその基板の導体パ
ターンと等間隔に配列された複数のピン状の検査プロー
ブを接触させ、もう一方の端部の該導体パターンの末端
部分に接続されたコネクタの上部に導通チェック治具を
載せ、容量結合させることにより、非接触で各導体パタ
ーンの導通を検査する手法が開示されている。
ターンや、その導体パターンに半田付けされた部品を含
めた導通検査の手法が、従来より提案されている。例え
ば、特開平6−213955号には、部品を半田付けさ
れたプリント基板を、触針(プローブ)がマトリックス
状に複数配置された基板の上に該プリント基板のパター
ン面が接するように載せ、更に該プリント基板の部品上
に、容量性テストプローブが複数配置されたプレート状
の検査プローブを載せ、その検査プローブと各触針との
間に形成される容量性結合を測定し、所定値と比較する
ことにより、半田付け不良や断線等を検出する手法が開
示されている。また、例えば、特開平4−244976
号には、プリント基板の一方の端部にその基板の導体パ
ターンと等間隔に配列された複数のピン状の検査プロー
ブを接触させ、もう一方の端部の該導体パターンの末端
部分に接続されたコネクタの上部に導通チェック治具を
載せ、容量結合させることにより、非接触で各導体パタ
ーンの導通を検査する手法が開示されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、前者の場合、触針(プローブ)が2次
元方向に複数配置されているため、検査対象であるプリ
ント基板に全ての触針が適切に接触しているかを適時確
認する必要がある。また、触針の先端部分が細い形状を
しているので、プリント基板の接触部分に傷を付けない
ように、且つ該触針自体を曲げないように取り扱う必要
がある。また、後者の場合、前記の等間隔に配列された
複数のピン状の検査プローブを、プリント基板の導体パ
ターンの所定位置に接触させる必要があるため、検査す
べきプリント基板が小型・高密度化するほど位置決めが
困難となる。更に、上記の何れの場合も触針またはピン
状の検査プローブが、検査対象であるプリント基板の導
体パターンと等間隔で配置されているため、導体パター
ンの間隔が異なるプリント基板への応用が困難である。
来例においては、前者の場合、触針(プローブ)が2次
元方向に複数配置されているため、検査対象であるプリ
ント基板に全ての触針が適切に接触しているかを適時確
認する必要がある。また、触針の先端部分が細い形状を
しているので、プリント基板の接触部分に傷を付けない
ように、且つ該触針自体を曲げないように取り扱う必要
がある。また、後者の場合、前記の等間隔に配列された
複数のピン状の検査プローブを、プリント基板の導体パ
ターンの所定位置に接触させる必要があるため、検査す
べきプリント基板が小型・高密度化するほど位置決めが
困難となる。更に、上記の何れの場合も触針またはピン
状の検査プローブが、検査対象であるプリント基板の導
体パターンと等間隔で配置されているため、導体パター
ンの間隔が異なるプリント基板への応用が困難である。
【0004】そこで本発明は、位置決めが容易で、汎用
性に優れた導通検査装置及びその検査方法及びその検査
プローブの提供を目的とする。
性に優れた導通検査装置及びその検査方法及びその検査
プローブの提供を目的とする。
【0005】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の導通検査装置は以下の構成を特徴とする。
め、本発明の導通検査装置は以下の構成を特徴とする。
【0006】即ち、基板上に形成されている複数の導体
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査装置であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け手段と、その関連付け手
段により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査手段
とを備え、前記複数の導体パターンに前記検査プローブ
を接触させ、前記複数の検出導体のうちのある検出導体
に電圧を印加した結果、その電圧が検出された前記ある
検出導体以外の検出導体と前記ある検出導体とを、前記
複数の導体パターンのうちのある導体パターンとして関
連付けすることを特徴とする。
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査装置であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け手段と、その関連付け手
段により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査手段
とを備え、前記複数の導体パターンに前記検査プローブ
を接触させ、前記複数の検出導体のうちのある検出導体
に電圧を印加した結果、その電圧が検出された前記ある
検出導体以外の検出導体と前記ある検出導体とを、前記
複数の導体パターンのうちのある導体パターンとして関
連付けすることを特徴とする。
【0007】
【0008】また例えば、前記検査プローブが有する複
数の検出導体は、前記複数の導体パターンにおける各導
体パターンに、少なくとも2つ接触する間隔で配置され
ていることを特徴とし、好ましくは前記複数の検出導体
の間隔は、前記複数の導体パターンの間隔の略1/3で
あるとよい。
数の検出導体は、前記複数の導体パターンにおける各導
体パターンに、少なくとも2つ接触する間隔で配置され
ていることを特徴とし、好ましくは前記複数の検出導体
の間隔は、前記複数の導体パターンの間隔の略1/3で
あるとよい。
【0009】また例えば、前記検査プローブの複数の検
出導体を、フレキシブル基板により作成し、そのフレキ
シブル基板における前記複数の導体パターンとの接触部
分を、弾性材により支持したことを特徴とする。これに
より、検査プローブの構造を単純化し、且つ導体パター
ンへの接触を確実なものとする。また、上記の目的を達
成するため、本発明の導通検査方法は以下の構成を特徴
とする。
出導体を、フレキシブル基板により作成し、そのフレキ
シブル基板における前記複数の導体パターンとの接触部
分を、弾性材により支持したことを特徴とする。これに
より、検査プローブの構造を単純化し、且つ導体パター
ンへの接触を確実なものとする。また、上記の目的を達
成するため、本発明の導通検査方法は以下の構成を特徴
とする。
【0010】即ち、基板上に形成されている複数の導体
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査方法であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け工程と、その関連付け工
程により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査工程
とを備え、前記関係付け工程は、前記複数の導体パター
ンに前記検査プローブを接触させ、前記複数の検出導体
のうちのある検出導体に電圧を印加し、その電圧が検出
された前記ある検出導体以外の検出導体と前記ある検出
導体とを、前記複数の導体パターンのうちのある導体パ
ターンとして関連付けすることを特徴とする。
パターンに検査プローブを接触させ、その複数の導体パ
ターンの導通を検査する導通検査方法であって、前記検
査プローブが有する複数の検出導体を、前記複数の導体
パターンに関連付ける関連付け工程と、その関連付け工
程により得られた関連付け情報に基づいて前記複数の導
体パターンをそれぞれ選択し、導通を検査する検査工程
とを備え、前記関係付け工程は、前記複数の導体パター
ンに前記検査プローブを接触させ、前記複数の検出導体
のうちのある検出導体に電圧を印加し、その電圧が検出
された前記ある検出導体以外の検出導体と前記ある検出
導体とを、前記複数の導体パターンのうちのある導体パ
ターンとして関連付けすることを特徴とする。
【0011】
【0012】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。はじめに、本発明に係る導通検査
装置の全体の構成について図1及び図2を参照して説明
する。
を参照して説明する。はじめに、本発明に係る導通検査
装置の全体の構成について図1及び図2を参照して説明
する。
【0013】図1は、本発明の一実施形態としての導通
検査装置のシステム構成図である。
検査装置のシステム構成図である。
【0014】図中、1は検査プローブ(詳細は後述す
る)であり、検査対象である基板10上の導体パターン
102の一方の端部にあるコンタクト101Aに接触さ
せる。2はコネクタであり、導体パターン102のもう
一方の端部にあるコンタクト101Bに接続される。3
は制御装置であり、検査装置全体の動作を制御する(動
作については後述する)。6及び7はスイッチ回路であ
り、好ましくは複数のFET(Field Effect Transisto
r)を有するマルチプレクサ回路である。4はアナログ/
デジタル(以下、A/D)コンバータであり、スイッチ
回路7からのアナログ出力電圧をデジタル信号に変換し
て制御装置3に入力する。5はDC電源であり、スイッ
チ回路6に供給される。8はドライバ・レシーバ回路で
あり、プローブ1とスイッチ回路6及び/または制御装
置3との間の電圧のインタフェースを行う。好ましく
は、基板10の所定位置へのセット及びそのセットされ
た基板10上へのプローブ1の移動は不図示の工業用ロ
ボット及びステージ等により自動化されているものとす
る。
る)であり、検査対象である基板10上の導体パターン
102の一方の端部にあるコンタクト101Aに接触さ
せる。2はコネクタであり、導体パターン102のもう
一方の端部にあるコンタクト101Bに接続される。3
は制御装置であり、検査装置全体の動作を制御する(動
作については後述する)。6及び7はスイッチ回路であ
り、好ましくは複数のFET(Field Effect Transisto
r)を有するマルチプレクサ回路である。4はアナログ/
デジタル(以下、A/D)コンバータであり、スイッチ
回路7からのアナログ出力電圧をデジタル信号に変換し
て制御装置3に入力する。5はDC電源であり、スイッ
チ回路6に供給される。8はドライバ・レシーバ回路で
あり、プローブ1とスイッチ回路6及び/または制御装
置3との間の電圧のインタフェースを行う。好ましく
は、基板10の所定位置へのセット及びそのセットされ
た基板10上へのプローブ1の移動は不図示の工業用ロ
ボット及びステージ等により自動化されているものとす
る。
【0015】尚、以下の説明において、基板10のパタ
ーン102は図示の如く導体が平行に配置された形状の
プリント基板やフレキシブル基板とする。また、コネク
タ2はコネクタに限られるものではなく、パターン10
2と等間隔で配置されたピンプローブや、交流電圧の印
加による非接触検査を行うための容量性プローブであっ
てもよいことは言うまでもない。
ーン102は図示の如く導体が平行に配置された形状の
プリント基板やフレキシブル基板とする。また、コネク
タ2はコネクタに限られるものではなく、パターン10
2と等間隔で配置されたピンプローブや、交流電圧の印
加による非接触検査を行うための容量性プローブであっ
てもよいことは言うまでもない。
【0016】図2は、本発明の一実施形態としての制御
装置のブロック構成図である。
装置のブロック構成図である。
【0017】図中、制御装置3は、例えばパーソナルコ
ンピュータであり、21はプログラムに従って導通検査
装置を制御するCPU、22は表示手段であるCRT、
23は入力手段であるキーボード、24はブートプログ
ラム等を記憶しているROM(リードオンリメモリ)、
25は各種処理結果を一時記憶するRAM、26はCP
U21で使用するプログラム等を記憶するハードディス
クドライブ(HDD)等の記憶装置、27はA/Dコン
バータ4からのデジタル信号が入力される入力インタフ
ェース、そして28はスイッチ回路6及び7に動作制御
信号を出力する出力インタフェースを備える。これらの
各構成は、内部バス29を介して接続されている。
ンピュータであり、21はプログラムに従って導通検査
装置を制御するCPU、22は表示手段であるCRT、
23は入力手段であるキーボード、24はブートプログ
ラム等を記憶しているROM(リードオンリメモリ)、
25は各種処理結果を一時記憶するRAM、26はCP
U21で使用するプログラム等を記憶するハードディス
クドライブ(HDD)等の記憶装置、27はA/Dコン
バータ4からのデジタル信号が入力される入力インタフ
ェース、そして28はスイッチ回路6及び7に動作制御
信号を出力する出力インタフェースを備える。これらの
各構成は、内部バス29を介して接続されている。
【0018】ここで、上記の構成を備える導通検査装置
の動作の概要を述べれば、制御装置3は、まず、DC電
源5が印加されているスイッチ回路6の接続を順次切り
換えることによりプローブ1とコンタクト101Aの接
触状態を判断(詳細は後述する)する(このとき、スイ
ッチ回路7は動作させず、パターン102とは電気的に
解放されているものとする)。次に、制御装置3は、パ
ターン102にDC電源5の電圧を順次印加するため、
該判断結果に基づいてスイッチ回路6及びスイッチ回路
7を切り換え、スイッチ回路7から得られる出力値をA
/Dコンバータ4で変換し入手する。これによりパター
ン102の導通検査を行う。
の動作の概要を述べれば、制御装置3は、まず、DC電
源5が印加されているスイッチ回路6の接続を順次切り
換えることによりプローブ1とコンタクト101Aの接
触状態を判断(詳細は後述する)する(このとき、スイ
ッチ回路7は動作させず、パターン102とは電気的に
解放されているものとする)。次に、制御装置3は、パ
ターン102にDC電源5の電圧を順次印加するため、
該判断結果に基づいてスイッチ回路6及びスイッチ回路
7を切り換え、スイッチ回路7から得られる出力値をA
/Dコンバータ4で変換し入手する。これによりパター
ン102の導通検査を行う。
【0019】次に、プローブ1の構造について図3及び
図4を参照して説明する。
図4を参照して説明する。
【0020】図3は、本発明の一実施形態としての検査
プローブの斜視図である。
プローブの斜視図である。
【0021】図4は、本発明の一実施形態としての検査
プローブの構造説明図である。
プローブの構造説明図である。
【0022】図3及び図4において、プローブ1の検査
対象との接点を形成するフレキシブル基板51は、図4
に示すようにゴム55を貼り付けられたプローブボディ
54に取り巻くようにしてプローブボディカバー56に
より固定されている(一部接着している)。ゴム55の
形状は、フレキシブル基板51が基板10上の各パター
ン102と接触し易いように、図4の点Pの部分に合せ
て山形とするとよい。また、フレキシブル基板51の一
端は、コネクタ52及び平型のリード線53を介してド
ライバレシーバ回路8に接続される。フレキシブル基板
51のN本の導体は、接点Pの部分が基板10の各パタ
ーン102と接触する。このとき、弾性材としてのゴム
55の性質と、フレキシブル基板51の接点Pの部分の
形状により、基板10及びパターン102を傷つけるこ
となく、且つ各パターン102に適当な圧力で接触させ
ることができる。尚、リード線53の役割をフレキシブ
ル基板自身に持たせコネクタ52を省略したプローブ1
Aを図7に示す。
対象との接点を形成するフレキシブル基板51は、図4
に示すようにゴム55を貼り付けられたプローブボディ
54に取り巻くようにしてプローブボディカバー56に
より固定されている(一部接着している)。ゴム55の
形状は、フレキシブル基板51が基板10上の各パター
ン102と接触し易いように、図4の点Pの部分に合せ
て山形とするとよい。また、フレキシブル基板51の一
端は、コネクタ52及び平型のリード線53を介してド
ライバレシーバ回路8に接続される。フレキシブル基板
51のN本の導体は、接点Pの部分が基板10の各パタ
ーン102と接触する。このとき、弾性材としてのゴム
55の性質と、フレキシブル基板51の接点Pの部分の
形状により、基板10及びパターン102を傷つけるこ
となく、且つ各パターン102に適当な圧力で接触させ
ることができる。尚、リード線53の役割をフレキシブ
ル基板自身に持たせコネクタ52を省略したプローブ1
Aを図7に示す。
【0023】図7は、本発明の一実施形態の変形例とし
ての検査プローブの斜視図であり、フレキシブル基板5
1A自体をドライバ・レシーバ回路に接続すること以外
は図3及び図4のプローブ1と同様のため説明を省略す
る。
ての検査プローブの斜視図であり、フレキシブル基板5
1A自体をドライバ・レシーバ回路に接続すること以外
は図3及び図4のプローブ1と同様のため説明を省略す
る。
【0024】次に、本実施形態の導通検査の手法につい
て述べる。
て述べる。
【0025】図5は、本発明の一実施形態としてのプロ
ーブと基板の関係を説明する図である。
ーブと基板の関係を説明する図である。
【0026】図中、説明の便宜上基板10は短手方向の
断面で表わされており、M本の導体パターン(1021
〜102M)を有する。一方、プローブ1はN本の導体
(111〜11N)だけを表わしている。プローブ1の
導体間隔Aは、プローブ1を基板10に接触させた際、
1本のパターン102(幅B)上にプローブ1の導体が
少なくとも2本接触する間隔として、A<Bの条件を満
足し、好ましくはプローブ1の導体間隔が、基板10の
パターン間隔の略1/3とするとよい。尚、本実施形態
では、プローブ1の導体間隔及び基板10のパターン間
隔間隔は、数百ミクロンのオーダーである。この関係を
有するプローブ1により、まず、プローブ1の各導体
と、基板10の各パターン102の接触状態を判定す
る。即ち、制御装置3により、どのプローブ1の導体
と、どのパターン102が接触しているかを割り付ける
(関連付ける)。この割り付け処理から導通検査処理ま
での流れを図6に示す。
断面で表わされており、M本の導体パターン(1021
〜102M)を有する。一方、プローブ1はN本の導体
(111〜11N)だけを表わしている。プローブ1の
導体間隔Aは、プローブ1を基板10に接触させた際、
1本のパターン102(幅B)上にプローブ1の導体が
少なくとも2本接触する間隔として、A<Bの条件を満
足し、好ましくはプローブ1の導体間隔が、基板10の
パターン間隔の略1/3とするとよい。尚、本実施形態
では、プローブ1の導体間隔及び基板10のパターン間
隔間隔は、数百ミクロンのオーダーである。この関係を
有するプローブ1により、まず、プローブ1の各導体
と、基板10の各パターン102の接触状態を判定す
る。即ち、制御装置3により、どのプローブ1の導体
と、どのパターン102が接触しているかを割り付ける
(関連付ける)。この割り付け処理から導通検査処理ま
での流れを図6に示す。
【0027】図6は、本発明の一実施形態としての割り
付け処理/導通検査処理を示すフローチャートである。
付け処理/導通検査処理を示すフローチャートである。
【0028】図中、ステップS1からステップS5は、
プローブ1の導体と、パターン102との割り付けルー
チン(尚、本ルーチンではスイッチ回路7は動作させな
い)である。制御装置3は、キーボード23からの検査
開始指令により、カウンタを初期化し(ステップS
1)、スイッチ回路6を動作させて導体11Iを選択
し、DC電源5の電圧を印加(ステップS2)する。そ
して、制御装置3は、ステップS2で印加した電圧が検
出できる導体11I以外のプローブ1の導体をスイッチ
回路6を動作させて検索し、その電圧を検出した全ての
導体を、ある1本のパターン102として割り付ける
(ステップS3)。例えば、Iが1の場合、図5では導
体111にDC電源5の電圧を印加される。この時、ス
イッチ回路6が導体112から導体11Nを順次選択す
ると、プローブ1が基板10に接触しているので、導体
111の印加電圧がパターン1021を介して導体11
2だけに印加される。この電圧を制御装置3が検出する
ことにより、ある1本のパターン(パターン1021)
として導体111と導体112が割り付けられることに
なる。この処理をプローブ1の導体111から導体11
Nまで順次行えば、基板10のM本のパターンとプロー
ブ1のN本の導体が割り付けられる。
プローブ1の導体と、パターン102との割り付けルー
チン(尚、本ルーチンではスイッチ回路7は動作させな
い)である。制御装置3は、キーボード23からの検査
開始指令により、カウンタを初期化し(ステップS
1)、スイッチ回路6を動作させて導体11Iを選択
し、DC電源5の電圧を印加(ステップS2)する。そ
して、制御装置3は、ステップS2で印加した電圧が検
出できる導体11I以外のプローブ1の導体をスイッチ
回路6を動作させて検索し、その電圧を検出した全ての
導体を、ある1本のパターン102として割り付ける
(ステップS3)。例えば、Iが1の場合、図5では導
体111にDC電源5の電圧を印加される。この時、ス
イッチ回路6が導体112から導体11Nを順次選択す
ると、プローブ1が基板10に接触しているので、導体
111の印加電圧がパターン1021を介して導体11
2だけに印加される。この電圧を制御装置3が検出する
ことにより、ある1本のパターン(パターン1021)
として導体111と導体112が割り付けられることに
なる。この処理をプローブ1の導体111から導体11
Nまで順次行えば、基板10のM本のパターンとプロー
ブ1のN本の導体が割り付けられる。
【0029】プローブ1のN本の導体についての割り付
け処理の終了をした場合は(ステップS4)、スイッチ
回路6にDC電源を印加し、ステップS3の割り付け結
果に基づいてスイッチ回路6及び7を連動させ、スイッ
チ回路7及びA/Dコンバータ4を介して該印加電圧を
検出することにより、基板10のM本のパターン102
の導通検査を順次行う(ステップS6)。
け処理の終了をした場合は(ステップS4)、スイッチ
回路6にDC電源を印加し、ステップS3の割り付け結
果に基づいてスイッチ回路6及び7を連動させ、スイッ
チ回路7及びA/Dコンバータ4を介して該印加電圧を
検出することにより、基板10のM本のパターン102
の導通検査を順次行う(ステップS6)。
【0030】尚、プローブ1の導体の間隔に応じて、印
加された電圧が検出される導体が多くなることは言うま
でもない。また、印加電圧を検出された導体は、それ以
降の割り付け処理から除外することにより、処理の高速
化を図ってもよい。
加された電圧が検出される導体が多くなることは言うま
でもない。また、印加電圧を検出された導体は、それ以
降の割り付け処理から除外することにより、処理の高速
化を図ってもよい。
【0031】<本実施形態の効果> (1)導体間隔Aのプローブ1を基板10に接触させる
際、1本のパターン102(幅B)上にプローブ1の導
体が少なくとも2本接触する間隔として、A<Bの条件
を満足する他の基板への汎用性を備えることができた。 (2)プローブ1の基板10との接点部分をフレキシブ
ル基板51で構成し、ゴム55でサポートしたことによ
り、基板10を傷つけることなく、各パターン102に
適切に接触させることができた。また、フレキシブル基
板51なので、接点部分の各導体の間隔に位置ズレを起
こすことはない。 (3)プローブ1の基板10との接点部分をフレキシブ
ル基板51で構成し、ゴム55でサポートする構造と
し、構成部品の点数が少なく、且つ製造が容易なため、
プローブ1の製造コストを低減できる。 (4)検査対象である基板10それぞれに対して図6の
フローチャートの割り付け処理を行うため、プローブ1
の±X方向(図5)への高精度な位置決めを不用とし
た。これにより、小型・高密度化された基板の導通検査
であってもリードタイムを削減することができる。
際、1本のパターン102(幅B)上にプローブ1の導
体が少なくとも2本接触する間隔として、A<Bの条件
を満足する他の基板への汎用性を備えることができた。 (2)プローブ1の基板10との接点部分をフレキシブ
ル基板51で構成し、ゴム55でサポートしたことによ
り、基板10を傷つけることなく、各パターン102に
適切に接触させることができた。また、フレキシブル基
板51なので、接点部分の各導体の間隔に位置ズレを起
こすことはない。 (3)プローブ1の基板10との接点部分をフレキシブ
ル基板51で構成し、ゴム55でサポートする構造と
し、構成部品の点数が少なく、且つ製造が容易なため、
プローブ1の製造コストを低減できる。 (4)検査対象である基板10それぞれに対して図6の
フローチャートの割り付け処理を行うため、プローブ1
の±X方向(図5)への高精度な位置決めを不用とし
た。これにより、小型・高密度化された基板の導通検査
であってもリードタイムを削減することができる。
【0032】
【発明の効果】以上説明したように、本発明によれば、
位置決めが容易で、汎用性に優れた導通検査装置及びそ
の検査方法及びその検査プローブの提供が実現する。
位置決めが容易で、汎用性に優れた導通検査装置及びそ
の検査方法及びその検査プローブの提供が実現する。
【0033】
【図1】本発明の一実施形態としての導通検査装置のシ
ステム構成図である。
ステム構成図である。
【図2】本発明の一実施形態としての制御装置のブロッ
ク構成図である。
ク構成図である。
【図3】本発明の一実施形態としての検査プローブの斜
視図である。
視図である。
【図4】本発明の一実施形態としての検査プローブの構
造説明図である。
造説明図である。
【図5】本発明の一実施形態としてのプローブと基板の
関係を説明する図である。
関係を説明する図である。
【図6】本発明の一実施形態としての割り付け処理/導
通検査処理を示すフローチャートである。
通検査処理を示すフローチャートである。
【図7】本発明の一実施形態の変形例としての検査プロ
ーブの斜視図である。
ーブの斜視図である。
1 検査プローブ 2,52 コネクタ 3 制御装置 6,7 スイッチ回路 4 A/Dコンバータ 5 DC電源 8 ドライバ・レシーバ回路 10 基板 21 CPU 22 CRT 23 キーボード 24 ROM 25 RAM 26 記憶装置 27 入力インタフェース 28 出力インタフェース 29 内部バス 51,51A フレキシブル基板 53 リード線 54 プローブボディ 55 ゴム 56,56A プローブボディカバー 101A,101B コンタクト 102 導体パターン 111〜11N プローブ1の導体 1021〜102M 基板10の導体パターン
Claims (8)
- 【請求項1】 基板上に形成されている複数の導体パタ
ーンに検査プローブを接触させ、その複数の導体パター
ンの導通を検査する導通検査装置であって、 前記検査プローブが有する複数の検出導体を、前記複数
の導体パターンに関連付ける関連付け手段と、前記 関連付け手段により得られた関連付け情報に基づい
て前記複数の導体パターンをそれぞれ選択し、導通を検
査する検査手段とを備え、 前記関係付け手段は、前記複数の導体パターンに前記検
査プローブを接触させ、前記複数の検出導体のうちのあ
る検出導体に電圧を印加した結果、その電 圧が検出され
た前記ある検出導体以外の検出導体と前記ある検出導体
とを、前記複数の導体パターンのうちのある導体パター
ンとして関連付けすることを特徴とする導通検査装置。 - 【請求項2】 前記複数の検出導体は、前記複数の導体
パターンにおける各導体パターンに、少なくとも2つ接
触する間隔で配置されていることを特徴とする請求1記
載の導通検査装置。 - 【請求項3】 前記複数の検出導体の間隔は、前記複数
の導体パターンの間隔の略1/3であることを特徴とす
る請求項1または請求項2記載の導通検査装置。 - 【請求項4】 基板上に形成されている複数の導体パタ
ーンに検査プローブを接触させ、その複数の導体パター
ンの導通を検査する導通検査方法であって、 前記検査プローブが有する複数の検出導体を、前記複数
の導体パターンに関連付ける関連付け工程と、前記 関連付け工程により得られた関連付け情報に基づい
て前記複数の導体パターンをそれぞれ選択し、導通を検
査する検査工程とを備え、 前記関係付け工程は、前記複数の導体パターンに前記検
査プローブを接触させ、前記複数の検出導体のうちのあ
る検出導体に電圧を印加し、その電圧が検出された前記
ある検出導体以外の検出導体と前記ある検出導体とを、
前記複数の導体パターンのうちのある導体パターンとし
て関連付けする ことを特徴とする導通検査方法。 - 【請求項5】 導通検査装置により個別に信号供給及び
検出が可能な、並列に配設されている複数の検出導体を
有し、基板上に形成されている複数の導体パターンに前
記検出導体を接触させ、前記複数の導体パターンの導通
を検査する検査プローブであって、 前記複数の検出導体が、前記複数の導体パターンにおけ
る各導体パターンに、少なくとも2つ接触する間隔で配
置され、前記複数の導体パターンへ接触する前記複数の検出導体
のうちのある検出導体に前記導通検査装置より電圧を印
加し、前記導通検査装置による前記ある検出導体以外の
他の検出導体よりその電圧の検出を可能とする ことを特
徴とする検査プローブ。 - 【請求項6】 前記複数の検出導体の配設間隔は、前記
複数の導体パターンの間隔の略1/3であることを特徴
とする請求項5記載の検査プローブ。 - 【請求項7】 前記複数の検出導体を、フレキシブル基
板により作成したことを特徴とする請求項6記載の検査
プローブ。 - 【請求項8】 前記フレキシブル基板における前記複数
の導体パターンとの接触部分を、弾性材により支持した
ことを特徴とする請求項7記載の検査プローブ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20593296A JP3285496B2 (ja) | 1996-08-05 | 1996-08-05 | 導通検査装置及びその検査方法及びその検査プローブ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20593296A JP3285496B2 (ja) | 1996-08-05 | 1996-08-05 | 導通検査装置及びその検査方法及びその検査プローブ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1048281A JPH1048281A (ja) | 1998-02-20 |
JP3285496B2 true JP3285496B2 (ja) | 2002-05-27 |
Family
ID=16515128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20593296A Expired - Fee Related JP3285496B2 (ja) | 1996-08-05 | 1996-08-05 | 導通検査装置及びその検査方法及びその検査プローブ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3285496B2 (ja) |
-
1996
- 1996-08-05 JP JP20593296A patent/JP3285496B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1048281A (ja) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3080595B2 (ja) | 基板検査装置および基板検査方法 | |
JPH02224259A (ja) | 集積回路用プローブカードを検査する方法及び装置 | |
JP3165056B2 (ja) | 基板検査装置および基板検査方法 | |
US6462556B2 (en) | Circuit board testing apparatus and method | |
JP5208208B2 (ja) | 製造方法および試験用ウエハユニット | |
US20040150409A1 (en) | Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium | |
JP3285499B2 (ja) | 導通検査装置及びその検査方法及びその検査プローブ | |
JP3285496B2 (ja) | 導通検査装置及びその検査方法及びその検査プローブ | |
KR102260861B1 (ko) | 인쇄회로기판의 검사장치 및 그 제어방법 | |
WO1998010298A1 (fr) | Dispositif d'inspection d'un panneau d'affichage a cristaux liquides, procede d'inspection d'un panneau d'affichage a cristaux liquides et procede de fabrication d'un panneau d'affichage a cristaux liquides | |
KR100320075B1 (ko) | 시험장치 | |
US20060076968A1 (en) | Probe, printed circuit board testing device and printed circuit board testing method | |
JPH09230005A (ja) | 回路基板検査装置 | |
JPH077038B2 (ja) | プリント基板検査装置 | |
JP2001235505A (ja) | 回路基板検査装置 | |
JP3361311B2 (ja) | 基板検査装置および基板検査方法 | |
JP2000074975A (ja) | 基板検査装置および基板検査方法 | |
JPH11133090A (ja) | 基板検査装置および基板検査方法 | |
JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
JPH1012679A (ja) | プローブカードおよびこのプローブカードを用いた試験 方法 | |
JPH087349B2 (ja) | 液晶表示パネルの検査装置およびその検査方法 | |
JPH08179010A (ja) | 電子部品の電気検査装置 | |
CN114994511A (zh) | 一种邦定测试器、邦定测试方法和邦定测试装置 | |
JP3902749B2 (ja) | インピーダンス校正を自動的に行うプローバ及びそのためのトレイ | |
JP2548703Y2 (ja) | 回路基板検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020129 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |