JP3276078B2 - 位相同期システム及び方法 - Google Patents
位相同期システム及び方法Info
- Publication number
- JP3276078B2 JP3276078B2 JP15580499A JP15580499A JP3276078B2 JP 3276078 B2 JP3276078 B2 JP 3276078B2 JP 15580499 A JP15580499 A JP 15580499A JP 15580499 A JP15580499 A JP 15580499A JP 3276078 B2 JP3276078 B2 JP 3276078B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pulse
- count value
- clock signal
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
る。特に、本発明は、周波数変動、位相跳躍のある入力
クロックから相互に位相同期がとれ、クロックの過多、
欠落を防止し、安定した複数のクロックを生成する位相
同期システム及び方法に関する。
207575号公報に記載されるものがある。これに開
示されているディジタル交換機はクロック発生源である
同期網から安定した複数のクロックを常に受信してい
る。ところで、上記クロック発生源である同期網から離
れて、独自にクロック発生源を持たない遠隔装置では、
同期網からのクロックを受信して利用しなければならな
い。
遠隔装置では、同期網から入力するクロックには、ジッ
タ、ワンダによる周波数変動があり、入力クロックをそ
のまま使用できないという問題がある。さらに、遠隔装
置には、複数のクロックが要求され、要求されるクロッ
クに同期がとられている必要があるという課題がある。
したがって、本発明は上記問題点等に鑑みて、周波数変
動のあるクロックから相互に同期があり、安定した複数
のクロックを生成できる位相同期システムを提供するこ
とを目的とする。
決するために、離れたクロック発生源からクロック信号
を入力する遠隔装置の位相同期システムにおいて、前記
クロック信号を追従し、複数の周波数のクロック信号を
生成する複数の周波数シンセサイザと、前記周波数シン
セサイザの各々で生成されたクロック信号を個別にカウ
ントし、所定のカウント値で初期化し、カウントの繰り
返し周期で出力クロックを生成する複数のクロック生成
回路と、前記クロック生成回路の各々について繰り返し
周期毎にカウント値を監視するための上限値、下限値を
保持し、監視したカウント値が前記上限値、下限値で定
める範囲をはずれる場合には、前記上限値、下限値に到
達したときに、前記クロック生成回路のカウント値を個
別に初期化するウインドウ回路と、前記遠隔装置に入力
するクロック信号を監視し、監視したクロック信号の異
常時、電源の投入時には、初期同期パルスを発生して、
前記複数のクロック生成回路について全てのカウント値
を同時に初期化するための異常検出部とを備えることを
特徴とする位相同期システムを提供する。
クから相互に同期があり、安定した複数のクロックを生
成できる。好ましくは、前記クロック生成回路の各々に
ついてカウントの繰り返し周期を最小のカウント繰り返
す周期の整数倍にする。この手段により、前記クロック
生成回路の出力クロックの同期をとることが可能にな
る。好ましくは、前記クロック生成回路自身によりカウ
ント値が所定値になったらカウント値を初期化するため
のカウンタ自走パルスの時間幅、前記ウインドウ回路に
よリ前記クロック生成回路のカウント値を初期化するた
めの初期化パルスの時間幅は、実質的に前記クロック信
号の時間幅であり、前記異常検出部により前記クロック
生成回路のカウント値を初期化するための初期同期パル
スの時間幅は、実質的に前記周波数シンセサイザの安定
時間である。この手段により、クロック生成回路への初
期設定値の引き込みが効率的に且つ正確に行える。
ンタ自走パルスは、前記出力クロックの信号を微分する
ことにより、実質的に前記クロック信号の時間幅に形成
される。この手段により、出力クロックの広い時間幅が
クロック生成回路への初期設定値の引き込みに適する時
間幅になる。好ましくは、さらに、複数の伝送路からク
ロック信号を入力する伝送路用セレクタが設けられ、前
記伝送路用セレクタで選択されたクロック信号が前記周
波数シンセサイザの各々に出力される。
ロック信号を選択して入力することが可能になる。これ
により、ウインドウ回路、異常検出部による初期化を減
少でき、この初期化に伴う若干の変動をさらに抑制でき
る。好ましくは、さらに、前記異常検出部により前記ク
ロック生成回路のカウント値を初期化する初期同期パル
スと、前記ウインドウ回路により前記クロック生成回路
のカウント値を初期化する初期化パルスを入力する初期
化用セレクタを設け、前記初期化用セレクタは、前記異
常検出部で監視したクロック信号が異常の場合に前記異
常検出部の前記初期同期パルスを選択して、それ以外の
場合には前記ウインドウ回路の初期化パルスを選択し
て、前記クロック生成回路に初期化を行わせ、さらに、
ORゲート回路を設け、前記ORゲートの一方に前記初
期化用セレクタの出力を入力し、その他方に前記クロッ
ク生成回路のカウンタ自走パルスを入力し、前記ORゲ
ートの出力で、前記クロック生成回路のカウント値の初
期化を行う
て、初期化が円滑に行われる。さらに、本発明は、離れ
たクロック発生源からクロック信号を入力する遠隔装置
の位相同期方法において、前記クロック信号を追従し、
複数の周波数のクロック信号を生成する工程と、生成さ
れた複数の周波数のクロック信号について各々を個別に
カウントし、所定のカウント値で初期化し、カウントの
繰り返し周期で出力クロックを生成する工程と、繰り返
し周期毎にカウント値を監視するための上限値、下限値
を保持し、監視したカウント値が前記上限値、下限値で
定める範囲をはずれる場合には、前記上限値、下限値に
到達したときに、カウント値を個別に初期化する工程
と、前記遠隔装置に入力するクロック信号を監視し、監
視したクロック信号の異常時、電源投入時には、初期同
期パルスを発生して、全ての前記カウント値を同時に初
期化する工程とを備えることを特徴とする位相同期方法
を提供する。
数変動のあるクロックから相互に同期があり、安定した
複数のクロックを生成できる。
て図面を参照して説明する。図1は本発明に係る遠隔装
置を説明する図である。本図に示す主装置1は交換機等
であり、クロック発生源から安定したクロックを常に受
信しているとする。主装置1に光伝送路等を介して外部
装置2が接続され、外部装置2は主装置1と同期したク
ロック出力を持つ。
隔装置3が接続され、遠隔装置3は、主装置1と同位相
の安定したクロック発生源を持たず、このため、光伝送
路等を介して主装置1、外部装置2からクロックを入力
する。主装置1、外部装置2から遠隔装置3に入力する
クロックは、光伝送路等のジッタ、ワンダに起因する周
波数変動の影響を受け、さらには、主装置1又は外部装
置2のクロックについて入力の切替えに起因する周波数
変動を受ける。また、遠隔装置3は位相同期回路3Aを
有し、位相同期回路3Aは主装置1から光伝送路等を経
由するクロック、外部装置2からのクロックを入力し、
過多、欠落を防止し安定した複数の出力クロックを得
る。
のあるクロックの入力に対して出力クロックの絶対位相
規定を確保し、同時に複数の出力クロック相互の位相を
同期化させ、クロック間の相対位相規定を確保する。図
2は図1の遠隔装置3の位相同期回路3Aを示す図であ
る。本図に示すように、遠隔装置3の位相同期回路3A
にはセレクタ2−1が設けられる。セレクタ2−1は主
装置1が接続される光伝送路等又は外部装置2から入力
するクロックを基準クロックとして入力し、いずれか一
方を選択する。より安定した基準クロックを選択して、
後述する周波数変動に対する初期化に伴う若干の変動を
さらに抑制するためである。
a、3bが設けられる。位相同期部3a、3bの各々の
入力には周波数シンセサイザとしてPLL2−3が設け
られる。PLL2−3の入力にはセレクタ2−1の出力
が接続され、PLL2−3はセレクタ2−1により選択
された入力クロックを基準入力クロックとし、基準入力
クロックに追従して複数の周波数のクロックを発振す
る。すなわち、PLL2−3には分周比1/Na、1/
Nbの分周器2−7が設けられ、分周器2−7はPLL
2−3の発振クロックを入力クロックと同等周波数に単
純分周し、分周されたクロックはPLL2−3の発振周
波数の追従動作を行うための位相比較クロックに用いら
れる。
が接続され、クロック生成回路2−4はPLL2−3の
発信クロックから必要な複数の周波数fa、fbの出力
クロックを生成する。クロック生成回路2−4はカウン
タ2−4−1とパルス発生器(PG)2−4−2からな
る。パルス発生器2−4−2は周波数の出力クロックを
出力する。位相同期部3a、3bの各々についてカウン
タ2−4−1の出力値が初期設定値からオーバーフロー
(アップダウンカウンタの場合)、又はエンプティ(ダ
ウンカウンタの場合)になるまでの繰り返し周期が設定
される。
−4−1の各々に入力する周波数変動等のないクロック
の1周期(時間)とカウンタ進数(フルスケール時の出
力値)の積で定義される。この繰り返し周期の設定が出
力クロックの周期の設定になる。上記の繰り返し周期は
カウンタ2−4−1の各々の出力クロックが同期するよ
うに、最小の繰り返し周波数の整数倍にしてある。ある
カウンタ2−4−1の必要な周波数の出力クロックは、
そのカウンタ2−4−1の各々に入力するPLL2−3
からの入力クロックの周期を分周比で調整し、且つカウ
ンタ2−4−1のカウンタ進数を調整することにより、
他のカウンタ2−4−1の出力クロックと同期を確保し
つつ、得られる。
ーフロー時、エンプティ時にhigh(高)レベルから
low(低)レベル又はこの逆に出力電圧を変化させ
て、出力クロックを生成する。カウンタ2−4−1の各
々のロード(Load)にはパルス発生器2−4−2の
出力クロックを時間微分したパルスがカウンタ自走パル
ス(カウンタロードパルス)として入力する。
示しない)が設けられ、このタイマはカウンタ自走パル
スで計測を始め、カウンタ2−4−1の繰り返し周期だ
け経過するとパルスを発生する。この繰り返し周期用の
パルス発生時に、カウンタ2−4−1はカウント値を読
み取ってウインドウ回路2−5に出力する。読み取られ
るカウント値は、カウンタ2−4−1に入力するクロッ
クに周波数変動が無ければ、カウンタ2−4−1のフル
スケールのカウント値である。
−1にはウインドウ回路2−5が設けられる。ウインド
ウ回路2−5は上限値記憶部2−5−1、下限値記憶部
2−5−2が設けられ、上限値記憶部2−5−1、下限
値記憶部2−5−2はカウンタ2−4−1の出力値につ
いて、繰り返し周期用のパルス発生時の許容変動範囲を
記憶する。これは、基準入力クロックのジッタ、ワンダ
によるPLL2−3の出力周波数の変動に対する許容揺
れ範囲を表す。基準入力クロックに対する絶対位相を保
証するために、繰り返し周期用のパルス発生時にカウン
タ2−4−1の出力値が許容変動範囲であるか範囲以外
であるかの監視を行う。
2−5−4が接続され、比較器2−5−3、2−5−4
はカウンタ2−4−1の出力値と上限値記憶部2−5−
1、下限値記憶部2−5−2の記憶値との比較をそれぞ
れ行う。比較器2−5−3、2−5−4にはORゲート
2−5−5が接続される。さらに、セレクタ2−1には
パルス生成回路2−10が設けられ、パルス生成回路2
−10は基準クロックから初期同期パルスを生成する。
位相同期部3a、3bの各々の入力にはセレクタ2−9
が設けられ、セレクタ2−9の入力の一方にはパルス生
成回路2−10から初期同期パルスが入力し、その入力
の他方にはORゲート2−5−5の出力が入力する。
接続され、異常検出回路2−2はセレクタ2−1により
選択された入力クロックの消失、欠落を周期的に監視す
る。異常検出回路2−2には初期設定タイマ2−6が接
続され、初期設定タイマ2−6は選択された入力クロッ
クの異常検出からの回復時、電源投入時に、セレクタ2
−9にパルス生成回路2−10の初期同期パルスを選択
する信号を生成する。
ト2−8が設けられ、ORゲート2−8の一方の入力に
はパルス発生器2−4−2の出力クロックを時間微分し
たパルスがウインドウ回路2−5を経由してORゲート
2−8に入力され、その他方の入力にはセレクタ2−9
の出力が入力される。ORゲート2−8の出力はカウン
タ2−4−1のロード(Load)入力に接続される。
たときには、基準入力クロックの消失、欠落、極端なジ
ッタ、ワンダが終息し、電源投入の影響が回復しクロッ
クが安定し始める。このとき、異常検出回路2−2は異
常から正常に状態遷移したというトリガ信号を発生す
る。この発生により、初期設定タイマ2−6にα時間だ
け起動がかかり、セレクタ2−9はパルス生成回路2−
10からの初期同期パルスの選択を行う。なお、α時間
はPLL2−3の安定時間、すなわち、PLL2−3の
同期確立時間である。
−4−1のロード入力に対して共通のカウンタロードパ
ルスとなる。これにより、カウンタ2−4−1の位相初
期設定が、以下のように、行われる。図3はカウンタ2
−4−1の初期化動作を説明する図である。異常検出回
路2−2、初期設定タイマ2−6、パルス生成回路2−
10、セレクタ2−9を介して、本図に示すように、上
記の1つの初期同期パルス、すなわち、カウンタロード
パルスにより、カウンタ2−4−1のデータ入力値(初
期設定値)の引き込みが強制的に行われる。
ック信号がPLL2−3からカウンタ2−4−1に入力
されると、入力の度に、クロックのエッジによりデータ
入力値(初期設定値)の引き込みが行われる。無効期間
ではデータ入力値(初期設定値)の引き込みを行うこと
ができなくなる。この間、カウンタ2−4−1はクロッ
クが入る度にカウントアップ又はカウントダウンを行
う。
幅は長くなると、引き込みに必要以上の時間がかかり、
1クロック分よりも短いとデータ入力値の引き込みを行
えなくなる場合がある。この幅は、PLL2−3の安定
時間αを考慮して決定される。図4はカウンタ2−4−
1の相対的位相確保を説明する図である。上記の1つの
初期同期パルス(カウンタロードパルス)によりカウン
タ2−4−1が初期設定値を引き込むと、それ以後は、
本図に示すように、カウンタ自走パルス(カウンタロー
ドパルス)が有効になると、カウンタ2−4−1の各々
でカウンタ出力が初期出力値に変換される。出力クロッ
クのレベルが変化する。
周期が相互に整数倍になっているので、位相同期部3
a、3bの各々のカウンタ2−4−1にて生成されるク
ロックの位相が同期化され、相対的な位相が確保され
る。図5はカウンタ2−4−1の動作例を説明する図で
ある。本図に示すように、カウンタ2−4−1は、カウ
ンタ入力クロックをカウントして、カウンタ出力を生成
する。カウンタ2−4−1はオーバーフローになると、
パルス発生器2−4−2の出力クロックのレベルを変化
させる。
微分して、必要に応じて反転を行い、カウンタ自走パル
スを生成する。カウンタ2−4−1への入力クロックに
変動が無ければ、カウンタ自走パルスと繰り返し周期用
のパルスはタイミングが一致する。なお、出力クロック
を微分してカウンタ自走パルスするを生成するのは、パ
ルス発生2−4−2の出力をそのまま、カウンタ自走パ
ルスとして用いると、初期設定値を引き込むには時間幅
が大きくすぎるので、微分により、時間幅を狭めるため
である。
ように、カウンタ2−4−1はデータ入力値(初期設定
値)の引き込みを行う。なお、カウンタ2−4−1がカ
ウンタ自走パルスのみを入力している自走状態を保持し
ている場合には、パルス生成部2−10からの初期同期
パルスのロード入力は行われない。なお、本図に示すよ
うに、前述の上限値記憶部2−5−1の上限値、下限記
憶部2−5−2の下限値の設定が行われる。例えば、カ
ウンタの進数(フルスケール)を1234とし、ウイン
ドウ回路2−5の許容揺れ範囲を8とする、上限値は1
230であり、下限値は0004である。
例で、入力クロック数の変動が小さい例を説明する図で
ある。本図(a)に示すように、カウンタ2−4−1へ
の入力クロックの数が異常過多になった場合には、繰り
返し周期よりもカウンタ自走パルスの周期が短くなる。
この場合、繰り返し周期用パルスの発生時、カウンタ2
−4−1のカウント値は下限値よりも小さい。このた
め、出力クロックの修正は行わない。
タ2−4−1への入力クロックの数が異常欠落した場合
には、繰り返し周期よりもカウンタ自走パルスの周期が
長くなる。この場合、繰り返し周期用パルスの発生時、
カウンタ2−4−1のカウント値は上限値よりも大き
い。このため、出力クロックの修正は行わない。したが
って、繰り返し周期用パルスの発生時にカウンタ2−4
−1のカウント値が上限値と下限値の間に、すなわち、
ウインドウ回路2−5の中心(カウンタ2−4−1のフ
ルスケール)付近の揺れ許容範囲にあれば、複数の同期
部3a、3bの各々の絶対的な位相が保持されることに
なる。
例で、入力クロック数の変動が大きい例を説明する図で
ある。本図(a)に示すように、カウンタ2−4−1へ
の入力クロックの数が異常過多になった場合には、繰り
返し周期用パルスの発生時、カウンタ2−4−1のカウ
ント値は、初期設定値に引き込まれた初期化後、下限値
よりも大きくなる場合がある。この場合には、下限値を
越えた時点で、再度カウンタ自走パルスを発生し、出力
クロックを修正し、カウンタ2−4−1の初期設定値の
引き込みをやり直す。
タ2−4−1への入力クロックの数が異常欠落になった
場合には、繰り返し周期用パルスの発生時、カウンタ2
−4−1のカウント値は、初期化が行われず、上限値よ
りも小さい場合がある。この場合には、上限値を越えた
時点で、初期化パルス(カウンタロードパルス)を発生
し、出力クロックを修正し、カウンタ2−4−1の初期
設定値の引き込みをやり直す。したがって、繰り返し周
期用パルスの発生時にカウンタ2−4−1のカウント値
が上限値と下限値の間、すなわち、ウインドウ回路2−
5の中心(カウンタ2−4−1のフルスケール)付近の
揺れ許容範囲からはずれれば、この許容範囲に入るよう
に、初期化パルス(カウンタロードパルス)を発生する
ことにより、複数の同期部3a、3bの各々の絶対的な
位相が個別に保持されることになる。以上の説明では、
ウインドウ回路2−5の中心付近をカウンタ2−4−1
のフルスケール付近に設定したが、これに限らず、任意
のカウント数に設定してもい。
等の微妙な周波数変動を吸収し、且つ、位相が所定の範
囲からはずれる判定された場合、入力クロックが一時的
に無くなり再入力したとき、入力クロック周波数変動が
著しく大きくなったときに、ウインドウ回路2−5によ
り、カウンタ2−4−1に対して初期化が行われる。
路2−5で処理できないほどの周波数の異常変動がある
場合には、異常検出回路2−2が動作し、その周波数の
異常変動が検出されて、初期設定タイマ2−6、パルス
生成回路2−10、セレクタ2−9、ORゲート8を介
して、初期同期パルスにより、カウンタ2−4−1の初
期化が行われる。以上、カウンタ2−4−1のオーバー
フローの場合について説明をしたが、カウンタ2−4−
1のエンプティの場合にも同様に説明を行うことができ
る。
入力クロックから複数のクロックを生成し、クロック同
士の同期をとり、且つ個々のクロックの安定性を確保
し、且つ、入力クロックに著しい周波数変動があるとこ
れを検出して複数のクロックを同時に初期化してクロッ
クの安定化を可能にした。
である。
である。
る図である。
る。
クロック数の変動が小さい例を説明する図である。
クロック数の変動が大きい例を説明する図である。
Claims (8)
- 【請求項1】離れたクロック発生源からクロック信号を
入力する遠隔装置の位相同期システムにおいて、 前記クロック信号を追従し、複数の周波数のクロック信
号を生成する複数の周波数シンセサイザと、 前記周波数シンセサイザの各々で生成されたクロック信
号を個別にカウントし、所定のカウント値で初期化し、
カウントの繰り返し周期で出力クロックを生成する複数
のクロック生成回路と、 前記クロック生成回路の各々について繰り返し周期毎に
カウント値を監視するための上限値、下限値を保持し、
監視したカウント値が前記上限値、下限値で定める範囲
をはずれる場合には、前記上限値、下限値に到達したと
きに、前記クロック生成回路のカウント値を個別に初期
化するウインドウ回路と、 前記遠隔装置に入力するクロック信号を監視し、監視し
たクロック信号の異常時、電源投入時には、初期同期パ
ルスを発生して、前記複数のクロック生成回路について
全てのカウント値を同時に初期化するための異常検出部
とを備えることを特徴とする位相同期システム。 - 【請求項2】 前記クロック生成回路の各々についてカ
ウントの繰り返し周期を最小のカウント繰り返し周期の
整数倍にすることを特徴とする、請求項1に記載の位相
同期システム。 - 【請求項3】 前記クロック生成回路自身によりカウン
ト値が所定値になったらカウント値を初期化するための
カウンタ自走パルスの時間幅、前記ウインドウ回路によ
リ前記クロック生成回路のカウント値を初期化するため
の初期化パルスの時間幅は、実質的に前記クロック信号
の時間幅であり、前記異常検出部により前記クロック生
成回路のカウント値を初期化するための初期同期パルス
の時間幅は、実質的に前記周波数シンセサイザの安定時
間であることを特徴とする、請求項1に記載の位相同期
システム。 - 【請求項4】 前記クロック生成回路のカウンタ自走パ
ルスは、前記出力クロックの信号を微分することによ
り、実質的に前記クロック信号の時間幅に形成されるこ
とを特徴とする、請求項3に記載の位相同期システム。 - 【請求項5】 さらに、複数の伝送路からクロック信号
を入力する伝送路用セレクタが設けられ、前記伝送路用
セレクタで選択されたクロック信号が前記周波数シンセ
サイザの各々に出力されることを特徴とする、請求項1
に記載の位相同期システム。 - 【請求項6】 さらに、前記異常検出部により前記クロ
ック生成回路のカウント値を初期化する初期同期パルス
と、前記ウインドウ回路により前記クロック生成回路の
カウント値を初期化する初期化パルスを入力する初期化
用セレクタを設け、前記初期化用セレクタは、前記異常
検出部で監視したクロック信号が異常の場合に前記異常
検出部の前記初期同期パルスを選択して、それ以外の場
合には前記ウインドウ回路の初期化パルスを選択して、
前記クロック生成回路に初期化を行わせることを特徴と
する、請求項1に記載の位相同期システム。 - 【請求項7】 さらに、ORゲート回路を設け、前記O
Rゲートの一方に前記初期化用セレクタの出力を入力
し、その他方に前記クロック生成回路のカウンタ自走パ
ルスを入力し、前記ORゲートの出力で、前記クロック
生成回路のカウント値の初期化を行うことを特徴とす
る、請求項6に記載の位相同期システム。 - 【請求項8】 離れたクロック発生源からクロック信号
を入力する遠隔装置の位相同期方法において、 前記クロック信号を追従し、複数の周波数のクロック信
号を生成する工程と、 生成された複数の周波数のクロック信号について各々を
個別にカウントし、所定のカウント値で初期化し、カウ
ントの繰り返し周期で出力クロックを生成する工程と、 繰り返し周期毎にカウント値を監視するための上限値、
下限値を保持し、監視したカウント値が前記上限値、下
限値で定める範囲をはずれる場合には、前記上限値、下
限値に到達したときに、カウント値を個別に初期化する
工程と、 前記遠隔装置に入力するクロック信号を監視し、監視し
たクロック信号が異常の場合には初期同期パルスを発生
して、全ての前記カウント値を同時に初期化する工程と
を備えることを特徴とする位相同期方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15580499A JP3276078B2 (ja) | 1999-06-02 | 1999-06-02 | 位相同期システム及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15580499A JP3276078B2 (ja) | 1999-06-02 | 1999-06-02 | 位相同期システム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000349744A JP2000349744A (ja) | 2000-12-15 |
JP3276078B2 true JP3276078B2 (ja) | 2002-04-22 |
Family
ID=15613825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15580499A Expired - Fee Related JP3276078B2 (ja) | 1999-06-02 | 1999-06-02 | 位相同期システム及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3276078B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103384194B (zh) * | 2013-07-11 | 2016-08-10 | 浙江大学 | 空间分布单元的相位同步*** |
JP6133960B2 (ja) * | 2015-11-12 | 2017-05-24 | 株式会社Pfu | 映像処理装置、および、映像処理方法 |
-
1999
- 1999-06-02 JP JP15580499A patent/JP3276078B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000349744A (ja) | 2000-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6356156B2 (en) | Method and system for managing reference signals for network clock synchronization | |
US5459435A (en) | Frequency synchronous circuit for obtaining original clock signal by removing noise components | |
JP3084151B2 (ja) | 情報処理システム | |
WO2014176673A1 (en) | Phase locked loop with simultaneous locking to low and high frequency clocks | |
JP2914287B2 (ja) | Pll回路 | |
JP3276078B2 (ja) | 位相同期システム及び方法 | |
JPH11205134A (ja) | ロック検出回路及びpll周波数シンセサイザ | |
JP5338577B2 (ja) | 同期伝送装置及びジッタ抑圧方法 | |
US7183863B1 (en) | Self-initializing frequency detector | |
US6181175B1 (en) | Clock generator and synchronizing method | |
JP2970843B2 (ja) | Pll回路 | |
KR100242424B1 (ko) | 다양한 망동기 클럭 발생장치 | |
JP2808967B2 (ja) | クロックホールドオーバ回路 | |
EP1289300B1 (en) | Video switching detecting circuit | |
KR0144125B1 (ko) | 망동기용 디지탈 위상동기 루프장치 및 제어방법 | |
JP3317794B2 (ja) | Pll回路およびその周波数引込方法 | |
US5867545A (en) | Phase-locked loop circuit | |
JPH0349319A (ja) | 同期検出方式 | |
JPH1117669A (ja) | 位相同期回路 | |
JPH06252910A (ja) | Pll回路 | |
JP2748746B2 (ja) | 位相同期発振器 | |
JP3446725B2 (ja) | クロック供給装置およびクロック供給方法 | |
JPH098786A (ja) | 同期クロック切替方式 | |
JP3606374B2 (ja) | ホールドオーバ機能付きクロック供給装置 | |
KR200262927Y1 (ko) | 클럭 페일 검출장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |