JP3273161B2 - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JP3273161B2 JP3273161B2 JP14939796A JP14939796A JP3273161B2 JP 3273161 B2 JP3273161 B2 JP 3273161B2 JP 14939796 A JP14939796 A JP 14939796A JP 14939796 A JP14939796 A JP 14939796A JP 3273161 B2 JP3273161 B2 JP 3273161B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- circuit
- chopping
- feedback signal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
て負荷を駆動する負荷駆動回路にかかり、例えば負荷と
して蛍光ランプを用いそれを発光駆動するための負荷電
流であるランプ電流を可変して蛍光ランプを例えば液晶
バックライト用として用いた場合にそのバックライトの
輝度を変化させるのに好適な負荷駆動回路に関する。
用いそれを液晶バックライトなどの照明装置に使用した
場合の従来の負荷駆動回路について説明する。
nと、この直流電源Vinから供給される電力を変換し
て出力する電力変換部PCと、電力変換部PCからの直
流を交流に変換するインバータIVと、このインバータ
IVからの交流出力によって発光駆動される蛍光ランプ
FLと、蛍光ランプFL内を流れるランプ電流の誤差分
を検出するランプ電流誤差検出回路LDとを有してい
る。
パであり、ICで構成され帰還信号に応答したチョッ
ピング駆動信号を出力するパルス幅制御回路PWM
と、このチョッピング駆動信号の入力に応答して直流
電源Vinの電力を変換するようにチョッピング動作を
するスイッチングトランジスタQ1とを有している。
PWMは、三角波状の発振波形で内部発振しているとと
もに、入力されてくる帰還信号のレベルでその発振波
形をスライスし、発振波形のスライス幅に対応してスイ
ッチングトランジスタQ1をチョッピング動作させて、
直流電源Vinをチョッピングして該スイッチングトラ
ンジスタQ1のコレクタ側にはそのスライス幅に対応し
たオンデューティーを有するチョッピングパルスを出
力するようになっている。
路LDで検出されたランプ電流の誤差分に応じてレベル
が変化するものであり、したがって、帰還信号のレベ
ルでパルス幅制御回路PWMの発振波形をスライスする
ことでチョッピングパルスの波形のオンデューティー
のパルス幅はランプ電流の誤差分を打ち消して所定のラ
ンプ電流に対応していることになり、その結果、蛍光ラ
ンプFLは所定の輝度で発光動作できるようになってい
る。
と、起動抵抗R3,R4と、互いのエミッタが共通に接
続されることでプッシュプル接続された一対のトランジ
スタQ2,Q3と、これら両トランジスタQ2,Q3の
コレクタ間に並列に接続された共振コンデンサC2と、
一次側巻線NPが同じく両トランジスタQ2,Q3のコ
レクタ間に並列に接続されたトランスTと、このトラン
スTの二次側巻線NSの一端側に接続されたランプ電流
制限用コンデンサCBとを有している。
部PCから定電流インダクタLを介してチョッピングパ
ルスが与えられると、起動抵抗R3,R4により、互
いにプッシュプル接続されたトランジスタQ2,Q3は
順方向にバイアスされて導通を開始する。
流増幅率のわずかな差によっていずれか一方が他方より
深く導通する。例えば、この場合、一方のトランジスタ
Q2が深く導通したとすると、トランスTのベース帰還
巻線NBの正帰還作用によって他方のトランジスタQ3
が逆方向にバイアスされて該一方のトランジスタQ2は
完全にオン状態となり、トランスTの一次側巻線NPと
共振コンデンサC2とで並列共振する。
され両トランジスタQ2,Q3は交互にオンオフを繰り
返すことになる。その結果、一次側巻線NP両端には正
弦波の交流が発生する。この交流はトランスTの一次側
巻線NPと二次側巻線NSとの変成比によって昇圧さ
れ、二次側巻線NS両端には高い交流が発生することに
なる。
に他端側がランプ電流検出抵抗R8を介してトランスT
の二次側巻線NSの他端側に接続されている。そして、
蛍光ランプFLにはインバータIVのトランスTの二次
側巻線NSに発生する高い交流電圧によって流れるラン
プ電流がコンデンサCBを介して流れ込む。これによっ
て、蛍光ランプFLは発光する。
出抵抗R8と、ダイオードD2と、コンデンサC3と、
基準電源Vrefと、第1の比較回路としての誤差分比
較回路OPとを有しており、検出抵抗R8によってラン
プ電流を検出するとともに、この検出に対応して得られ
るコンデンサC3両端間の電圧を誤差分比較回路OPの
一方の入力端子+に対してランプ電流の誤差分の検出電
圧として与える。
圧を他方の入力端子−の基準電源Vrefからの基準値
と比較するとともに、その比較に対応した電圧をランプ
電流の誤差分としての帰還信号として電力変換部PC
のパルス幅制御回路PWMに出力する。こうして、電力
変換部PCのパルス幅制御回路PWMは前述した動作を
行うようになっている。
来の駆動回路における各部の波形について図7を参照し
て説明すると、図7aはインバータIVのトランスTの
一次側巻線NPのセンタータップとグランドとの間にあ
らわれる交流波形ーを示しており、図7bは電力変
換部PCのスイッチングトランジスタQ1のコレクタ側
にあらわれるチョッピングパルスの波形を示してお
り、図7cは電力変換部PCのパルス幅制御回路PWM
の発振波形と、ランプ電流誤差分検出回路LDの誤差分
比較回路OPから出力される帰還信号の波形を示して
いる。
部PCのパルス幅制御回路PWMでの発振動作による図
7bのチョッピングパルスの波形と、インバータIV
での共振による図7aの交流波形ーとは、互いに非
同期の関係にあるので、図7bのチョッピングパルス
の波形の位相と図7aのインバータの出力である交流波
形ーの位相とは互いに対してはランダムな関係とな
るので電力変換部PCからインバータIVへ伝達される
電力には多少の差異が生じてくることになり得る。
FLに与えられる交流出力波形ーには図7aのハッ
チングで示されるような歪みが発生し、このことにより
蛍光ランプFLへのランプ電流は変動し易く蛍光ランプ
FLの発光が安定せずちらついてしまうという課題があ
る。
き防止策としてチョッピングパルスの周波数を高くし
てインバータIVへの電力の伝達量の変化を抑制する手
法もあるが、これではチョッピングパルスの周波数が
高くなることによってスイッチングトランジスタQ1で
のチョッピング動作時のスイッチング損失を招き、電力
の変換効率の低下を来すという別の課題が残されるもの
となる。
駆動回路においては、スイッチング素子をチョッピング
駆動信号によって動作させることで直流電源をスイッチ
ング素子を介してチョッピングする電力変換部と、この
チョッピングパルスの入力に応答動作するインバータ
と、インバータ出力で駆動される負荷に流れる電流の誤
差分に対応した帰還信号を出力する検出回路とを有し、
前記インバータが、エミッタが共通に接続された一対の
トランジスタと、両トランジスタそれぞれのコレクタ間
に並列に接続された共振コンデンサおよびトランスとを
有し、前記トランジスタの一次側巻線のセンタータップ
にあらわれる電圧波形を前記帰還信号のレベルと比較す
る第2の比較回路を設け、且つ、前記検出回路が、前記
負荷電流に対応した電圧を基準値と比較する第1の比較
回路を有し、この第1の比較回路からの負荷電流の誤差
分に対応した出力を前記帰還信号として前記第2の比較
回路に出力し、この第2の比較回路の出力をチョッピン
グ駆動信号とすることにより前記スイッチング素子の動
作と前記インバータの動作とを同期させることを特徴と
する構成によって上述した課題を解決している。
て図面を参照して詳細に説明する。
動回路の回路図であり、図6と対応する部分には同一の
符号を付し、その同一の符号に係る部分についての詳し
い説明は省略する。
ランプを用いるとともに図6で示される従来のパルス幅
制御回路PWMを省略し、これに代えて第2の比較回路
としてレベル比較回路OP1を設けている。そして、こ
のレベル比較回路OP1の出力部をスイッチングトラン
ジスタQ1のベースに抵抗R2を介して接続し、かつこ
のレベル比較回路OP1の一方の入力端子+をトランス
Tのセンタータップに分圧抵抗R9を介して接続し、他
方の入力端子−をランプ電流誤差分検出回路LD内の誤
差分比較回路OPの出力部に接続した構成としている。
この分圧抵抗R9はもう1つの分圧抵抗R10とでトラ
ンスTのセンタータップとグランドとの間に直列に接続
されている。
インバータIVの交流波形ーと、帰還信号のレベ
ルとを示しており、図2bはチョッピングパルスの波
形を示している。図2aで帰還信号のレベルは点線と
実線で示されており、ランプ電流の誤差分に応じて帰還
信号のレベルが変化することを示している。また、図
2bでもチョッピングパルスの波形は点線と実線とで
示されており、点線の帰還信号と点線のチョッピング
パルスとが対応し、実線の帰還信号と実線のチョッ
ピングパルスとが対応している。
チングトランジスタQ1でチョッピングされ、スイッチ
ングトランジスタQ1のコレクタ側にはチョッピングパ
ルスが出力される。インバータIVは電力変換部PC
からのチョッピングパルスの入力に応答して上述した
動作によってトランスTの二次側巻線NS側に高い交流
出力を出力し、これによって蛍光ランプFLにはランプ
電流が流れて該蛍光ランプFLが発光駆動される。そし
て、ランプ電流誤差分検出回路LDは、検出抵抗R8で
検出したランプ電流の誤差分を検出しその比較回路OP
からその誤差に対応したレベルの帰還信号を出力す
る。
の一方の入力端子−に与えられる。このレベル比較回路
OP1の他方の入力端子+にはインバータIVの交流出
力ーが与えられており、帰還信号はレベル比較回
路OP1においてこの交流出力ーとレベル比較され
ることになる。例えば帰還信号のレベルが図2aの実
線レベルであれば、レベル比較回路OP1はそれに対応
したチョッピング駆動信号を出力する結果、スイッチ
ングトランジスタQ1のコレクタ側には図2bの実線で
示されるチョッピングパルスが出力されることとな
る。
インバータIVの動作と完全に同期したものとなるの
で、電力変換部PCからインバータIVに伝達される電
力量を安定させることが可能となり、インバータIVか
らの交流出力で駆動される蛍光ランプFLは安定したラ
ンプ電流でちらつきなく発光駆動される。
ル比較回路OP1の入力端子+にはトランスTの一次側
巻線NPのセンタータップからの交流を入力している
が、この入力端子+へはインバータIVの任意の箇所か
らの交流を入力しても上述の同期を図るうえでは同様に
実施できる。
として冷陰極管である蛍光ランプを用いたが、図3で示
すように熱陰極管である蛍光ランプFL1を用いるとと
もに、この蛍光ランプFL1での陰極K1,K2をトラ
ンスTの巻線NF1,NF2に接続した構成のものでも
よく、また、他の形態の発光ランプで同様に実施しても
よい。
として蛍光ランプであったが、図4で示すようにトラン
スTの二次側巻線NSにコンデンサC4,C5とダイオ
ードD3,D4とからなる回路を設け、この回路で直流
高圧を得て負荷である抵抗VRに出力できるようにした
直流高圧電源とした構成のものでもよい。図4の場合で
は上述の同期を図れるという効果とともに従来の高価な
パルス幅制御回路を用いていないから、コストダウンを
図れるという効果がある。
比較回路として高速で動作するが高価なレベル比較回路
OP1を設けたが、このレベル比較回路OP1に代え
て、図5で示すように安価なトランジスタQ4,Q5で
構成してもよい。
を得られる。
ピング駆動信号によって動作させることで直流電源をス
イッチング素子を介してチョッピングする電力変換部
と、このチョッピングパルスの入力に応答動作するイン
バータと、インバータ出力で駆動される負荷に流れる電
流の誤差分に対応した帰還信号を出力する検出回路とを
有し、前記インバータが、エミッタが共通に接続された
一対のトランジスタと、両トランジスタそれぞれのコレ
クタ間に並列に接続された共振コンデンサおよびトラン
スとを有し、前記トランジスタの一次側巻線のセンター
タップにあらわれる電圧波形を前記帰還信号のレベルと
比較する第2の比較回路を設け、且つ、前記検出回路
が、前記負荷電流に対応した電圧を基準値と比較する第
1の比較回路を有し、この第1の比較回路からの負荷電
流の誤差分に対応した出力を前記帰還信号として前記第
2の比較回路に出力し、この第2の比較回路の出力をチ
ョッピング駆動信号とすることにより前記スイッチング
素子の動作と前記インバータの動作とを同期させること
から、電力変換部のチョッピングパルスとインバータ出
力との同期運転が可能となる結果、負荷電流を安定化で
き、例えば負荷として蛍光ランプのような冷陰極管を用
いた場合にそれをちらつきなく発光駆動できる。また、
従来のようにICで構成された高価なパルス幅制御回路
を使用しないから、コストダウンが可能となる。また、
スイッチング素子を用い高い周波数で駆動することもな
くなり、スイッチング素子での損失を抑えることで電力
変換部での電力の変換効率にも優れたものとなる。ま
た、インバータの交流波形の半サイクル単位での電力伝
達量の安定化を図れ、一層の負荷電流の安定化が可能と
なる。さらに、負荷電流の誤差分に正確に対応した動作
が可能となる。
図である。
ある。
ある。
Claims (1)
- 【請求項1】 スイッチング素子をチョッピング駆動信
号によって動作させることで直流電源をスイッチング素
子を介してチョッピングする電力変換部と、 このチョッピングパルスの入力に応答動作するインバー
タと、 インバータ出力で駆動される負荷に流れる電流の誤差分
に対応した帰還信号を出力する検出回路とを有し、 前記インバータが、エミッタが共通に接続された一対の
トランジスタと、両トランジスタそれぞれのコレクタ間
に並列に接続された共振コンデンサおよびトランスとを
有し、前記トランジスタの一次側巻線のセンタータップ
にあらわれる電圧波形を前記帰還信号のレベルと比較す
る第2の比較回路を設け、且つ、前記検出回路が、前記
負荷電流に対応した電圧を基準値と比較する第1の比較
回路を有し、この第1の比較回路からの負荷電流の誤差
分に対応した出力を前記帰還信号として前記第2の比較
回路に出力し、この第2の比較回路の出力をチョッピン
グ駆動信号とすることにより前記スイッチング素子の動
作と前記インバータの動作とを同期させることを特徴と
する負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14939796A JP3273161B2 (ja) | 1996-06-11 | 1996-06-11 | 負荷駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14939796A JP3273161B2 (ja) | 1996-06-11 | 1996-06-11 | 負荷駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331680A JPH09331680A (ja) | 1997-12-22 |
JP3273161B2 true JP3273161B2 (ja) | 2002-04-08 |
Family
ID=15474245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14939796A Expired - Fee Related JP3273161B2 (ja) | 1996-06-11 | 1996-06-11 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3273161B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITMI20012453A1 (it) * | 2001-11-21 | 2003-05-21 | Vlm Spa | Circuito elettronico di alimentazione in alta frequenza per lampade |
KR100900463B1 (ko) * | 2002-12-06 | 2009-06-02 | 삼성전자주식회사 | 전원공급장치 및 이를 이용한 액정표시장치 |
JP2005129004A (ja) | 2003-10-03 | 2005-05-19 | Sharp Corp | 駆動システムおよび交流変換装置 |
JP5048920B2 (ja) | 2004-11-01 | 2012-10-17 | 昌和 牛嶋 | 電流共振型インバータ回路と電力制御手段 |
JP2006187115A (ja) | 2004-12-27 | 2006-07-13 | Toshiba Corp | スイッチング電源装置及びその制御方法 |
KR20130071327A (ko) * | 2011-12-20 | 2013-06-28 | 오투 마이크로, 인코포레이티드 | 복수 출력을 가진 dc/dc 컨버터 |
-
1996
- 1996-06-11 JP JP14939796A patent/JP3273161B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09331680A (ja) | 1997-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
US8035318B2 (en) | Apparatus and method enabling fully dimmable operation of a compact fluorescent lamp | |
US6876157B2 (en) | Lamp inverter with pre-regulator | |
US7321200B2 (en) | Square wave drive system | |
JP3533405B2 (ja) | より高い周波数の冷陰極蛍光灯電源 | |
US7235899B2 (en) | Switching constant-current power supply system | |
US8847518B2 (en) | Power converter | |
JP2002231474A (ja) | マルチ負荷の電源供給システム及びマルチランプの駆動システム | |
US6054815A (en) | Ballast for a discharge lamp | |
JP3273161B2 (ja) | 負荷駆動回路 | |
JP2006024511A (ja) | 放電灯点灯装置 | |
JP4993548B2 (ja) | 自励式インバータ駆動回路 | |
JP2004119206A (ja) | 放電灯点灯装置 | |
JPH0674089U (ja) | 冷陰極管点灯装置 | |
JP2790133B2 (ja) | 照明制御装置およびランプ点灯装置 | |
JP3513515B2 (ja) | 冷陰極管駆動回路 | |
JPH08213184A (ja) | 放電灯点灯装置およびそれを用いた液晶バックライト | |
JP3399024B2 (ja) | 連続調光用放電灯点灯装置 | |
JP3122146B2 (ja) | 放電灯点灯装置 | |
JPH06267685A (ja) | ランプ点灯回路 | |
JP3029728B2 (ja) | ランプ点灯回路 | |
US5982107A (en) | Drive circuit for a power-saving lamp | |
JP2002216992A (ja) | 放電灯点灯装置 | |
JP2745589B2 (ja) | 放電灯点灯装置 | |
JP3480303B2 (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |