FI113937B - Painettu piirilevy ja menetelmä sen valmistamiseksi - Google Patents

Painettu piirilevy ja menetelmä sen valmistamiseksi Download PDF

Info

Publication number
FI113937B
FI113937B FI900580A FI900580A FI113937B FI 113937 B FI113937 B FI 113937B FI 900580 A FI900580 A FI 900580A FI 900580 A FI900580 A FI 900580A FI 113937 B FI113937 B FI 113937B
Authority
FI
Finland
Prior art keywords
pattern
printed circuit
circuit board
conductive layer
layer
Prior art date
Application number
FI900580A
Other languages
English (en)
Swedish (sv)
Other versions
FI900580A0 (fi
Inventor
Fumio Nakatani
Shinichi Wakita
Hisatoshi Murakami
Tsunehiko Terada
Shohei Morimoto
Original Assignee
Tatsuta Electric Wire & Gable
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatsuta Electric Wire & Gable filed Critical Tatsuta Electric Wire & Gable
Publication of FI900580A0 publication Critical patent/FI900580A0/fi
Application granted granted Critical
Publication of FI113937B publication Critical patent/FI113937B/fi

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

113937
Painettu piirilevy ja menetelmä sen valmistamiseksi
Esillä olevan keksinnön kohteena on elektronisten laitteistojen yhteydessä käytettävä painettu piirilevy, erityisesti piirilevy, jota varten käytetään sähkömagneettisia 5 häiriöitä (EMI) estävää järjestelyä.
Elektronisten laitteistojen viimeaikainen kehitys on helpottanut pyrkimystä painetun piirilevyn muodostaman virtapiirin toiminnallisen nopeuden ja tiheyden lisäämisen suhteen, minkä seurauksena määräyksistä on tulossa yhä ankarampia. Eräänä tyypillisenä tavanomaisena EMI-estokeinona on vähentää säteilyn aiheuttamaa ja sisään-10 tulevaa kohinaa peittämällä painettu piirilevy suojakotelolla.
Tämä menetelmä aiheuttaa kuitenkin sen ongelman, että suojakotelon sisältämä sähkömagneettinen aaltoenergia lähetetään ulos kaapelien välityksellä. Lisäksi tätä menetelmää ei ole periaatteessa tarkoitettu vähentämään painetun piirin korkeiden taajuusominaisuuksien aiheuttamaa sähkömagneettista aaltoenergiaa. Siten on miltei 15 mahdotonta estää täysin säteilykohinaa. Tästä syystä on ehdotettu käytettäväksi uutta painettua piirilevyä EMI-ilmiön estämiseksi (USP 4,801,489). Tämän painetun piirilevyn yhteydessä muodostetaan eristyskerros (jota seuraavassa kutsutaan välikerrokseksi), lukuunottamatta ainakin osaa maadoituskuviosta, alustakerroksen päälle, johon muodostetaan signaalilinjakuvio (jota seuraavassa kutsutaan signaali-‘20 kuvioksi), pohjalinjakuvio (jota kutsutaan maadoituskuvioksi) ja teholinjakuvio (jo-’·'·* ta seuraavassa kutsutaan tehonsyöttökuvioksi), ja johtava kerros, kuten johtava i.i : pastakerros, muodostetaan tälle eristyskerrokselle liitettäväksi maadoituskuvion « · · :: eristämättömään osaan.
• · * * ,···, Tavallisesti muodostetaan myös toinen eristyskerros (jota seuraavassa kutsutaan
• » I
25 päällyskerrokseksi) tämän johtavan kerroksen päälle.
Säteilykohinaa voidaan vähentää tällaisessa painetussa piirilevyssä pääasiassa seu-:"' ‘: raavan neljän syyn perusteella.
: ’. * Ensiksikin johtavan kerroksen aiheuttaman maadoituskuvion vähentymisen ansiosta.
t t
Toiseksi suurtaajuuksisen komponentin poistamisen ansiosta signaalikuviosta ja • · » • t 30 tehonsyöttökuviosta vieressä olevan johtavan kerroksen avulla. Tämä merkitsee sitä, • · » *· *: että koska ns. juotosvastuksella varustettu välikerros on ohut, noin 20-40 pm, sig naali- ja tehonsyöttökuvioiden jaettu sähköstaattinen kapasiteetti niiden päälle muo- 2 113937 dostetun ja maadoituskuvioon liitetyn johtavan kerroksen suhteen on huomattava. Siten kutsuvärähtelyn välityksellä aiheutettu tarpeeton suurtaajuuskomponentti maadoitetaan maadoituskuvioon suurtaajuudella, jolloin säteilykohina tulee poistetuksi.
Kolmanneksi signaalikuvion ja tehonsyöttökuvion impedanssin tasaamisen ansiosta 5 johtavan kerroksen välityksellä. Tämä merkitsee sitä, että koska johtava kerros peittää signaalikuvion ja tehonsyöttökuvion, näiden piirikuvioiden ja maadoituskuvioon liitetyn johtavan kerroksen välinen etäisyys tulee yhtäläistetyksi, kuten myös kummankin piirikuvion impedanssi. Tämän seurauksena impedanssien epäsopivuus suurtaajuussiirron yhteydessä ja tarpeettoman suurtaajuuskomponentin tällöin tapah-10 tuva muodostuminen tulee estetyksi.
Neljäntenä syynä on itse johtavan kerroksen aiheuttama suojaava vaikutus.
Näiden neljän syyn, so. johtavan kerroksen aiheuttaman maadoituskuvion impedanssin vähennyksen, vieressä olevan johtavan kerroksen aiheuttaman suurtaajuuskomponentin poiston, piirikuvion impedanssin yhtenäistämisen ja itse johtavan kerrok-15 sen tavanomaisen suojausvaikutuksen ansiosta säteilykohinaa voidaan tehokkaasti vaimentaa.
Tavanomaisessa tavallisia EMI-estolaitteita käyttävässä painetussa piirilevyssä IC- maadoituskuvioon johtavan maadoituskuvion leveys on kuitenkin pieni, impedans- sin ollessa suurella taajuudella korkea, mikä johtaa potentiaalieroon maadoitus- ; ; 20 kuviota pitkin ja siten IC:n epävakaaseen perustasoon. Tämän pohjatason vaihtelun * · • f johdosta säteilykohinaa syntyy ja samasta syystä säteilykohinaa esiintyy myös IC:n • · * antosignaalissa. Tämän johdosta EMI-estolaitteiden riittävää tehokkuutta ei voida saavuttaa.
I · . ·: ·. Painetun piirilevyn piirikuvio vaihtelee käyttötarkoituksista riippuen. Siten joissakin 25 tapauksissa ei voida muodostaa riittävää maadoituskuviopinta-alaa johtavan kerrok-.. . sen liittämistä varten. Tällöin maadoituskuvion ja johtavan kerroksen liitosalue on *.,;' pieni ja suurtaajuusimpedanssi lisääntyy aiheuttaen tehovaikutuksen vähentymisen.
Potentiaalieron estämiseksi pohjapiirissä on suotavaa liittää maadoituskuvio ja : i johtava kerros toisiinsa useissa kohdissa. Jos tällaista liitäntää ei voida suorittaa pii- • · 30 rikuvion sisältämien rajoitusten johdosta, ei EMI-vaatimusta voida täyttää riittävällä , tavalla.
• » · ' ‘: Esillä oleva keksintö koskee patenttivaatimuksen 1 mukaista piirilevyä ja vaatimuk sen 4 mukaista menetelmää piirilevyn valmistamiseksi. Muissa vaatimuksissa esitetään eräitä suoritusmuotoja.
3 113937
Esillä olevan keksinnön erään suoritusmuodon tarkoituksena on siten saada aikaan painettu piirilevy, joka kykenee varmistamaan erinomaisen EMI-estokyvyn silloinkin, kun on vaikeaa vähentää IC-maadoitusliittimeen johtavan kapean, piirikuvion rajoituksen tuloksena olevan maadoituskuvion aiheuttamaa impedanssia.
5 Esillä olevan keksinnön eräänä lisätarkoituksena on saada aikaan painettu piirilevy, joka kykenee varmistamaan EMI-estolaitteen tehokkaan vaimennus vaikutuksen pii-rikuviossa tarjoten myös helpon liitännän tehonsyöttökuvioon silloinkin, kun johtavan kerroksen ja maadoituskuvion liitäntäalue on rajoitettu.
Tämän keksinnön mukaisesti IC-maadoitusliittimen kohinalähteenä toimiva liitäntä-10 kaulus liitetään suoraan johtavaan kerrokseen, jolloin IC-maadoitusliittimen liitäntä-kaulus tulee liitetyksi maadoituskuvion toiseen osaan johtavan kerroksen välityksellä, näiden osien välissä olevan maadoituskuvion suurtaajuusimpedanssi vähenee, niin että IC-maadoitusliittimen potentiaali tulee vakavoiduksi, ja tämän potentiaalin vaihtelun aiheuttama säteilykohina tulee tehokkaasti vaimennetuksi.
15 Säteilykohinan vaimennusvaikutus lisääntyy vielä, kun maadoitusliittimen liitäntä-kauluksen pinta-alaa laajennetaan, mikä johtaa liitäntäosan impedanssin vähenemiseen.
Sellaisessakin EMI-estolla varustetussa painetussa piirilevyssä, jossa johtava kerros on liitetty tehonsyöttökuvioon maadoituskuvion sijasta, näiden kuvioiden välinen 20 suurtaajuuksinen tehonsyöttökuvion impedanssi alenee, koska IC:n tehonsyöttöliitti- » * '** men liitäntäkaulus on liitetty tehonsyöttökuvion toiseen osaan johtavan kerroksen :. i : välityksellä IC-tehonsyöttöliittimen liitäntäkauluksen ja johtavan kerroksen välisen ’...· suoran liitännän ansiosta, jolloin IC-tehonsyöttöliittimen potentiaali tulee vakaute- •, , ^ tuksi ja potentiaalin vaihtelun aiheuttama säteilykohina voidaan tehokkaasti vaimen- 25 taa.
.. , IC:n vertailupotentiaali tulee vakavammaksi, kun IC-tehonsyöttöliittimen liitäntä- • ;* kauluksen pinta-alaa laajennetaan IC-signaaliliittimen liitäntäkauluksen pinta-alaan * » ’ ‘ verrattuna, jolloin säteilykohinan vaimennusvaikutus lisääntyy.
Esillä olevan keksinnön yhteydessä signaali- ja maadoituskuvion sähköstaattisen , ’ 30 kapasiteetin jakautuminen tehonsyöttökuvioon liitettyyn johtavaan kerrokseen li- | *.. sääntyy ja piiri-impedanssi vähenee johtavan kerroksen liitännän ansiosta tehonsyöt- tökuvioon maadoituskuvion sijasta, jolloin kytkentävärähtelyn aiheuttama tarpeeton suurtaajuuskomponentti tulee maadoitetuksi tehonsyöttökuvioon korkealla taajuudella, mikä johtaa säteilykohinan vaimentumiseen. Koska tehonsyöttökuvioon liitet 4 113937 ty johtava kerros peittää täysin signaali- ja maadoituskuvion, kummankin piirin impedanssi tulee yhtenäistetyksi, ja tämän seurauksena suurtaajuuksisen siirron suhteen yhteensopimatonta impedanssia ei esiinny eikä tästä johtuvaa tarpeetonta suur-taajuuskomponenttia synny.
5 Lisäksi itse johtavan kerroksen aiheuttama tavanomainen suojaava vaikutus toimii myös lisätekijänä.
Kuvio 1 esittää poikkileikkausta painetusta piirilevystä, joka edustaa esillä olevan keksinnön ensimmäistä sovellutusesimerkkiä,
Kuvio 2 esittää poikkileikkausta painetusta piirilevystä, joka edustaa esillä olevan 10 keksinnön toista sovellutusmuotoa.
Kuvio 1 esittää poikkileikkausta esillä olevan keksinnön ensimmäisen sovellutus-muodon mukaisesta painetusta piirilevystä. Kuparikaivosta tehty piirikuvio 2 on muodostettu eristysmateriaalista, kuten epoksihartsista, fenolihartsista, lasikuidusta tai keraamisista aineista valmistetun alustakerroksen 1 yläpinnalle. Tämä piirikuvio 15 2 sisältää signaalikuvion 20, maadoituskuvion 21, tehonsyöttökuvion 22, IC-maa- doitusliittimen liitäntäkauluksen 23 ja IC-signaaliliittimen liitäntäkauluksen 24. Numerolla 3 on tässä kuviossa merkitty läpimenoreikää. Piirikuvion sisältämä IC-maadoitusliittimen liitäntäkaulus 23 on useita kertoja IC-signaaliliittimen liitäntäkauluksen 24 pinta-alaa suurempi. On suotavaa, että tämä IC-maadoitusliittimen ; ’; 20 liitäntäkaulus sisältää suurimman mahdollisen pinta-alan (niin suuren kuin mikä voi- /*;* daan sallia piirikuvion puitteissa). Nämä kuviot muodostetaan tunnetun fotolitogra- • * · ·’ · · ‘ fian avulla.
• ;*·*. Vaaditun kuvion muodostamisen jälkeen muodostetaan välikerros 4 jättäen jäljelle osittainen maadoituskuvion 21 alue A ja osittainen IC-maadoitusliittimen liitäntä- • « » 25 kauluksen alue B. Tämä välikerros 4 käsittää juottovastuskerroksen tehtynä hartsi- .. . maisesta eristysmateriaalista. Välikerros 4 voidaan muodostaa helposti seulapaina- *,,;' misen avulla. Välikerroksen valmistamisen jälkeen johtava pastakerros 5 muodoste- » » taan siihen seulapainamisen avulla. Keksinnön tässä sovellutusmuodossa johtava : ,: kerros tehdään kuparipastasta ja muodostetaan siten, että se peittää miltei koko vä- > « 30 likerroksen 4 pinnan. Esimerkiksi koostumukseltaan seuraavanlaista materiaalia , voidaan käyttää kuparipastaa varten. Myös muut koostumukset ovat mahdollisia.
t • •. : Kuparipasta tehdään periaatteessa sekoittamalla yhteen täyteaineena toimivia hieno ja kuparihiukkasia, nämä hiukkaset luotettavasti yhteen liittävää sideainetta sekä erilaisia lisäaineita johtavuuden pitämiseksi vakaana pitkän ajan. Käytännössä pasta 5 113937 valmistetaan sekoittamalla 100 paino-osaa metallista kuparijauhetta, 10-25 paino-osaa hartsiseosta (käsittäen 35-50 painoprosenttia melamiinihartsia, 20-35 painoprosenttia liukenevaa fenolihartsia), 0,5-2 paino-osaa rasvahappoa tai sen metalli-suolaa ja 0,5-4 paino-osaa kelaattia muodostavaa ainetta. Hiutaleiden muodossa 5 olevaa metallista kuparijauhetta sekä pallomaista tai tyypiltään amorfista hartsia voidaan käyttää. On suotavaa, että hiukkaskoko on alle 100 pm, erityisesti 1-30 pm.
Johtava pasta 5 kuumennetaan kovettumista varten sen kiinnityksen jälkeen. Tämän jälkeen eristävästä hartsimateriaalista tehty välikerros 6 muodostetaan johtavan pastakerroksen 5 koko pinnalle. Tämä välikerros 6 voidaan tehdä samasta materiaa-10 lista kuin välikerros 4. Johtava pastakerros 5 ja välikerros 4 voidaan helposti muodostaa painamalla.
Edellä selostetun koostumuksen yhteydessä johtava pastakerros 5 on liitetty suoraan IC-maadoitusliittimen 23 liitäntäkaulukseen, jolloin tämän IC-maadoitusliittimen potentiaali tulee vakavoiduksi ja mahdollisen vaihtelun aiheuttama säteilykohinan 15 syntyminen estyy. Kuten kuviosta 1 näkyy, IC-maadoitusliittimen liitäntäkaulus 23 on tehty laajemmaksi kuin IC-signaaliliittimen liitäntäkauluksen 24 pinta-ala. Siten impedanssia liitoskohdassa johtavaan pastakerrokseen voidaan vähentää enemmän, jolloin säteilykohinan vaimennusta voidaan tehostaa.
Kuvion 1 esittämässä sovellutusmuodossa johtava pastakerros 5 ja päällyskerros 6 20 on muodostettu vain alustakerroksen 1 pinnalle. Käytännössä on kuitenkin suotavaa muodostaa nämä kerrokset myös alustakerroksen 1 alapuolelle. Kun johtavan pasta-; \ , kerroksen 5 liitäntäalueet A ja B lisääntyvät, vaimennusvaikutus lisääntyy.
Kuvio 2 esittää esillä olevan keksinnön toista sovellutusmuotoa. Sen koostumus *,,,· eroaa kuvion 1 esittämän painetun piirilevyn koostumuksesta siinä suhteessa, että :T: 25 IC-liittimen liitäntäkauluksena, joka on määrä liittää johtavaan pastakerrokseen 5, toimii IC-tehonsyöttöliittimen liitäntäkaulus 25 ja että johtavaan pastakerrokseen 5 ’ ·. liitettävänä osana toimii tehonsyöttökuvion osa. Muut osat ovat samoja kuin mitä kuviossa 1 on esitetty. Vaikka painetulla piirilevyllä onkin tällainen koostumus, tulee IC:n vertailupotentiaali vakautetuksi IC-tehonsyöttöliittimessä. Siten voidaan : 30 saavuttaa sama vaimennusvaikutus kuin kuvion 1 mukaisen painetun piirilevyn : yhteydessä.
1 ’ Edellä mainitussa sovellutusmuodossa IC-maadoitusliitin on liitetty suoraan johta vaan kerrokseen kauluksen välityksellä. Siten säteilykohinan vaimennusvaikutusta voidaan lisätä enemmän tavanomaiseen EMI-estettyyn painettuun piirilevyyn verrat- , 113937 o tuna, joka on valmistettu siten, että IC-maadoitusliitin on liitetty epäsuorasti johtavaan kerrokseen alustakerroksen maadoituskuvion välityksellä. Edellä mainittua vaikutusta voidaan lisätä edelleen laajentamalla IC-maadoitusliittimen liitäntäkauluk-sen pinta-alaa.
5 Kun johtavaa kerrosta ei voida liittää maadoituspiiriin piirikuvion rajoitusten johdosta, vaan käytetään vain riittävää aluetta sen liittämiseksi tehonsyöttökuvioon, voidaan saavuttaa sama EMI-vaimennusvaikutus kuin painetun piirilevyn yhteydessä, jossa johtava kerros on liitetty maadoituskuvioon, liittämällä edellä mainittu johtava kerros tähän tehonsyöttökuvioon. Siten sellaisenkin painetun piirin yhtey-10 dessä, jossa tehonsyöttökuvio on liitetty johtavaan kerrokseen, voidaan saattaa EMI-vaimennusvaikutus lisäämällä IC-tehonsyöttöliittimen liitäntäpinta-alaa.
» > » • » * f ♦ * ' > »

Claims (5)

7 113937
1. Painettu piirilevy, joka käsittää: alustakerroksen (1), alustakerrokselle (1) muodostetun piirikuvion (2), joka sisältää signaalilinjakuvion 5 (20) ja toisen kuvion, joka on tehosyöttölinjakuvio (22) tai maadoituslinjakuvio (21), alustakerrokselle (1), piirikuvion (2) päälle muodostetun eristyskerroksen (4), ja eristyskerroksen (4) päälle muodostetun johtavan kerroksen (5) liitettäväksi maadoituksen tai tehosyötön potentiaaliin, 10 tunnettu siitä, että eristyskerros (4) on muodostettu peittämään piirikuvion (2) lukuunottamatta ainakin yhtä toisen kuvion osaaja lukuunottamatta integroidun piirin tehosyötön tai maadoituksen johdinliitäntää varten piirikuviossa (2) olevaa liitäntäkaulusta (23, 25), ja johtava kerros (5) on muodostettu liitettäväksi toisen kuvion eristämättömään osaan 15 ja mainittua integroidun piirin johdinliitäntää varten olevaan liitäntäkaulukseen.
2. Patenttivaatimuksen 1 mukainen piirilevy, tunnettu siitä, että integroidun piirin johdinliitäntää varten olevan mainitun liitäntäkauluksen (23, 25) ala on suurempi kuin integroidun piirin signaalijohdinta varten oleva signaaliliitäntäkaulus (24).
... 3. Patenttivaatimuksen 1 tai 2 mukainen piirilevy, tunnettu siitä, että johtava 20 kerros (5) ulottuu oleellisesti yli koko eristyskerroksen (4).
4. Menetelmä painetun piirilevyn valmistamiseksi, joka menetelmä käsittää vai- heet, joissa: » ♦ < ;; ’ - painetaan piiri alustakerrokselle (1), ’ ’ - muodostetaan eristyskerros (4) painetun piirin (2) päälle ja 25. muodostetaan johtava kerros (5) eristyskerroksen (4) päälle, ; ‘ tunnettu siitä, että painettu piiri (2) käsittää johtavan osan (23, 25) liitettäväksi piirilevylle asetettavan ; v, piirikomponentin maadoitusjohtimeen tai tehosyöttöjohtimeen, jolloin eristyskerros- ta ei muodosteta painetun piirin (2) mainitun johtavan osan (23, 25) kohdalle ja * » ’:' 30 johtava kerros (5) liittyy painettuun piiriin (2) mainitussa johtavassa osassa (23, 25).
• » • * : 5. Patenttivaatimuksen 4 mukainen menetelmä, tunnettu siitä, että eristyskerrosta • I I (4) ei myöskään muodosteta ainakaan yhden maadoituslinjan (21) tai tehosyöttölin- 8 113937 jän (22) osan päälle, ja johtava kerros (5) liittyy myös maadoituslinjaan (21) tai te-hosyöttölinjaan (22), erillään sen liitoksesta mainittuun johtavaan osaan (23, 25).
FI900580A 1989-02-21 1990-02-06 Painettu piirilevy ja menetelmä sen valmistamiseksi FI113937B (fi)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP4083889 1989-02-21
JP4083789 1989-02-21
JP1922089 1989-02-21
JP1921889 1989-02-21
JP4083789 1989-02-21
JP4083889 1989-02-21
JP1921889 1989-02-21
JP1921989 1989-02-21
JP1922089 1989-02-21
JP4083689 1989-02-21
JP1921989 1989-02-21
JP4083689 1989-02-21

Publications (2)

Publication Number Publication Date
FI900580A0 FI900580A0 (fi) 1990-02-06
FI113937B true FI113937B (fi) 2004-06-30

Family

ID=27548844

Family Applications (1)

Application Number Title Priority Date Filing Date
FI900580A FI113937B (fi) 1989-02-21 1990-02-06 Painettu piirilevy ja menetelmä sen valmistamiseksi

Country Status (7)

Country Link
US (2) US5341274A (fi)
EP (3) EP0633715B1 (fi)
KR (1) KR0123805B1 (fi)
AU (1) AU636129B2 (fi)
CA (1) CA2010128C (fi)
DE (3) DE69033522T2 (fi)
FI (1) FI113937B (fi)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073660Y2 (ja) * 1989-02-27 1995-01-30 任天堂株式会社 Ｅｍｉ対策用回路基板
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5500789A (en) * 1994-12-12 1996-03-19 Dell Usa, L.P. Printed circuit board EMI shielding apparatus and associated methods
JP3368451B2 (ja) * 1995-03-17 2003-01-20 富士通株式会社 回路基板の製造方法と回路検査装置
SE506941C2 (sv) * 1995-03-31 1998-03-02 Ericsson Telefon Ab L M Kretskort med interferensskärmande skikt
US5981043A (en) * 1996-04-25 1999-11-09 Tatsuta Electric Wire And Cable Co., Ltd Electroconductive coating composition, a printed circuit board fabricated by using it and a flexible printed circuit assembly with electromagnetic shield
JP3581971B2 (ja) * 1996-05-22 2004-10-27 株式会社ボッシュオートモーティブシステム 車載用コントロールユニットのｅｍｉ用接地構造
KR100227741B1 (ko) * 1996-11-29 1999-11-01 윤종용 스텐바이 전원을 가진 전자제품
US6160714A (en) 1997-12-31 2000-12-12 Elpac (Usa), Inc. Molded electronic package and method of preparation
JP2004506309A (ja) 1997-12-31 2004-02-26 エルパック（ユーエスエー）、インコーポレイテッド モールドされた電子パッケージ、製作方法およびシールディング方法
JP3501674B2 (ja) * 1999-04-21 2004-03-02 日本電気株式会社 プリント回路基板特性評価装置、プリント回路基板特性評価方法、及び記憶媒体
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
US6614662B2 (en) * 2000-12-14 2003-09-02 Hewlett-Packard Development Company, L.P. Printed circuit board layout
US6618787B2 (en) * 2000-12-14 2003-09-09 Hewlett-Packard Development Company, L.P. Computer printed circuit system board with LVD SCSI device direct connector
US6753746B2 (en) * 2001-11-07 2004-06-22 Compeq Manufacturing Co., Ltd. Printed circuit board having jumper lines and the method for making said printed circuit board
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
AU2003265440A1 (en) * 2002-08-14 2004-03-03 Honeywell International, Inc. Method and apparatus for reducing electromagnetic emissions from electronic circuits
DE10305520A1 (de) * 2003-02-11 2004-08-19 Robert Bosch Gmbh Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung
DE102006027748A1 (de) * 2006-06-16 2007-12-20 Robert Bosch Gmbh Leiterplatte und Verfahren zur Herstellung einer lötfreien elektrischen Verbindung
JP4877791B2 (ja) * 2007-01-26 2012-02-15 日東電工株式会社 配線回路基板
US8276268B2 (en) * 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US8373317B2 (en) * 2009-05-04 2013-02-12 Ingersoll Rand Company RFI suppression system and method of mounting for DC cordless tools
TWI387407B (zh) * 2009-06-10 2013-02-21 Htc Corp 軟式印刷電路板其及組成方法
DE102009044608A1 (de) 2009-11-20 2011-05-26 Webasto Ag Heizgerät
US9545043B1 (en) * 2010-09-28 2017-01-10 Rockwell Collins, Inc. Shielding encapsulation for electrical circuitry
CN203015272U (zh) * 2012-12-21 2013-06-19 奥特斯(中国)有限公司 印制电路板
JP2017118015A (ja) * 2015-12-25 2017-06-29 株式会社トーキン 電子装置及び電磁干渉抑制体の配置方法
US10694620B1 (en) * 2019-04-02 2020-06-23 Microsoft Technology Licensing, Llc Method and apparatus for circuit board noise shielding and grounding
USD980842S1 (en) 2020-08-24 2023-03-14 Intel Corporation Shielding for circuit board
CN117256203A (zh) * 2022-02-03 2023-12-19 微软技术许可有限责任公司 用于印刷电路板的印刷去耦平面

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1936899A1 (de) * 1969-07-19 1971-02-04 Siemens Ag Baugruppentraeger fuer Steuer- bzw. Regelanlagen
US3740678A (en) * 1971-03-19 1973-06-19 Ibm Strip transmission line structures
DE2260195A1 (de) * 1972-12-08 1974-06-12 Michael M Dipl Ing Iloff Leiterplatte fuer elektrische schaltungen
FR2212740B1 (fi) * 1972-12-28 1977-02-25 Honeywell Bull
DE3172643D1 (en) * 1981-12-23 1985-11-14 Ibm Deutschland Multilayer ceramic substrate for semiconductor integrated circuits with a multilevel metallic structure
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
JPS6016701A (ja) * 1983-07-08 1985-01-28 Nec Corp マイクロ波プリント板回路
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad
FR2593346B1 (fr) * 1986-01-17 1990-05-25 Nec Corp Substrat de cablage utilisant une ceramique comme isolant
CA1261481A (en) * 1986-03-13 1989-09-26 Kazumasa Eguchi Printed circuit board capable of preventing electromagnetic interference
US5043526A (en) * 1986-03-13 1991-08-27 Nintendo Company Ltd. Printed circuit board capable of preventing electromagnetic interference
US4717988A (en) * 1986-05-05 1988-01-05 Itt Defense Communications Division Of Itt Corporation Universal wafer scale assembly
US4770921A (en) * 1986-09-11 1988-09-13 Insulating Materials Incorporated Self-shielding multi-layer circuit boards
JPS6453498A (en) * 1987-05-15 1989-03-01 Sanki Eng Co Ltd Multilayer interconnection board
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
JP2631548B2 (ja) * 1989-03-15 1997-07-16 日本シイエムケイ株式会社 シールド層を備えるプリント配線板
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
US5285017A (en) * 1991-12-31 1994-02-08 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias

Also Published As

Publication number Publication date
KR900013820A (ko) 1990-09-06
EP0631460B1 (en) 2000-04-26
CA2010128C (en) 1996-03-19
DE69019030T2 (de) 1995-12-21
EP0633715B1 (en) 2001-08-29
CA2010128A1 (en) 1990-08-21
KR0123805B1 (ko) 1997-12-04
AU4920090A (en) 1990-08-30
EP0384644A1 (en) 1990-08-29
EP0631460A3 (en) 1995-07-26
EP0633715A3 (en) 1995-07-26
DE69033784D1 (de) 2001-10-04
AU636129B2 (en) 1993-04-22
EP0384644B1 (en) 1995-05-03
FI900580A0 (fi) 1990-02-06
DE69033522T2 (de) 2000-12-21
US5341274A (en) 1994-08-23
DE69033522D1 (de) 2000-05-31
DE69019030D1 (de) 1995-06-08
EP0633715A2 (en) 1995-01-11
DE69033784T2 (de) 2002-07-04
US5449863A (en) 1995-09-12
EP0631460A2 (en) 1994-12-28

Similar Documents

Publication Publication Date Title
FI113937B (fi) Painettu piirilevy ja menetelmä sen valmistamiseksi
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
WO2004017372A3 (en) Method and apparatus for reducing electromagnetic emissions from electronic circuits
JPH02198198A (ja) 電磁波シールド層を備えるプリント配線板
US5466893A (en) Printed circuit board having enhanced EMI suppression
JPH073660Y2 (ja) Ｅｍｉ対策用回路基板
JPH0682890B2 (ja) Ｅｍｉ対策用回路基板とその製造方法
JPH02184096A (ja) 電子回路基板
FI90935B (fi) Koaksiaalisen siirtojohdon asennusmenetelmä painetulle piirilevylle
JP2613368B2 (ja) プリント回路基板およびその製造方法
US11849538B2 (en) Composite wiring board, package, and electronic device
JP2800737B2 (ja) 半導体装置
EP1024536A3 (en) Semiconductor integrated circuit having an improved grounding structure
US6560121B1 (en) Method for surface mounting of a microwave package on a printed circuit and package and printed circuit for implementing said method
JP2833049B2 (ja) プリント配線板
AU648943B2 (en) Printed circuit board
JPH03179796A (ja) ハイブリッド集積回路
JP2517757Y2 (ja) プリント配線基板
EP0797266A3 (en) Dielectric filter and method of making same
JPH02103990A (ja) プリント配線板
JP2001077537A (ja) 多層プリント配線板
JP2001119186A (ja) 電子部品のシールド材料及びシールド構造
JPH04302498A (ja) プリント配線基板
JP2763951B2 (ja) プリント配線基板
JPH0749820Y2 (ja) プリント配線基板

Legal Events

Date Code Title Description
FG Patent granted

Owner name: TATSUTA ELECTRIC WIRE & GABLE CO., LTD

MA Patent expired