JP3255798B2 - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法Info
- Publication number
- JP3255798B2 JP3255798B2 JP14607794A JP14607794A JP3255798B2 JP 3255798 B2 JP3255798 B2 JP 3255798B2 JP 14607794 A JP14607794 A JP 14607794A JP 14607794 A JP14607794 A JP 14607794A JP 3255798 B2 JP3255798 B2 JP 3255798B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- gallium arsenide
- layer
- lattice constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
形成方法に関し、特にシリコン基板上に化合物半導体層
を形成した化合物半導体装置とその形成方法に関する。
どの化合物半導体層を形成する場合、シリコン(Si)
の格子定数が5.43095Åであり、ガリウム砒素
(GaAs)の格子定数が5.6533Åであることか
ら、この格子定数の相違に起因してガリウム砒素層に転
位が発生する。この転位はガリウム砒素層の表面まで連
続することもあり、この表面部まで連続する転位は転位
密度で表現される。このような転位は、デバイスを作成
した場合に、キャリヤの再結合中心となり、デバイス特
性を著しく損ねる。そこでこのような転位を低減させる
方法として、従来は、シリコン基板上に例えばMOCV
D法(有機金属化学気相成長法)でガリウム砒素層を形
成する際に、ガリウム砒素層の形成途中で、成長を中断
させ、降温と昇温を繰り返すことによって転位を合体消
滅させる熱サイクル法や、ガリウム砒素とは格子定数が
若干異なるインジウム・ガリウム砒素層などから成る歪
超格子層をガリウム砒素層間に交互に複数層形成するこ
とによって表面への転位の伝播を中断させる歪超格子法
があった。この歪超格子法で用いられるインジウム・ガ
リウム砒素層は例えば120Å程度の厚みに形成され、
またガリウム砒素層は例えば80Å程度の厚みに形成さ
れる。このようなガリウム砒素層とインジウム・ガリウ
ム砒素層をそれぞれ5〜10層程度交互に形成する。ま
た転位低減効果を高めるために、これら熱サイクル法と
歪超格子法を組み合わせて用いることもあった。
半導体装置では、熱サイクル法と歪超格子法を組み合わ
せて形成したとしてもガリウム砒素層の表面部近傍での
転位密度は1×106cm-2程度であった。
ンジウム・ガリウム砒素層の膜厚が例えば80〜120
Åと極めて薄いために、かえって成膜に時間を要すると
いう問題があった。すなわちガリウム砒素層やインジウ
ム・ガリウム砒素層を形成する場合、その膜厚が薄くな
れば薄くなる程、その成長速度をより遅くしなければ膜
厚の制御ができない。そのために歪超格子層の形成に時
間がかかる。さらにガリウム砒素層とインジウム・ガリ
ウム砒素層を交互に形成する場合、各層間のガスの切替
え時間も必要なため、より成長時間がかかることにな
る。また膜厚が薄くなるほど、膜厚の制御が困難で再現
性が乏しくなる。
たものであり、化合物半導体層での転位密度を低減させ
た化合物半導体装置を提供すると共に、化合物半導体装
置を短時間に再現性よく形成できる化合物半導体装置の
形成方法を提供することを目的とする。
に、本発明に係る化合物半導体装置では、シリコン基板
上に化合物半導体層を設けた化合物半導体装置におい
て、前記化合物半導体層を第一の化合物半導体層、厚み
が400〜1400Åの第二の化合物半導体層、および
第三の化合物半導体層で構成すると共に、前記第一の化
合物半導体層と第二の化合物半導体層の格子定数を3≦
(a−b)/a×103≦10(但し、aは第一の化合
物半導体層の格子定数、bは第二の化合物半導体層の格
子定数)に設定した。
方法では、シリコン基板上に第一の化合物半導体層を成
長させて800〜900℃の温度で加熱した後に350
〜600℃の温度で加熱し、この第一の化合物半導体層
上に、格子定数が3≦(a−b)/a×103≦10
(但し、aは第一の化合物半導体層の格子定数、bは第
二の化合物半導体層の格子定数)の範囲内にある第二の
化合物半導体層を400〜1400Å成長させ、この第
二の化合物半導体層上に前記第一の化合物半導体層と同
一組成の第三の化合物半導体層を成長させる。
に発生した転位は、第一の化合物半導体層と第二の化合
物半導体層の界面、および第二の化合物半導体層と第三
の化合物半導体層の界面で吸収され、第三の化合物半導
体層表面での転位密度は1×106cm-2以下にまで低
減できる。
400〜1400Åになるように形成することから、従
来の歪超格子層に比べて厚く、この第二の化合物半導体
層の膜厚の制御が容易になって、再現性よく短時間のう
ちに化合物半導体装置を形成でき、化合物半導体装置を
安価に製造できる。
を添付図面に基づき詳細に説明する。図1は本発明に係
る化合物半導体装置の参考例を示す図であり、1はシリ
コン基板、2は第一の化合物半導体層、3は第二の化合
物半導体層、4は第三の化合物半導体層である。
1)面に2°オフして切り出した単結晶シリコン(S
i)で構成される。この単結晶シリコンは格子定数が
5.43095Åである。
導体層2を形成する。この第一の化合物半導体層2は、
例えばガリウム砒素(GaAs)などで構成され、例え
ば19000Å程度の厚みに形成する。ガリウム砒素の
格子定数は5.6533Åである。この第一の化合物半
導体層2をガリウム砒素で構成する場合、トリメチル・
ガリウム(TMG)ガスとアルシン(AsH3)ガスを
用いたMOCVD法で形成する。すなわち、シリコン基
板1上にガリウム砒素層2aを15000Å形成し、8
00〜900℃の温度で3分程度加熱した後に350〜
600℃に降温して、さらに800〜900℃の温度で
3分程度加熱した後に350〜600℃に降温する。こ
の加熱と降温を4回繰り返し、再びガリウム砒素層2b
を4000Å形成する。このようにガリウム砒素層2a
を形成して熱ストレスを加えることによって、シリコン
基板1とガリウム砒素2aの格子定数の相違によって発
生する転位を合体させたり、横方向に逃がしたりした後
に、再びガリウム砒素層2bを形成する。高温での加熱
温度が900℃以上になると、結晶より砒素が脱離し易
くなり、結晶性が悪くなる。一方800℃以下では効果
が小さくなる。また降温の温度が600℃以上では効果
が小さく、350℃以下に下げても効果は同じである。
化合物半導体層3を設ける。この第二の化合物半導体層
3は、例えばインジウム・ガリウム砒素(InxGa1-x
As)などで構成され、400〜1400Åの厚みに形
成される。この第二の化合物半導体層3をインジウム・
ガリウム砒素で構成する場合、トリメチル・インジウム
(TMI)ガスとトリメチル・ガリウムガスとアルシン
ガスを用いたMOCVD法で形成する。
ンジウム砒素(InAs)とガリウム砒素の混晶比に依
存するが、インジウム砒素の格子定数6.0584Åと
ガリウム砒素の格子定数5.6533Åの差にインジウ
ム砒素の混晶比を乗算して、ガリウム砒素の格子定数に
加算することにより求まる。すなわちインジウム・ガリ
ウム砒素の格子定数は、6.0584Å〜5.6533
Åである。またインジウム・ガリウム砒素の格子定数が
−3≦(a−b)/a×103≦−10となるようにす
るためには、インジウム・ガリウム砒素中のインジウム
砒素の混晶比が0.0419〜0.1396となり、ガ
リウム砒素の混晶比が0.8604〜0.9581とな
る。インジウム・ガリウム砒素中のインジウム砒素の混
晶比を0.0419〜0.1396とするためには、ト
リメチル・インジウムガスとトリメチル・ガリウムガス
の流量比を1.8:1〜6.1:1に設定してインジウ
ム・ガリウム砒素層3を形成すればよい。
化合物半導体層4を形成する。この第三の化合物半導体
層4も、例えばガリウム砒素などで構成され、3500
0Å程度の厚みに形成する。このガリウム砒素もトリメ
チル・ガリウムガスとアルシンガスを用いたMOCVD
法で形成する。
ム砒素で構成し、第二の化合物半導体層3をインジウム
・ガリウム砒素で構成し、第三の化合物半導体層4をガ
リウム砒素で構成した場合のインジウム・ガリウム砒素
の膜厚と転位密度との関係を示す。なおインジウム・ガ
リウム砒素中のインジウム砒素とガリウム砒素の混晶比
は0.1:0.9であり、転位密度の測定箇所は、上層
のガリウム砒素層の表面部である。図2から判るよう
に、インジウム・ガリウム砒素の膜厚が400〜140
0Åのとき、転位密度は1×106cm-2以下となり、
インジウム・ガリウム砒素が転位低減効果を有すること
が判る。これは転位低減効果が歪超格子の各層にあるの
ではなく、上下の界面、すなわち、最下層のインジウム
・ガリウム砒素層の下側、および最上層のインジウム・
ガリウム砒素層の上側の界面にしか無いためと考えられ
る。インジウム・ガリウム砒素層を一層にした場合で
も、このインジウム・ガリウム砒素層の格子定数と厚み
を所定範囲に設定すれば歪超格子層と同様若しくはそれ
以上の効果を得られることが判る。
三の化合物半導体層4をガリウム砒素で構成し、第二の
化合物半導体層3をインジウム・ガリウム砒素で構成す
る場合、第二の化合物半導体層3は、格子定数が−3≦
(a−b)/a×103≦−10(aは第一の化合物半
導体層の格子定数、bは第二の化合物半導体層の格子定
数)となるが、第一の化合物半導体層2と第三の化合物
半導体層4をGaAsで構成し、第二の化合物半導体層
3をGaAsPで構成したり、InPとInGaPの組
み合わせで形成すると、第二の化合物半導体層3は、格
子定数が3≦(a−b)/a×103≦10となる。
に、第二の化合物半導体層3は、格子定数が3≦(a−
b)/a×103≦10(aは第一の化合物半導体層の
格子定数、bは第二の化合物半導体層の格子定数)とな
るように形成する。すなわち(a−b)/a×103が
3未満の場合は、第一の化合物半導体層2と第二の化合
物半導体層3の格子定数が近似し、転位を低減させる効
果が少ない。また(a−b)/a×103が10を越え
る場合は、第一の化合物半導体層2と第二の化合物半導
体層3の格子定数が大きく相違し、新たな転位を発生さ
せる。
体装置では、シリコン基板上に第一の化合物半導体層、
厚みが400〜1400Åの第二の化合物半導体層、お
よび第三の化合物半導体層で構成すると共に、第一の化
合物半導体層と第二の化合物半導体層の格子定数を3≦
(a−b)/a×103≦10(但し、aは第一の化合
物半導体層の格子定数、bは第二の化合物半導体層の格
子定数)に設定したことから、第一の化合物半導体層に
発生した転位は、第一の化合物半導体層と第二の化合物
半導体層の界面、および第二の化合物半導体層と第三の
化合物半導体層の界面で吸収され、第三の化合物半導体
層表面での転位密度は1×106cm-2以下にまで低減
できる。また、第二の化合物半導体層は、従来の歪超格
子層に比べて膜厚が厚く、膜厚の制御が容易になって、
再現性よく短時間のうちに化合物半導体装置を形成で
き、化合物半導体装置が安価になる。
方法では、シリコン基板上に第一の化合物半導体層を成
長させて800〜900℃の温度で加熱した後に350
〜600℃の温度に降温し、この第一の化合物半導体層
上に、格子定数が3≦(a−b)/a×103≦10
(但し、aは第一の化合物半導体層の格子定数、bは第
二の化合物半導体層の格子定数)の範囲内にある第二の
化合物半導体層を400〜1400Å成長させ、この第
二の化合物半導体層上に前記第一の化合物半導体層と同
一組成の第三の化合物半導体層を形成することから、第
一の化合物半導体層に発生した転位は、第一の化合物半
導体層と第二の化合物半導体層の界面、および第二の化
合物半導体層と第三の化合物半導体層の界面で吸収さ
れ、第三の化合物半導体層表面での転位密度は1×10
6cm-2以下にまで低減できる。さらに第二の化合物半
導体層は、従来の歪超格子層に比べて厚いため、膜厚の
制御が容易になって、再現性よく短時間のうちに化合物
半導体装置を形成でき、化合物半導体装置を安価に製造
できる。
す図である。
の関係を示す図である。
層、3・・・第二の化合物半導体層、4・・・第三の化
合物半導体層
Claims (2)
- 【請求項1】 シリコン基板上に化合物半導体層を設け
た化合物半導体装置において、前記化合物半導体層を第
一の化合物半導体層、厚みが400〜1400Åの第二
の化合物半導体層、および第三の化合物半導体層で構成
すると共に、前記第二の化合物半導体層の格子定数を3
≦(a−b)/a×103≦10(但し、aは第一の化
合物半導体層の格子定数、bは第二の化合物半導体層の
格子定数)に設定したことを特徴とする化合物半導体装
置。 - 【請求項2】 シリコン基板上に第一の化合物半導体層
を成長させて800〜900℃の温度で加熱した後に3
50〜600℃の温度で再加熱し、この第一の化合物半
導体層上に、格子定数が3≦(a−b)/a×103≦
10(但し、aは第一の化合物半導体層の格子定数、b
は第二の化合物半導体層の格子定数)の範囲内にある第
二の化合物半導体層を厚み400〜1400Å成長さ
せ、この第二の化合物半導体層上に前記第一の化合物半
導体層と同一組成の第三の化合物半導体層を成長させる
ことを特徴とする化合物半導体層の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14607794A JP3255798B2 (ja) | 1994-06-28 | 1994-06-28 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14607794A JP3255798B2 (ja) | 1994-06-28 | 1994-06-28 | 化合物半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0817729A JPH0817729A (ja) | 1996-01-19 |
JP3255798B2 true JP3255798B2 (ja) | 2002-02-12 |
Family
ID=15399595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14607794A Expired - Fee Related JP3255798B2 (ja) | 1994-06-28 | 1994-06-28 | 化合物半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3255798B2 (ja) |
-
1994
- 1994-06-28 JP JP14607794A patent/JP3255798B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0817729A (ja) | 1996-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3396356B2 (ja) | 半導体装置,及びその製造方法 | |
EP0497350B2 (en) | Crystal growth method for gallium nitride-based compound semiconductor | |
JP3114809B2 (ja) | 半導体装置 | |
US5053835A (en) | Inp semiconductor thin film on si | |
US20050054180A1 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
EP0291346B1 (en) | A laminated structure of compound semiconductors | |
US5107317A (en) | Semiconductor device with first and second buffer layers | |
US5001521A (en) | Semiconductor substrate including strained layer superlattice structure layer | |
JP3255798B2 (ja) | 化合物半導体装置およびその製造方法 | |
US5057880A (en) | Semiconductor device having a heteroepitaxial substrate | |
JPH0722312A (ja) | 歪半導体膜の製造方法 | |
JPH05267175A (ja) | 化合物半導体基板 | |
JP3224118B2 (ja) | エピタキシャル成長法 | |
JPH0434920A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
JPH10284510A (ja) | 半導体基板 | |
JPH03188619A (ja) | 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法 | |
JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
JP3421234B2 (ja) | 半導体装置およびその製造方法 | |
JPH0461286A (ja) | 半導体装置 | |
JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
JPH05291156A (ja) | 元素半導体基板上の絶縁膜/化合物半導体積層構造 | |
JPH0719756B2 (ja) | 化合物半導体層の形成方法 | |
JPH03171617A (ja) | シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法 | |
JPH0526760B2 (ja) | ||
JPH02263427A (ja) | 化合物半導体基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |