JP3421234B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3421234B2 JP3421234B2 JP00213998A JP213998A JP3421234B2 JP 3421234 B2 JP3421234 B2 JP 3421234B2 JP 00213998 A JP00213998 A JP 00213998A JP 213998 A JP213998 A JP 213998A JP 3421234 B2 JP3421234 B2 JP 3421234B2
- Authority
- JP
- Japan
- Prior art keywords
- indium
- substrate
- phosphorus
- semiconductor device
- layer made
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、結晶成長技術に
よるＩＩＩ−Ｖ族化合物半導体の薄膜の形成により製造
されるインジウムリン（ＩｎＰ）を基板として用いた半
導体装置およびその製造方法に関する。
よるＩＩＩ−Ｖ族化合物半導体の薄膜の形成により製造
されるインジウムリン（ＩｎＰ）を基板として用いた半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】一般的に、ＩＩＩ−Ｖ族化合物半導体か
らなる高移動度トランジスター（ＨＥＭＴ）や電界効果
トランジスターは、ＩＩＩ−Ｖ族化合物半導体の基板上
にＩＩＩ−Ｖ族化合物半導体の結晶を成長することによ
って作製される。最近では、高速動作のために、基板に
ＩｎＰを用い、その上にインジウムアルミニウムヒ素
（ＩｎＡｌＡｓ），インジウムガリウムヒ素（ＩｎＧａ
Ａｓ），ＩｎＰの積層構造を成長したデバイスが提案さ
れている。以下、基板にＩｎＰを用いたＨＥＭＴを例に
取り説明する。図５に示すように、そのＨＥＭＴでは、
ＩｎＰからなる基板５０１上にＩｎＡｌＡｓからなるバ
ッファ層５０２が形成され、その上にＩｎＧａＡｓから
なるチャネル層５０３が形成されている。
らなる高移動度トランジスター（ＨＥＭＴ）や電界効果
トランジスターは、ＩＩＩ−Ｖ族化合物半導体の基板上
にＩＩＩ−Ｖ族化合物半導体の結晶を成長することによ
って作製される。最近では、高速動作のために、基板に
ＩｎＰを用い、その上にインジウムアルミニウムヒ素
（ＩｎＡｌＡｓ），インジウムガリウムヒ素（ＩｎＧａ
Ａｓ），ＩｎＰの積層構造を成長したデバイスが提案さ
れている。以下、基板にＩｎＰを用いたＨＥＭＴを例に
取り説明する。図５に示すように、そのＨＥＭＴでは、
ＩｎＰからなる基板５０１上にＩｎＡｌＡｓからなるバ
ッファ層５０２が形成され、その上にＩｎＧａＡｓから
なるチャネル層５０３が形成されている。
【０００３】また、チャネル層５０３上にはＩｎＡｌＡ
ｓからなるスペーサ層５０４を介してｎ−ＩｎＡｌＡｓ
からなるキャリア供給層５０５が形成され、その上にＩ
ｎＡｌＡｓからなるバリア層５０６が形成されている。
そして、バリア層５０６上に、ショットキー接合して形
成されたゲート電極５０８が配置されている。また、ゲ
ート電極５０８より所定の間隔を開けて、ソース電極５
１０とドレイン電極５１１が、ｎ−ＩｎＧａＡｓからな
るコンタクト層５０７を介してオーミック接合して形成
されている。
ｓからなるスペーサ層５０４を介してｎ−ＩｎＡｌＡｓ
からなるキャリア供給層５０５が形成され、その上にＩ
ｎＡｌＡｓからなるバリア層５０６が形成されている。
そして、バリア層５０６上に、ショットキー接合して形
成されたゲート電極５０８が配置されている。また、ゲ
ート電極５０８より所定の間隔を開けて、ソース電極５
１０とドレイン電極５１１が、ｎ−ＩｎＧａＡｓからな
るコンタクト層５０７を介してオーミック接合して形成
されている。
【０００４】このＨＥＭＴにおいては、キャリア供給層
５０５より供給された電子により、チャネル層５０３の
スペーサ層５０４側界面に２次元電子ガスが形成され
る。そして、ソース電極５１０下の領域とドレイン電極
５１１下の領域との間で、その２次元電子ガス中を移動
する電子の流れを、ゲート電極５０８に印加する電圧で
制御するようにしている。そして、キャリアである電子
は、２次元電子ガス中を移動するので、ドナー不純物に
よって散乱されるのが抑制され、高速に移動することが
可能となっている。
５０５より供給された電子により、チャネル層５０３の
スペーサ層５０４側界面に２次元電子ガスが形成され
る。そして、ソース電極５１０下の領域とドレイン電極
５１１下の領域との間で、その２次元電子ガス中を移動
する電子の流れを、ゲート電極５０８に印加する電圧で
制御するようにしている。そして、キャリアである電子
は、２次元電子ガス中を移動するので、ドナー不純物に
よって散乱されるのが抑制され、高速に移動することが
可能となっている。
【０００５】それらデバイス製造に必要な化合物半導体
の結晶成長には、通常、有機金属気相成長法（ＭＯＶＰ
Ｅ）や分子線エピタキシャル成長法（ＭＢＥ）が用いら
れる。そのなかでも、Ｐを含む結晶材料の成長が必要な
場合は、ＭＯＶＰＥ法が用いられることが一般的に多
い。例えば、前述したバッファ層５０２の形成では、Ｉ
ｎＰからなる基板５０１上に、これに格子整合するＩｎ
ＡｌＡｓを、例えばＭＯＶＰＥにより結晶を成長するこ
とになる。このＩｎＰ上へのＩｎＡｌＡｓの結晶成長で
は、例えば６００℃程度とした基板上に、トリメチルイ
ンジウム（ＴＭＩ）などのＩｎ原料と、トリメチルアル
ミニウム（ＴＭＡ）などのＡｌ原料と、アルシン（Ａｓ
Ｈ3 ）などのＡｓ原料とを供給することでなされる。
の結晶成長には、通常、有機金属気相成長法（ＭＯＶＰ
Ｅ）や分子線エピタキシャル成長法（ＭＢＥ）が用いら
れる。そのなかでも、Ｐを含む結晶材料の成長が必要な
場合は、ＭＯＶＰＥ法が用いられることが一般的に多
い。例えば、前述したバッファ層５０２の形成では、Ｉ
ｎＰからなる基板５０１上に、これに格子整合するＩｎ
ＡｌＡｓを、例えばＭＯＶＰＥにより結晶を成長するこ
とになる。このＩｎＰ上へのＩｎＡｌＡｓの結晶成長で
は、例えば６００℃程度とした基板上に、トリメチルイ
ンジウム（ＴＭＩ）などのＩｎ原料と、トリメチルアル
ミニウム（ＴＭＡ）などのＡｌ原料と、アルシン（Ａｓ
Ｈ3 ）などのＡｓ原料とを供給することでなされる。
【０００６】しかし、ＩｎＰからなる基板を加熱する
と、基板を構成するＰは蒸発しやすい特性を持っている
ため、基板よりＰが抜けていってしまうことになる。し
たがって、基板が所定の温度となり結晶成長させる膜の
原料を供給する段階までは、基板上にフォスフイン（Ｐ
Ｈ3 ）などのＰ原料を供給しておく必要がある。ここ
で、ＩｎＡｌＡｓの結晶成長を始めるためにインジウム
（Ｉｎ）原料とアルミニウム（Ａｌ）原料とヒ素（Ａ
ｓ）原料とを供給する段階で、リン（Ｐ）原料が残って
いるとＩｎＡｌＡｓと基板のＩｎＰとの界面を急峻に形
成することができない。このため、一度、Ｐ原料の供給
を所定時間Ａだけ中断し、ついで、所定時間Ｂの間Ａｓ
原料ガスのみを供給してからＩｎ原料とＡｌ原料とを供
給するようにし、基板上にＰ原料が無い状態としてから
ＩｎＡｌＡｓの結晶成長を始めるようにしている。
と、基板を構成するＰは蒸発しやすい特性を持っている
ため、基板よりＰが抜けていってしまうことになる。し
たがって、基板が所定の温度となり結晶成長させる膜の
原料を供給する段階までは、基板上にフォスフイン（Ｐ
Ｈ3 ）などのＰ原料を供給しておく必要がある。ここ
で、ＩｎＡｌＡｓの結晶成長を始めるためにインジウム
（Ｉｎ）原料とアルミニウム（Ａｌ）原料とヒ素（Ａ
ｓ）原料とを供給する段階で、リン（Ｐ）原料が残って
いるとＩｎＡｌＡｓと基板のＩｎＰとの界面を急峻に形
成することができない。このため、一度、Ｐ原料の供給
を所定時間Ａだけ中断し、ついで、所定時間Ｂの間Ａｓ
原料ガスのみを供給してからＩｎ原料とＡｌ原料とを供
給するようにし、基板上にＰ原料が無い状態としてから
ＩｎＡｌＡｓの結晶成長を始めるようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＩｎＰ
のＰは蒸発しやすい特性を持っているため、上記のｐ原
料の供給中断時間を長く設定した場合、ＩｎＰ基板から
Ｐが脱離し、表面にＩｎ層の部分が形成される。この状
態で、次にＡｓ原料ガスの供給を行うと、ＩｎＰ基板の
表面のＩｎ層の部分に非晶質（または多結晶）のＩｎＡ
ｓが生成する。そして、このＩｎＰ基板上のＩｎＡｓ
は、その特性のため三次元的に島状に凝集する。すなわ
ち、ＩｎＡｌＡｓの結晶成長過程の初期段階で、ＩｎＰ
基板上に微小なＩｎＡｓからなる突起が多数形成される
ことになる。この表面にＩｎＡｌＡｓまたはＩｎＧａＡ
ｓを成長すると、島状に凝集したＩｎＡｓの突起が欠陥
の発生源となって、成長した層に表面欠陥が発生する。
のＰは蒸発しやすい特性を持っているため、上記のｐ原
料の供給中断時間を長く設定した場合、ＩｎＰ基板から
Ｐが脱離し、表面にＩｎ層の部分が形成される。この状
態で、次にＡｓ原料ガスの供給を行うと、ＩｎＰ基板の
表面のＩｎ層の部分に非晶質（または多結晶）のＩｎＡ
ｓが生成する。そして、このＩｎＰ基板上のＩｎＡｓ
は、その特性のため三次元的に島状に凝集する。すなわ
ち、ＩｎＡｌＡｓの結晶成長過程の初期段階で、ＩｎＰ
基板上に微小なＩｎＡｓからなる突起が多数形成される
ことになる。この表面にＩｎＡｌＡｓまたはＩｎＧａＡ
ｓを成長すると、島状に凝集したＩｎＡｓの突起が欠陥
の発生源となって、成長した層に表面欠陥が発生する。
【０００８】前述の図５に示したＨＥＭＴにおいては、
その表面欠陥が基板５０１上に発生することになる。そ
して、この表面欠陥は、最上層のコンタクト層５０７に
まで影響を及ぼし、キャリアが移動するチャネル層５０
３においても欠陥が存在する状態となる。このように、
キャリアが移動する領域に欠陥がある状態のトランジス
ターでは、所望の特性が得られない。欠陥発生の原因と
なる、その非晶質（または多結晶）のＩｎＡｓの発生を
抑制するためには、前述したＡ，Ｂの時間を短くする手
法が有効と考えられるが、ＭＯＶＰＥ法では成長温度が
６００℃以上と高温のため、仮にＡ＝Ｂ＝０としても、
ＩｎＡｌＡｓの成長初期に、ＩｎＰからのＰの脱離が起
きてＩｎＡｓが形成されるため、表面欠陥を無くすこと
が難しいのが現状である。
その表面欠陥が基板５０１上に発生することになる。そ
して、この表面欠陥は、最上層のコンタクト層５０７に
まで影響を及ぼし、キャリアが移動するチャネル層５０
３においても欠陥が存在する状態となる。このように、
キャリアが移動する領域に欠陥がある状態のトランジス
ターでは、所望の特性が得られない。欠陥発生の原因と
なる、その非晶質（または多結晶）のＩｎＡｓの発生を
抑制するためには、前述したＡ，Ｂの時間を短くする手
法が有効と考えられるが、ＭＯＶＰＥ法では成長温度が
６００℃以上と高温のため、仮にＡ＝Ｂ＝０としても、
ＩｎＡｌＡｓの成長初期に、ＩｎＰからのＰの脱離が起
きてＩｎＡｓが形成されるため、表面欠陥を無くすこと
が難しいのが現状である。
【０００９】本発明はそれら問題を解決するために提案
されたものであり、ＩｎＰからなる基板を用いた化合物
半導体よりなるＨＥＭＴなどの半導体装置において、特
性劣化の原因となる欠陥の発生を抑制することを目的と
する。
されたものであり、ＩｎＰからなる基板を用いた化合物
半導体よりなるＨＥＭＴなどの半導体装置において、特
性劣化の原因となる欠陥の発生を抑制することを目的と
する。
【００１０】
【課題を解決するための手段】この発明の半導体装置
は、インジウムリン（ＩｎＰ）からなる基板と、この上
に配置されたインジウムアルミニウムヒ素もしくはイン
ジウムガリウムヒ素からなる結晶層とを少なくとも含む
半導体装置であって、その基板上に、少なくともインジ
ウム（Ｉｎ）とリン（Ｐ）を含み、Ｐの脱離速度がＩｎ
Ｐより遅い化合物半導体であるインジウムアルミニウム
リン（ＩｎＡｌＰ）またはインジウムガリウムリン（Ｉ
ｎＧａＰ）からなり、格子不整合によってミスフイット
転位が発生する臨界膜厚未満の、例えば０．３ｎｍより
厚く１０ｎｍ以下である膜厚の保護層が形成されている
ようにした。したがって、この半導体装置は、基板表面
よりＰが抜け出すことが抑制された状態で、インジウム
アルミニウムヒ素もしくはインジウムガリウムヒ素から
なる結晶層が形成されている。また、ＩｎＰからなる基
板と、その基板上に形成されたＩｎＰからなるバッファ
層と、この上に配置されたインジウムアルミニウムヒ素
もしくはインジウムガリウムヒ素からなる結晶層とを少
なくとも含む半導体装置であって、そのバッファ層上
に、少なくともＩｎとＰを含み、Ｐの脱離速度がＩｎＰ
より遅い化合物半導体であるＩｎＡｌＰまたはＩｎＧａ
Ｐからなり、格子不整合によってミスフイット転位が発
生する臨界膜厚未満の、例えば０．３ｎｍより厚く１０
ｎｍ以下である膜厚の保護層が形成されているようにし
た。したがって、この半導体装置は、バッファ層表面よ
りＰが抜け出すことが抑制された状態で、インジウムア
ルミニウムヒ素もしくはインジウムガリウムヒ素からな
る結晶層が形成されている。また、この発明の半導体装
置の製造方法は、ＩｎＰからなる基板上に、少なくとも
ＩｎとＰを含み、Ｐの脱離速度がＩｎＰより遅い化合物
半導体であるＩｎＡｌＰまたはＩｎＧａＰからなる保護
層を、格子不整合によってミスフイット転位が発生する
臨界膜厚未満の、例えば０．３ｎｍより厚く１０ｎｍ以
下である膜厚に形成した後、インジウムアルミニウムヒ
素もしくはインジウムガリウムヒ素からなる結晶層を形
成するようにした。したがって、この半導体装置の製造
方法では、インジウムアルミニウムヒ素もしくはインジ
ウムガリウムヒ素からなる結晶層を形成しているとき、
基板表面よりＰが抜け出すことが抑制される。そして、
この発明の半導体装置の製造方法は、基板上にバッファ
層を形成し、引き続き、この上に、少なくともＩｎとＰ
を含み、Ｐの脱離速度がＩｎＰより遅い化合物半導体で
あるＩｎＡｌＰまたはＩｎＧａＰからなる保護層を、格
子不整合によってミスフイット転位が発生する臨界膜厚
未満の、例えば０．３ｎｍより厚く１０ｎｍ以下である
膜厚に形成した後、インジウムアルミニウムヒ素もしく
はインジウムガリウムヒ素からなる結晶層を形成するよ
うにした。したがって、この半導体装置の製造方法で
は、インジウムアルミニウムヒ素もしくはインジウムガ
リウムヒ素からなる結晶層を形成しているとき、バッフ
ァ層表面よりＰが抜け出すことが抑制される。
は、インジウムリン（ＩｎＰ）からなる基板と、この上
に配置されたインジウムアルミニウムヒ素もしくはイン
ジウムガリウムヒ素からなる結晶層とを少なくとも含む
半導体装置であって、その基板上に、少なくともインジ
ウム（Ｉｎ）とリン（Ｐ）を含み、Ｐの脱離速度がＩｎ
Ｐより遅い化合物半導体であるインジウムアルミニウム
リン（ＩｎＡｌＰ）またはインジウムガリウムリン（Ｉ
ｎＧａＰ）からなり、格子不整合によってミスフイット
転位が発生する臨界膜厚未満の、例えば０．３ｎｍより
厚く１０ｎｍ以下である膜厚の保護層が形成されている
ようにした。したがって、この半導体装置は、基板表面
よりＰが抜け出すことが抑制された状態で、インジウム
アルミニウムヒ素もしくはインジウムガリウムヒ素から
なる結晶層が形成されている。また、ＩｎＰからなる基
板と、その基板上に形成されたＩｎＰからなるバッファ
層と、この上に配置されたインジウムアルミニウムヒ素
もしくはインジウムガリウムヒ素からなる結晶層とを少
なくとも含む半導体装置であって、そのバッファ層上
に、少なくともＩｎとＰを含み、Ｐの脱離速度がＩｎＰ
より遅い化合物半導体であるＩｎＡｌＰまたはＩｎＧａ
Ｐからなり、格子不整合によってミスフイット転位が発
生する臨界膜厚未満の、例えば０．３ｎｍより厚く１０
ｎｍ以下である膜厚の保護層が形成されているようにし
た。したがって、この半導体装置は、バッファ層表面よ
りＰが抜け出すことが抑制された状態で、インジウムア
ルミニウムヒ素もしくはインジウムガリウムヒ素からな
る結晶層が形成されている。また、この発明の半導体装
置の製造方法は、ＩｎＰからなる基板上に、少なくとも
ＩｎとＰを含み、Ｐの脱離速度がＩｎＰより遅い化合物
半導体であるＩｎＡｌＰまたはＩｎＧａＰからなる保護
層を、格子不整合によってミスフイット転位が発生する
臨界膜厚未満の、例えば０．３ｎｍより厚く１０ｎｍ以
下である膜厚に形成した後、インジウムアルミニウムヒ
素もしくはインジウムガリウムヒ素からなる結晶層を形
成するようにした。したがって、この半導体装置の製造
方法では、インジウムアルミニウムヒ素もしくはインジ
ウムガリウムヒ素からなる結晶層を形成しているとき、
基板表面よりＰが抜け出すことが抑制される。そして、
この発明の半導体装置の製造方法は、基板上にバッファ
層を形成し、引き続き、この上に、少なくともＩｎとＰ
を含み、Ｐの脱離速度がＩｎＰより遅い化合物半導体で
あるＩｎＡｌＰまたはＩｎＧａＰからなる保護層を、格
子不整合によってミスフイット転位が発生する臨界膜厚
未満の、例えば０．３ｎｍより厚く１０ｎｍ以下である
膜厚に形成した後、インジウムアルミニウムヒ素もしく
はインジウムガリウムヒ素からなる結晶層を形成するよ
うにした。したがって、この半導体装置の製造方法で
は、インジウムアルミニウムヒ素もしくはインジウムガ
リウムヒ素からなる結晶層を形成しているとき、バッフ
ァ層表面よりＰが抜け出すことが抑制される。
【００１１】
【発明の実施の形態】はじめに、この発明の概要につい
て説明すると、本発明はＩｎＰ基板またはＩｎＰ成長結
晶上に、臨界膜厚（格子不整合によってミスフイット転
位が発生する膜厚）以下の厚さで、Ｐの脱離速度がＩｎ
Ｐよりも遅いＩＩＩ族とＰとの化合物半導体を保護層と
して成長し、ＩｎＡｓの形成が原因で発生していた表面
欠陥を低減するようにしたものである。
て説明すると、本発明はＩｎＰ基板またはＩｎＰ成長結
晶上に、臨界膜厚（格子不整合によってミスフイット転
位が発生する膜厚）以下の厚さで、Ｐの脱離速度がＩｎ
Ｐよりも遅いＩＩＩ族とＰとの化合物半導体を保護層と
して成長し、ＩｎＡｓの形成が原因で発生していた表面
欠陥を低減するようにしたものである。
【００１２】前述したように、表面欠陥の発生は、結晶
成長の基体であるＩｎＰからのＰの蒸発によって起き
る、基体表面におけるＩｎＡｓの生成が原因で起きてい
る。また、この時の脱離速度は、化合物半導体を構成す
るＩＩＩ族原子とＶ族原子の結合力に依存する。一方、
ＩｎＰと比較して、Ｐとの結合が強いＡｌあるいはＧａ
を有するＡｌＰ，ＧａＰからのＰの脱離速度は小さいこ
とが知られている（N.Kobayashi et al.,Jpn.J.Appl.Ph
ys.,30(1991)L1699）。よって、結晶成長を行う基体で
あるＩｎＰ上に、アルミニウムリン（ＡｌＰ）やガリウ
ムリン（ＧａＰ）、または、これらの混晶であるインジ
ウムアルミニウムリン（ＩｎＡｌＰ），インジウムガリ
ウムリン（ＩｎＧａＰ），インジウムアルミニウムガリ
ウムリン（ＩｎＡｌＧａＰ）等の材料を保護層として成
長した場合には、成長表面でのＰの脱離速度を低下させ
ることが可能である。
成長の基体であるＩｎＰからのＰの蒸発によって起き
る、基体表面におけるＩｎＡｓの生成が原因で起きてい
る。また、この時の脱離速度は、化合物半導体を構成す
るＩＩＩ族原子とＶ族原子の結合力に依存する。一方、
ＩｎＰと比較して、Ｐとの結合が強いＡｌあるいはＧａ
を有するＡｌＰ，ＧａＰからのＰの脱離速度は小さいこ
とが知られている（N.Kobayashi et al.,Jpn.J.Appl.Ph
ys.,30(1991)L1699）。よって、結晶成長を行う基体で
あるＩｎＰ上に、アルミニウムリン（ＡｌＰ）やガリウ
ムリン（ＧａＰ）、または、これらの混晶であるインジ
ウムアルミニウムリン（ＩｎＡｌＰ），インジウムガリ
ウムリン（ＩｎＧａＰ），インジウムアルミニウムガリ
ウムリン（ＩｎＡｌＧａＰ）等の材料を保護層として成
長した場合には、成長表面でのＰの脱離速度を低下させ
ることが可能である。
【００１３】例えば、ＩｎＰ上にＩｎＡｌＡｓ結晶を成
長する場合は、ＩＩＩ族であるＩｎとＡｌの原料ガスが
用いられるこのため、保護層としてはＩｎＡｌＰ，また
はＡｌＰの結晶を成長することが、供給のシーケンスが
簡単になり、かつ、新たな原料の消費を必要としないの
で好ましい。また、ＩｎＰ基板の格子定数を考えた場
合、ＩｎＡｌＰの方がＡｌＰと比較して臨界膜厚が大き
い。よって、ＩｎＡｌＰを用いた方が、保護層形成の制
御は容易になる。同様の理由で、ＩｎＰ上にＩｎＧａＡ
ｓを成長する場合には、ＩｎＧａＰ結晶を保護層として
挿入する方法が簡便で、制御性が良い。しかし、前記の
ＧａＰ，ＡｌＰ，ＩｎＡｌＧａＰ等の材料を保護層とし
て形成した状態でも欠陥の低減は可能である。
長する場合は、ＩＩＩ族であるＩｎとＡｌの原料ガスが
用いられるこのため、保護層としてはＩｎＡｌＰ，また
はＡｌＰの結晶を成長することが、供給のシーケンスが
簡単になり、かつ、新たな原料の消費を必要としないの
で好ましい。また、ＩｎＰ基板の格子定数を考えた場
合、ＩｎＡｌＰの方がＡｌＰと比較して臨界膜厚が大き
い。よって、ＩｎＡｌＰを用いた方が、保護層形成の制
御は容易になる。同様の理由で、ＩｎＰ上にＩｎＧａＡ
ｓを成長する場合には、ＩｎＧａＰ結晶を保護層として
挿入する方法が簡便で、制御性が良い。しかし、前記の
ＧａＰ，ＡｌＰ，ＩｎＡｌＧａＰ等の材料を保護層とし
て形成した状態でも欠陥の低減は可能である。
【００１４】以下この発明の実施の形態を図を参照して
説明する。 実施の形態１ 図１は、この発明の第１の実施の形態における半導体装
置の構成を示す断面図である。その構成に関して説明す
ると、この実施の形態１ではＩｎＰからなる基板１０１
上に、ＩｎＡｌＰからなる保護層１０１ａを新たに備
え、その上にＩｎＡｌＡｓからなるバッファ層１０２が
形成されているようにした。そして、その後は、前述し
た従来の構成と同様であり、まず、バッファ層１０２上
にＩｎＧａＡｓからなるチャネル層１０３が形成されて
いる。
説明する。 実施の形態１ 図１は、この発明の第１の実施の形態における半導体装
置の構成を示す断面図である。その構成に関して説明す
ると、この実施の形態１ではＩｎＰからなる基板１０１
上に、ＩｎＡｌＰからなる保護層１０１ａを新たに備
え、その上にＩｎＡｌＡｓからなるバッファ層１０２が
形成されているようにした。そして、その後は、前述し
た従来の構成と同様であり、まず、バッファ層１０２上
にＩｎＧａＡｓからなるチャネル層１０３が形成されて
いる。
【００１５】また、チャネル層１０３上にはＩｎＡｌＡ
ｓからなるスペーサ層１０４を介してＳｉがドーピング
されたｎ−ＩｎＡｌＡｓからなるキャリア供給層１０５
が形成され、その上にＩｎＡｌＡｓからなるバリア層１
０６が形成されている。そして、バリア層１０６上にシ
ョットキー接合してゲート電極１０８が形成されてい
る。また、そのゲート電極１０８より所定の間隔を開け
て、Ｓｉがドーピングされたｎ−ＩｎＧａＡｓからなる
コンタクト層１０７を介し、ソース電極１１０とドレイ
ン電極１１１がオーミック接合して形成されている。
ｓからなるスペーサ層１０４を介してＳｉがドーピング
されたｎ−ＩｎＡｌＡｓからなるキャリア供給層１０５
が形成され、その上にＩｎＡｌＡｓからなるバリア層１
０６が形成されている。そして、バリア層１０６上にシ
ョットキー接合してゲート電極１０８が形成されてい
る。また、そのゲート電極１０８より所定の間隔を開け
て、Ｓｉがドーピングされたｎ−ＩｎＧａＡｓからなる
コンタクト層１０７を介し、ソース電極１１０とドレイ
ン電極１１１がオーミック接合して形成されている。
【００１６】図２は、図１に示した基板１０１上に、保
護層１０１ａを介してバッファ層１０２を結晶成長させ
るときの、原料ガス供給シーケンスを示している。
（ａ）はＰ原料ガス（ＰＨ3 ）の供給状態を示し、
（ｂ）はＡｓ原料ガス（ＡｓＨ3 ）の供給状態を示して
いる。また、（ｃ）にＩｎ原料ガス（ＴＭＩ）の供給状
態を示し、（ｄ）にＡｌの原料ガス（ＴＭＡ）の供給状
態を示している。そして、挿入したＩｎＡｌＰ結晶から
なる保護層１０１ａの厚さは、Ｐ原料ガスとともに、Ｉ
ｎ原料ガスとＡｌ原料ガスを供給する時間Ｔを変化させ
ることで調整できる。以上示したように、この実施の形
態１によれば、保護層１０１ａを設けてバッファ層１０
２を形成するようにしたので、バッファ層１０２が形成
される下地に島状に凝集したＩｎＡｓの突起の発生が抑
制される。この結果、この実施の形態１によれば、その
ＩｎＡｓの突起による表面欠陥の発生が抑制されるよう
になる。
護層１０１ａを介してバッファ層１０２を結晶成長させ
るときの、原料ガス供給シーケンスを示している。
（ａ）はＰ原料ガス（ＰＨ3 ）の供給状態を示し、
（ｂ）はＡｓ原料ガス（ＡｓＨ3 ）の供給状態を示して
いる。また、（ｃ）にＩｎ原料ガス（ＴＭＩ）の供給状
態を示し、（ｄ）にＡｌの原料ガス（ＴＭＡ）の供給状
態を示している。そして、挿入したＩｎＡｌＰ結晶から
なる保護層１０１ａの厚さは、Ｐ原料ガスとともに、Ｉ
ｎ原料ガスとＡｌ原料ガスを供給する時間Ｔを変化させ
ることで調整できる。以上示したように、この実施の形
態１によれば、保護層１０１ａを設けてバッファ層１０
２を形成するようにしたので、バッファ層１０２が形成
される下地に島状に凝集したＩｎＡｓの突起の発生が抑
制される。この結果、この実施の形態１によれば、その
ＩｎＡｓの突起による表面欠陥の発生が抑制されるよう
になる。
【００１７】なお、ＭＯＶＰＥ法による化合物半導体結
晶成長の場合、ＩＩＩ族の原料ガスには、トリメチルイ
ンジウム（ＴＭＩ），トリエチルインジウム（ＴＥ
Ｉ），トリメチルアルミニウム（ＴＭＡ），トリエチル
アルミニウム（ＴＥＡ），トリメチルガリウム（ＴＭ
Ｇ），トリエチルガリウム（ＴＥＧ）の有機金属化合物
が用いられる。一方、Ｖ族原料ガスとしてはアルシン
（ＡｓＨ3 ），フォスフイン（ＰＨ3 ）の水素化物や、
ターシャリブチルアルシン（ＴＢＡ），ターシャリブチ
ルホスフィン（ＴＢＰ）などの有機金属化合物が用いら
れる場合もある。
晶成長の場合、ＩＩＩ族の原料ガスには、トリメチルイ
ンジウム（ＴＭＩ），トリエチルインジウム（ＴＥ
Ｉ），トリメチルアルミニウム（ＴＭＡ），トリエチル
アルミニウム（ＴＥＡ），トリメチルガリウム（ＴＭ
Ｇ），トリエチルガリウム（ＴＥＧ）の有機金属化合物
が用いられる。一方、Ｖ族原料ガスとしてはアルシン
（ＡｓＨ3 ），フォスフイン（ＰＨ3 ）の水素化物や、
ターシャリブチルアルシン（ＴＢＡ），ターシャリブチ
ルホスフィン（ＴＢＰ）などの有機金属化合物が用いら
れる場合もある。
【００１８】実施の形態２
次に本発明の第２の実施の形態として、ＩｎＰ基板上
に、同一材料のＩｎＰバッファー層の成長を行い、その
後、図１で示した高電子移動度トランジスター構造（２
〜７の層）を形成した場合について説明する。この実施
の形態２の場合、まず、ＩｎＰ基板の温度をＰ原料ガス
を供給しながら６００℃まで上昇させた後、図３
（ａ），（ｃ）に示すように、Ｐ原料ガスとともにＩｎ
原料ガスを供給して、膜厚１００ｎｍのＩｎＰバッファ
ー層の成長を行う。次に、図３（ｃ）に示すように、時
点ｔ１から時点ｔ２の間、一時的にＩｎ原料ガスの供給
を停止した後、図３（ａ），（ｃ）および（ｄ）に示す
ように、時点ｔ２から時点ｔ３にかけてＰ原料ガスとＩ
ｎ原料ガスとＡｌ原料ガスとを短時間供給して保護層を
形成する。挿入するＩｎＡｌＰ結晶からなる保護層の厚
さは、前述の実施の形態１と同様に、Ｐ原料ガスととも
にＩｎ原料ガスとＡｌ原料ガスを供給する時点ｔ２から
時点ｔ３の間の時間Ｔを変化させることで調整できる。
に、同一材料のＩｎＰバッファー層の成長を行い、その
後、図１で示した高電子移動度トランジスター構造（２
〜７の層）を形成した場合について説明する。この実施
の形態２の場合、まず、ＩｎＰ基板の温度をＰ原料ガス
を供給しながら６００℃まで上昇させた後、図３
（ａ），（ｃ）に示すように、Ｐ原料ガスとともにＩｎ
原料ガスを供給して、膜厚１００ｎｍのＩｎＰバッファ
ー層の成長を行う。次に、図３（ｃ）に示すように、時
点ｔ１から時点ｔ２の間、一時的にＩｎ原料ガスの供給
を停止した後、図３（ａ），（ｃ）および（ｄ）に示す
ように、時点ｔ２から時点ｔ３にかけてＰ原料ガスとＩ
ｎ原料ガスとＡｌ原料ガスとを短時間供給して保護層を
形成する。挿入するＩｎＡｌＰ結晶からなる保護層の厚
さは、前述の実施の形態１と同様に、Ｐ原料ガスととも
にＩｎ原料ガスとＡｌ原料ガスを供給する時点ｔ２から
時点ｔ３の間の時間Ｔを変化させることで調整できる。
【００１９】その後、図３（ａ），（ｂ）に示すよう
に、時点ｔ３でＰ原料ガスの供給を停止してＡｓ原料ガ
スの供給を開始することで、ＩｎＡｌＡｓからなるバッ
ファー層の成長を行う。このとき、この実施の形態２に
おいても、保護層を形成するようにしたのでＩｎＡｌＡ
ｓからなるバッファ層が形成される下地に島状に凝集し
たＩｎＡｓの突起の発生が抑制される。この結果、この
実施の形態２においても、そのＩｎＡｓの突起による表
面欠陥の発生が抑制されるようになり、前述した実施の
形態１と同様に各層を形成することで、前述した実施の
形態１とほぼ同様のＨＥＭＴが得られる。
に、時点ｔ３でＰ原料ガスの供給を停止してＡｓ原料ガ
スの供給を開始することで、ＩｎＡｌＡｓからなるバッ
ファー層の成長を行う。このとき、この実施の形態２に
おいても、保護層を形成するようにしたのでＩｎＡｌＡ
ｓからなるバッファ層が形成される下地に島状に凝集し
たＩｎＡｓの突起の発生が抑制される。この結果、この
実施の形態２においても、そのＩｎＡｓの突起による表
面欠陥の発生が抑制されるようになり、前述した実施の
形態１と同様に各層を形成することで、前述した実施の
形態１とほぼ同様のＨＥＭＴが得られる。
【００２０】以下、保護層の厚さに関して説明する。図
４に、挿入する保護層（ＩｎＡｌＰ）の膜厚を変化させ
た時の表面欠陥密度の変化を示している。表面欠陥密度
の評価には、ノルマルスキー型顕微鏡を用いて１μｍ以
上の欠陥について評価した。図４において、白丸は実施
の形態１の場合であり、ＩｎＰからなる基板上に保護層
を形成し、その上にＩｎＡｌＡｓからなるバッファ層を
形成した場合を示している。また、白四角は実施の形態
２の場合であり、ＩｎＰからなる基板上にＩｎＰからな
るバッファ層を形成してからその上に保護層を形成し、
その上にＩｎＡｌＡｓからなるバッファ層を形成した場
合を示している。
４に、挿入する保護層（ＩｎＡｌＰ）の膜厚を変化させ
た時の表面欠陥密度の変化を示している。表面欠陥密度
の評価には、ノルマルスキー型顕微鏡を用いて１μｍ以
上の欠陥について評価した。図４において、白丸は実施
の形態１の場合であり、ＩｎＰからなる基板上に保護層
を形成し、その上にＩｎＡｌＡｓからなるバッファ層を
形成した場合を示している。また、白四角は実施の形態
２の場合であり、ＩｎＰからなる基板上にＩｎＰからな
るバッファ層を形成してからその上に保護層を形成し、
その上にＩｎＡｌＡｓからなるバッファ層を形成した場
合を示している。
【００２１】図４から、どちらの場合においても、保護
層であるＩｎＡｌＰの挿入が無い場合には、８ｘ１０4
ｃｍ-2の密度であった表面欠陥が、１分子層のＩｎＡｌ
Ｐからなる保護層の挿入によって、２桁以上も急激に、
しかも実用上問題のない１０3 ｃｍ-2以下まで減少して
いることが分かる。さらに、４分子層の保護層を挿入す
ることで、その表面欠陥密度は約１０ｃｍ-2まで低減し
ていることが確認できた。
層であるＩｎＡｌＰの挿入が無い場合には、８ｘ１０4
ｃｍ-2の密度であった表面欠陥が、１分子層のＩｎＡｌ
Ｐからなる保護層の挿入によって、２桁以上も急激に、
しかも実用上問題のない１０3 ｃｍ-2以下まで減少して
いることが分かる。さらに、４分子層の保護層を挿入す
ることで、その表面欠陥密度は約１０ｃｍ-2まで低減し
ていることが確認できた。
【００２２】上述したように、ＩｎＰ基板、または、Ｉ
ｎＰ成長結晶上にＩｎＡｌＡｓ結晶を成長する場合、Ｉ
ｎＡｌＰ結晶（保護層）の挿入は表面欠陥を低減する効
果がある。しかしながら、ここで挿入するＩｎＡｌＰ結
晶の格子定数（約０．５６５ｎｍ）はＩｎＰ結晶の格子
定数（約０．５８７ｎｍ）と大きく異なる。このため、
その保護層の層厚を暑くすると、格子不整合緩和のため
にミスフイット転位が発生する。この転位が発生した表
面には、クロスハッチと呼ばれる転位パターンが発生
し、この様な成長表面にＩｎＡｌＡｓ結晶を成長して
も、転位パターンを消すことは容易でない。よって、Ｉ
ｎＡｌＡｓ／ＩｎＰ界面に挿入されるＩｎＡｌＰの膜厚
は、ミスフイット転位が発生する厚さ（臨界膜厚）以下
に設定することが望ましい。
ｎＰ成長結晶上にＩｎＡｌＡｓ結晶を成長する場合、Ｉ
ｎＡｌＰ結晶（保護層）の挿入は表面欠陥を低減する効
果がある。しかしながら、ここで挿入するＩｎＡｌＰ結
晶の格子定数（約０．５６５ｎｍ）はＩｎＰ結晶の格子
定数（約０．５８７ｎｍ）と大きく異なる。このため、
その保護層の層厚を暑くすると、格子不整合緩和のため
にミスフイット転位が発生する。この転位が発生した表
面には、クロスハッチと呼ばれる転位パターンが発生
し、この様な成長表面にＩｎＡｌＡｓ結晶を成長して
も、転位パターンを消すことは容易でない。よって、Ｉ
ｎＡｌＡｓ／ＩｎＰ界面に挿入されるＩｎＡｌＰの膜厚
は、ミスフイット転位が発生する厚さ（臨界膜厚）以下
に設定することが望ましい。
【００２３】その臨界膜厚を見積もるためには、「Ｍａ
ｔｔｈｅｗｓ」の式（例えば、J.W.Matthews et a1.、J.
Crystal.Growth、27(1974)118に記載）が用いられること
が一般的に多い。この式を用いて前述した格子定数を持
つＩｎＡｌＰ結晶の臨界膜厚を算出すると約１０ｎｍに
なる。よって、ＩｎＡｌＰの層厚は０．３ｎｍ（１層）
から１０ｎｍの範囲で設計が可能である。
ｔｔｈｅｗｓ」の式（例えば、J.W.Matthews et a1.、J.
Crystal.Growth、27(1974)118に記載）が用いられること
が一般的に多い。この式を用いて前述した格子定数を持
つＩｎＡｌＰ結晶の臨界膜厚を算出すると約１０ｎｍに
なる。よって、ＩｎＡｌＰの層厚は０．３ｎｍ（１層）
から１０ｎｍの範囲で設計が可能である。
【００２４】なお、上述では、ＩｎＰ基板上にＩｎＡｌ
Ａｓ結晶を成長する場合について示したが、ＩｎＰ基板
上にＩｎＧａＡｓ結晶を成長する場合にも応用が可能で
ある。また、挿入する結晶にはＩｎＡｌＰの他に、Ａｌ
Ｐ，ＧａＰ，ＩｎＡｌＧａＰが考えられる。さらに、実
施の形態２のように、基板と同材料のバッファ層を基板
上に形成する場合、ＩｎＰバッファー層を成長した後、
ＩｎＰ成長後にＰＨ3 のみを供給する時間（ＰＨ3 パー
ジ）を設けた後でＩｎＡｌＰを成長した場合について示
したが、ＰＨ3 パージを設けなくても同様の効果が期待
できる。
Ａｓ結晶を成長する場合について示したが、ＩｎＰ基板
上にＩｎＧａＡｓ結晶を成長する場合にも応用が可能で
ある。また、挿入する結晶にはＩｎＡｌＰの他に、Ａｌ
Ｐ，ＧａＰ，ＩｎＡｌＧａＰが考えられる。さらに、実
施の形態２のように、基板と同材料のバッファ層を基板
上に形成する場合、ＩｎＰバッファー層を成長した後、
ＩｎＰ成長後にＰＨ3 のみを供給する時間（ＰＨ3 パー
ジ）を設けた後でＩｎＡｌＰを成長した場合について示
したが、ＰＨ3 パージを設けなくても同様の効果が期待
できる。
【００２５】なお、上述では、結晶成長にはＭＯＶＰＥ
法を用いて、原料ガスにＴＭＩ，ＴＭＡ，ＡｓＨ3 ，Ｐ
Ｈ3 を用いた場合についてに示したが、他のＴＥＩ，Ｔ
ＥＡ，ＴＭＧ，ＴＥＧ，ＴＢＰ，ＴＢＡｓを用いた成長
にも応用が可能である。また、結晶成長には、ＭＯＶＰ
Ｅ法の他に、ＭＢＥ法を用いるようにしてもよい。最
近、ＭＢＥ法でも、Ｐのクラッキングセルを用いてＰ系
材料の結晶成長が可能となってきている。このＭＢＥ法
では、Ｉｎ，Ａｌ，Ｇａ，Ｐ，Ａｓの金属原料を加熱・
蒸発し、それを基板に照射することで結晶の成長を行
う。したがって、ＭＢＥ法による結晶成長においても、
上記実施の形態１，２と同様に、保護層を形成すること
で、形成するデバイスの欠陥を抑制することができる。
法を用いて、原料ガスにＴＭＩ，ＴＭＡ，ＡｓＨ3 ，Ｐ
Ｈ3 を用いた場合についてに示したが、他のＴＥＩ，Ｔ
ＥＡ，ＴＭＧ，ＴＥＧ，ＴＢＰ，ＴＢＡｓを用いた成長
にも応用が可能である。また、結晶成長には、ＭＯＶＰ
Ｅ法の他に、ＭＢＥ法を用いるようにしてもよい。最
近、ＭＢＥ法でも、Ｐのクラッキングセルを用いてＰ系
材料の結晶成長が可能となってきている。このＭＢＥ法
では、Ｉｎ，Ａｌ，Ｇａ，Ｐ，Ａｓの金属原料を加熱・
蒸発し、それを基板に照射することで結晶の成長を行
う。したがって、ＭＢＥ法による結晶成長においても、
上記実施の形態１，２と同様に、保護層を形成すること
で、形成するデバイスの欠陥を抑制することができる。
【００２６】
【発明の効果】以上説明したように、この発明では、Ｉ
ｎＰからなる基板上に、少なくともＩｎとＰを含み、Ｐ
の脱離速度がＩｎＰより遅い化合物半導体であるＩｎＡ
ｌＰまたはＩｎＧａＰからなる保護層を、格子不整合に
よってミスフイット転位が発生する臨界膜厚未満の、例
えば０．３ｎｍより厚く１０ｎｍ以下である膜厚に形成
した後、インジウムアルミニウムヒ素もしくはインジウ
ムガリウムヒ素からなる結晶層を形成するようにした。
したがって、ＩｎＰが露出することなく保護層で覆われ
ているので、この上にインジウムアルミニウムヒ素もし
くはインジウムガリウムヒ素からなる結晶層を結晶成長
させるときに、Ｐが抜け出すことが抑制される。この結
果、インジウムアルミニウムヒ素もしくはインジウムガ
リウムヒ素からなる結晶層を結晶成長させるときに、Ｐ
が脱離してしまうことにより発生する表面欠陥を抑制で
きるようになる。したがって、この発明は、ＩｎＰから
なる基板を用いた化合物半導体よりなる、例えばＨＥＭ
Ｔなどの半導体装置において、特性劣化の原因となる表
面欠陥の発生を抑制できるという効果を有する。
ｎＰからなる基板上に、少なくともＩｎとＰを含み、Ｐ
の脱離速度がＩｎＰより遅い化合物半導体であるＩｎＡ
ｌＰまたはＩｎＧａＰからなる保護層を、格子不整合に
よってミスフイット転位が発生する臨界膜厚未満の、例
えば０．３ｎｍより厚く１０ｎｍ以下である膜厚に形成
した後、インジウムアルミニウムヒ素もしくはインジウ
ムガリウムヒ素からなる結晶層を形成するようにした。
したがって、ＩｎＰが露出することなく保護層で覆われ
ているので、この上にインジウムアルミニウムヒ素もし
くはインジウムガリウムヒ素からなる結晶層を結晶成長
させるときに、Ｐが抜け出すことが抑制される。この結
果、インジウムアルミニウムヒ素もしくはインジウムガ
リウムヒ素からなる結晶層を結晶成長させるときに、Ｐ
が脱離してしまうことにより発生する表面欠陥を抑制で
きるようになる。したがって、この発明は、ＩｎＰから
なる基板を用いた化合物半導体よりなる、例えばＨＥＭ
Ｔなどの半導体装置において、特性劣化の原因となる表
面欠陥の発生を抑制できるという効果を有する。
【図１】 この発明の第１の実施の形態における半導体
装置の構成を示す断面図である。
装置の構成を示す断面図である。
【図２】 実施の形態１における保護層１０１ａを介し
てバッファ層１０２を結晶成長させるときの、原料ガス
供給シーケンスを示すタイミングチャートである。
てバッファ層１０２を結晶成長させるときの、原料ガス
供給シーケンスを示すタイミングチャートである。
【図３】 実施の形態２における保護層１０１ａを介し
てバッファ層１０２を結晶成長させるときの、原料ガス
供給シーケンスを示すタイミングチャートである。
てバッファ層１０２を結晶成長させるときの、原料ガス
供給シーケンスを示すタイミングチャートである。
【図４】 保護層の膜厚を変化させた時の表面欠陥密度
の変化を示す相関図である。
の変化を示す相関図である。
【図５】 一般的なＨＥＭＴの構造を示す断面図であ
る。
る。
１０１…基板、１０１ａ…保護層、１０２…バッファ、
１０３…チャネル層、１０４…スペーサ層、１０５…キ
ャリア供給層、１０６…バリア層、１０７…コンタクト
層、１０８…ゲート電極、１１０…ソース電極、１１１
…ドレイン電極。
１０３…チャネル層、１０４…スペーサ層、１０５…キ
ャリア供給層、１０６…バリア層、１０７…コンタクト
層、１０８…ゲート電極、１１０…ソース電極、１１１
…ドレイン電極。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−321387（ＪＰ，Ａ)
特開 平７−249759（ＪＰ，Ａ)
特開 平８−298317（ＪＰ，Ａ)
特開 平５−160161（ＪＰ，Ａ)
特開 平９−36494（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/203,21/205
Claims (6)
- 【請求項１】 インジウムリンからなる基板と、この上
に配置されたインジウムアルミニウムヒ素もしくはイン
ジウムガリウムヒ素からなる結晶層とを少なくとも含む
半導体装置であって、 少なくともインジウムとリンを含み、リンの脱離速度が
インジウムリンより遅い化合物半導体であるインジウム
アルミニウムリンまたはインジウムガリウムリンからな
り、格子不整合によってミスフイット転位が発生する臨
界膜厚未満の膜厚の保護層が前記基板表面に形成されて
いることを特徴とする半導体装置。 - 【請求項２】 インジウムリンからなる基板と、前記基
板上に形成されたインジウムリンからなるバッファ層
と、この上に配置されたインジウムアルミニウムヒ素も
しくはインジウムガリウムヒ素からなる結晶層とを少な
くとも含む半導体装置であって、 少なくともインジウムとリンを含み、リンの脱離速度が
インジウムリンより遅い化合物半導体であるインジウム
アルミニウムリンまたはインジウムガリウムリンからな
り、格子不整合によってミスフイット転位が発生する臨
界膜厚未満の膜厚の保護層が前記バッファ層上に形成さ
れていることを特徴とする半導体装置。 - 【請求項３】 インジウムリンからなる基板と、この上
に配置されたインジウムアルミニウムヒ素もしくはイン
ジウムガリウムヒ素からなる結晶層とから構成された半
導体装置の製造方法であって、 前記インジウムリンからなる基板上に、少なくともイン
ジウムとリンを含み、リンの脱離速度がインジウムリン
より遅い化合物半導体であるインジウムアルミニウムリ
ンまたはインジウムガリウムリンからなる保護層を、格
子不整合によってミスフイット転位が発生する臨界膜厚
未満の膜厚に形成した後、前記インジウムアルミニウム
ヒ素もしくはインジウムガリウムヒ素からなる結晶層を
形成することを特徴とする半導体装置の製造方法。 - 【請求項４】 インジウムリンからなる基板と、前記基
板上に形成されたインジウムリンからなるバッファ層
と、この上に配置されたインジウムアルミニウムヒ素も
しくはインジウムガリウムヒ素からなる結晶層とから構
成された半導体装置の製造方法であって、 前記基板上に前記バッファ層を形成し、引き続き、この
上に、少なくともインジウムとリンを含み、リンの脱離
速度がインジウムリンより遅い化合物半導体であるイン
ジウムアルミニウムリンまたはインジウムガリウムリン
からなる保護層を、格子不整合によってミスフイット転
位が発生する臨界膜厚未満の膜厚に形成した後、前記イ
ンジウムアルミニウムヒ素もしくはインジウムガリウム
ヒ素からなる結晶層を形成することを特徴とする半導体
装置の製造方法。 - 【請求項５】 請求項１または２記載の半導体装置にお
いて、 前記保護層の膜厚は、０．３ｎｍより厚く１０ｎｍ以下
であることを特徴とする半導体装置。 - 【請求項６】 請求項３または４記載の半導体装置の製
造方法において、 前記保護層の膜厚は、０．３ｎｍより厚く１０ｎｍ以下
であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00213998A JP3421234B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00213998A JP3421234B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204437A JPH11204437A (ja) | 1999-07-30 |
| JP3421234B2 true JP3421234B2 (ja) | 2003-06-30 |
Family
ID=11521017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00213998A Expired - Lifetime JP3421234B2 (ja) | 1998-01-08 | 1998-01-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3421234B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6116979B2 (ja) * | 2013-04-10 | 2017-04-19 | 古河電気工業株式会社 | 光素子及びその製造方法 |
-
1998
- 1998-01-08 JP JP00213998A patent/JP3421234B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204437A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659188A (en) | Capped anneal | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3760663B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| US5738722A (en) | III-V system compound semiconductor device and method for manufacturing the semiconductor device | |
| JP4051311B2 (ja) | 窒化物系半導体の結晶成長方法 | |
| JP3421234B2 (ja) | 半導体装置およびその製造方法 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JP3670130B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP2870989B2 (ja) | 化合物半導体の結晶成長方法 | |
| US5341006A (en) | Semiconductor device having diffusion-preventing layer between III-V layer and IV layer | |
| JP2651751B2 (ja) | 化合物半導体の結晶成長方法 | |
| JP3592922B2 (ja) | 化合物半導体基板 | |
| JP2794506B2 (ja) | 化合物半導体ヘテロエピタキシャル成長方法 | |
| US20120319171A1 (en) | Semiconductor wafer, semiconductor device, and a method of producing a semiconductor wafer | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2650770B2 (ja) | 縦型超格子素子の製造方法 | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JPH0712082B2 (ja) | 選択ド−プ・ヘテロ構造 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JP2555885B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JP2679336B2 (ja) | ゲルマニウム・砒化ガリウム接合の製造方法 | |
| JPH0620968A (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造およびその製造方法 | |
| JPH0461286A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |