JP2503255B2 - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法Info
- Publication number
- JP2503255B2 JP2503255B2 JP19777388A JP19777388A JP2503255B2 JP 2503255 B2 JP2503255 B2 JP 2503255B2 JP 19777388 A JP19777388 A JP 19777388A JP 19777388 A JP19777388 A JP 19777388A JP 2503255 B2 JP2503255 B2 JP 2503255B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- single crystal
- gaas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、単結晶シリコン基板上に単結晶ガリウム
砒素層を具えた化合物半導体基板の製造技術に関する。
砒素層を具えた化合物半導体基板の製造技術に関する。
（従来の技術） III族元素であるガリウム（Ga）とＶ族元素である砒
素（As）とから構成される化合物半導体は、従来広く用
いられているシリコン（Si）に比べて結晶内での電子の
移動速度が速く、光デバイスや電子デバイスへの応用が
注目されている。
素（As）とから構成される化合物半導体は、従来広く用
いられているシリコン（Si）に比べて結晶内での電子の
移動速度が速く、光デバイスや電子デバイスへの応用が
注目されている。
このような種々のデバイスの作製に用いられる化合物
半導体基板として、現在では、単結晶Si基板上に単結晶
のGaAsを気相成長させることが広く成されている。これ
は、化合物半導体のみから成るバルクを短時間で大量に
得ることが難しいためである。
半導体基板として、現在では、単結晶Si基板上に単結晶
のGaAsを気相成長させることが広く成されている。これ
は、化合物半導体のみから成るバルクを短時間で大量に
得ることが難しいためである。
しかしながら、単結晶GaAsの格子定数は、単結晶Siの
格子定数に比べて約４（％）大きく、格子不整合を生ず
る。これがため、単結晶Si基板の表面に単結晶GaAsを、
直接、被着成長させる場合、当該単結晶GaAsの結晶欠陥
密度（Etch Pit Density:EPD）が大きくなり、優れた特
性を有するデバイスを得ることが難しい。
格子定数に比べて約４（％）大きく、格子不整合を生ず
る。これがため、単結晶Si基板の表面に単結晶GaAsを、
直接、被着成長させる場合、当該単結晶GaAsの結晶欠陥
密度（Etch Pit Density:EPD）が大きくなり、優れた特
性を有するデバイスを得ることが難しい。
このようなEPDの小さい化合物半導体基板を得る技術
として、例えば文献I:“Journal of Crystal Growth
（ジャーナル オブ クリスタルグロース）”（Vol.7
7,第490〜497頁,1986年発行）に開示されるように、単
結晶Si基板の表面に、例えばアモルファス状態または多
結晶状態、或いはこれら２つの状態が混在するGaAsから
成るバッファ層を低温プロセスで被着させた後、このa-
GaAsバッファ層の表面に高温プロセスで単結晶GaAsを被
着成長させる技術が知られている。尚、以下の説明の理
解を容易とする目的で、結晶がアモルファス状態または
多結晶状態、或いはこれら２つの状態が混在するガリウ
ム砒素をa-GaAsとして包括的に表わし、単結晶状態のガ
リウム砒素をGaAsとして、夫々、表わすこととする。
として、例えば文献I:“Journal of Crystal Growth
（ジャーナル オブ クリスタルグロース）”（Vol.7
7,第490〜497頁,1986年発行）に開示されるように、単
結晶Si基板の表面に、例えばアモルファス状態または多
結晶状態、或いはこれら２つの状態が混在するGaAsから
成るバッファ層を低温プロセスで被着させた後、このa-
GaAsバッファ層の表面に高温プロセスで単結晶GaAsを被
着成長させる技術が知られている。尚、以下の説明の理
解を容易とする目的で、結晶がアモルファス状態または
多結晶状態、或いはこれら２つの状態が混在するガリウ
ム砒素をa-GaAsとして包括的に表わし、単結晶状態のガ
リウム砒素をGaAsとして、夫々、表わすこととする。
以下、図面を参照して、上述した文献Ｉに開示される
技術につき説明する。
技術につき説明する。
第３図は、上述した文献に開示される技術を説明する
ため、化合物半導体基板の模式的な概略断面により示す
説明図である。図中、11はシリコン（Si）から成り、
（100）面を有する基板、13はa-GaAsバッファ層、15は
単結晶状態を有するGaAs層である。また、断面を示すハ
ッチングは一部省略する。
ため、化合物半導体基板の模式的な概略断面により示す
説明図である。図中、11はシリコン（Si）から成り、
（100）面を有する基板、13はa-GaAsバッファ層、15は
単結晶状態を有するGaAs層である。また、断面を示すハ
ッチングは一部省略する。
まず始めに、上述した基板11を用意し、例えばフッ素
（HF）を用いて、基板表面に形成された自然酸化膜を除
去する。
（HF）を用いて、基板表面に形成された自然酸化膜を除
去する。
続いて、減圧MOCVD（Metal Organic Chemical Vapor
Deposition:有機金属化学気相成長）装置の反応管内
に、上述した基板11を装填する。然る後、この反応管を
90〜100（Torr）の圧力にまで減圧し、続いて、アルシ
ン（AsH3）と水素（H2）とから成る混合ガスを導入す
る。この混合ガス雰囲気中、約900（℃）以上の温度で
加熱処理して、基板11の表面を清浄化する。
Deposition:有機金属化学気相成長）装置の反応管内
に、上述した基板11を装填する。然る後、この反応管を
90〜100（Torr）の圧力にまで減圧し、続いて、アルシ
ン（AsH3）と水素（H2）とから成る混合ガスを導入す
る。この混合ガス雰囲気中、約900（℃）以上の温度で
加熱処理して、基板11の表面を清浄化する。
このような処理を行なった後、バッファ層の形成を行
なう。この文献に開示される技術の場合、ガリウムの原
料としてトリメチルガリウム（Ga(CH3)3:TMG）、及び砒
素の原料としてAsH3を用い、MOCVD法により450（℃）以
下の低温で、200（Å）以下の膜厚を以ってa-GaAs層13
を被着させる。
なう。この文献に開示される技術の場合、ガリウムの原
料としてトリメチルガリウム（Ga(CH3)3:TMG）、及び砒
素の原料としてAsH3を用い、MOCVD法により450（℃）以
下の低温で、200（Å）以下の膜厚を以ってa-GaAs層13
を被着させる。
続いて、上述した積層状態を有する基板11を加熱して
650〜750（℃）の範囲内の比較的高い温度条件にまで昇
温させ、原料ガス（TMG及びAsH3）を用いてGaAs層15を
被着成長させて化合物半導体基板が得られる。
650〜750（℃）の範囲内の比較的高い温度条件にまで昇
温させ、原料ガス（TMG及びAsH3）を用いてGaAs層15を
被着成長させて化合物半導体基板が得られる。
このように、a-GaAsバッファ層を介してSi基板上にGa
Asを被着成長せしめる技術は、通常、二段階成長法と呼
ばれる。この方法の原理によれば、高温で単結晶層（Ga
As層15）を被着成長させることにより、当該層の成長の
間、下層側に被着されているバッファ層（a-GaAs層13）
の一部分が単結晶状態に再配列（転移）して、単結晶シ
リコンと単結晶ガリウム砒素との間の格子定数の不整合
を緩和する。尚、第３図においては、製造工程に応じた
積層関係を図示しているに過ぎず、得られた化合物半導
体基板の積層状態を示すものではないことを理解された
い。
Asを被着成長せしめる技術は、通常、二段階成長法と呼
ばれる。この方法の原理によれば、高温で単結晶層（Ga
As層15）を被着成長させることにより、当該層の成長の
間、下層側に被着されているバッファ層（a-GaAs層13）
の一部分が単結晶状態に再配列（転移）して、単結晶シ
リコンと単結晶ガリウム砒素との間の格子定数の不整合
を緩和する。尚、第３図においては、製造工程に応じた
積層関係を図示しているに過ぎず、得られた化合物半導
体基板の積層状態を示すものではないことを理解された
い。
上述した技術により得られた化合物半導体基板は、Si
基板の表面にGaAs層を、直接、被着成長させる場合に比
べてGaAs層表面のEPDを小さくすることができ、a-GaAs
層13の表面に被着成長せしめられたGaAs層15の膜厚を大
きくする程、当該EPD低減の程度は大きくなる。
基板の表面にGaAs層を、直接、被着成長させる場合に比
べてGaAs層表面のEPDを小さくすることができ、a-GaAs
層13の表面に被着成長せしめられたGaAs層15の膜厚を大
きくする程、当該EPD低減の程度は大きくなる。
（発明が解決しようとする課題） 上述した説明からも理解できるように、バッファ層を
介して単結晶状態のガリウム砒素層の膜厚を大きく採る
ことにより、EPDの低減を図ることが可能である。しか
しながら、上述した従来の化合物である。しかしなが
ら、上述した従来の化合物半導体基板の形成方法では、
単結晶シリコンと単結晶ガリウム砒素との間の熱膨張率
の差が大きい。これがため、GaAs層の膜厚を大きくして
化合物半導体基板を形成した場合、室温下で基板を採り
出すと「そり」を生じる。例えば、第３図を参照して説
明した各層の被着条件下、約４〜５（μｍ）以上の膜厚
で単結晶のガリウム砒素層を被着成長させた場合、当該
層にクラックが発生し、格子欠陥密度（EPD）の向上を
充分に行なうことができないという問題点が有った。
介して単結晶状態のガリウム砒素層の膜厚を大きく採る
ことにより、EPDの低減を図ることが可能である。しか
しながら、上述した従来の化合物である。しかしなが
ら、上述した従来の化合物半導体基板の形成方法では、
単結晶シリコンと単結晶ガリウム砒素との間の熱膨張率
の差が大きい。これがため、GaAs層の膜厚を大きくして
化合物半導体基板を形成した場合、室温下で基板を採り
出すと「そり」を生じる。例えば、第３図を参照して説
明した各層の被着条件下、約４〜５（μｍ）以上の膜厚
で単結晶のガリウム砒素層を被着成長させた場合、当該
層にクラックが発生し、格子欠陥密度（EPD）の向上を
充分に行なうことができないという問題点が有った。
この発明の目的は、上述した従来の問題点に鑑み、EP
Dの低減を図るために単結晶状態のガリウム砒素を大き
な膜厚で被着成長させても、基板の「そり」によるクラ
ック発生を回避することが可能な化合物半導体基板の製
造方法を提供し、以って、優れた特性を有する種々のデ
バイスを作製し得る化合物半導体基板を簡単かつ容易に
提供することに有る。
Dの低減を図るために単結晶状態のガリウム砒素を大き
な膜厚で被着成長させても、基板の「そり」によるクラ
ック発生を回避することが可能な化合物半導体基板の製
造方法を提供し、以って、優れた特性を有する種々のデ
バイスを作製し得る化合物半導体基板を簡単かつ容易に
提供することに有る。
（課題を解決するための手段） この目的の達成を図るため、この出願の第一発明に係
る化合物半導体基板の製造方法によれば、単結晶シリコ
ン（Si）基板の表面に、バッファ層を被着させ、このバ
ッファ層の表面に単結晶ガリウム砒素（GaAs）層を高温
で被着成長させて化合物半導体基板を製造するに当り、 上述したバッファ層の被着を、 前述の単結晶シリコン基板の表面から、第一ガリウム
砒素バッファ層、インジウムリン（InP）バッファ層及
び第二ガリウム砒素バッファ層を、順次、被着させる工
程を経て行なう ことを特徴としている。
る化合物半導体基板の製造方法によれば、単結晶シリコ
ン（Si）基板の表面に、バッファ層を被着させ、このバ
ッファ層の表面に単結晶ガリウム砒素（GaAs）層を高温
で被着成長させて化合物半導体基板を製造するに当り、 上述したバッファ層の被着を、 前述の単結晶シリコン基板の表面から、第一ガリウム
砒素バッファ層、インジウムリン（InP）バッファ層及
び第二ガリウム砒素バッファ層を、順次、被着させる工
程を経て行なう ことを特徴としている。
また、この出願の第二発明に係る化合物半導体基板の
製造方法によれば、単結晶シリコン（Si）基板の表面
に、バッファ層を被着させ、該バッファ層の表面に単結
晶ガリウム砒素（GaAs）層を高温で被着成長させて化合
物半導体基板を製造するに当り、 上述したバッファ層の被着を、 前述したシリコン基板の表面から、第一ガリウム砒素
バッファ層、インジウムリン（InP）バッファ層を、順
次、被着させて第一のバッファ層を形成する工程と、 上述した第一のバッファ層の表面に単結晶インジウム
リン層を高温で被着成長させる工程と、 前述した単結晶インジウムリン層の表面に第二ガリウ
ム砒素バッファ層を被着させて第二のバッファ層を形成
する工程と を経て行なう ことを特徴としている。
製造方法によれば、単結晶シリコン（Si）基板の表面
に、バッファ層を被着させ、該バッファ層の表面に単結
晶ガリウム砒素（GaAs）層を高温で被着成長させて化合
物半導体基板を製造するに当り、 上述したバッファ層の被着を、 前述したシリコン基板の表面から、第一ガリウム砒素
バッファ層、インジウムリン（InP）バッファ層を、順
次、被着させて第一のバッファ層を形成する工程と、 上述した第一のバッファ層の表面に単結晶インジウム
リン層を高温で被着成長させる工程と、 前述した単結晶インジウムリン層の表面に第二ガリウ
ム砒素バッファ層を被着させて第二のバッファ層を形成
する工程と を経て行なう ことを特徴としている。
（作用） この出願に係る化合物半導体基板の製造方法では、単
結晶シリコンの熱膨張係数αSi、単結晶ガリウム砒素の
熱膨張係数αGaAs及び単結晶インジウムリンの熱膨張係
数αInPが αGaAs＞αInP＞αSi の関係に有ることを利用している。
結晶シリコンの熱膨張係数αSi、単結晶ガリウム砒素の
熱膨張係数αGaAs及び単結晶インジウムリンの熱膨張係
数αInPが αGaAs＞αInP＞αSi の関係に有ることを利用している。
まず、この出願の第一発明に係る製造方法によれば、
シリコン基板の表面に、前述した３層から成るバッファ
層を被着した後、高温で単結晶ガリウム砒素層を被着成
長せしめる構成となっている。これがため、前述した二
段階成長法を１回だけ適用する。
シリコン基板の表面に、前述した３層から成るバッファ
層を被着した後、高温で単結晶ガリウム砒素層を被着成
長せしめる構成となっている。これがため、前述した二
段階成長法を１回だけ適用する。
また、この出願の第二発明に係る方法によれば、ま
ず、シリコン基板の表面に、前述した２層から成る第一
のバッファ層を被着した後、高温で単結晶インジウムリ
ン層を被着成長させる。このような１回目の二段階成長
法に続いて、当該単結晶インジウムリン層の表面に、第
二ガリウム砒素バッファ層から成る第二のバッファ層を
被着させ、２回目の二段階成長法を適用して単結晶ガリ
ウム砒素層を被着成長させる構成となっている。
ず、シリコン基板の表面に、前述した２層から成る第一
のバッファ層を被着した後、高温で単結晶インジウムリ
ン層を被着成長させる。このような１回目の二段階成長
法に続いて、当該単結晶インジウムリン層の表面に、第
二ガリウム砒素バッファ層から成る第二のバッファ層を
被着させ、２回目の二段階成長法を適用して単結晶ガリ
ウム砒素層を被着成長させる構成となっている。
従って、この出願に係る方法では、バッファ層として
インジウムリンを含む構成で化合物半導体基板を製造す
ることによって、シリコンとガリウム砒素との間に生ず
るストレス（応力）を、これら２つの物質の熱膨張係数
の中間の値を熱膨張係数として有するインジウムリンが
緩和するように作用させ、クラック発生の原因となる基
板の「そり」を低減することができる。
インジウムリンを含む構成で化合物半導体基板を製造す
ることによって、シリコンとガリウム砒素との間に生ず
るストレス（応力）を、これら２つの物質の熱膨張係数
の中間の値を熱膨張係数として有するインジウムリンが
緩和するように作用させ、クラック発生の原因となる基
板の「そり」を低減することができる。
（実施例） 以下、図面を参照して、この出願に係る発明の実施例
につき説明する。尚、以下の実施例においては、発明の
理解を容易とするため、特定の条件を例示して説明する
が、この発明は、これら特定の条件にのみ限定されるも
のではない。また、以下の実施例では、バッファ層を構
成する化合物が、従来技術で説明したのと同様に、結晶
がアモルファス状態または多結晶状態、或いはこれら２
つの状態が混在するガリウム砒素をa-GaAsとし、単結晶
状態のガリウム砒素をGaAsとして、夫々、表わすと共
に、アモルファス状態または多結晶状態、或いはこれら
２つの状態が混在するインジウムリンをa-InPとし、単
結晶状態のインジウムリンをInPとして説明する。さら
に、以下の説明では第一発明に係る方法を第一実施例と
して説明した後、第二発明に係る方法を第二実施例によ
り説明することとする。
につき説明する。尚、以下の実施例においては、発明の
理解を容易とするため、特定の条件を例示して説明する
が、この発明は、これら特定の条件にのみ限定されるも
のではない。また、以下の実施例では、バッファ層を構
成する化合物が、従来技術で説明したのと同様に、結晶
がアモルファス状態または多結晶状態、或いはこれら２
つの状態が混在するガリウム砒素をa-GaAsとし、単結晶
状態のガリウム砒素をGaAsとして、夫々、表わすと共
に、アモルファス状態または多結晶状態、或いはこれら
２つの状態が混在するインジウムリンをa-InPとし、単
結晶状態のインジウムリンをInPとして説明する。さら
に、以下の説明では第一発明に係る方法を第一実施例と
して説明した後、第二発明に係る方法を第二実施例によ
り説明することとする。
第一実施例 第１図は、第一発明の実施例を説明するため、第３図
と同様に、化合物半導体基板の模式的な概略断面により
示す説明図である。尚、前述した第３図と同様に、この
図は製造工程に応じた積層関係を図示するものであっ
て、得られた化合物半導体基板の積層状態を示すもので
はないことを理解されたい。
と同様に、化合物半導体基板の模式的な概略断面により
示す説明図である。尚、前述した第３図と同様に、この
図は製造工程に応じた積層関係を図示するものであっ
て、得られた化合物半導体基板の積層状態を示すもので
はないことを理解されたい。
従来技術として説明した手順により、前述した（10
0）面を有し、シリコンから成る基板11の表面に形成さ
れた自然酸化膜を除去した後、減圧MOCVD装置の反応管
内に、当該基板11を装填し、当該反応管を90〜100（Tor
r）の圧力にまで減圧する。然る後、AsH3とH2とから成
る混合ガスを反応管内導入し、約900（℃）以上の温度
で加熱処理して、基板11の表面を清浄化する。
0）面を有し、シリコンから成る基板11の表面に形成さ
れた自然酸化膜を除去した後、減圧MOCVD装置の反応管
内に、当該基板11を装填し、当該反応管を90〜100（Tor
r）の圧力にまで減圧する。然る後、AsH3とH2とから成
る混合ガスを反応管内導入し、約900（℃）以上の温度
で加熱処理して、基板11の表面を清浄化する。
このような処理を行なった後、450（℃）以下の低温
で200（Å）以下の膜厚を以って、第一ガリウム砒素バ
ッファ層に相当するa-GaAs層17を被着させる。
で200（Å）以下の膜厚を以って、第一ガリウム砒素バ
ッファ層に相当するa-GaAs層17を被着させる。
次に、上述したa-GaAs層17の表面に、約300〜550
（℃）の範囲内の所定の温度で、200（Å）以下の膜厚
を以ってa-InP層19を被着する。このa-InP層19はインジ
ウムリンバッファ層に相当するものであり、この実施例
では、例えば文献II:「第35回応用物理関係連合講演会
予稿集」（第213頁，講演番号28a−Ｚ−1,1988年）に開
示される被着条件によって、当該a-InP層19を被着し
た。即ち、原料ガスにトリメチルインジウム（In(C
H3)3:TMI）とホスフィン（PH3）とを用い、これら２つ
の原料ガスのモル比([PH3]/[In(CH3)3])を約500とし
て、MOCVD法により平坦なa-InP層19を被着させた。
（℃）の範囲内の所定の温度で、200（Å）以下の膜厚
を以ってa-InP層19を被着する。このa-InP層19はインジ
ウムリンバッファ層に相当するものであり、この実施例
では、例えば文献II:「第35回応用物理関係連合講演会
予稿集」（第213頁，講演番号28a−Ｚ−1,1988年）に開
示される被着条件によって、当該a-InP層19を被着し
た。即ち、原料ガスにトリメチルインジウム（In(C
H3)3:TMI）とホスフィン（PH3）とを用い、これら２つ
の原料ガスのモル比([PH3]/[In(CH3)3])を約500とし
て、MOCVD法により平坦なa-InP層19を被着させた。
続いて、このa-InP層19の表面に、第二ガリウム砒素
バッファ層に相当するa-GaAs層21を被着させる。このa-
GaAs層21の被着に当っては、前述したa-GaAs層17と同様
な被着条件によって行なった。
バッファ層に相当するa-GaAs層21を被着させる。このa-
GaAs層21の被着に当っては、前述したa-GaAs層17と同様
な被着条件によって行なった。
このようにして、基板11の表面から、a-GaAs層17、a-
InP層19及びa-GaAs層21を、順次、被着させてバッファ
層23を形成した後、従来と同様に650〜750（℃）の範囲
内の比較的高い温度条件にまで昇温させる。然る後、原
料ガス（TMG及びAsH3）を用いてGaAs層25を成長させ、
化合物半導体基板が得られる。
InP層19及びa-GaAs層21を、順次、被着させてバッファ
層23を形成した後、従来と同様に650〜750（℃）の範囲
内の比較的高い温度条件にまで昇温させる。然る後、原
料ガス（TMG及びAsH3）を用いてGaAs層25を成長させ、
化合物半導体基板が得られる。
上述した工程を経て、単結晶ガリウムから有るGaAs層
25を約４（μｍ）の膜厚で被着させたところ、基板の
「そり」を低減することによってクラックの発生を防ぐ
ことができ、格子欠陥密度（EPD）の低い化合物半導体
基板が得られた。
25を約４（μｍ）の膜厚で被着させたところ、基板の
「そり」を低減することによってクラックの発生を防ぐ
ことができ、格子欠陥密度（EPD）の低い化合物半導体
基板が得られた。
第二実施例 次に、この出願の第二発明に係る第二実施例につき、
第一実施例と同様に図面を参照して説明する。
第一実施例と同様に図面を参照して説明する。
第２図は、第二発明の実施例を説明するため、第１図
及び第３図と同様に、化合物半導体基板の模式的な概略
断面により示す説明図であり、前述したように、製造工
程に応じた積層関係についてのみ図示してある。
及び第３図と同様に、化合物半導体基板の模式的な概略
断面により示す説明図であり、前述したように、製造工
程に応じた積層関係についてのみ図示してある。
まず始めに、既に説明した手順により、基板11の（10
0）面に形成された自然酸化膜を除去した後、減圧MOCVD
装置の反応管内に、当該基板11を装填して、90〜100（T
orr）の圧力にまで減圧する。然る後、AsH3とH2とから
成る混合ガスを用い、約900（℃）以上の温度で基板11
の表面を清浄化する。
0）面に形成された自然酸化膜を除去した後、減圧MOCVD
装置の反応管内に、当該基板11を装填して、90〜100（T
orr）の圧力にまで減圧する。然る後、AsH3とH2とから
成る混合ガスを用い、約900（℃）以上の温度で基板11
の表面を清浄化する。
この清浄化処理の後、450（℃）以下の低温で200
（Å）以下の膜厚を以って、第一ガリウム砒素バッファ
層に相当するa-GaAs層27を被着させる。
（Å）以下の膜厚を以って、第一ガリウム砒素バッファ
層に相当するa-GaAs層27を被着させる。
次に、上述したa-GaAs層27の表面に、前述した第一実
施例のa-InP層19と同様に、約300〜550（℃）の範囲内
の所定で、200（Å）以下の膜厚を以ってa-InP層29を被
着する。
施例のa-InP層19と同様に、約300〜550（℃）の範囲内
の所定で、200（Å）以下の膜厚を以ってa-InP層29を被
着する。
上述したように、基板11の表面にa-GaAs層27とa-InP
層29とを順次被着することにより、第一のバッファ層31
が形成される。
層29とを順次被着することにより、第一のバッファ層31
が形成される。
次に、上述した第一のバッファ層31の表面に、約600
〜650（℃）の範囲内の、比較的高い温度でInP（単結晶
インジウムリン）層33を被着成長させる。このInP層33
は、前述したPH3とTMIとのモル比([PH3]/[In(CH3)3])を
約100として、MOCVD技術により１（μｍ）程度の膜厚に
まで被着成長させた。
〜650（℃）の範囲内の、比較的高い温度でInP（単結晶
インジウムリン）層33を被着成長させる。このInP層33
は、前述したPH3とTMIとのモル比([PH3]/[In(CH3)3])を
約100として、MOCVD技術により１（μｍ）程度の膜厚に
まで被着成長させた。
従来知られているように、InPの格子定数はGaAsの格
子定数に比して約８（％）大きい。従って、この出願の
第二発明に係る方法では、上述した第一のバッファ層31
を被着した後、当該層31の表面に高温でInP層33を被着
成長させた。
子定数に比して約８（％）大きい。従って、この出願の
第二発明に係る方法では、上述した第一のバッファ層31
を被着した後、当該層31の表面に高温でInP層33を被着
成長させた。
続いて、前述したa-GaAs層27と同様な被着条件で、上
述したInP層33の表面に、第二ガリウム砒素バッファ層
に相当するa-GaAs層35を被着させることによって、第二
のバッファ層の形成を行なう。然る後、650〜750（℃）
の範囲内の比較的高い温度条件にまで昇温させ、TMG及
びAsH3を用いてGaAs層37を被着成長させ、化合物半導体
基板が得られる。
述したInP層33の表面に、第二ガリウム砒素バッファ層
に相当するa-GaAs層35を被着させることによって、第二
のバッファ層の形成を行なう。然る後、650〜750（℃）
の範囲内の比較的高い温度条件にまで昇温させ、TMG及
びAsH3を用いてGaAs層37を被着成長させ、化合物半導体
基板が得られる。
この第二実施例でも、単結晶ガリウムから成るGaAs層
35の膜厚を約４（μｍ）として被着しこところ、基板の
「そり」を低減することによりクラックの発生を回避
し、格子欠陥密度（EPD）が低い化合物半導体基板を得
ることができた。
35の膜厚を約４（μｍ）として被着しこところ、基板の
「そり」を低減することによりクラックの発生を回避
し、格子欠陥密度（EPD）が低い化合物半導体基板を得
ることができた。
以上、この出願に係る発明の実施例につき詳細に説明
したが、この発明は、これら実施例にのみ限定されるも
のではないこと明らかである。
したが、この発明は、これら実施例にのみ限定されるも
のではないこと明らかである。
例えば上述した実施例では、アモルファス状態または
単結晶状態の化合物半導体基板を被着させる技術とし
て、III族元素のメチル化化合物から成る原料ガスを用
いて有機金属化学気相成長法を利用した場合につき例示
して説明した。
単結晶状態の化合物半導体基板を被着させる技術とし
て、III族元素のメチル化化合物から成る原料ガスを用
いて有機金属化学気相成長法を利用した場合につき例示
して説明した。
しかしながら、この出願に係る発明は、このような被
着技術によってのみ効果が得られるものではなく、上述
したメチル化化合物の代わりに、例えばトリエチルガリ
ウム(Ga(C2H5)3)またはトリエチルインジウム(In(C2H5)
3)のようなIII族元素のエチル化化合物を用いても良
い。
着技術によってのみ効果が得られるものではなく、上述
したメチル化化合物の代わりに、例えばトリエチルガリ
ウム(Ga(C2H5)3)またはトリエチルインジウム(In(C2H5)
3)のようなIII族元素のエチル化化合物を用いても良
い。
また、上述した有機金属化学気相成長法の代わりに、
分子線エピタキシャル（Molecular Beam Epitaxy:MBE）
法を利用して実施することもできる。
分子線エピタキシャル（Molecular Beam Epitaxy:MBE）
法を利用して実施することもできる。
これら材料、膜厚及び温度といった各構成成分の被着
に関する数値的条件、またはその他の条件は、この出願
に係る発明の目的の範囲内で、任意好適な設計の変更及
び変形を行ない得ること明らかである。
に関する数値的条件、またはその他の条件は、この出願
に係る発明の目的の範囲内で、任意好適な設計の変更及
び変形を行ない得ること明らかである。
（発明の効果） 上述した説明からも明らかなように、この出願に係る
化合物半導体基板の製造方法によれば、単結晶シリコン
の熱膨張係数αSi、単結晶ガリウム砒素の熱膨張係数α
GaAs及び単結晶インジウムリンの熱膨張係数αInPが αGaAs＞αInP＞αSi の関係に有ることを利用し、バッファ層としてインジウ
ムリンを含む構成で化合物半導体基板を製造することに
よって、シリコンとガリウム砒素との間に生ずるストレ
ス（応力）を、これら２つの物質の中間の値として熱膨
張係数を有するインジウムリンが緩和するように作用さ
せ、クラック発生の原因となる基板の「そり」を低減す
ることができる。
化合物半導体基板の製造方法によれば、単結晶シリコン
の熱膨張係数αSi、単結晶ガリウム砒素の熱膨張係数α
GaAs及び単結晶インジウムリンの熱膨張係数αInPが αGaAs＞αInP＞αSi の関係に有ることを利用し、バッファ層としてインジウ
ムリンを含む構成で化合物半導体基板を製造することに
よって、シリコンとガリウム砒素との間に生ずるストレ
ス（応力）を、これら２つの物質の中間の値として熱膨
張係数を有するインジウムリンが緩和するように作用さ
せ、クラック発生の原因となる基板の「そり」を低減す
ることができる。
これがため、格子欠陥密度（EPD）の向上を図る目的
で充分な膜厚を以って単結晶ガリウム砒素を成長させた
場合であっても、クラックを回避することが可能とな
る。
で充分な膜厚を以って単結晶ガリウム砒素を成長させた
場合であっても、クラックを回避することが可能とな
る。
従って、EPDが小さな化合物半導体基板を簡単かつ容
易に製造することができ、延いては、優れた特性を有す
る種々のデバイスを安価に提供することが可能となる。
易に製造することができ、延いては、優れた特性を有す
る種々のデバイスを安価に提供することが可能となる。
第１図は、この出願の第一発明に係る方法の実施例を説
明するため、模式的な基板断面により示す説明図、 第２図は、この出願の第二発明に係る方法の実施例を説
明するため、模式的な基板断面により示す説明図、 第３図は、従来技術を説明するため、模式的な基板断面
により示す説明図である。 11……基板（単結晶シリコン） 13,27……a-GaAs（第一ガリウム砒素バッファ）層 15,25,37……GaAs（単結晶ガリウム砒素）層 17……a-GaAs（第一ガリウム砒素バッファ）層 19,29……a-InP（インジウムリンバッファ）層 21……a-GaAs（第二ガリウム砒素バッファ）層 23……バッファ層31 ……第一のバッファ層 33……InP（単結晶インジウムリン）層 35……a-GaAs（第二ガリウム砒素バッファ（第二のバッ
ファ））層。
明するため、模式的な基板断面により示す説明図、 第２図は、この出願の第二発明に係る方法の実施例を説
明するため、模式的な基板断面により示す説明図、 第３図は、従来技術を説明するため、模式的な基板断面
により示す説明図である。 11……基板（単結晶シリコン） 13,27……a-GaAs（第一ガリウム砒素バッファ）層 15,25,37……GaAs（単結晶ガリウム砒素）層 17……a-GaAs（第一ガリウム砒素バッファ）層 19,29……a-InP（インジウムリンバッファ）層 21……a-GaAs（第二ガリウム砒素バッファ）層 23……バッファ層31 ……第一のバッファ層 33……InP（単結晶インジウムリン）層 35……a-GaAs（第二ガリウム砒素バッファ（第二のバッ
ファ））層。
Claims (2)
- 【請求項１】単結晶シリコン（Si）基板の表面に、バッ
ファ層を被着させ、該バッファ層の表面に単結晶ガリウ
ム砒素（GaAs）層を高温で被着成長させて化合物半導体
基板を製造するに当り、 前記バッファ層の被着を、 前記単結晶シリコン基板の表面から、第一ガリウム砒素
バッファ層、インジウムリン（InP）バッファ層及び第
二ガリウム砒素バッファ層を、順次、被着させる工程 を経て行なう ことを特徴とする化合物半導体基板の製造方法。 - 【請求項２】単結晶シリコン（Si）基板の表面に、バッ
ファ層を被着させ、該バッファ層の表面に単結晶ガリウ
ム砒素（GaAs）層を高温で被着成長させて化合物半導体
基板を製造するに当り、 前記バッファ層の被着を、 前記シリコン基板の表面から、第一ガリウム砒素バッフ
ァ層、インジウムリン（InP）バッファ層を、順次、被
着させて第一のバッファ層を形成する工程と、 前記第一のバッファ層の表面に単結晶インジウムリン層
を高温で被着成長させる工程と、 前記単結晶インジウムリン層の表面に第二ガリウム砒素
バッファ層を被着させて第二のバッファ層を形成する工
程と を経て行なう ことを特徴とする化合物半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19777388A JP2503255B2 (ja) | 1988-08-08 | 1988-08-08 | 化合物半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19777388A JP2503255B2 (ja) | 1988-08-08 | 1988-08-08 | 化合物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246720A JPH0246720A (ja) | 1990-02-16 |
| JP2503255B2 true JP2503255B2 (ja) | 1996-06-05 |
Family
ID=16380110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19777388A Expired - Fee Related JP2503255B2 (ja) | 1988-08-08 | 1988-08-08 | 化合物半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503255B2 (ja) |
-
1988
- 1988-08-08 JP JP19777388A patent/JP2503255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0246720A (ja) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US5053835A (en) | Inp semiconductor thin film on si | |
| US5399522A (en) | Method of growing compound semiconductor | |
| JP3114809B2 (ja) | 半導体装置 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP2000133601A (ja) | 窒化物半導体多層堆積基板および窒化物半導体多層堆積基板の形成方法 | |
| JPH0760791B2 (ja) | 化合物半導体基板 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JPH03136319A (ja) | ヘテロエピタキシャル基板および半導体装置 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPH033363A (ja) | 半導体薄膜の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JP3255798B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH0360173B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |