JP3255151B2 - 多層プリント回路基板 - Google Patents
多層プリント回路基板Info
- Publication number
- JP3255151B2 JP3255151B2 JP13060999A JP13060999A JP3255151B2 JP 3255151 B2 JP3255151 B2 JP 3255151B2 JP 13060999 A JP13060999 A JP 13060999A JP 13060999 A JP13060999 A JP 13060999A JP 3255151 B2 JP3255151 B2 JP 3255151B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- printed circuit
- circuit board
- multilayer printed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000696 magnetic material Substances 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 4
- 239000006247 magnetic powder Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 230000002238 attenuated effect Effects 0.000 description 9
- 239000002131 composite material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000035699 permeability Effects 0.000 description 6
- 229910018605 Ni—Zn Inorganic materials 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 108020001580 protein domains Proteins 0.000 description 1
- 238000001028 reflection method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＥＭＩ（Electrom
agnetic interference：電磁障害）を抑制する多層プリ
ント回路基板に関するものである。
agnetic interference：電磁障害）を抑制する多層プリ
ント回路基板に関するものである。
【０００２】
【従来の技術】従来、多層プリント回路基板は、ＩＣや
ＬＳＩの動作時に電源層に流れる高周波電流が、電源層
とグランド層からなる電源系に大きな電流ループを形成
しないようにするため、例えば特開平９−１３９５７３
号公報に示されるように、電源デカップリングの強化を
目的として、電源層をつづら折り状、交差状もしくはス
パイラル状のインピーダンス付加回路を含む配線で構成
するとともに、電源層の上下両側の絶縁材料を磁性体を
含む磁性体混合絶縁材料としていた。
ＬＳＩの動作時に電源層に流れる高周波電流が、電源層
とグランド層からなる電源系に大きな電流ループを形成
しないようにするため、例えば特開平９−１３９５７３
号公報に示されるように、電源デカップリングの強化を
目的として、電源層をつづら折り状、交差状もしくはス
パイラル状のインピーダンス付加回路を含む配線で構成
するとともに、電源層の上下両側の絶縁材料を磁性体を
含む磁性体混合絶縁材料としていた。
【０００３】
【発明が解決しようとする課題】ところで、上記従来の
技術は、次のような問題点を有していた。第１の問題点
は、多層プリント回路基板に実装されたＩＣやＬＳＩが
動作している時、これらから電源層に高周波電流が流
れ、電源−グランド層からなる電源系から放射電磁ノイ
ズが発生するということである。その理由は、電源層に
流れる高周波電流が電源系における大きな電流ループの
形成の原因となり、これがループ形アンテナになるから
である。第２の問題点は、前記電源系に定在波が生じ、
定在波の周波数で強い放射電磁ノイズが発生するという
ことである。その理由は、ＩＣやＬＳＩのスイッチング
時にこれらに供給される電源層からの電流が、電源系の
電圧変動を引き起こすため定在波が発生し、電源系がア
ンテナになるからである。
技術は、次のような問題点を有していた。第１の問題点
は、多層プリント回路基板に実装されたＩＣやＬＳＩが
動作している時、これらから電源層に高周波電流が流
れ、電源−グランド層からなる電源系から放射電磁ノイ
ズが発生するということである。その理由は、電源層に
流れる高周波電流が電源系における大きな電流ループの
形成の原因となり、これがループ形アンテナになるから
である。第２の問題点は、前記電源系に定在波が生じ、
定在波の周波数で強い放射電磁ノイズが発生するという
ことである。その理由は、ＩＣやＬＳＩのスイッチング
時にこれらに供給される電源層からの電流が、電源系の
電圧変動を引き起こすため定在波が発生し、電源系がア
ンテナになるからである。
【０００４】本発明は、上記事情に鑑みてなされたもの
で、多層プリント回路基板の電源系からの放射電磁ノイ
ズを抑えることを目的としている。
で、多層プリント回路基板の電源系からの放射電磁ノイ
ズを抑えることを目的としている。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の多層プリント回路基板は、電源層が、平面
視スパイラル状の平面スパイラル状配線を有し、前記平
面スパイラル状配線は、上下に重ねて配置され、かつ前
記平面スパイラル状配線の中心同士が接続されたことを
特徴としている。また、上下二重の平面スパイラル状配
線の間の位置に、層状に基板全体にわたって絶縁体磁性
材料が挟まれていてもよい。
に、本発明の多層プリント回路基板は、電源層が、平面
視スパイラル状の平面スパイラル状配線を有し、前記平
面スパイラル状配線は、上下に重ねて配置され、かつ前
記平面スパイラル状配線の中心同士が接続されたことを
特徴としている。また、上下二重の平面スパイラル状配
線の間の位置に、層状に基板全体にわたって絶縁体磁性
材料が挟まれていてもよい。
【０００６】このように、電源層を配線化した場合、Ｉ
ＣやＬＳＩの近くの前記構造の配線部分がインダクタ素
子とみなせるため、ＩＣ、ＬＳＩの電源デカップリング
が強化され、前記電源系で生じる高周波電流ループが全
体的に小さくなる。さらに、電源層を配線化することに
より、電源系における電磁波伝搬に伴う損失（電源層に
おける導体損失および電源系に存在する誘電体による誘
電体損失）が大きくなるため、電源系に発生する定在波
が減衰する。
ＣやＬＳＩの近くの前記構造の配線部分がインダクタ素
子とみなせるため、ＩＣ、ＬＳＩの電源デカップリング
が強化され、前記電源系で生じる高周波電流ループが全
体的に小さくなる。さらに、電源層を配線化することに
より、電源系における電磁波伝搬に伴う損失（電源層に
おける導体損失および電源系に存在する誘電体による誘
電体損失）が大きくなるため、電源系に発生する定在波
が減衰する。
【０００７】また、プリント回路基板中に前記のように
絶縁体磁性材料を挿入した場合、磁性材料の複素比透磁
率の実部（μ*＝μ’−jμ”におけるμ’）が１以上で
あるため、前記インダクタ素子のインダクタンスが増加
し、ＩＣ、ＬＳＩの電源デカップリングがさらに強化さ
れる結果、電源系における大きな高周波電流ループの形
成をさらに抑制できる。また、磁性材料の複素比透磁率
の虚部（μ*＝μ’−jμ”におけるμ”）が０より大き
い周波数帯域において、磁性材料が電磁波伝搬に伴う損
失の原因となるため、電源系に発生する定在波がさらに
減衰する。
絶縁体磁性材料を挿入した場合、磁性材料の複素比透磁
率の実部（μ*＝μ’−jμ”におけるμ’）が１以上で
あるため、前記インダクタ素子のインダクタンスが増加
し、ＩＣ、ＬＳＩの電源デカップリングがさらに強化さ
れる結果、電源系における大きな高周波電流ループの形
成をさらに抑制できる。また、磁性材料の複素比透磁率
の虚部（μ*＝μ’−jμ”におけるμ”）が０より大き
い周波数帯域において、磁性材料が電磁波伝搬に伴う損
失の原因となるため、電源系に発生する定在波がさらに
減衰する。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。本発明の実施の形態
は、例えば図１のような層構成の多層プリント回路基板
１であり、信号層２、グランド層３、電源層４、誘電体
５が層状に設けられている。
て図面を参照して詳細に説明する。本発明の実施の形態
は、例えば図１のような層構成の多層プリント回路基板
１であり、信号層２、グランド層３、電源層４、誘電体
５が層状に設けられている。
【０００９】電源層４には、ＩＣやＬＳＩの近傍に、図
２に示すようなインダクタ素子１０が設けられている。
このインダクタ素子１０は、図３にも示すように、配線
化されている。図に示すように、インダクタ素子１０
は、平面視スパイラル状の配線からなる平面スパイラル
状配線６ａ、６ｂを上下二重に配置させたもので、その
中心が互いに接続されている。なお、このインダクタ素
子１０は、幹配線８に接続され、枝配線９によって互い
に接続されている。
２に示すようなインダクタ素子１０が設けられている。
このインダクタ素子１０は、図３にも示すように、配線
化されている。図に示すように、インダクタ素子１０
は、平面視スパイラル状の配線からなる平面スパイラル
状配線６ａ、６ｂを上下二重に配置させたもので、その
中心が互いに接続されている。なお、このインダクタ素
子１０は、幹配線８に接続され、枝配線９によって互い
に接続されている。
【００１０】これらインダクタ素子１０は、これに電流
が流れる時、上下の配線で電流の流れる方向が同じとな
るような構造を持つように配置されている。その理由
は、上下の配線で電流の流れる方向が同じ場合の方が、
逆向きの場合よりもインダクタンスが大きくなるからで
ある。また、インダクタンスをより大きくする理由か
ら、平面スパイラル状配線６ａ、６ｂにおける面内の隣
接線間距離１６が１mm以下であることが望ましい。な
お、図２、図３には四角形のスパイラル状配線６ａ、６
ｂを示したが、円形であっても、また他の形であっても
スパイラル状配線であれば差し支えない。
が流れる時、上下の配線で電流の流れる方向が同じとな
るような構造を持つように配置されている。その理由
は、上下の配線で電流の流れる方向が同じ場合の方が、
逆向きの場合よりもインダクタンスが大きくなるからで
ある。また、インダクタンスをより大きくする理由か
ら、平面スパイラル状配線６ａ、６ｂにおける面内の隣
接線間距離１６が１mm以下であることが望ましい。な
お、図２、図３には四角形のスパイラル状配線６ａ、６
ｂを示したが、円形であっても、また他の形であっても
スパイラル状配線であれば差し支えない。
【００１１】また、図４のように、インダクタ素子１０
における上下の平面スパイラル状配線６ａ、６ｂの間の
位置７に、絶縁体磁性材料１４が層状に基板全体にわた
って挟まれている多層プリント回路基板１も本発明の実
施の形態の一つである。絶縁体磁性材料１４は、例えば
金属または絶縁体の磁性体粉末と樹脂で構成されている
材料であるが、絶縁体材料であればよい。なお、図１に
は、６層の多層プリント回路基板１を示したが、信号層
２、電源層４、グランド層３を含む多層プリント回路基
板であれば何層でも差し支えない。
における上下の平面スパイラル状配線６ａ、６ｂの間の
位置７に、絶縁体磁性材料１４が層状に基板全体にわた
って挟まれている多層プリント回路基板１も本発明の実
施の形態の一つである。絶縁体磁性材料１４は、例えば
金属または絶縁体の磁性体粉末と樹脂で構成されている
材料であるが、絶縁体材料であればよい。なお、図１に
は、６層の多層プリント回路基板１を示したが、信号層
２、電源層４、グランド層３を含む多層プリント回路基
板であれば何層でも差し支えない。
【００１２】次に、図５を参照して本実施の形態の動作
を説明する。例えば、ＬＳＩ１２ａの動作時にＬＳＩ１
２ａから電源層４に流れる高周波電流は、ＬＳＩ１２ａ
から最も近いコンデンサ１３ａのみではなく、ＬＳＩ１
２ａから離れているコンデンサ１３ｂも経由してグラン
ド層３を帰路電流として流れる。
を説明する。例えば、ＬＳＩ１２ａの動作時にＬＳＩ１
２ａから電源層４に流れる高周波電流は、ＬＳＩ１２ａ
から最も近いコンデンサ１３ａのみではなく、ＬＳＩ１
２ａから離れているコンデンサ１３ｂも経由してグラン
ド層３を帰路電流として流れる。
【００１３】ここで、従来、コンデンサ１３ｂを経由し
てグランド層３を流れる高周波電流は、大きな電流ルー
プを形成することになり、これが放射電磁ノイズの原因
となっていた。また、ＬＳＩ１２ａやＬＳＩ１２ｂのス
イッチング時に供給される電源層４からの電流が、電源
層４とグランド層３からなる電源系の電圧変動を引き起
こすため電源系に定在波が発生し、これがアンテナにな
り放射電磁ノイズの発生源となっていた。
てグランド層３を流れる高周波電流は、大きな電流ルー
プを形成することになり、これが放射電磁ノイズの原因
となっていた。また、ＬＳＩ１２ａやＬＳＩ１２ｂのス
イッチング時に供給される電源層４からの電流が、電源
層４とグランド層３からなる電源系の電圧変動を引き起
こすため電源系に定在波が発生し、これがアンテナにな
り放射電磁ノイズの発生源となっていた。
【００１４】本発明によれば、図５において電源層４を
配線で構成し、ＬＳＩ１２ａおよびＬＳＩ１２ｂの近く
に、例えば図２のような構造をもつインダクタ素子１０
を含むようにすることによって、放射電磁ノイズを抑制
できる。このような場合、インダクタ素子１０は、ＬＳ
Ｉ１２ａおよびＬＳＩ１２ｂの動作時に、これらから電
源層４に流れる高周波電流に対して高インピーダンス素
子として働くため、ＬＳＩ１２ａおよびＬＳＩ１２ｂか
ら流れる高周波電流の大部分は、それぞれ最も近いコン
デンサ１３ａ、１３ｂを経由してグランド層３を流れ
る。従って、多層プリント回路基板１の電源系で前記の
ような大きな電流ループが形成される割合が減り、放射
電磁ノイズが抑えられる。
配線で構成し、ＬＳＩ１２ａおよびＬＳＩ１２ｂの近く
に、例えば図２のような構造をもつインダクタ素子１０
を含むようにすることによって、放射電磁ノイズを抑制
できる。このような場合、インダクタ素子１０は、ＬＳ
Ｉ１２ａおよびＬＳＩ１２ｂの動作時に、これらから電
源層４に流れる高周波電流に対して高インピーダンス素
子として働くため、ＬＳＩ１２ａおよびＬＳＩ１２ｂか
ら流れる高周波電流の大部分は、それぞれ最も近いコン
デンサ１３ａ、１３ｂを経由してグランド層３を流れ
る。従って、多層プリント回路基板１の電源系で前記の
ような大きな電流ループが形成される割合が減り、放射
電磁ノイズが抑えられる。
【００１５】大きな電流ループが形成される割合が、電
流の周波数に対してどのように変化していくかは、前記
インダクタ素子１０のインダクタンスの周波数特性に依
存し、インダクタンスの値が小さくなりはじめる周波数
で、大きな電流ループが形成される割合が大きくなりは
じめる。さらに、電源層４を例えば図３のように配線化
すると、前記のようにＬＳＩ１２ａ、１２ｂのスイッチ
ング時に電源系に電磁波が発生した場合、電源系におけ
る電磁波伝搬に伴う損失が大きくなるため、電源系に発
生する定在波が減衰し放射電磁ノイズが抑えられる。
流の周波数に対してどのように変化していくかは、前記
インダクタ素子１０のインダクタンスの周波数特性に依
存し、インダクタンスの値が小さくなりはじめる周波数
で、大きな電流ループが形成される割合が大きくなりは
じめる。さらに、電源層４を例えば図３のように配線化
すると、前記のようにＬＳＩ１２ａ、１２ｂのスイッチ
ング時に電源系に電磁波が発生した場合、電源系におけ
る電磁波伝搬に伴う損失が大きくなるため、電源系に発
生する定在波が減衰し放射電磁ノイズが抑えられる。
【００１６】また、本発明によれば、図４のようにイン
ダクタ素子１０における上下の平面スパイラル状配線６
ａ、６ｂの間の位置７に、絶縁体磁性材料１４が層状に
基板全体にわたって挟まれている場合、放射電磁ノイズ
をさらに抑制できる。このような場合、インダクタ素子
１０は、前記の絶縁体磁性材料１４の複素比透磁率の実
部が１以上であるため、絶縁体磁性材料１４が存在しな
い場合に比べて、さらに大きなインダクタンスを有す
る。従って、ＬＳＩ１２ａおよびＬＳＩ１２ｂの動作時
にこれらから電源層４に流れる高周波電流に対して、さ
らに高インピーダンスとなる。すなわち、多層プリント
回路基板１の電源系で大きな電流ループが形成される割
合がさらに減り、放射電磁ノイズがさらに抑えられる。
ダクタ素子１０における上下の平面スパイラル状配線６
ａ、６ｂの間の位置７に、絶縁体磁性材料１４が層状に
基板全体にわたって挟まれている場合、放射電磁ノイズ
をさらに抑制できる。このような場合、インダクタ素子
１０は、前記の絶縁体磁性材料１４の複素比透磁率の実
部が１以上であるため、絶縁体磁性材料１４が存在しな
い場合に比べて、さらに大きなインダクタンスを有す
る。従って、ＬＳＩ１２ａおよびＬＳＩ１２ｂの動作時
にこれらから電源層４に流れる高周波電流に対して、さ
らに高インピーダンスとなる。すなわち、多層プリント
回路基板１の電源系で大きな電流ループが形成される割
合がさらに減り、放射電磁ノイズがさらに抑えられる。
【００１７】また、前記の絶縁体磁性材料１４の複素比
透磁率の虚部が０より大きい周波数帯域において、絶縁
体磁性材料１４が電磁波伝搬に伴う損失の原因となるた
め、電源系に発生する定在波がさらに減衰し、放射電磁
ノイズがさらに抑えられる。
透磁率の虚部が０より大きい周波数帯域において、絶縁
体磁性材料１４が電磁波伝搬に伴う損失の原因となるた
め、電源系に発生する定在波がさらに減衰し、放射電磁
ノイズがさらに抑えられる。
【００１８】
【実施例】ここで、多層プリント回路基板１の具体的な
構成を説明する。例えば図５のように、電源層４におけ
るＩＣやＬＳＩ１２ａ、１２ｂの近くに、図２に示すよ
うに、例えば上下の平面スパイラル状配線６ａ、６ｂの
巻き数が５であり平面スパイラル状配線６ａ、６ｂにお
ける面内の隣接線間距離１６が０.４mmであるような四
角型のインダクタ素子１０が存在するように、例えば図
３のように配線化する。
構成を説明する。例えば図５のように、電源層４におけ
るＩＣやＬＳＩ１２ａ、１２ｂの近くに、図２に示すよ
うに、例えば上下の平面スパイラル状配線６ａ、６ｂの
巻き数が５であり平面スパイラル状配線６ａ、６ｂにお
ける面内の隣接線間距離１６が０.４mmであるような四
角型のインダクタ素子１０が存在するように、例えば図
３のように配線化する。
【００１９】また、前記のように配線化し、さらに前記
インダクタ素子１０における上下の平面スパイラル状配
線６ａ、６ｂの間の位置７に、例えばＮｉ-Ｚｎフェラ
イトの粉末とエポキシ樹脂の複合材料であり、それぞれ
の物質の混合割合が体積比率にして約５０％対５０％で
あるような絶縁体磁性材料１４が層状に基板全体にわた
って挟まれている多層プリント回路基板１を構成する。
インダクタ素子１０における上下の平面スパイラル状配
線６ａ、６ｂの間の位置７に、例えばＮｉ-Ｚｎフェラ
イトの粉末とエポキシ樹脂の複合材料であり、それぞれ
の物質の混合割合が体積比率にして約５０％対５０％で
あるような絶縁体磁性材料１４が層状に基板全体にわた
って挟まれている多層プリント回路基板１を構成する。
【００２０】図６は、プリント基板中に存在する図２に
示すようなインダクタ素子１０の特性インピーダンスを
測定するための測定系の概念図である。図７は、図６に
示した測定系で、上下の平面スパイラル状配線６ａ、６
ｂの巻き数が５であり平面スパイラル状配線６ａ、６ｂ
における面内の隣接線間距離１６が０.４mmであるよう
な四角型のインダクタ素子１０の各位置での特性インピ
ーダンスを求めた結果である。
示すようなインダクタ素子１０の特性インピーダンスを
測定するための測定系の概念図である。図７は、図６に
示した測定系で、上下の平面スパイラル状配線６ａ、６
ｂの巻き数が５であり平面スパイラル状配線６ａ、６ｂ
における面内の隣接線間距離１６が０.４mmであるよう
な四角型のインダクタ素子１０の各位置での特性インピ
ーダンスを求めた結果である。
【００２１】特性インピーダンスは、ＴＤＲ（Time Dom
ain Reflectometry：時間領域反射法）により求めた。
図７には、前記混合割合のＮｉ-Ｚｎフェライトの粉末
とエポキシ樹脂の複合材料からなる絶縁体磁性材料１４
が入っていない場合と、前記位置７に０.２mmの厚さで
層状に入っている場合の結果を示した。図７において、
左右両端の特性インピーダンスが５０Ω付近の領域は、
同軸ケーブル、あるいは５０Ωターミネータの領域を表
しており、それ以外の領域が前記インダクタ素子１０の
各位置での特性インピーダンスである。
ain Reflectometry：時間領域反射法）により求めた。
図７には、前記混合割合のＮｉ-Ｚｎフェライトの粉末
とエポキシ樹脂の複合材料からなる絶縁体磁性材料１４
が入っていない場合と、前記位置７に０.２mmの厚さで
層状に入っている場合の結果を示した。図７において、
左右両端の特性インピーダンスが５０Ω付近の領域は、
同軸ケーブル、あるいは５０Ωターミネータの領域を表
しており、それ以外の領域が前記インダクタ素子１０の
各位置での特性インピーダンスである。
【００２２】図７によると、前記インダクタ素子１０の
中心付近で特性インピーダンスが急激に増加している。
従って、電源層４をＩＣやＬＳＩ１２ａ、１２ｂの近く
に前記のようなインダクタ素子１０を含むように、例え
ば図３のように配線化すると、インダクタ素子１０は、
ＩＣやＬＳＩ１２ａ、１２ｂの動作時に、これらから電
源層４に流れる高周波電流に対して高インピーダンス素
子として働くため、多層プリント回路基板１の電源系で
前記のような大きな電流ループが形成される割合が減
り、放射電磁ノイズが抑えられる。
中心付近で特性インピーダンスが急激に増加している。
従って、電源層４をＩＣやＬＳＩ１２ａ、１２ｂの近く
に前記のようなインダクタ素子１０を含むように、例え
ば図３のように配線化すると、インダクタ素子１０は、
ＩＣやＬＳＩ１２ａ、１２ｂの動作時に、これらから電
源層４に流れる高周波電流に対して高インピーダンス素
子として働くため、多層プリント回路基板１の電源系で
前記のような大きな電流ループが形成される割合が減
り、放射電磁ノイズが抑えられる。
【００２３】図８は、プリント基板中に存在する図２に
示すようなインダクタ素子１０に対するＳパラメータを
測定するための測定系の概念図である。図９は、図８に
示した測定系で、上下の平面スパイラル状配線６ａ、６
ｂの巻き数が５であり平面スパイラル状配線６ａ、６ｂ
における面内の隣接線間距離１６が０.４mmであるよう
な四角型のインダクタ素子１０に対する|Ｓ２１|の周波
数特性を測定した結果である。
示すようなインダクタ素子１０に対するＳパラメータを
測定するための測定系の概念図である。図９は、図８に
示した測定系で、上下の平面スパイラル状配線６ａ、６
ｂの巻き数が５であり平面スパイラル状配線６ａ、６ｂ
における面内の隣接線間距離１６が０.４mmであるよう
な四角型のインダクタ素子１０に対する|Ｓ２１|の周波
数特性を測定した結果である。
【００２４】図９には、前記混合割合のＮｉ-Ｚｎフェ
ライトの粉末とエポキシ樹脂の複合材料からなる絶縁体
磁性材料１４が入っていない場合と、前記位置７に０.
２mmの厚さで層状に入っている場合の結果を示した。
ライトの粉末とエポキシ樹脂の複合材料からなる絶縁体
磁性材料１４が入っていない場合と、前記位置７に０.
２mmの厚さで層状に入っている場合の結果を示した。
【００２５】図９によると、前記インダクタ素子１０に
対する|Ｓ２１|の極大値は、周波数に対して減少してい
く。これは、電磁波伝搬に伴う損失が原因である。ま
た、約１６０ＭＨｚ以上の周波数帯域で、|Ｓ２１|の値
は、前記複合材料からなる絶縁体磁性材料１４が前記条
件で入っている場合の方が前記複合材料からなる絶縁体
磁性材料１４が入っていない場合よりも小さい。これ
は、前記複合材料の複素比透磁率の虚部の存在による、
電磁波伝搬に伴う損失の増大が原因である。
対する|Ｓ２１|の極大値は、周波数に対して減少してい
く。これは、電磁波伝搬に伴う損失が原因である。ま
た、約１６０ＭＨｚ以上の周波数帯域で、|Ｓ２１|の値
は、前記複合材料からなる絶縁体磁性材料１４が前記条
件で入っている場合の方が前記複合材料からなる絶縁体
磁性材料１４が入っていない場合よりも小さい。これ
は、前記複合材料の複素比透磁率の虚部の存在による、
電磁波伝搬に伴う損失の増大が原因である。
【００２６】従って、電源層４をＩＣやＬＳＩ１２ａ、
１２ｂの近くに前記のようなインダクタ素子１０を含む
ように、例えば図３のように配線化すると、前記のよう
にＬＳＩ１２ａ、１２ｂのスイッチング時に電源系に電
磁波が発生した場合、電源系における電磁波伝搬に伴う
損失が大きくなるため、電源系に発生する定在波が減衰
し放射電磁ノイズが抑えられる。
１２ｂの近くに前記のようなインダクタ素子１０を含む
ように、例えば図３のように配線化すると、前記のよう
にＬＳＩ１２ａ、１２ｂのスイッチング時に電源系に電
磁波が発生した場合、電源系における電磁波伝搬に伴う
損失が大きくなるため、電源系に発生する定在波が減衰
し放射電磁ノイズが抑えられる。
【００２７】また、例えば前記混合割合のＮｉ-Ｚｎフ
ェライトの粉末とエポキシ樹脂の複合材料からなる絶縁
体磁性材料１４が、多層プリント回路基板１中の前記位
置７に層状に入っている場合、この複合材料が電磁波伝
搬に伴う損失の原因となるため、電源系に発生する定在
波がさらに減衰し、放射電磁ノイズがさらに抑えられ
る。
ェライトの粉末とエポキシ樹脂の複合材料からなる絶縁
体磁性材料１４が、多層プリント回路基板１中の前記位
置７に層状に入っている場合、この複合材料が電磁波伝
搬に伴う損失の原因となるため、電源系に発生する定在
波がさらに減衰し、放射電磁ノイズがさらに抑えられ
る。
【００２８】（他の実施の形態例）次に、本発明の第２
の実施の形態について、図面を参照して説明する。図１
０は、本発明の多層プリント回路基板１の電源層４と多
層プリント回路基板１に挿入した絶縁体磁性材料１４の
断面図である。本発明の第２の実施の形態は、図１０に
示すように、絶縁体磁性材料１４を電源層４における上
下の平面スパイラル状配線６ａ、６ｂの間の位置７だけ
でなく、電源層４の上下にも挿入した多層プリント回路
基板１である。このような場合においても、絶縁体磁性
材料１４を挿入しない場合に比べて、前記のようなイン
ダクタ素子１０のインダクタンスが増加し、ＩＣ、ＬＳ
Ｉ１２ａ、１２ｂの電源デカップリングがさらに強化さ
れる結果、電源系における大きな高周波電流ループの形
成をさらに抑制できる。
の実施の形態について、図面を参照して説明する。図１
０は、本発明の多層プリント回路基板１の電源層４と多
層プリント回路基板１に挿入した絶縁体磁性材料１４の
断面図である。本発明の第２の実施の形態は、図１０に
示すように、絶縁体磁性材料１４を電源層４における上
下の平面スパイラル状配線６ａ、６ｂの間の位置７だけ
でなく、電源層４の上下にも挿入した多層プリント回路
基板１である。このような場合においても、絶縁体磁性
材料１４を挿入しない場合に比べて、前記のようなイン
ダクタ素子１０のインダクタンスが増加し、ＩＣ、ＬＳ
Ｉ１２ａ、１２ｂの電源デカップリングがさらに強化さ
れる結果、電源系における大きな高周波電流ループの形
成をさらに抑制できる。
【００２９】また、絶縁体磁性材料１４の複素比透磁率
の虚部が０より大きい周波数帯域において、絶縁体磁性
材料１４が電磁波伝搬に伴う損失の原因となるため、絶
縁体磁性材料１４を挿入しない場合に比べて、電源系に
発生する定在波がさらに減衰する。これらの結果、先に
述べた本発明の実施の形態同様、電源系からの放射電磁
ノイズを抑制できる。
の虚部が０より大きい周波数帯域において、絶縁体磁性
材料１４が電磁波伝搬に伴う損失の原因となるため、絶
縁体磁性材料１４を挿入しない場合に比べて、電源系に
発生する定在波がさらに減衰する。これらの結果、先に
述べた本発明の実施の形態同様、電源系からの放射電磁
ノイズを抑制できる。
【００３０】次に、本発明の第３の実施の形態につい
て、図面を参照して説明する。図１１は、第３の実施形
態例の多層プリント回路基板１の断面図である。図１１
に示すように、前記のように配線化した電源層４とグラ
ンド層３との間に、損失の大きな誘電体１５を挿入す
る。電源層４の前記のような配線化と損失の大きな誘電
体１５の挿入により、前記理由により電源系で発生する
定在波を、電源層４を前記のように配線化するしないに
かかわらず、通常の誘電体だけが挿入されている場合よ
りも減衰させることができる。その結果、電源系からの
放射電磁ノイズを抑制できる。なお、第２、第３の実施
の形態も、第１の実施の形態同様、信号層２、電源層
４、グランド層３を含む多層プリント回路基板１であれ
ば何層でも差し支えない。
て、図面を参照して説明する。図１１は、第３の実施形
態例の多層プリント回路基板１の断面図である。図１１
に示すように、前記のように配線化した電源層４とグラ
ンド層３との間に、損失の大きな誘電体１５を挿入す
る。電源層４の前記のような配線化と損失の大きな誘電
体１５の挿入により、前記理由により電源系で発生する
定在波を、電源層４を前記のように配線化するしないに
かかわらず、通常の誘電体だけが挿入されている場合よ
りも減衰させることができる。その結果、電源系からの
放射電磁ノイズを抑制できる。なお、第２、第３の実施
の形態も、第１の実施の形態同様、信号層２、電源層
４、グランド層３を含む多層プリント回路基板１であれ
ば何層でも差し支えない。
【００３１】
【発明の効果】以上、説明したように、本発明の多層プ
リント回路基板によれば、多層プリント回路基板の電源
系に形成される高周波電流ループを極力小さくすること
ができる点にある。その理由は、ＩＣやＬＳＩの近く
に、上下に配置されて中心が接続された平面スパイラル
状配線からなるインダクタ素子が存在するように電源層
を配線化することにより、前記インダクタ素子が高周波
電流に対して高インピーダンスとなるため、ＩＣやＬＳ
Ｉから電源層に流れる高周波電流の大部分をこれらから
最も近いコンデンサにバイパスさせることができるから
である。また、絶縁体磁性材料が多層プリント回路基板
中の前記位置に層状に挿入されている場合、前記インダ
クタ素子が高周波電流に対してさらに高インピーダンス
化するため、さらに高周波電流をＩＣやＬＳＩからから
最も近いコンデンサにバイパスさせることができる。
リント回路基板によれば、多層プリント回路基板の電源
系に形成される高周波電流ループを極力小さくすること
ができる点にある。その理由は、ＩＣやＬＳＩの近く
に、上下に配置されて中心が接続された平面スパイラル
状配線からなるインダクタ素子が存在するように電源層
を配線化することにより、前記インダクタ素子が高周波
電流に対して高インピーダンスとなるため、ＩＣやＬＳ
Ｉから電源層に流れる高周波電流の大部分をこれらから
最も近いコンデンサにバイパスさせることができるから
である。また、絶縁体磁性材料が多層プリント回路基板
中の前記位置に層状に挿入されている場合、前記インダ
クタ素子が高周波電流に対してさらに高インピーダンス
化するため、さらに高周波電流をＩＣやＬＳＩからから
最も近いコンデンサにバイパスさせることができる。
【００３２】また、多層プリント回路基板の電源系で発
生する定在波を減衰させることができる点にある。その
理由は、電源層を前記のように配線化することにより、
電源系における電磁波伝搬に伴う損失が大きくなるため
である。絶縁体磁性材料が多層プリント回路基板中の前
記位置に層状に挿入されている場合、絶縁体磁性材料の
複素比透磁率の虚部の存在により電磁波伝搬に伴う損失
が増大するため、電源系で発生する定在波をさらに減衰
させることができる。以上要するに、電源系からの放射
電磁ノイズを抑制することができる多層プリント回路基
板を提供できる効果がある。
生する定在波を減衰させることができる点にある。その
理由は、電源層を前記のように配線化することにより、
電源系における電磁波伝搬に伴う損失が大きくなるため
である。絶縁体磁性材料が多層プリント回路基板中の前
記位置に層状に挿入されている場合、絶縁体磁性材料の
複素比透磁率の虚部の存在により電磁波伝搬に伴う損失
が増大するため、電源系で発生する定在波をさらに減衰
させることができる。以上要するに、電源系からの放射
電磁ノイズを抑制することができる多層プリント回路基
板を提供できる効果がある。
【図１】 本発明の実施の形態の多層プリント回路基板
の層構成を説明するための多層プリント回路基板の断面
図である。
の層構成を説明するための多層プリント回路基板の断面
図である。
【図２】 本発明の実施の形態の多層プリント回路基板
の電源層の構成要素であるインダクタ素子の一例であ
り、（ａ）は平面図、（ｂ）は斜視図である。
の電源層の構成要素であるインダクタ素子の一例であ
り、（ａ）は平面図、（ｂ）は斜視図である。
【図３】 本発明の実施の形態の多層プリント回路基板
の電源層の一例を示す斜視図である。
の電源層の一例を示す斜視図である。
【図４】 本発明の実施の形態の多層プリント回路基板
の一例を説明するための図であり、電源層に含まれるイ
ンダクタ素子における上下の平面スパイラル状配線の間
の位置に、絶縁体磁性材料が層状に挿入されている状態
の断面図である。
の一例を説明するための図であり、電源層に含まれるイ
ンダクタ素子における上下の平面スパイラル状配線の間
の位置に、絶縁体磁性材料が層状に挿入されている状態
の断面図である。
【図５】 本発明の実施形態例の多層プリント回路基板
動作を説明するための多層プリント回路基板の断面図で
ある。
動作を説明するための多層プリント回路基板の断面図で
ある。
【図６】 プリント基板中に存在するインダクタ素子の
特性インピーダンスを測定するための測定系の概念図で
ある。
特性インピーダンスを測定するための測定系の概念図で
ある。
【図７】 実施形態例の四角型のインダクタ素子の各位
置での特性インピーダンスを示す図である。
置での特性インピーダンスを示す図である。
【図８】 プリント基板中に存在するインダクタ素子に
対するＳパラメータを測定するための測定系の概念図で
ある。
対するＳパラメータを測定するための測定系の概念図で
ある。
【図９】 実施形態例の四角型のインダクタ素子に対す
る|Ｓ２１|の周波数特性を示す図である。
る|Ｓ２１|の周波数特性を示す図である。
【図１０】 本発明の第２の実施形態例を説明するため
の図であり、絶縁体磁性材料が電源層の上下にも層状に
挿入されている状態の断面図である。
の図であり、絶縁体磁性材料が電源層の上下にも層状に
挿入されている状態の断面図である。
【図１１】 本発明の第３の実施形態例を示す図であ
り、多層プリント回路基板の断面図である。
り、多層プリント回路基板の断面図である。
１ 多層プリント回路基板 ２ 信号層 ３ グランド層 ４ 電源層 ６ａ、６ｂ 平面スパイラル状配線 １２ａ、１２ｂ ＬＳＩ １４ 絶縁体磁性材料 １６ 隣接線間距離
Claims (5)
- 【請求項１】 信号層、電源層、グランド層等を有する
多層プリント回路基板において、前記電源層が、平面視スパイラル状の平面スパイラル状
配線を有し、前記平面スパイラル状配線は、上下に重ね
て配置され、かつ前記平面スパイラル状配線の中心同士
が接続された ことを特徴とする多層プリント回路基板。 - 【請求項２】 前記平面スパイラル状配線における面内
の隣接線間距離が１mm以下であることを特徴とする請求
項１記載の多層プリント回路基板。 - 【請求項３】 上下の前記平面スパイラル状配線は、互
いに同一方向に電流が流れるように配置されていること
を特徴とする請求項１または請求項２記載の多層プリン
ト回路基板。 - 【請求項４】 上下の前記平面スパイラル状配線同士の
間に、基板全体にわたって層状の絶縁体磁性材料が設け
られていることを特徴とする請求項１〜３のいずれか１
項記載の多層プリント回路基板。 - 【請求項５】 前記絶縁体磁性材料は、金属または絶縁
体の磁性体粉末と樹脂で構成されることを特徴とする請
求項４記載の多層プリント回路基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13060999A JP3255151B2 (ja) | 1999-05-11 | 1999-05-11 | 多層プリント回路基板 |
| DE10022980A DE10022980A1 (de) | 1999-05-11 | 2000-05-11 | Vielschichtige gedruckte Schaltung mit einem auf zwei Ebenen ausgebildeten Verbindungsgefüge |
| US09/568,590 US6384706B1 (en) | 1999-05-11 | 2000-05-11 | Multilayer printed board with a double plane spiral interconnection structure |
| US10/093,482 US6963034B2 (en) | 1999-05-11 | 2002-03-11 | Multilayer printed board with a double plane spiral interconnection structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13060999A JP3255151B2 (ja) | 1999-05-11 | 1999-05-11 | 多層プリント回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323844A JP2000323844A (ja) | 2000-11-24 |
| JP3255151B2 true JP3255151B2 (ja) | 2002-02-12 |
Family
ID=15038319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13060999A Expired - Fee Related JP3255151B2 (ja) | 1999-05-11 | 1999-05-11 | 多層プリント回路基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6384706B1 (ja) |
| JP (1) | JP3255151B2 (ja) |
| DE (1) | DE10022980A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6470545B1 (en) * | 1999-09-15 | 2002-10-29 | National Semiconductor Corporation | Method of making an embedded green multi-layer ceramic chip capacitor in a low-temperature co-fired ceramic (LTCC) substrate |
| US20030123238A1 (en) * | 2001-12-27 | 2003-07-03 | Chia-Hsing Yu | Enhanced PCB and stacked substrate structure |
| US6922062B2 (en) * | 2003-01-02 | 2005-07-26 | Dell Products L.P. | Timing markers for the measurement and testing of the controlled impedance of a circuit board |
| DE202004002448U1 (de) * | 2004-02-16 | 2005-04-07 | Siemens Ag | Mehrlagige Rahmenantenne insbesondere für ein Identifikationssystem mit Transponder und Lesegerät |
| TW200535878A (en) * | 2004-04-16 | 2005-11-01 | Ind Tech Res Inst | Tunable passive device |
| US7426780B2 (en) | 2004-11-10 | 2008-09-23 | Enpirion, Inc. | Method of manufacturing a power module |
| US7221251B2 (en) * | 2005-03-22 | 2007-05-22 | Acutechnology Semiconductor | Air core inductive element on printed circuit board for use in switching power conversion circuitries |
| US8701272B2 (en) | 2005-10-05 | 2014-04-22 | Enpirion, Inc. | Method of forming a power module with a magnetic device having a conductive clip |
| US7688172B2 (en) | 2005-10-05 | 2010-03-30 | Enpirion, Inc. | Magnetic device having a conductive clip |
| US8631560B2 (en) * | 2005-10-05 | 2014-01-21 | Enpirion, Inc. | Method of forming a magnetic device having a conductive clip |
| US20080158840A1 (en) * | 2006-12-27 | 2008-07-03 | Inventec Corporation | DC power plane structure |
| US20080309431A1 (en) * | 2007-06-15 | 2008-12-18 | City University Of Hong Kong | Planar emi filter |
| US8120445B2 (en) * | 2007-06-15 | 2012-02-21 | City University Of Hong Kong | Planar EMI filter comprising coreless spiral planar windings |
| TWI402866B (zh) * | 2007-08-29 | 2013-07-21 | Ind Tech Res Inst | 懸吊式電感元件 |
| US7920042B2 (en) | 2007-09-10 | 2011-04-05 | Enpirion, Inc. | Micromagnetic device and method of forming the same |
| JP5172287B2 (ja) * | 2007-11-19 | 2013-03-27 | 株式会社東芝 | 集積回路装置 |
| US20100044093A1 (en) * | 2008-08-25 | 2010-02-25 | Wilinx Corporation | Layout geometries for differential signals |
| US9054086B2 (en) | 2008-10-02 | 2015-06-09 | Enpirion, Inc. | Module having a stacked passive element and method of forming the same |
| US8266793B2 (en) | 2008-10-02 | 2012-09-18 | Enpirion, Inc. | Module having a stacked magnetic device and semiconductor device and method of forming the same |
| US8339802B2 (en) * | 2008-10-02 | 2012-12-25 | Enpirion, Inc. | Module having a stacked magnetic device and semiconductor device and method of forming the same |
| WO2010044276A1 (ja) * | 2008-10-17 | 2010-04-22 | 日本電気株式会社 | 構造体、電子装置、及び配線基板 |
| KR101038234B1 (ko) * | 2009-02-24 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 이용한 ｅｍｉ 노이즈 저감 기판 |
| KR101055457B1 (ko) * | 2009-04-07 | 2011-08-08 | 포항공과대학교 산학협력단 | 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 |
| KR101055483B1 (ko) * | 2009-04-07 | 2011-08-08 | 포항공과대학교 산학협력단 | 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판 |
| JP5336913B2 (ja) * | 2009-04-15 | 2013-11-06 | 三菱電機株式会社 | 多層プリント配線板 |
| JP5551480B2 (ja) * | 2010-03-24 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102011077206B4 (de) * | 2011-06-08 | 2019-01-31 | Zf Friedrichshafen Ag | Leiterplatte und Steuergerät für ein Getriebe eines Fahrzeugs mit der Leiterplatte |
| JP5783186B2 (ja) * | 2013-01-21 | 2015-09-24 | 株式会社村田製作所 | 積層基板モジュール |
| JP2016031965A (ja) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | プリント基板 |
| JP6504960B2 (ja) * | 2015-08-03 | 2019-04-24 | 三菱電機株式会社 | プリント基板 |
| TWI627644B (zh) | 2016-08-05 | 2018-06-21 | 瑞昱半導體股份有限公司 | 半導體元件 |
| TWI632657B (zh) | 2016-08-05 | 2018-08-11 | 瑞昱半導體股份有限公司 | 半導體元件 |
| CN107731485B (zh) * | 2016-08-12 | 2020-08-18 | 瑞昱半导体股份有限公司 | 半导体元件 |
| JP6238323B2 (ja) * | 2016-10-19 | 2017-11-29 | ルネサスエレクトロニクス株式会社 | 回路装置 |
| JP2018073878A (ja) * | 2016-10-25 | 2018-05-10 | 矢崎総業株式会社 | 基板、及び、ノイズフィルタ構造 |
| CN115064531A (zh) * | 2022-08-18 | 2022-09-16 | 艾科微电子(深圳)有限公司 | 转换器、电子设备和转换器的封装方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4117878C2 (de) * | 1990-05-31 | 1996-09-26 | Toshiba Kawasaki Kk | Planares magnetisches Element |
| JP3513333B2 (ja) | 1995-09-29 | 2004-03-31 | キヤノン株式会社 | 多層プリント配線板およびそれを実装する電子機器 |
| JPH1055916A (ja) * | 1996-08-08 | 1998-02-24 | Kiyoto Yamazawa | 薄型磁気素子およびトランス |
| JPH10215134A (ja) | 1997-01-29 | 1998-08-11 | Tdk Corp | 積層ｅｍｉフィルタ |
| GB2321787A (en) | 1997-01-31 | 1998-08-05 | Nokia Mobile Phones Ltd | Multiple layer printed circuit board inductive arrangement |
| JPH1140915A (ja) * | 1997-05-22 | 1999-02-12 | Nec Corp | プリント配線板 |
-
1999
- 1999-05-11 JP JP13060999A patent/JP3255151B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-11 DE DE10022980A patent/DE10022980A1/de not_active Ceased
- 2000-05-11 US US09/568,590 patent/US6384706B1/en not_active Expired - Fee Related
-
2002
- 2002-03-11 US US10/093,482 patent/US6963034B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10022980A1 (de) | 2000-12-21 |
| US6963034B2 (en) | 2005-11-08 |
| US20020109573A1 (en) | 2002-08-15 |
| JP2000323844A (ja) | 2000-11-24 |
| US6384706B1 (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255151B2 (ja) | 多層プリント回路基板 | |
| JP3214472B2 (ja) | 多層プリント回路基板 | |
| KR100294957B1 (ko) | 프린트배선판 | |
| JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
| KR100294956B1 (ko) | 전자기잡음을감쇄시킬수있는인쇄기판 | |
| JP2734447B2 (ja) | 多層プリント基板 | |
| US6365828B1 (en) | Electromagnetic interference suppressing device and circuit | |
| JPH10242602A (ja) | 多層プリント基板及びその製造方法 | |
| JP2002335107A (ja) | 伝送線路型コンポーネント | |
| US5912597A (en) | Printed circuit board | |
| JPH09199818A (ja) | グランド間接続構造 | |
| KR100882388B1 (ko) | 과립형 자기막을 포함하는 배선기판 | |
| US6215076B1 (en) | Printed circuit board with noise suppression | |
| US7538653B2 (en) | Grounding of magnetic cores | |
| JP4417521B2 (ja) | 配線基板 | |
| JP2005340577A (ja) | 多層プリント基板 | |
| JP4494714B2 (ja) | プリント配線板 | |
| JP2735060B2 (ja) | プリント回路基板およびプリント回路基板の設計方法およびプリント回路基板作製装置 | |
| JP3863674B2 (ja) | コモンモードフィルタ | |
| JP2002016368A (ja) | 多層配線基板 | |
| JP3875167B2 (ja) | 電子機器のノイズ防止構造 | |
| JP2001326432A (ja) | プリント配線板とケーブルの接続構造及び電子機器 | |
| JP4694035B2 (ja) | 配線構造基板 | |
| JP4599678B2 (ja) | 多層プリント回路基板 | |
| JP2001326468A (ja) | 多層プリント配線板及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |