TWI627644B - 半導體元件 - Google Patents

Abstract

一種半導體元件，包含：一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈；一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層；一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈；一第一引導線段，連接該第一端點；以及一第二引導線段，連接該第二端點；其中，該第一引導線段及該第二引導線段與該第一螺旋狀線圈製作於不同金屬層。

Description

半導體元件

本發明是關於半導體元件，尤其是關於可作為積體電感與積體變壓器的半導體元件。

電感以及變壓器為射頻積體電路中用來實現單端至差動訊號轉換、訊號耦合、阻抗匹配等功能的重要元件，隨著積體電路往系統單晶片（System on Chip，SoC）發展，積體電感（integrated inductor）及積體變壓器（integrated transformer）已逐漸取代傳統的分離式元件，而被廣泛地使用在射頻積體電路中。然而，積體電路中的電感及變壓器，往往會佔用大量的晶片面積，因此，如何縮小積體電路中的電感及變壓器的面積，並同時維持元件的特性，例如電感值、品質因數（quality factor，Q）及耦合係數（coupling coefficient，K）等等，成為一個重要的課題。

圖1為習知8字型積體電感的結構圖。8字型積體電感100包含螺旋狀線圈110及120。螺旋狀線圈110（120）包含金屬線段112（122）及金屬線段114（124）。金屬線段112（122）與金屬線段114（124）透過位於貫穿位置的貫穿結構相連接，貫穿結構可以例如是導孔（via）結構或是導孔陣列（via array）。使用時，訊號從8字型積體電感100的其中一端點111（121）輸入，從另一端點121（111）輸出。此8字型積體電感100的缺點是，螺旋狀線圈110及120本身的對稱性不佳，造成8字型積體電感100的品質因數及電感值無法提升；再者，8字型積體電感100的兩端點111及121距離遠（當螺旋狀線圈的圈數多時更明顯），不利於與積體電路中的差動元件耦接。

鑑於先前技術之不足，本發明之一目的在於提供一種半導體元件，以提高積體電感及積體變壓器的元件特性。

本發明揭露一種半導體元件，包含：一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈；一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層；一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈；一第一引導線段，連接該第一端點；以及一第二引導線段，連接該第二端點；其中，該第一引導線段及該第二引導線段與該第一螺旋狀線圈製作於不同金屬層。

本發明另揭露一種半導體元件，包含：一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈；一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層；一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈，包含位於一第一金屬層之一第一連接線段，以及位於一第二金屬層之一第二連接線段，其中該第一連接線段與該第二連接線段實質上互相重疊；一第一引導線段，連接該第一端點；以及一第二引導線段，連接該第二端點；其中，該第一引導線段及該第二引導線段與該第一螺旋狀線圈製作於不同金屬層。

本發明另揭露一種半導體元件，包含：一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈；一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層；一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈，包含一第一連接線段及一第二連接線段，其中該第一連接線段及該第二連接線段各包含兩個位於不同金屬層之金屬線段；一第一引導線段，連接該第一端點；以及一第二引導線段，連接該第二端點；其中，該第一引導線段及該第二引導線段與該第一螺旋狀線圈製作於不同金屬層。

相較於習知技術，本發明之半導體元件具有高對稱性，有利於提升元件的特性。

有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

圖2A為本發明之半導體元件一實施例的結構圖。半導體元件200包含螺旋狀線圈210及220。螺旋狀線圈210及220由連接部230連接。金屬線段250a及250b為半導體元件200的引導線段，兩者構成半導體元件200的引導線段部。金屬線段250a的一端與螺旋狀線圈210的其中一端點212a連接；金屬線段250b的一端與螺旋狀線圈210的另一端點212b連接。半導體元件200的中央抽頭（central tap）240與螺旋狀線圈220連接，且製作於另一金屬層（有別於以淺灰色表示的金屬層及以斜線表示的金屬層）。中央抽頭240可視為半導體元件200的另一引導線段。位於不同金屬層的金屬線段以貫穿結構相連接。貫穿結構可以例如是導孔（via）結構或是導孔陣列（via array）。

圖2B顯示螺旋狀線圈210、螺旋狀線圈220及連接部230的獨立結構，以更清楚說明三者的連接關係。螺旋狀線圈210的端點212a及212b分別與金屬線段250a及250b相連接。螺旋狀線圈210包含金屬線段211a~211f；其中金屬線段211b及211e製作於上層的金屬層（以斜線表示），其餘的金屬線段製作於下層的同一金屬層（以淺灰色表示）。螺旋狀線圈210為三圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；最內部線圈包含金屬線段211a及金屬線段211f的下半部；中間線圈包含金屬線段211f的上半部及金屬線段211c的下半部；最外部線圈包含金屬線段211c的上半部及金屬線段211d。因為金屬線段211b及211e僅占螺旋狀線圈210的一小部分，所以螺旋狀線圈210實質上位於同一金屬層，亦即實質上位於同一平面。類似地，螺旋狀線圈220包含金屬線段221a~221f；其中金屬線段221b及221e製作於上層的金屬層，其餘的金屬線段製作於下層的同一金屬層。螺旋狀線圈220為三圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；最內部線圈包含金屬線段221d及金屬線段221c的下半部；中間線圈包含金屬線段221c的上半部及金屬線段221f的下半部；最外部線圈包含金屬線段221f的上半部及金屬線段221a。如前所述，螺旋狀線圈220實質上位於同一金屬層，亦即實質上位於同一平面。螺旋狀線圈220以連接區域222c與中央抽頭240相連接。連接區域222c位於螺旋狀線圈220的最內圈，為金屬線段221c與金屬線段221d的連接處。

連接部230包含連接線段231a及連接線段231b。連接線段231a的兩端分別連接螺旋狀線圈210的端點212c及螺旋狀線圈220的端點222b；連接線段231b的兩端分別連接螺旋狀線圈210的端點212d及螺旋狀線圈220的端點222a。

在圖2A所示的實施例中，中央抽頭240與螺旋狀線圈210所包圍的範圍及螺旋狀線圈220所包圍的範圍部分重疊；更明確地說，中央抽頭240與螺旋狀線圈210的外圈所包圍的範圍部分重疊，且中央抽頭240至少與螺旋狀線圈220的內圈所包圍的範圍部分重疊。在不同的實施例中，中央抽頭240亦可朝向圖中的右手邊方向，此情況下中央抽頭240不與螺旋狀線圈210的範圍重疊，且中央抽頭240不與螺旋狀線圈220的內圈所包圍的範圍重疊。

圖3為本發明一實施例之半導體元件的結構圖。半導體元件300包含螺旋狀線圈310及320。螺旋狀線圈310及320由連接部330連接。與連接部230類似，連接部330由兩個連接線段構成。金屬線段350a及350b為半導體元件300的引導線段，兩者構成半導體元件300的引導線段部。金屬線段350a的一端與螺旋狀線圈310的其中一端點312a連接；金屬線段350b的一端與螺旋狀線圈310的另一端點312b連接。螺旋狀線圈310為三圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中。螺旋狀線圈320為二圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；內部線圈包含金屬線段321c及金屬線段321d的下半部；外部線圈包含金屬線段321d的上半部及金屬線段321a。螺旋狀線圈320以連接區域322c與中央抽頭340相連接。連接區域322c位於螺旋狀線圈320的最內圈，為金屬線段321c與金屬線段321d的連接處。

在圖3所示的實施例中，中央抽頭340與螺旋狀線圈310所包圍的範圍部分重疊，但不與螺旋狀線圈320所包圍的範圍重疊；更明確地說，中央抽頭340與螺旋狀線圈310的外圈所包圍的範圍部分重疊，但中央抽頭340不與螺旋狀線圈320的內圈所包圍的範圍重疊。在不同的實施例中，中央抽頭340亦可朝向圖中的右手邊方向，此情況下中央抽頭340不與螺旋狀線圈310的範圍重疊，且中央抽頭340與螺旋狀線圈320的內圈所包圍的範圍部分重疊。

圖4A為本發明一實施例之半導體元件的結構圖。半導體元件400包含螺旋狀線圈410及420。金屬線段450a及450b為半導體元件400的引導線段，兩者構成半導體元件400的引導線段部。金屬線段450a及450b分別與螺旋狀線圈410的端點412a與412b連接。半導體元件400的中央抽頭（圖未示）與螺旋狀線圈420的連接區域422c連接，連接區域422c位於螺旋狀線圈420的最內圈，為金屬線段421a與金屬線段421b的連接處。中央抽頭可以與螺旋狀線圈410所包圍的範圍部分重疊（朝向圖式的左手邊），或是與螺旋狀線圈420所包圍的範圍部分重疊（朝向圖式的右手邊）。

圖4B顯示了螺旋狀線圈410、螺旋狀線圈420及連接部430的獨立結構，以更清楚說明三者的連接關係。螺旋狀線圈410及420由連接部430連接。螺旋狀線圈410包含金屬線段411a~411d；其中金屬線段411b製作於上層的金屬層，其餘的金屬線段製作於下層的金屬層。螺旋狀線圈410為二圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；內部線圈包含金屬線段411a及金屬線段411d的下半部；外部線圈包含金屬線段411d的上半部及金屬線段411c。因為金屬線段411b僅占螺旋狀線圈410的一小部分，所以螺旋狀線圈410實質上位於同一金屬層，亦即實質上位於同一平面。類似地，螺旋狀線圈420包含金屬線段421a~421d；其中金屬線段421c製作於上層的金屬層，其餘的金屬線段製作於下層的金屬層。螺旋狀線圈420為二圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；內部線圈包含金屬線段421b及金屬線段421a的下半部；外部線圈包含金屬線段421a的上半部及金屬線段421d。同理，螺旋狀線圈420實質上位於同一金屬層，亦即實質上位於同一平面。

連接部430包含連接線段431a及431b。連接線段431a的兩個端點432a及432b分別與螺旋狀線圈410的端點412c及螺旋狀線圈420的端點422a連接；連接線段431b的兩個端點432c及432d分別與螺旋狀線圈410的端點412d及螺旋狀線圈420的端點422b連接。連接線段431a及431b實質上互相重疊，連接線段431b位於連接線段431a的上方。連接線段431a與螺旋狀線圈410及螺旋狀線圈420位於同一平面，與螺旋狀線圈410及螺旋狀線圈420直接相連；連接線段431b與螺旋狀線圈410及螺旋狀線圈420透過貫穿結構相連接。圖4C為半導體元件400沿著圖4A之虛線A-A’的橫截面圖。如圖所示，連接線段431b位於連接線段431a的上方，兩者重疊但不接觸。

在不同的實施例中，螺旋狀線圈410的圈數可以是奇數（類似螺旋狀線圈210及310），此情況下金屬線段450a及450b不與螺旋狀線圈410的內圈所包圍的範圍重疊，亦不與螺旋狀線圈420包圍的範圍重疊。

圖5A為本發明一實施例之半導體元件的結構圖。半導體元件500包含螺旋狀線圈510及520。金屬線段550a及550b為半導體元件500的引導線段，兩者構成半導體元件500的引導線段部。金屬線段550a及550b分別與螺旋狀線圈510的端點512a及512b連接。半導體元件500的中央抽頭（圖未示）與螺旋狀線圈520的連接區域522c連接，連接區域522c位於螺旋狀線圈520的最內圈，為金屬線段521a與金屬線段521b的連接處。中央抽頭可以與螺旋狀線圈510所包圍的範圍部分重疊（朝向圖式的左手邊），或是與螺旋狀線圈520所包圍的範圍部分重疊（朝向圖式的右手邊）。

圖5B顯示了螺旋狀線圈510、螺旋狀線圈520及連接部530的獨立結構，以更清楚說明三者的連接關係。螺旋狀線圈510及520由連接部530連接。螺旋狀線圈510包含金屬線段511a~511d；其中金屬線段511b製作於上層的金屬層，其餘的金屬線段製作於下層的金屬層。螺旋狀線圈510為二圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；內部線圈包含金屬線段511a及金屬線段511d的下半部；外部線圈包含金屬線段511d的上半部及金屬線段511c。因為金屬線段511b僅占螺旋狀線圈510的一小部分，所以螺旋狀線圈510實質上位於同一金屬層，亦即實質上位於同一平面。類似地，螺旋狀線圈520包含金屬線段521a~521d；其中金屬線段521c製作於上層的金屬層，其餘的金屬線段製作於下層的金屬層。螺旋狀線圈520為二圈的螺旋狀結構，內部線圈位於外部線圈所包圍的範圍中；內部線圈包含金屬線段521b及金屬線段521a的下半部；外部線圈包含金屬線段521a的上半部及金屬線段521d。同理，螺旋狀線圈520實質上位於同一金屬層，亦即實質上位於同一平面。

連接部530包含兩個連接線段；其中一個連接線段由金屬線段531a及金屬線段531b連接而成，金屬線段531a及金屬線段531b位於不同的金屬層；另一個連接線段由金屬線段531c及金屬線段531d連接而成，金屬線段531c及金屬線段531d位於不同的金屬層。圖中右邊的連接線段（即由金屬線段531c及金屬線段531d連接而成的連接線段）的兩個端點532a及532c分別與螺旋狀線圈510的端點512c及螺旋狀線圈520的端點522a連接；左邊的連接線段（即由金屬線段531a及金屬線段531b連接而成的連接線段）的兩個端點532b及532d分別與螺旋狀線圈510的端點512d及螺旋狀線圈520的端點522b連接。在本實施例中，兩個連接線段實質上互相平行。連接部530與螺旋狀線圈510直接相連，而與螺旋狀線圈520透過貫穿結構相連接。圖5C為半導體元件500沿著圖5A之虛線A-A’的橫截面圖。如圖所示，金屬線段531a與金屬線段531b透過貫穿結構533a相連，金屬線段531c與金屬線段531d透過貫穿結構533b相連。

在不同的實施例中，螺旋狀線圈510的圈數可以是奇數（類似螺旋狀線圈210及310），此情況下金屬線段550a及550b不與螺旋狀線圈510的內圈所包圍的範圍重疊，亦不與螺旋狀線圈520包圍的範圍重疊。

前述的半導體元件200、300、400及500可以作為積體電感，更明確地說，為8字型的積體電感。以半導體元件200為例，半導體元件200包含兩個感應單元，其中一個感應單元以金屬線段250a（等效端點212a）及中央抽頭240（等效連接區域222c）為其兩端點，另一個感應單元以金屬線段250b（等效端點212b）及中央抽頭240（等效連接區域222c）為其兩端點。對包含金屬線段250a的感應單元來說，電流從金屬線段250a流入半導體元件200後，先流經半個螺旋狀線圈210，再由連接部230進入螺旋狀線圈220；電流繼續流經半個螺旋狀線圈220後，最後由中央抽頭240流出。對包含金屬線段250b的感應單元來說，電流從金屬線段250b流入半導體元件200後，先流經另外半個螺旋狀線圈210，再由連接部230進入螺旋狀線圈220；電流繼續流經另外半個螺旋狀線圈220後，最後由中央抽頭240流出。由於兩個感應單元實質上具有相同長度的金屬線段，且金屬線段在各個金屬層中的分佈情形也相同，因此半導體元件200具有極佳的對稱性。相較於習知技術，本發明的8字型的積體電感具有較佳的對稱性。事實上，端點212a及端點212b可視為積體電感的輸入埠與輸出埠的其中一者，相對的，連接區域222c則可視為另一者。連接區域222c、322c、422c及522c為積體電感之中央抽頭的接點，實際上該處的金屬線段為連續而不斷開。

前述的半導體元件200、300、400及500亦可以作為積體變壓器。作為積體變壓器時，以半導體元件200為例，半導體元件200的螺旋狀線圈220可以從連接區域222c處斷開而形成兩個端點。積體變壓器以端點212a及端點212b作為其輸入埠與輸出埠的其中一者，以連接區域222c所衍生而出的兩個端點作為另一者。藉由改變螺旋狀線圈210及螺旋狀線圈220的圈數比，即可調整積體變壓器的阻抗匹配效果或是改變電壓放大倍率。

本發明的半導體元件的大部分的金屬線段可製作於半導體結構中的超厚金屬（Ultra Thick Metal, UTM）層與重佈線層（Re-Distribution Layer, RDL）。以圖2B的半導體元件200為例，螺旋狀線圈210及220的多數金屬線段可製作於超厚金屬層（以淺灰色表示之金屬層），少部分金屬線段製作於重佈線層（以斜線表示之金屬層）。在不同的實施例中，亦可將螺旋狀線圈210及220的多數金屬線段製作於重佈線層，少部分金屬線段製作於超厚金屬層。半導體元件的中央抽頭（如圖2A所示之中央抽頭240）則製作於半導體結構之基板與超厚金屬層之間的其他金屬層。在半導體結構中，金屬層與金屬層之間有介電層（例如二氧化矽），為了圖式簡潔，前述的橫截面圖4C及5C未繪示該介電層。

請注意，前揭圖示中，元件之形狀、圈數、尺寸以及比例等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。再者，前揭實施例雖以積體電感及積體變壓器為例，然此並非對本發明之限制，本技術領域人士可依本發明之揭露適當地將本發明應用於其它類型的半導體元件。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100 8字型積體電感 200、300、400、500 半導體元件 110、120、210、220、310、320、410、420、510、520 螺旋狀線圈 211a、211b、211c、211d、211e、211f、221a、221b、221c、221d、221e、221f、321a、321b、321c、321d、411a、411b、411c、411d、421a、421b、421c、421d、511a、511b、511c、511d、521a、521b、521c、521d、531a、531b、531c、531d、250a、250b、350a、350b、450a、450b、550a、550b 金屬線段 212a、212b、212c、212d、222a、222b、312a、312b、412a、412b、412c、412d、422a、422b、432a、432b、432c、432d、512a、512b、512c、512d、522a、522b、532a、532b、532c、532d 端點 222c、322c、422c、522c 連接區域 230、330、430、530 連接部 231a、231b、431a、431b 連接線段 240、340 中央抽頭 533a、533b 貫穿結構

［圖1］為習知8字型積體電感的結構圖； ［圖2A］為本發明一實施例之半導體元件的結構圖； ［圖2B］為圖2A之半導體元件的細部構件圖； ［圖3］為本發明另一實施例之半導體元件的結構圖； ［圖4A］為本發明另一實施例之半導體元件的結構圖； ［圖4B］為圖4A之半導體元件的細部構件圖； ［圖4C］為半導體元件400沿著圖4A之虛線A-A’的橫截面圖； ［圖5A］為本發明另一實施例之半導體元件的結構圖； ［圖5B］為圖5A之半導體元件的細部構件圖；以及 ［圖5C］為半導體元件500沿著圖5A之虛線A-A’的橫截面圖。

Claims (10)

1. 一種半導體元件，包含： 一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈； 一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層； 一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈； 一第一引導線段，連接該第一端點；以及 一第二引導線段，連接該第二端點； 其中，該第一引導線段及該第二引導線段與該第一螺旋狀線圈製作於不同金屬層。
2. 如申請專利範圍第1項所述之半導體元件，其中該第一引導線段及該第二引導線段不與該第一內部線圈所包圍之範圍重疊。
3. 如申請專利範圍第1項所述之半導體元件，更包含： 一第三引導線段，連接該第二螺旋狀線圈，且與該第一螺旋狀線圈所包圍之範圍部分重疊。
4. 如申請專利範圍第3項所述之半導體元件，其中該半導體元件係為一積體電感，包含： 一第一感應單元，以該第一端點及該第三引導線段為其兩端；以及 一第二感應單元，以該第二端點及該第三引導線段為其兩端。
5. 如申請專利範圍第3項所述之半導體元件，其中該半導體元件係為一積體變壓器，該第二螺旋狀線圈係包含一第三端點及一第四端點，該第一端點及該第二端點構成該積體變壓器之一輸入埠及一輸出埠的其中一者，該第三端點及該第四端點構成該輸入埠及該輸出埠的另一者。
6. 一種半導體元件，包含： 一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈； 一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層； 一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈，包含位於一第一金屬層之一第一連接線段，以及位於一第二金屬層之一第二連接線段，其中該第一連接線段與該第二連接線段實質上互相重疊； 一第一引導線段，連接該第一端點；以及 一第二引導線段，連接該第二端點； 其中，該第一引導線段、該第二引導線段與該第一螺旋狀線圈設置於不同金屬層。
7. 如申請專利範圍第6項所述之半導體元件，其中該第二螺旋狀線圈包含一第二內部線圈及一第二外部線圈，該第二內部線圈位於該第二外部線圈所包圍之一範圍中，且該連接部係連接該第一外部線圈及該第二外部線圈。
8. 一種半導體元件，包含： 一第一螺旋狀線圈，具有一第一端點與一第二端點，以及一第一內部線圈與一第一外部線圈，其中該第一內部線圈位於該第一外部線圈所包圍之一範圍中，且該第一端點及該第二端點位於該第一內部線圈； 一第二螺旋狀線圈，與該第一螺旋狀線圈實質上位於同一金屬層； 一連接部，連接該第一螺旋狀線圈及該第二螺旋狀線圈，包含一第一連接線段及一第二連接線段，其中該第一連接線段及該第二連接線段各包含兩個位於不同金屬層之金屬線段； 一第一引導線段，連接該第一端點；以及 一第二引導線段，連接該第二端點； 其中，該第一引導線段及該第二引導線段與該第一螺旋狀線圈製作於不同金屬層。
9. 如申請專利範圍第8項所述之半導體元件，其中該第二螺旋狀線圈包含一第二內部線圈及一第二外部線圈，該第二內部線圈位於該第二外部線圈所包圍之一範圍中，且該連接部係連接該第一外部線圈及該第二外部線圈。
10. 如申請專利範圍第9項所述之半導體元件，其中該第一連接線段包含相互連接之一第一金屬線段及一第二金屬線段，該第二連接線段包含相互連接之一第三金屬線段及一第四金屬線段，以及該第一金屬線段及該第三金屬線段位於一第一金屬層，該第二金屬線段及該第四金屬線段位於一第二金屬層。