JP4694035B2 - 配線構造基板 - Google Patents
配線構造基板 Download PDFInfo
- Publication number
- JP4694035B2 JP4694035B2 JP2001145220A JP2001145220A JP4694035B2 JP 4694035 B2 JP4694035 B2 JP 4694035B2 JP 2001145220 A JP2001145220 A JP 2001145220A JP 2001145220 A JP2001145220 A JP 2001145220A JP 4694035 B2 JP4694035 B2 JP 4694035B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- wiring pattern
- signal wiring
- signal
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の属する技術分野】
この発明は、EMI(Electro magnetic interference:電磁障害)を低減することができる配線構造基板に関し、特に、電子回路部品を搭載したプリント基板からの不要輻射の低減が図れる配線構造基板に関するものである。
【0002】
【従来の技術】
従来、一般的な、デジタル回路を搭載したプリント配線板の基本的な構成例を図7に示す。図7(A)は、デジタル回路を構成する電子部品の配線の一部とこの配線が形成されている基板とを部分的に示した斜視図である。また、図7(B)は、図7(A)の構造の電流が流れる方向に沿って切った断面図である。図7によれば、上面側から順に、第1絶縁層102、グランド層104、層間絶縁層106、電源層108および第2絶縁層110の積層構造からなる多層基板(多層板ともいう。)と、第1絶縁層102上に形成された第1信号配線パターン112と、第2絶縁層110の裏面側に形成された第2信号配線パターン114と、多層基板を貫通する孔であって、孔の内壁は導電性材料で埋め込まれているかあるいはメッキ等により覆われた、信号ビア116とを具えている。そして、この信号ビア116によって、第1信号配線パターン112と第2信号配線パターン114とは電気的に接続されている。第1信号配線パターン112および第2信号配線パターン114は、マイクロストリップライン構造であり、例えば電子部品間を接続する配線として使用されている。
【0003】
【発明が解決しようとする課題】
しかしながら、上述したような構造の配線構造基板においては、不要な電磁波を輻射してしまう。図7の構成例を用いて説明すると、この構造体において、第1および第2信号配線パターン112および114は、いずれも配線構造基板(単に基板とも称する。)の表面に形成されていて、第1および第2信号配線パターン112および114の周囲は開放されている。よって、電磁界は、第1および第2信号配線パターン112および114の基板側とは反対の側やパターン112および114の両側に漏れてしまう。
【0004】
また、図7(B)を参照して明らかなように、信号パターン電流は、第1信号配線パターン112および第2信号配線パターン114間を信号ビア116を介して流れる。ここで、この信号パターン電流のリターン電流(帰路)の経路について考えてみると、第1信号配線パターン112に高周波電流が流れるときには、リターン電流は第1信号配線パターン112の直下にあるグランド層104を流れる。また、第2信号配線パターン114に高周波電流が流れるときには、リターン電流は直上の電源層108を流れる。しかしながら、第1信号配線パターン112から信号ビア116を経由して、第2信号配線パターン114に電流が流れるときには、グランド層104から電源層108へのリターン電流の経路が確保されていない。この結果、行き場の無くなったリターン電流が、グランド層104あるいは電源層108に広く分布してしまう。
【0005】
よって、上記電磁界の漏れおよび広く分布してしまったリターン電流が輻射源となり、EMIの原因となるおそれがある。このため、従来は、ノイズ対策部品を使用したり、外部にシールドを設けるといった対策が必要であった。
【0006】
したがって、不要輻射の低減を図れる配線構造基板の出現が望まれていた。
【0007】
【課題を解決するための手段】
このため、この発明の配線構造基板を、以下に述べるような構成にする。以下に述べる構成において、基板(配線構造基板)の第1主表面および第2主表面とは、基板の表面または裏面のいずれかの面のことを指している。例えば、基板の表面を第1主表面とした場合には、基板の裏面を第2主表面と称する。多層基板においては、例えば、最上面を第1主表面とした場合に、最下面を第2主表面とする。
【0008】
したがって、この発明の配線構造基板は、第1主表面に電子回路部品を搭載する多層の基板である。この基板は、第1主表面を有する第1絶縁層と、第2主表面を有する第2絶縁層と、第1信号配線パターンと、グランド層としての第1導体層と、第2信号配線パターンと、電源層としての第2導体層と、信号ビアと、第3導体層と、第4導体層と、第1ビアと、第2ビアとを具えている。第1信号配線パターンは、基板の第1主表面の、電子回路部品の搭載領域以外の領域に形成されている。第1導体層は、この第1信号配線パターンとは第1絶縁層を挟んで反対側に形成されている。第2信号配線パターンは、第2主表面に形成されている。第2導体層は、この第2信号配線パターンとは第2絶縁層を挟んで反対側に形成されている。信号ビアは、基板を貫通して設けられていて、かつ第1信号配線パターンと第2信号配線パターンとを電気的に接続している。第3導体層は、基板の第1主表面の、電子回路部品の搭載領域以外であって、しかも第1信号配線パターンの形成領域以外の領域に、電子回路部品および第1信号配線パターンとは電気的に接続しないように、すなわち電気的に非接続の状態に、設けられている。第4導体層は、基板の第2主表面の、第2信号配線パターン以外の領域に、この第2信号配線パターンとは電気的に非接続の状態で設けられている。第1ビアは、リターンパス確保用として、第1絶縁層を貫通して設けられていて、かつ第2導体層と第3導体層とを電気的に接続している。第2ビアは、リターンパス確保用として、第2絶縁層を貫通して設けられていて、かつ第1導体層と第4導体層とを電気的に接続している。
また、信号ビアの中心及びリターンパス確保用第1ビアの中心間の第1主表面に沿った距離と、信号ビアの中心及びリターンパス確保用第2ビアの中心間の第1主表面に沿った距離とが等しく設定されている。
さらに、第1導体層は、第1絶縁層の第1信号配線パターンとは反対側の面を全面的に被覆して形成されており、また、第2導体層は、第2絶縁層の第2信号配線パターンとは反対側の面を全面的に被覆して形成されている。
【0009】
以上のような構成の配線構造基板は、第1および第2信号配線パターンが形成されている面と同じ面に、導体層が設けられているため、この導体層がシールドのような作用を奏する。すなわち、導体層によって信号配線パターンからの電磁界の分布を抑えることができる。
【0010】
この導体層は、信号配線パターンの信号パターン電流が流れる方向に沿って設け、信号配線パターンの一方の側に形成してもよいが、両方の側に形成する方が好ましい。信号配線パターンの開放端を囲むようにU字状やO字状に形成されていてもよいし、あるいは、信号配線パターンと電気的に非接続の状態で、信号配線パターンの周囲にこの信号配線パターンが設けられている面全体にわたって形成されていてもよい。そして、導体層と信号配線パターンとの距離は、できるだけ近い方が電磁界の分布を抑える効果が高い。
【0011】
また、第1主表面に設けられた第3導体層は、リターンパス確保用第1ビアを介して第2導体層と電気的に接続している。同様に、第2主表面に設けられた第4導体層は、リターンパス確保用第2ビアを介して第1導体層と電気的に接続している。よって、第1信号配線パターンから信号ビアを介して第2信号配線パターンへ信号パターン電流を流した場合には、第2導体層からリターンパス確保用第1ビアを通って第3導体層へリターン電流が流れる。また、逆に第2信号配線パターンから第1信号配線パターンに信号パターン電流を流す場合には、第1導体層からリターン確保用第2ビアを通って第4導体層へリターン電流が流れる。したがって、信号ビアを介して第1信号配線パターンと第2信号配線パターンとの間に信号パターン電流を流す場合の、リターン電流の経路を確保することができるので、リターン電流が基板内の導体層に広く分布するのを抑制することができる。よって、配線構造基板からの不要輻射を抑制することができる。また、これにより、不要輻射に対してシールドを設けたりノイズ対策部品を使用したりといった対策を講じる必要がない。したがって、配線構造基板の製造コストの削減にもつながる。このため、この基板を用いた情報処理機器等の製品の製造コストの削減という効果も期待できる。
【0012】
【発明の実施の形態】
以下、図を参照してこの発明の実施の形態につき説明する。なお、各図は発明を理解できる程度に各構成成分の形状、大きさおよび配置関係を概略的に示してあるに過ぎず、したがってこの発明を図示例に限定するものではない。また、図において、図を分かり易くするために断面を示すハッチング(斜線)は一部分を除き省略してある。
【0013】
図1は、この発明の実施の形態の配線構造基板の構成図であり、斜視図で示してある。また、図2は、配線構造基板を、配線パターン電流が流れる方向と直交する方向の、信号ビアの中心を通る直線に沿って切った断面図である。
【0014】
まず、この実施の形態の配線構造基板10は、多層基板であり、その表面12を第1主表面と称し、表面の反対側の面(裏面)14を第2主表面と称する。そして、例えば、第1主表面12に電子回路部品を搭載する(図示せず)。
【0015】
この配線構造基板10は、上記第1主表面12を有する第1絶縁層16と、第2主表面14を有する第2絶縁層18とを具えている。そして、第1絶縁層16の表面(基板の第1主表面)12の、電子部品搭載領域以外の領域に、第1信号配線パターン20が形成されている。そして、この第1信号配線パターン20とは第1絶縁層16を挟んで反対側、すなわち第1絶縁層16の裏面に第1導体層22が形成されている。
【0016】
また、第2絶縁層18の裏面(基板の第2主表面)14には第2信号配線パターン24が形成されている。そして、この第2信号配線パターン24を挟んで反対側、すなわち第2絶縁層18の表面に第2導体層26が形成されている。
【0017】
したがって、この実施の形態の多層基板10の層構成は、下層側から順に、第2信号配線パターン24、第2絶縁層18、第2導体層26、第1導体層22、第1絶縁層16および第1信号配線パターン20を具えた構成である。なお、第2導体層26と第1導体層22との間には、層間絶縁層28が形成されている。
【0018】
また、この多層基板(単に基板とも称する。)10を貫通してビア30が形成されており、このビア30によって、第1信号配線パターン20と第2信号配線パターン24とが電気的に接続されている。したがって、このビア30を信号ビアと称する。
【0019】
また、この実施の形態の配線構造基板10においては、第1主表面12の電子回路部品の搭載領域および第1信号配線パターン20の形成領域以外の領域に、第3導体層32が形成されている。この第3導体層32は、電子回路部品および第1信号配線パターン20とは電気的に接続しないように設けてある。また、第2主表面14の、第2信号配線パターン24以外の領域には第4導体層34が形成されている。この第4導体層34は、第2信号配線パターン24とは電気的に接続しないように設けてある(図2参照)。
【0020】
また、この実施の形態では、第3導体層32を、電子回路部品搭載領域および第1信号配線パターン20形成領域以外の、第1主表面12全体にわたって形成してある。そして、第4導体層34も、第3導体層32と同様に、第2信号配線パターン24形成領域以外の、第2主表面14全体にわたって形成してある(図1参照)。
【0021】
また、第1絶縁層16を貫通するビア36が形成されている。このビア36は第2導体層26と第3導体層32とを電気的に接続するものである。よって、第2導体層26と第3導体層32との間にある第1導体層22とは、このビア36を、電気的に接続させないようにする。このビア36をリターンパス確保用第1ビアと称する。したがって、このリターンパス確保用第1ビア36が形成される領域の第1導体層22にはリターンパス確保用第1ビア36の直径よりも大きい開口部38が形成されている(図2参照)。そして、リターンパス確保用第1ビア36は、この開口部38の内側に形成される。
【0022】
また、第2絶縁層18にも、この層18を貫通するビア40が形成されている。このビア40は第1導体層22と第4導体層34とを電気的に接続するものである。よって、第1導体層22と第4導体層34との間にある第2導体層26とは、このビア40を、電気的に接続させないようにする。このビア40をリターンパス確保用第2ビアと称する。したがって、このリターンパス確保用第2ビア40が形成される領域の第2導体層26にはリターンパス確保用第2ビア40の直径よりも大きい開口部42が形成されている(図2参照)。そして、リターンパス確保用第2ビア40は、この開口部42の内側に形成される。
【0023】
次に、上述した構成の配線構造基板10の信号配線パターン20,24に高周波電流を流して、信号配線パターン20,24周辺の電磁界の挙動について説明する。
【0024】
まず、第1信号配線パターン20に信号パターン電流としての高周波電流が流れると、そのリターン電流は、第1信号配線パターン20の直下の第1導体層22の領域を、第1信号配線パターン20に流れる電流の向きとは反対向きに流れる。このとき、第1絶縁層16の表面12の、第1信号配線パターン20形成領域および電子回路部品の搭載領域以外の領域の全体に形成されている第3導体層32は、第1信号配線パターン20とは接触しないが、このパターン20に沿って近接した領域に形成されている。したがって、第1信号配線パターン20を流れる電流が高周波電流であるということを考えると、この第3導体層32は、グランド層すなわち接地層と同様の作用を有する層となる。したがって、第1信号配線パターン20の周囲の電磁界は、第1信号配線パターン20と第3導体層32との間に形成されるので、電磁界が外部に漏れるのを防止することができる。
【0025】
次に、第1信号配線パターン20から信号ビア30を経由して第2信号配線パターン24に高周波電流が流れるときには、そのリターン電流が第2導体層26からリターンパス確保用第1ビア36を経由して第3導体層32に流れる。
【0026】
したがって、信号パターン電流に対するリターン電流の経路を確保することができる。
【0027】
また、リターン電流は別の経路をとることもできる。すなわち、第4導体層34からリターンパス確保用第2ビア40を経由して第1導体層22に流れる経路である。
【0028】
このため、リターン電流に起因する高周波電流が、基板10内の導体層に広く分布するおそれを低減することができる。
【0029】
また、逆に、第2信号配線パターン24から信号ビア30を経由して第1信号配線パターン20に高周波電流が流れるときには、そのリターン電流が第1導体層22からリターンパス確保用第2ビア40を経由して第4導体層34に流れる。
【0030】
この場合も、リターン電流の別の経路を考えることができる。すなわち、第3導体層32からリターンパス確保用第1ビア36を経由して第2導体層26に至る経路である。
【0031】
したがって、リターン電流の経路を確保することができる。
【0032】
また、第2信号配線パターン24に電流が流れているとき、この第2信号配線パターン24に近接して形成されている第4導体層34は、第2信号配線パターン24との間に電磁界を形成する。よって、第2信号配線パターン24の周囲に形成される電磁界が広がって外部に漏れるおそれは低減する。
【0033】
以上説明したように、この発明の構成によって、不要輻射の原因であった、信号配線パターンの周囲の電磁界の漏れと、リターン電流に起因する、行き場のない高周波電流が基板10内の導体層へ分布するのとを抑制あるいは無くすことができるので、基板10からの不要輻射を大幅に低減することができる。
【0034】
したがって、不要輻射に起因するノイズの発生も抑えられるので、ノイズ対策部品やシールドは必要なくなる。
【0035】
よって、不要輻射の抑制を安価に行うことができ、これは、基板自体のコスト削減にもつながる。
【0036】
【実施例】
以下、この発明を、より具体的な例を挙げて説明する。なお、実施例中で用いている構成成分の材料や、各部の寸法等の数的条件は、この発明の構成例の一例にすぎず、したがって、これに限定されるものではない。
【0037】
図3は、この実施例の配線構造基板の構成を示す概略図であり、上から見た平面図で示してある。また、図4は、信号配線パターンの周囲の領域の概略的な断面図である。
【0038】
また、図3および図4において、上述した実施の形態と同様の構成成分については、図1および図2で用いた符号と同じ符号を付して示してある。
【0039】
この実施の形態の配線構造基板10は、それぞれ約0.2mmの厚さの第1絶縁層16および第2絶縁層18と、それぞれ約0.035mmの厚さの第1導体層22および第2導体層26と、約1.034mmの厚さの層間絶縁層28とを具えている。
【0040】
そして、第1絶縁層16の表面12には、厚さ約0.043mmの第1信号配線パターン20が形成されており、また、第2絶縁層18の裏面14にも、厚さ約0.043mmの第2信号配線パターン24が形成されている。
【0041】
そして、この実施例では、第1絶縁層16の表面12の第1信号配線パターン20以外の領域に第1信号配線パターン20とは電気的に接続しないように、厚さ0.043mmの第3導体層32が形成されている。
【0042】
また、第2絶縁層18の裏面14の第2信号配線パターン24以外の領域には、この第2信号配線パターン24とは電気的に接続しないように、厚さ0.043mmの第4導体層34が形成されている(図4)。
【0043】
また、第1絶縁層16、第2絶縁層18および層間絶縁層28は、ガラスエポキシ樹脂(FR−4)で形成されている。また、第1導体層22および第2導体層26は銅箔とする。
【0044】
そして、第1および第2信号配線パターン20,24、第3導体層32ならびに第4導体層34は、銅箔20a,24a,32a,34aと銅箔上に形成されたメッキ層20b,24b,32b,34bとの2層構造とする(図4)。
【0045】
これら第1および第2信号配線パターン20、24は、互いに対向な同一の配設ラインに沿ってそれぞれ設けられている。
【0046】
また、第1絶縁層16の上側全体および第2絶縁層の下側全体は、レジスト膜44によって覆われている(図4)。
【0047】
また、図3に示しているように、この実施例では、6つの第1信号配線パターン20(20p,20q,20r,20s,20t,20u)が、それぞれ異なる方向に形成されている。
【0048】
そして、これら6つの信号配線パターン20の一端はドライバIC50に接続されている。
【0049】
一方、信号配線パターン20の他端は開放してある。第1信号配線パターン20qおよび20tは、ドライバIC50を中心として、互いに反対方向に、同一直線上に延在して設けられている。
【0050】
第1信号配線パターン20p、20r、20sおよび20uは、両端部が互いに平行な直線で中央部が斜めの直線となっている折れ線状態で設けられている。
【0051】
これら平行な直線部分と斜めの直線部分とは鈍角で交差して結合している。
【0052】
また、第1信号配線パターン20uおよび20sは、20tを中心線として対照的に配設され、また、第1信号配線パターン20pと20rは、20qを中心線として、対照的に配設されている。
【0053】
そして、それぞれの第1信号配線パターンは、ドライバIC50では接近しているが、開放端側は、互いに大きく離れている。
【0054】
また、この例では、6つの第1信号配線パターン20は、それぞれ異なる数の信号ビア30によって第2信号配線パターン24(24q,24r,24s,24t,24u)と接続している。
【0055】
第1パターン20pは、信号ビアの数は0である。
【0056】
第2パターン20qは、8個の信号ビア30によって第2信号配線パターンの第2パターン24qと接続している。
【0057】
第3パターン20rは、2個の信号ビア30によって第2信号配線パターンの第3パターン24rと接続している。
【0058】
第4パターン20sは、6個の信号ビア30によって第2信号配線パターンの第4パターン24sと接続している。
【0059】
第5パターン20tは、4個の信号ビア30によって第2信号配線パターンの第5パターン24tと接続している。
【0060】
また、第6パターン20uは、1個の信号ビア30によって第2信号配線パターンの第6パターン24uと接続している(図3)。
【0061】
これら、第1および第2信号配線パターン20,24の配線幅は、0.18mmとする。
【0062】
また、この実施例では、各信号ビア30を挟んだ両側の基板10の領域にリターンパス確保用第1ビア36および第2ビア40を形成する(図3および図1参照)。
【0063】
この第1ビア36の中心の位置と第2ビア40の中心の位置とを結ぶ直線は、信号ビア30の中心を通る直線であって、第1信号配線パターン20と直交している。
【0064】
また、第1ビア36の中心から信号ビア30の中心までの距離d1と、第2ビア40の中心から信号ビア30の中心までの距離d2は同じとする。この例では、第1および第2ビアの各中心から信号ビアの中心までの距離d1およびd2を1.5mmとする。信号ビア30およびリターンパス確保用ビア(第1ビア36および第2ビア40)は、いずれも内壁が銅でメッキされており、メッキ後のビアの直径を0.3mmとする。
【0065】
また、信号ビア30は、第1信号配線パターン20と第2信号配線パターン24とを接続する。よって、第1絶縁層16の表面12に信号ビア30のメッキの銅と連続する銅製のランド52がリング状に形成されている。
【0066】
同様に第2絶縁層18の裏面14にもランド52が形成されている。そして、このランド52と第1信号配線パターン20あるいは第2信号配線パターン24とが電気的に接続している(図1および図2参照)。
【0067】
また、リターンパス確保用第1ビア36は、第2導体層26と第3導体層32とを接続するビアである。
【0068】
したがって、第4導体層34の第1ビア36形成領域の周囲には、開口部54が形成されている(図2参照)。そして、その開口部54からは第2絶縁層18の裏面14が露出している。また、第1ビア36用の孔の周囲には、リングの外側の直径が0.7mmのランド56が形成されていて、上記開口部54の大きさはランド56よりも大きい。したがって、ランド56と第4導体層34とは電気的に接続しない(図2)。
【0069】
また、リターンパス確保用第2ビア40は、第1導体層16と第4導体層34とを接続するビアである。
【0070】
したがって、第3導体層32の第2ビア40形成領域の周囲には開口部58が形成されている。そして、その開口部58からは第1絶縁層16の表面12が露出している。
【0071】
また、第2ビア40用の孔の周囲には、リングの外側の直径が0.7mmのランド60が形成されている。
【0072】
また、上記開口部58の大きさはランド60よりも大きい。
【0073】
したがって、ランド60と第3導体層32とは電気的に接続しない。
【0074】
また、この配線構造基板10の外形寸法は149.86mm×231.14mmとする。
【0075】
この基板10の第1絶縁層16の表面12にドライバIC50が搭載されている(図3)。この例では、ドライバとして、標準ロジックICである74ALVC04(例えばTI(テキサス・インスツルメンツ)社製)を用いる。
【0076】
また、図示していないが、基板10の裏面側には、50MHzのクロックとバッテリー駆動の電源等が搭載されており、これらは、シールドボックスによって覆われている。このため、これらの部品による電磁波の影響は、信号配線パターン20および24の周囲には及ばない。
【0077】
これにより、この発明の具体的な構成例である配線構造基板10が得られる。
【0078】
次に、図3および図4を参照して説明したこの配線構造基板10からの不要輻射を測定する。
【0079】
そのため、配線構造基板10の第1導体層16および第4導体層34をグランド層とし、第2導体層18および第3導体層32を電源層とする。
【0080】
また、ここでは、VCCI(情報処理装置等電磁障害自主規制協議会:Voluntary Control Council for Interference by Information Technology Equipment)の基準に準拠した電波暗室3m法を用い、スペクトラムアナライザによって測定する。そして、アンテナの取付を水平方向にしたときの水平偏波および垂直方向にしたときの垂直偏波を測定する。
【0081】
また、アンテナ高さは1m〜4mとして測定を行い、最大値をとる。また、周波数範囲は30MHz〜1000MHzとする。
【0082】
測定結果を図5(A)および図5(B)に示す。図5(A)は、周波数変化に対する不要輻射に起因する水平偏波の変化特性図である。また、図5(B)は、周波数変化に対する不要輻射に起因する垂直偏波の変化特性図である。
【0083】
図5(A)および図5(B)は、いずれも、横軸に周波数(MHz)をとり、縦軸に輻射強度(dB(μV/m))をとって示してある。
【0084】
また、図5においては、周波数50MHz毎に測定を行い、そのピーク値が示してある。そして、ピーク間の曲線は、アンテナファクターであり、アンテナの周波数特性に応じた補正がなされている。
【0085】
また、ここで、比較例として、図6(A)および図6(B)に、従来の配線構造基板の不要輻射の測定結果を示す。比較例の配線構造基板の構成は、実施例の構成から、第1絶縁層16上に設けた第3導体層32と、第2絶縁膜18の裏面14に設けた第4導体層34と、リターンパス確保用第1ビア36および第2ビア40とを除いた構成とする。
【0086】
図5(A)および図5(B)によれば、この実施例の配線構造基板10からの不要輻射は、周波数が30MHz〜1000MHzまでの範囲内で、水平偏波および垂直偏波ともに、ほとんど40dB以下に抑制することができた。
【0087】
また、図6(A)および図6(B)によれば、従来の基板からは、周波数が高くなるにしたがって、高い不要輻射が測定されていて、水平偏波では、950MHzのときに46dBという強度の不要輻射が測定された。また、垂直偏波では、655MHzの周波数のときに、58dB付近の高い不要輻射が測定された。
【0088】
したがって、第3導体層32および第4導体層34を、基板10の第1主表面12および第2主表面14に設けることによって、同じ第1主表面12および第2主表面14に形成されている信号配線パターン20および24に高周波電流が流れるときに、信号配線パターン20,24からの電磁界の漏れを抑制することができる。これにより、不要輻射の原因の1つを解消することができる。
【0089】
また、第2導体層26および第3導体層32とを接続するリターンパス確保用第1ビア36と、第1導体層22および第4導体層34とを接続するリターンパス確保用第2ビア40とを、信号ビア30に近接して設けていることによって、信号ビア30を経由して第1信号配線パターン20および第2信号配線パターン24間を信号パターン電流が流れるときに、そのリターン電流の経路を確保することができる。
【0090】
したがって、リターン電流の行き場がなくなるという事態がなくなるので、基板10内の導体層へ高周波電流が広く分布するのを防ぐことができる。
【0091】
d1およびd2が長すぎるとリターン電流からの電磁界の分布範囲が広がってしまうおそれがあるため、d1およびd2は、具体的には、約2mm以下の範囲内でより短い方が好ましい。これにより、不要輻射の原因をもう1つ解消することができる。
【0092】
したがって、従来よりも不要輻射の発生が抑制された配線構造基板を提供することができる。また、不要輻射の抑制に、ノイズ対策部品やシールド等を使用しなくてもよいので、より安価な配線構造基板を提供できる。
【0093】
また、この発明の配線構造基板は、一般的なデジタル回路の基板に適用することができる。よって、この発明の基板を、情報処理機器等、デジタル回路が用いられる製品全般に適用して好適である。
【0094】
また、上述した実施例では、第1導体層と第2導体層との間に層間絶縁層が介在している例について説明したが、これに限らず、第1導体層と第2導体層の間には、絶縁層に挟まれた別の導体層が複数介在していてもよい。
【0095】
また、このとき、信号ビアは、第1信号配線パターンおよび第2信号配線パターン間だけを接続するビアとし、介在している複数の導体層とは、電気的に非接続の状態にする。
【0096】
【発明の効果】
上述した説明から明らかなように、この発明の配線構造基板によれば、第1および第2信号配線パターンの周囲に設けられている導体層がシールドのような作用を奏し、信号配線パターンからの電磁界の分布を抑えることができる。
【0097】
また、第1主表面に設けられた第3導体層は、リターンパス確保用第1ビアを介して第2導体層と電気的に接続している。同様に、第2主表面に設けられた第4導体層は、リターンパス確保用第2ビアを介して第1導体層と電気的に接続している。よって、第1信号配線パターンから信号ビアを介して第2信号配線パターンへ信号パターン電流を流した場合には、第2導体層からリターンパス確保用第1ビアを通って第3導体層へリターン電流が流れる。また、逆に第2信号配線パターンから第1信号配線パターンに信号パターン電流を流す場合には、第1導体層からリターン確保用第2ビアを通って第4導体層へリターン電流が流れる。
【0098】
したがって、信号ビアを介して第1信号配線パターンと第2信号配線パターンとの間に信号パターン電流を流す場合の、リターン電流の経路を確保することができるので、リターン電流が基板内の導体層に広く分布するのを抑制することができる。
【0099】
よって、配線構造基板からの不要輻射を抑制することができる。
【0100】
また、これにより、不要輻射に対してシールドを設けたりノイズ対策部品を使用したりといった対策を講じる必要がない。
【0101】
したがって、配線構造基板の製造コストの削減にもつながる。
【0102】
このため、この基板を用いた情報処理機器等の製品の製造コストの削減という効果も期待できる。
【図面の簡単な説明】
【図1】この発明の配線構造基板の概略的な構成を示す斜視図である。
【図2】この発明の配線構造基板の概略的な構成を示す断面図である。
【図3】実施例の説明に供する、配線構造基板の上から見た平面図である。
【図4】実施例の説明に供する、配線構造基板の断面図である。
【図5】実施例の説明に供する、配線構造基板からの不要輻射強度の測定結果を示す特性図であって、(A)は、水平偏波の不要輻射強度の測定結果であり、(B)は、垂直偏波の不要輻射強度の測定結果である。
【図6】比較例としての、従来の配線構造基板からの不要輻射強度の測定結果を示す特性図であって、(A)は、水平偏波の不要輻射強度の測定結果であり、(B)は、垂直偏波の不要輻射強度の測定結果である。
【図7】(A)は、従来の配線構造基板の概略的な構成を示す斜視図であり、(B)は、断面図である。
【符号の説明】
10:配線構造基板(多層基板、基板)
12:表面(第1主表面)
14:裏面(第2主表面)
16,102:第1絶縁層
18,110:第2絶縁層
20,112:第1信号配線パターン
20a,24a,32a,34a:銅箔
20b,24b,32b,34b:メッキ層
20p,24p:第1パターン
20q,24q:第2パターン
20r,24r:第3パターン
20s,24s:第4パターン
20t,24t:第5パターン
20u、24u:第6パターン
22:第1導体層
24,114:第2信号配線パターン
26:第2導体層
28,106:層間絶縁層
30,116:ビア(信号ビア)
32:第3導体層
34:第4導体層
36:ビア(リターンパス確保用第1ビア、第1ビア)
38,42,54,58:開口部
40:ビア(リターンパス確保用第2ビア、第2ビア)
44:レジスト膜
50:ドライバIC
52,56,60:ランド
104:グランド層
108:電源層
Claims (5)
- 第1主表面に電子回路部品を搭載する多層の配線構造基板において、
前記第1主表面を有する第1絶縁層と、
前記基板の前記第1主表面とは反対側の第2主表面を有する第2絶縁層と、
前記第1主表面の、前記電子回路部品の搭載領域以外の領域に形成された第1信号配線パターンと、
前記第1絶縁層の前記第1信号配線パターンとは反対側の面に形成された、グランド層としての第1導体層と、
前記第2主表面に形成された第2信号配線パターンと、
前記第2絶縁層の前記第2信号配線パターンとは反対側の面に形成された、電源層としての第2導体層と、
前記基板を貫通して設けられ、かつ前記第1信号配線パターンと前記第2信号配線パターンとを電気的に接続する信号ビアと、
前記第1主表面の、前記電子回路部品の搭載領域および前記第1信号配線パターン形成領域以外の領域に設けられた、該電子回路部品および第1信号配線パターンとは電気的に非接続の第3導体層と、
前記第2主表面の、前記第2信号配線パターン以外の領域に設けられた、当該第2信号配線パターンとは電気的に非接続の第4導体層と、
前記第1絶縁層を貫通して設けられ、かつ前記第2導体層と前記第3導体層とを電気的に接続するリターンパス確保用第1ビアと、
前記第2絶縁層を貫通して設けられ、かつ前記第1導体層と前記第4導体層とを電気的に接続するリターンパス確保用第2ビアと
を具え、
前記信号ビアの中心及び前記リターンパス確保用第1ビアの中心間の前記第1主表面に沿った距離と、前記信号ビアの中心及び前記リターンパス確保用第2ビアの中心間の前記第1主表面に沿った距離とが等しく、
前記第1導体層は、前記第1絶縁層の前記第1信号配線パターンとは反対側の面を全面的に被覆して形成されており、
前記第2導体層は、前記第2絶縁層の前記第2信号配線パターンとは反対側の面を全面的に被覆して形成されている
ことを特徴とする配線構造基板。 - 請求項1に記載の配線構造基板において、
前記第1ビアおよび前記第2ビアは、
それぞれ、前記信号ビアに近接させて設けてある
ことを特徴とする配線構造基板。 - 請求項1または請求項2に記載の配線構造基板において、
前記第3導体層は、前記第1信号配線パターンに沿って設けてあり、
前記第4導体層は、前記第2信号配線パターンに沿って設けてある
ことを特徴とする配線構造基板。 - 請求項1〜3のうちのいずれか1項に記載の配線構造基板において、
前記第3導体層は、前記搭載領域および第1信号配線パターン形成領域以外の、前記第1主表面の領域全体にわたって形成されており、
前記第4導体層は、前記第2信号配線パターン形成領域以外の、前記第2主表面の領域全体にわたって形成されている
ことを特徴とする配線構造基板。 - 請求項1〜4のうちのいずれか1項に記載の配線構造基板において、
前記第1導体層と前記第2導体層との間に層間絶縁層が設けられている
ことを特徴とする配線構造基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145220A JP4694035B2 (ja) | 2001-05-15 | 2001-05-15 | 配線構造基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145220A JP4694035B2 (ja) | 2001-05-15 | 2001-05-15 | 配線構造基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344149A JP2002344149A (ja) | 2002-11-29 |
JP4694035B2 true JP4694035B2 (ja) | 2011-06-01 |
Family
ID=18991070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001145220A Expired - Fee Related JP4694035B2 (ja) | 2001-05-15 | 2001-05-15 | 配線構造基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4694035B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261213A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 電子回路 |
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
US8089005B2 (en) | 2008-03-17 | 2012-01-03 | Liquid Design Systems Inc. | Wiring structure of a substrate |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
JPH02252298A (ja) * | 1989-03-27 | 1990-10-11 | Sony Corp | 多層印刷配線板 |
JPH03178193A (ja) * | 1989-12-07 | 1991-08-02 | Hitachi Ltd | 多層プリント基板 |
JPH07263871A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント配線板 |
JPH10173410A (ja) * | 1996-12-12 | 1998-06-26 | Sharp Corp | ストリップ線路を用いた伝送回路 |
JPH10275981A (ja) * | 1997-03-31 | 1998-10-13 | Fujitsu Ltd | 多層プリント板 |
JPH1154869A (ja) * | 1997-08-07 | 1999-02-26 | Hitachi Ltd | 実装基板とそれを用いた電子装置 |
JP2000183541A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Iyo System Engineering Kk | 多層プリント基板 |
JP2000261150A (ja) * | 1999-03-08 | 2000-09-22 | Oki Electric Ind Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
-
2001
- 2001-05-15 JP JP2001145220A patent/JP4694035B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
JPH02252298A (ja) * | 1989-03-27 | 1990-10-11 | Sony Corp | 多層印刷配線板 |
JPH03178193A (ja) * | 1989-12-07 | 1991-08-02 | Hitachi Ltd | 多層プリント基板 |
JPH07263871A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント配線板 |
JPH10173410A (ja) * | 1996-12-12 | 1998-06-26 | Sharp Corp | ストリップ線路を用いた伝送回路 |
JPH10275981A (ja) * | 1997-03-31 | 1998-10-13 | Fujitsu Ltd | 多層プリント板 |
JPH1154869A (ja) * | 1997-08-07 | 1999-02-26 | Hitachi Ltd | 実装基板とそれを用いた電子装置 |
JP2000183541A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Iyo System Engineering Kk | 多層プリント基板 |
JP2000261150A (ja) * | 1999-03-08 | 2000-09-22 | Oki Electric Ind Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002344149A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294957B1 (ko) | 프린트배선판 | |
US5357050A (en) | Apparatus and method to reduce electromagnetic emissions in a multi-layer circuit board | |
JP2794136B2 (ja) | 多層プリント回路基板 | |
KR0123805B1 (ko) | 프린트 배선기판 | |
US5334800A (en) | Flexible shielded circuit board | |
KR100301363B1 (ko) | 차폐그리드를포함한회로기판장치와그구성방법 | |
JP4930590B2 (ja) | 多層基板 | |
US6949992B2 (en) | System and method of providing highly isolated radio frequency interconnections | |
US20060185890A1 (en) | Air void via tuning | |
US6396264B1 (en) | Triplate striplines used in a high-frequency circuit and a shielded-loop magnetic field detector | |
US20040211590A1 (en) | Multilayer printed wiring board and integrated circuit using the same | |
US5835979A (en) | Wiring pattern preventing EMI radiation | |
WO2009144829A1 (en) | Multilayer substrate | |
US11570887B2 (en) | On-board integrated enclosure for electromagnetic compatibility shielding | |
CN107801296A (zh) | 能够降低边缘辐射的印刷电路板及终端设备 | |
EP2209356A1 (en) | Conformal reference planes in substrates | |
JP2004363347A (ja) | 多層プリント基板 | |
JP2003297963A (ja) | 多層回路基板および電子機器 | |
US20180376581A1 (en) | Circuit board | |
JP4694035B2 (ja) | 配線構造基板 | |
JP2007234715A (ja) | 多層プリント回路基板 | |
JPH11220263A (ja) | プリント配線板 | |
US20100061072A1 (en) | Multi-layer printed circuit board | |
JP2003114265A (ja) | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 | |
US20080165514A1 (en) | Printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |