JP3235403B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3235403B2 JP3235403B2 JP11550395A JP11550395A JP3235403B2 JP 3235403 B2 JP3235403 B2 JP 3235403B2 JP 11550395 A JP11550395 A JP 11550395A JP 11550395 A JP11550395 A JP 11550395A JP 3235403 B2 JP3235403 B2 JP 3235403B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- substrate
- chip
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は高周波半導体装置、特に
フリップチップボンディングを用いたマイクロ波〜ミリ
波帯ＩＣの実装に関するものである。
フリップチップボンディングを用いたマイクロ波〜ミリ
波帯ＩＣの実装に関するものである。
【０００２】
【従来の技術】近年、情報通信分野の進展は著しく、扱
う周波数帯もマイクロ波帯からミリ波帯へとより高い周
波数への展開が図られている。それに伴ってこれらの通
信機器に用いられるトランジスタの高速化も著しく、最
近ではヘテロ接合化合物半導体トランジスタなどで１０
０ＧＨｚを越えるカットオフ周波数をもつデバイスが実
現されている。
う周波数帯もマイクロ波帯からミリ波帯へとより高い周
波数への展開が図られている。それに伴ってこれらの通
信機器に用いられるトランジスタの高速化も著しく、最
近ではヘテロ接合化合物半導体トランジスタなどで１０
０ＧＨｚを越えるカットオフ周波数をもつデバイスが実
現されている。
【０００３】さらに、これらのトランジスタを用いて、
整合回路などの受動回路も同時に集積したマイクロ波〜
ミリ波帯ＭＭＩＣの研究開発も精力的に行われている。
整合回路などの受動回路も同時に集積したマイクロ波〜
ミリ波帯ＭＭＩＣの研究開発も精力的に行われている。
【０００４】ところが、これらの超高周波デバイスの応
用技術の分野においては、実装による特性劣化の問題が
ある。例えば通常のトランジスタやＩＣの実装に用いら
れるワイヤボンディングでは、ワイヤによる寄生インダ
クタンスやボンディングパッドによる寄生容量の影響が
周波数に比例して大きくなるので、周波数が高くなれば
なるほどトランジスタの性能はこれら寄生部分の影響に
埋もれて本来の特性を発揮できなくなってしまう。さら
に、ミリ波の領域ではワイヤやパッド等の寸法が波長に
比べて無視できなくなってくるので、これらを集中定数
として取り扱うことができず、問題は複雑である。そこ
で我々は特願平６−６７１２７号に示すデバイスを提案
した。
用技術の分野においては、実装による特性劣化の問題が
ある。例えば通常のトランジスタやＩＣの実装に用いら
れるワイヤボンディングでは、ワイヤによる寄生インダ
クタンスやボンディングパッドによる寄生容量の影響が
周波数に比例して大きくなるので、周波数が高くなれば
なるほどトランジスタの性能はこれら寄生部分の影響に
埋もれて本来の特性を発揮できなくなってしまう。さら
に、ミリ波の領域ではワイヤやパッド等の寸法が波長に
比べて無視できなくなってくるので、これらを集中定数
として取り扱うことができず、問題は複雑である。そこ
で我々は特願平６−６７１２７号に示すデバイスを提案
した。
【０００５】ＭＭＩＣの実装についても同様である。Ｍ
ＭＩＣでは、ＩＣ内部の配線はある特性インピーダンス
（通常５０Ω）のマイクロストリップ型あるいはコプレ
ーナ型の線路でなされており、このＭＭＩＣを実装する
基板の線路も同じくある特性インピーダンス（通常同じ
５０Ω）で設計されているのが普通である。ところが、
実装の際、両者の信号線を接続するワイヤの部分でこの
特性インピーダンスが乱れ、接続部分でインピーダンス
のミスマッチが生じる。そのため、この部分で信号の反
射や損失が生じ、ＩＣの本来の特性を引き出すのが困難
となってしまうのである。
ＭＩＣでは、ＩＣ内部の配線はある特性インピーダンス
（通常５０Ω）のマイクロストリップ型あるいはコプレ
ーナ型の線路でなされており、このＭＭＩＣを実装する
基板の線路も同じくある特性インピーダンス（通常同じ
５０Ω）で設計されているのが普通である。ところが、
実装の際、両者の信号線を接続するワイヤの部分でこの
特性インピーダンスが乱れ、接続部分でインピーダンス
のミスマッチが生じる。そのため、この部分で信号の反
射や損失が生じ、ＩＣの本来の特性を引き出すのが困難
となってしまうのである。
【０００６】ワイヤボンディングによる寄生成分は、そ
れだけで回路に悪影響をあたえるが、その影響を正確に
把握しかつ再現することも困難であるため、あらかじめ
寄生効果の影響をキャンセルするような工夫も困難であ
る。従って、実装による特性劣化を軽減するためには、
この接続部の寄生効果を如何に小さく抑え、特性インピ
ーダンスを保つかが重要となる。
れだけで回路に悪影響をあたえるが、その影響を正確に
把握しかつ再現することも困難であるため、あらかじめ
寄生効果の影響をキャンセルするような工夫も困難であ
る。従って、実装による特性劣化を軽減するためには、
この接続部の寄生効果を如何に小さく抑え、特性インピ
ーダンスを保つかが重要となる。
【０００７】このようなワイヤボンディングによる寄生
効果の問題を解決する手段として、フリップチップ実装
と呼ばれる従来技術がある。中でも文献「ナショナルテ
クニカルレポート第３５巻第３号第９５項から第１０２
項」等に示されるマイクロバンプボンディング（以後、
ＭＢＢと言う）と呼ばれる技術は、チップの表面を基板
側に向けて実装し、マイクロバンプなる非常に小さなバ
ンプを介して基板上の線路とチップ上の線路を接続する
もので、ワイヤボンディングや他のフリップチップボン
ディング実装方式に比べて接続部の寄生効果は大きく低
減される。
効果の問題を解決する手段として、フリップチップ実装
と呼ばれる従来技術がある。中でも文献「ナショナルテ
クニカルレポート第３５巻第３号第９５項から第１０２
項」等に示されるマイクロバンプボンディング（以後、
ＭＢＢと言う）と呼ばれる技術は、チップの表面を基板
側に向けて実装し、マイクロバンプなる非常に小さなバ
ンプを介して基板上の線路とチップ上の線路を接続する
もので、ワイヤボンディングや他のフリップチップボン
ディング実装方式に比べて接続部の寄生効果は大きく低
減される。
【０００８】図４にＭＢＢで実装された半導体装置にお
ける、チップ上の信号線路とと基板上の信号線路の接続
部分の断面図を示す。１は基板、１１は基板上の線路、
２１は同線路の一部（端部）に設けられたボンディング
用パッドであり、２がチップ、１２がチップ上の線路、
２２が同線路の一部（端部）に設けられたボンディング
用パッドである。両パッドはマイクロバンプ３０を介し
て電気的に接続されており、チップと基板は光硬化型樹
脂４０の収縮力により固定されている。
ける、チップ上の信号線路とと基板上の信号線路の接続
部分の断面図を示す。１は基板、１１は基板上の線路、
２１は同線路の一部（端部）に設けられたボンディング
用パッドであり、２がチップ、１２がチップ上の線路、
２２が同線路の一部（端部）に設けられたボンディング
用パッドである。両パッドはマイクロバンプ３０を介し
て電気的に接続されており、チップと基板は光硬化型樹
脂４０の収縮力により固定されている。
【０００９】実装前のバンプの直径は通常１０−２０μ
ｍ程度、高さは数μｍ程度であるが、実装後は実装時の
加圧で変形して直径が数１０μｍに広がり、高さは一部
配線パッドにめり込む部分を除いて１−２μｍ程度にな
る。すなわち、基板上の線路とチップ上の線路はほとん
ど接する程度に近づけることができるため、バンプによ
るインダクタ成分はかなり小さく抑えることができる。
ｍ程度、高さは数μｍ程度であるが、実装後は実装時の
加圧で変形して直径が数１０μｍに広がり、高さは一部
配線パッドにめり込む部分を除いて１−２μｍ程度にな
る。すなわち、基板上の線路とチップ上の線路はほとん
ど接する程度に近づけることができるため、バンプによ
るインダクタ成分はかなり小さく抑えることができる。
【００１０】図５は図４のバンプ周辺を上からみた透視
図で、各番号は図４と同じ部分を指している。図から分
かるように、パッドの部分だけ線路の幅が大きくなるた
め、この部分は容量に見えるが、寸法があらかじめ分か
っているので設計の段階でこの部分の影響を考慮するこ
とが可能となる。また、ＭＢＢではバンプの径を小さく
することも容易であるので、パッドサイズを小さくし、
線路の幅と同程度にすることも可能である。
図で、各番号は図４と同じ部分を指している。図から分
かるように、パッドの部分だけ線路の幅が大きくなるた
め、この部分は容量に見えるが、寸法があらかじめ分か
っているので設計の段階でこの部分の影響を考慮するこ
とが可能となる。また、ＭＢＢではバンプの径を小さく
することも容易であるので、パッドサイズを小さくし、
線路の幅と同程度にすることも可能である。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
技術によっては前述の問題を一応解決できるが、周波数
がミリ波程度に高くなると、その効果については十分に
満足することができない。従来の技術では、ボンディン
グ用パッドの幅を線路の幅とほぼ等しく設定することで
線路の幅の変化に起因するインピーダンスの乱れをなく
すことはできるが、従来例からも明らかなように、接続
部分で信号線の厚さが変化するという問題が残ってい
る。
技術によっては前述の問題を一応解決できるが、周波数
がミリ波程度に高くなると、その効果については十分に
満足することができない。従来の技術では、ボンディン
グ用パッドの幅を線路の幅とほぼ等しく設定することで
線路の幅の変化に起因するインピーダンスの乱れをなく
すことはできるが、従来例からも明らかなように、接続
部分で信号線の厚さが変化するという問題が残ってい
る。
【００１２】この線路厚の変化は、幅の変化同様インピ
ーダンスの乱れを生じ、発明者らの実験では線路のサイ
ズにもよるが、厚さ数μｍの線路を用いた場合でも、概
ね３０−４０ＧＨｚ以上では無視できない影響を与える
ことがわかってきた。
ーダンスの乱れを生じ、発明者らの実験では線路のサイ
ズにもよるが、厚さ数μｍの線路を用いた場合でも、概
ね３０−４０ＧＨｚ以上では無視できない影響を与える
ことがわかってきた。
【００１３】そこで本発明は接続部でのインピーダンス
の乱れが小さく、優れたミリ波帯のチップ実装を実現し
た半導体装置を提供することを目的とする。
の乱れが小さく、優れたミリ波帯のチップ実装を実現し
た半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明はバンプ接続する部分（パッド）の線路厚を
あらかじめ薄くするなど調節しておき、これをＭＢＢ実
装した半導体装置を提供するものである。
め、本発明はバンプ接続する部分（パッド）の線路厚を
あらかじめ薄くするなど調節しておき、これをＭＢＢ実
装した半導体装置を提供するものである。
【００１５】
【作用】本発明は上記構成により、ＭＢＢを用いた実装
後も基板やチップ側の線路と接続部の線路厚をほぼ等し
くすることが可能となり、ミリ波帯においてもインピー
ダンス変化の小さい良好な接続が可能となる。
後も基板やチップ側の線路と接続部の線路厚をほぼ等し
くすることが可能となり、ミリ波帯においてもインピー
ダンス変化の小さい良好な接続が可能となる。
【００１６】
【実施例】以下、本発明の一実施例の半導体装置および
実装方法について、図面を参照しながら説明する。
実装方法について、図面を参照しながら説明する。
【００１７】（実施例１）図１は本発明の第１の実施例
における半導体装置及び実装方法を示す図である。図中
（ａ）は実装前の断面図であり、（ｂ）は実装後の断面
構造図である。
における半導体装置及び実装方法を示す図である。図中
（ａ）は実装前の断面図であり、（ｂ）は実装後の断面
構造図である。
【００１８】図１（ａ）において、１００はＳｉ基板
（ガラス基板であってもよい）、１０１は１００の一主
面上に形成されたＧＮＤプレーンであり、例えばＡｌＳ
ｉＣｕなどを１μｍ程度堆積しである。１０２は誘電体
膜であり、例えばＳｉＯ2を２０μｍ程度堆積したもの
である。１０３、１０４はシリコン基板１００側の線路
であり、材料は例えばＡｕ等を用いるのが望ましい。厚
さは例えば３−５μｍ程度としている。線路１０３,１
０４は、ボンディング用のパッド部１３１,１３２を有
しており、かつ、この部分の厚さを、他の線路部分の半
分程度に薄くしてある。
（ガラス基板であってもよい）、１０１は１００の一主
面上に形成されたＧＮＤプレーンであり、例えばＡｌＳ
ｉＣｕなどを１μｍ程度堆積しである。１０２は誘電体
膜であり、例えばＳｉＯ2を２０μｍ程度堆積したもの
である。１０３、１０４はシリコン基板１００側の線路
であり、材料は例えばＡｕ等を用いるのが望ましい。厚
さは例えば３−５μｍ程度としている。線路１０３,１
０４は、ボンディング用のパッド部１３１,１３２を有
しており、かつ、この部分の厚さを、他の線路部分の半
分程度に薄くしてある。
【００１９】ここで線路１０３,１０４は誘電体膜１０
２とＧＮＤプレーン１０１とでマイクロストリップ線路
を構成しており、この例では５０Ω線路の線幅は約４０
μｍ程度であるので、パッド部１３１,１３２の幅を線
路幅と同じにすることは十分可能である。
２とＧＮＤプレーン１０１とでマイクロストリップ線路
を構成しており、この例では５０Ω線路の線幅は約４０
μｍ程度であるので、パッド部１３１,１３２の幅を線
路幅と同じにすることは十分可能である。
【００２０】パッド部１３１,１３２にはＭＢＢ（マイ
クロバンプボンディング）実装用のマイクロバンプ１５
１,１５２が形成されている。このバンプは後から転写
パンプ等によって形成しているが、別の手法としては、
パッド部の線路厚を薄くする際、一部を残してバンプと
することもできる。
クロバンプボンディング）実装用のマイクロバンプ１５
１,１５２が形成されている。このバンプは後から転写
パンプ等によって形成しているが、別の手法としては、
パッド部の線路厚を薄くする際、一部を残してバンプと
することもできる。
【００２１】同図において、１１０はＭＭＩＣチップ
（高周波用トランジスタチップでもよい）、１１１〜１
１３はチップ１１０上の線路（配線）であり、１１１,
１１２はボンディング用のパッド部１４１,１４２を有
し、かつ基板上のパッド同様この部分の厚さを他の部分
の半分程度に薄くしある。
（高周波用トランジスタチップでもよい）、１１１〜１
１３はチップ１１０上の線路（配線）であり、１１１,
１１２はボンディング用のパッド部１４１,１４２を有
し、かつ基板上のパッド同様この部分の厚さを他の部分
の半分程度に薄くしある。
【００２２】このチップをＭＢＢ実装技術によって基板
に接続すると、図１（ｂ）に示したように、パッド部分
をあらかじめ薄くしておいたので、実装後はパッド部分
の厚さがちょうどもとの線路の厚さと同じ程度になり、
従来例で問題となっていた線路の厚さの変化によるイン
ピーダンスの乱れを飛躍的に低減することができる。つ
まり、従来では図１（ｄ）のように線路の接続部で線路
の厚さが異なっていたが、本実施例では図１（ｃ）のよ
うに接続部でも線路の厚さがほぼ線路厚と同じになって
いる。
に接続すると、図１（ｂ）に示したように、パッド部分
をあらかじめ薄くしておいたので、実装後はパッド部分
の厚さがちょうどもとの線路の厚さと同じ程度になり、
従来例で問題となっていた線路の厚さの変化によるイン
ピーダンスの乱れを飛躍的に低減することができる。つ
まり、従来では図１（ｄ）のように線路の接続部で線路
の厚さが異なっていたが、本実施例では図１（ｃ）のよ
うに接続部でも線路の厚さがほぼ線路厚と同じになって
いる。
【００２３】この例ではチップ上の配線（１１１,１１
２）は、基板１００上の誘電体１０２とＧＮＤプレーン
１０１とでマイクロストリップを形成するので、基板の
線路と同じ幅にしておけば、同じ特性インピーダンスが
得られる。パッド部分の幅も線路幅と同じにしておけ
ば、基板からチップ内まで特性インピーダンスの乱れの
ない、理想的な実装が実現できる。
２）は、基板１００上の誘電体１０２とＧＮＤプレーン
１０１とでマイクロストリップを形成するので、基板の
線路と同じ幅にしておけば、同じ特性インピーダンスが
得られる。パッド部分の幅も線路幅と同じにしておけ
ば、基板からチップ内まで特性インピーダンスの乱れの
ない、理想的な実装が実現できる。
【００２４】なお、同図では簡単のため、光硬化型樹脂
を示していないが、実際にはチップを接続する前に基板
上に同樹脂を塗布し、チップを基板に押し付けた状態で
紫外線を照射して樹脂を硬化させ、チップ固定する。ま
た、この実施例ではバンプを基板側のパッド上に形成し
たが、チップ側に設けても良い。
を示していないが、実際にはチップを接続する前に基板
上に同樹脂を塗布し、チップを基板に押し付けた状態で
紫外線を照射して樹脂を硬化させ、チップ固定する。ま
た、この実施例ではバンプを基板側のパッド上に形成し
たが、チップ側に設けても良い。
【００２５】また、この実施例では基板・チップのパッ
ド部をそれぞれ線路の半分の厚さに調整したが、実装後
に両パッド厚とバンプ高さの合計がもとの線路の高さに
なるようにするならば、それぞれのパッド部の厚さはど
のように設定してもかまわない。また、本実施例ではマ
イクロストリップ線路を用いた場合について示している
が、コプレーナ線路を用いる場合でもまったく同様であ
る。
ド部をそれぞれ線路の半分の厚さに調整したが、実装後
に両パッド厚とバンプ高さの合計がもとの線路の高さに
なるようにするならば、それぞれのパッド部の厚さはど
のように設定してもかまわない。また、本実施例ではマ
イクロストリップ線路を用いた場合について示している
が、コプレーナ線路を用いる場合でもまったく同様であ
る。
【００２６】（実施例２）図２は本発明の第２の実施例
における半導体装置及び実装方法を示す図で、実装直前
の様子のみ断面構造図で示している。図２において、２
００はＳｉ基板、２０１は２００の一主面上に形成され
たＧＮＤプレーン、２０２は誘電体膜、２０３、２０４
は基板側の線路でボンディング用のパッド部２３１、２
３２を有し、２１０はトランジスタ或はＭＭＩＣチッ
プ、２１１〜２１３はチップ上の線路（配線）であり、
２１１、２１２はボンディング用のパッド部２４１、２
４２を有している。
における半導体装置及び実装方法を示す図で、実装直前
の様子のみ断面構造図で示している。図２において、２
００はＳｉ基板、２０１は２００の一主面上に形成され
たＧＮＤプレーン、２０２は誘電体膜、２０３、２０４
は基板側の線路でボンディング用のパッド部２３１、２
３２を有し、２１０はトランジスタ或はＭＭＩＣチッ
プ、２１１〜２１３はチップ上の線路（配線）であり、
２１１、２１２はボンディング用のパッド部２４１、２
４２を有している。
【００２７】第１の実施例と異なるのは、パッド部２３
１、２３２、２４１、２４２が一様に薄くするのではな
く、厚さを徐々に変化させ、図２に示すような斜めに傾
斜した断面構造をもたせていることである。このような
構造にすることで、第１の実施例同様、実装後にパッド
部の厚さを線路の厚さと同じにする事ができる。
１、２３２、２４１、２４２が一様に薄くするのではな
く、厚さを徐々に変化させ、図２に示すような斜めに傾
斜した断面構造をもたせていることである。このような
構造にすることで、第１の実施例同様、実装後にパッド
部の厚さを線路の厚さと同じにする事ができる。
【００２８】さらにここでは、基板側のパッドとチップ
側のパッドがちょうどはまるように斜めに傾斜させてい
るので自然に位置合わせができるため、第１の実施例に
比べて位置合わせが容易であるという特徴を持つ。以上
のように、この実施例では線路の幅、厚さばかりでなく
位置合わせまで簡単にすることのできる半導体装置を提
供することができる。
側のパッドがちょうどはまるように斜めに傾斜させてい
るので自然に位置合わせができるため、第１の実施例に
比べて位置合わせが容易であるという特徴を持つ。以上
のように、この実施例では線路の幅、厚さばかりでなく
位置合わせまで簡単にすることのできる半導体装置を提
供することができる。
【００２９】（実施例３)図３は本発明の第３の実施例
における半導体装置及び実装方法を示す図で、実装直前
の様子のみ断面構造図で示している。図３において、３
００はＳｉ等の基板、３０１は３００の一主面上に形成
されたＧＮＤプレーン、３０２は誘電体膜、３０３、３
０４は基板側の線路でボンディング用のパッド部３３
１、３３２を有し、３１０はトランジスタ或はＭＭＩＣ
チップ、３１１〜３１３はチップ上の線路（配線）であ
り、３１１、３１２はボンディング用のパッド部３４
１、３４２を有し、そこにはＭＢＢ用のバンプ３５１、
３５２が形成されている。
における半導体装置及び実装方法を示す図で、実装直前
の様子のみ断面構造図で示している。図３において、３
００はＳｉ等の基板、３０１は３００の一主面上に形成
されたＧＮＤプレーン、３０２は誘電体膜、３０３、３
０４は基板側の線路でボンディング用のパッド部３３
１、３３２を有し、３１０はトランジスタ或はＭＭＩＣ
チップ、３１１〜３１３はチップ上の線路（配線）であ
り、３１１、３１２はボンディング用のパッド部３４
１、３４２を有し、そこにはＭＢＢ用のバンプ３５１、
３５２が形成されている。
【００３０】第１の実施例と異なるのは、パッド部３４
１、３４２上のバンプ３５１、３５２がパッド部３３
１、３３２、３４１、３４２に比べて堅い金属で構成さ
れていることである。例えばパッド金属はＡｕ等の柔ら
かいメタルを用い、バンプにはＴｉやＷといった堅いメ
タルを使用する。この状態でチップを基板に押しつけ、
バンプをパッドにめり込ませてゆく。堅いメタルである
バンプの高さを適当に調節しておけば、ちょうどバンプ
部の高さが配線の厚さと同じ程度になったところで止め
ることができる。ただし、この方法は通常のＭＢＢ実装
より多くの圧力を加えることになるので、パッド部分の
変形による面積の広がりが大きくなる。したがって、実
装後にパッドの幅がちょうど線路の幅と等しくなる様に
するには、（ｃ）に示すようにあらかじめパッド幅を線
路幅より細くしておく等の工夫が必要である。このよう
にしておけば、実装により線路が広がっても配線幅が同
じところで実装を止めることができる。
１、３４２上のバンプ３５１、３５２がパッド部３３
１、３３２、３４１、３４２に比べて堅い金属で構成さ
れていることである。例えばパッド金属はＡｕ等の柔ら
かいメタルを用い、バンプにはＴｉやＷといった堅いメ
タルを使用する。この状態でチップを基板に押しつけ、
バンプをパッドにめり込ませてゆく。堅いメタルである
バンプの高さを適当に調節しておけば、ちょうどバンプ
部の高さが配線の厚さと同じ程度になったところで止め
ることができる。ただし、この方法は通常のＭＢＢ実装
より多くの圧力を加えることになるので、パッド部分の
変形による面積の広がりが大きくなる。したがって、実
装後にパッドの幅がちょうど線路の幅と等しくなる様に
するには、（ｃ）に示すようにあらかじめパッド幅を線
路幅より細くしておく等の工夫が必要である。このよう
にしておけば、実装により線路が広がっても配線幅が同
じところで実装を止めることができる。
【００３１】
【発明の効果】以上のように本発明は、実装後のパッド
部分の厚さを線路の厚さと同じにできるため、接合部分
でのインピーダンスの乱れの小さい良好な実装を実現す
ることができる。これにより、半導体装置の設計時にイ
ンピーダンスの乱れを考慮する必要がないので、設計が
容易になる。さらに、信号の損失が小さくなるので実装
する半導体チップの利得をそのまま活かせるとともに、
信号の反射も減らせるので、他の回路に与える影響も少
なくできる。
部分の厚さを線路の厚さと同じにできるため、接合部分
でのインピーダンスの乱れの小さい良好な実装を実現す
ることができる。これにより、半導体装置の設計時にイ
ンピーダンスの乱れを考慮する必要がないので、設計が
容易になる。さらに、信号の損失が小さくなるので実装
する半導体チップの利得をそのまま活かせるとともに、
信号の反射も減らせるので、他の回路に与える影響も少
なくできる。
【図１】本発明の第１の実施例における半導体装置及び
実装方法を示す断面構造図
実装方法を示す断面構造図
【図２】本発明の第２の実施例における半導体装置及び
実装方法を示す断面構造図
実装方法を示す断面構造図
【図３】本発明の第２の実施例における半導体装置及び
実装方法を示す断面構造図
実装方法を示す断面構造図
【図４】ＭＢＢで実装された半導体装置における、チッ
プ上の信号線路とと基板上の信号線路の接続部分の断面
図
プ上の信号線路とと基板上の信号線路の接続部分の断面
図
【図５】図４のバンプ周辺を上からみた透視図
１ 基板 ２ チップ １１ 基板上の線路 １２ チップ上の線路 ２１ 基板上の線路の一部（端部）に設けられたボンデ
ィング用パッド ２２ チップ上の線路の一部（端部）に設けられたボン
ディング用パッド ３０ マイクロバンプ ４０ 光硬化型樹脂 １００、２００、３００ Ｓｉ等の基板 １０１、２０１、３０１ ＧＮＤプレーン １０２、２０２、３０２ 誘電体膜 １０３、１０４、２０３、２０４、３０２、３０４ 基
板側の線路 １１０、２１０、３１０ トランジスタ或はＭＭＩＣチ
ップ １１１〜１１３、２１１〜２１３、３１１〜３１３はチ
ップ上の線路（配線） １３１、１３２、２３１、２３２、３３１、３３２ 基
板側のボンディング用パッド部 １５１、１５２、３５１、３５２ マイクロバンプ １４１、１４２、２４１、２４２、３４１、３４２ ボ
ンディング用のパッド部
ィング用パッド ２２ チップ上の線路の一部（端部）に設けられたボン
ディング用パッド ３０ マイクロバンプ ４０ 光硬化型樹脂 １００、２００、３００ Ｓｉ等の基板 １０１、２０１、３０１ ＧＮＤプレーン １０２、２０２、３０２ 誘電体膜 １０３、１０４、２０３、２０４、３０２、３０４ 基
板側の線路 １１０、２１０、３１０ トランジスタ或はＭＭＩＣチ
ップ １１１〜１１３、２１１〜２１３、３１１〜３１３はチ
ップ上の線路（配線） １３１、１３２、２３１、２３２、３３１、３３２ 基
板側のボンディング用パッド部 １５１、１５２、３５１、３５２ マイクロバンプ １４１、１４２、２４１、２４２、３４１、３４２ ボ
ンディング用のパッド部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 301 H01L 21/60 311 H01P 3/08
Claims (5)
- 【請求項１】主面上に形成された接地導体と、前記接地
導体上に形成された誘電体膜と、前記誘電体膜上に形成
された金属配線とを含むマイクロストリップ配線基板
と、前記基板上にバンプを介して接続された半導体チッ
プとを備えた、半導体装置であって、 前記基板上の線路の厚さと、前記基板上の線路と前記半
導体チップ上の線路との接続部分の厚さをほぼ等しくし
た半導体装置。 - 【請求項２】基板および半導体チップは、マイクロスト
リップ線路とボンディング用パッド部とを有し、 少なくとも前記基板または前記半導体チップの前記パッ
ド部の一部が、前記基板上の線路の厚さよりも薄い請求
項１に記載の半導体装置。 - 【請求項３】基板または半導体チップ上のパット部は接
続用のバンプを有し、前記バンプを構成する材料が、前
記パッド部を構成する材料より堅い請求項２に記載の半
導体装置。 - 【請求項４】基板への半導体チップの実装が、マイクロ
バンプ実装方式であることを特徴とする請求項１〜３の
いずれかに記載の半導体装置。 - 【請求項５】パッド部の幅が線路部の幅とほぼ等しいこ
とを特徴とする請求項１〜３のいずれかに記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11550395A JP3235403B2 (ja) | 1995-05-15 | 1995-05-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11550395A JP3235403B2 (ja) | 1995-05-15 | 1995-05-15 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001257369A Division JP3567914B2 (ja) | 2001-08-28 | 2001-08-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316368A JPH08316368A (ja) | 1996-11-29 |
| JP3235403B2 true JP3235403B2 (ja) | 2001-12-04 |
Family
ID=14664139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11550395A Expired - Fee Related JP3235403B2 (ja) | 1995-05-15 | 1995-05-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235403B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
| JP3608640B2 (ja) | 1997-05-12 | 2005-01-12 | 株式会社リコー | 半導体装置およびその実装方法 |
| JP3147061B2 (ja) | 1997-11-19 | 2001-03-19 | 日本電気株式会社 | 基板型非可逆素子及びそれを用いた集積回路 |
-
1995
- 1995-05-15 JP JP11550395A patent/JP3235403B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316368A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872393A (en) | RF semiconductor device and a method for manufacturing the same | |
| JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
| US5614442A (en) | Method of making flip-chip microwave integrated circuit | |
| CN110556365B (zh) | 用于集成电路晶片的匹配电路 | |
| JP2790033B2 (ja) | 半導体装置 | |
| US20090057872A1 (en) | Through-Chip Via Interconnects for Stacked Integrated Circuit Structures | |
| US6166436A (en) | High frequency semiconductor device | |
| JPH06125208A (ja) | マイクロ波集積回路およびその製造方法 | |
| EP0578028B1 (en) | High frequency semiconductor device | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| US7667334B2 (en) | Integrated matching networks and RF devices that include an integrated matching network | |
| JP2996641B2 (ja) | 高周波半導体装置及びその製造方法 | |
| JP3235403B2 (ja) | 半導体装置 | |
| JP4015746B2 (ja) | 半導体装置 | |
| TWI244709B (en) | High frequency semiconductor device | |
| JP3608640B2 (ja) | 半導体装置およびその実装方法 | |
| JP3567914B2 (ja) | 半導体装置 | |
| JP3313045B2 (ja) | 半導体装置 | |
| US11393778B2 (en) | Semiconductor device and antenna device | |
| EP1237190A2 (en) | Monolithic microwave integrated circuit and method for manufacturing the same | |
| JP3409767B2 (ja) | 高周波回路基板 | |
| JPH11195731A (ja) | 半導体装置 | |
| JP3196752B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP2773685B2 (ja) | 半導体装置 | |
| JP3208073B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |