JPH10308478A - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JPH10308478A JPH10308478A JP10053947A JP5394798A JPH10308478A JP H10308478 A JPH10308478 A JP H10308478A JP 10053947 A JP10053947 A JP 10053947A JP 5394798 A JP5394798 A JP 5394798A JP H10308478 A JPH10308478 A JP H10308478A
- Authority
- JP
- Japan
- Prior art keywords
- mmic
- line
- chip
- module
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Microwave Amplifiers (AREA)
Abstract
ップ実装法を用いたMMICチップを有する半導体装置
を提供する。 【解決手段】 MMICチップと、前記MMICチップ
が実装される実装基板とを有し、前記実装の方法が複数
バンプを用いたフリップチップ実装方法である半導体装
置において、前記MMICチップが、絶縁層を介して信
号線とGND線とが対向しあうマイクロストリップ構造
もしくは逆薄膜マイクロストリップ構造を有するもので
あり、前記実装基板が基板裏面に面状のGND電極を有
するものであり、前記GND線、前記複数のバンプ、お
よび前記第3導電体膜を有する連続した導電体で囲まれ
た疑似的空胴体が生じる共振周波数frが、前記MMI
Cチップにおける最高使用周波数fumaxより高いこ
とを特徴とする。
Description
波等の超高周波帯信号を搬送波として使用する半導体モ
ジュールに関する。
ため、ミリ波(30GHz以上)のような超高周波を使
用する要求が出ている。
するモジュールにおける従来のMMIC(Monolithic M
icrowave Integrated Circuit )チップの実装例を示
す。MMICチップ210の主表面中央には、通常HE
MT(High Electron MobilityTransistor)等の能動素
子やキャパシタ、抵抗等を含む集中定数回路や分布定数
回路等(図示省略)が形成されており、これらの回路の
周囲に、複数のボンディングパッド230が設けられて
いる。
板220上にも、ボンディングパッド260が設けられ
ており、それぞれの基板のボンディングパッド230、
260は、ボンディングワイヤ240で電気的に接続さ
れている。実装基板220上に形成されたボンディング
パッド260の一部は実装基板220に形成されたスル
ーホール270を介して実装基板裏面のほぼ全面に形成
されているGND電極280に電気的に接続されてい
る。
に形成される一方の信号線250よりMMICチップ上
の回路に、ボンディングワイヤ240とボンディングパ
ッド230を介して入力される。MMICチップの平面
形状は、正四辺形もしくは同図に示すように矩形であ
り、MMICチップが矩形平面を有する場合は、信号線
250は、チップ短辺の中央部に接続されるのが一般的
である。
形成される回路の一例を示すものである。同図に示すよ
うに、回路はHEMT201等の能動デバイスの他、複
数のキャパシタ203や複数の分布定数回路202a〜
202dで構成されている。
ングを用いた実装方式では、チップ主表面上にボンディ
ングパッドを設ける必要がある。パッドの大きさは使用
するワイヤに対し十分な大きさを確保する必要があり、
ワイヤボンディング作業のためには作業性を確保するた
めMMICチップ上のパッドと実装基板上のパッド間距
離を一定以上開ける必要もある。
ボンディングを用いた実装方法にかえて、バンプを利用
した実装方法が採用されてきている。この新たな実装方
法では、従来のボンディングパッドに相当する領域にバ
ンプと呼ばれる金属の小突起を形成し、チップ基板を裏
がえして実装基板上に乗せ、バンプを介して直接チップ
上の回路と実装基板上の信号線等との電気的な接続を得
るものである。このような実装方法は、一般に、フリッ
プチップ実装方法と呼ばれている。
ィング実装方法に較べ、実装に必要とされる面積を縮小
化できるため、モジュールの小型化を図ることができ
る。さらに、接続にボンディングワイヤを用いないた
め、ワイヤのインダクタ成分による信号の通過特性の劣
化を考慮する必要がなくなる。
ップを用いる超高周波信号処理用モジュールの実装方法
においても、フリップチップ実装方法を採用することが
望まれている。
高周波信号処理用モジュールとして従来の低周波信号用
モジュールの場合と同様な構造を採用することが好まし
いかどうかは現状では不明であり、これらの問題を含
め、使用する周波数帯域を考慮した新たなモジュール設
計思想の検討が必要となる。
た動作特性を有する、より小型の超高周波信号処理用の
半導体モジュールを提供することを目的とする。
ルの第1の特徴は、基板と、前記基板上に形成された第
1導電体膜からなるGND線と第2導電体膜からなる信
号線とを備えた伝送線路とを有するMMICチップと、
前記GND線と電気的に接続され、前記MMICチップ
表面上に該チップ外縁に沿って形成された複数の第1バ
ンプと、前記MMICチップが前記第1バンプを介して
フリップチップ実装される実装基板と、前記実装基板裏
面に形成された第3導電体膜からなるGND電極と、前
記第1バンプと前記GND電極とを電気的に接続するた
め該実装基板に形成されたスルーホールとを有する半導
体モジュールであり、前記GND線、前記複数の第1バ
ンプ、前記スルーホール、および前記GND電極を有す
る連続した導電体で構成される疑似的空胴体によって生
じる共振周波数frが、前記MMICチップでの最高使
用周波数fumaxより高いことである。
ルによれば、MMICをフリップチップ実装するモジュ
ール構成により形成される上記疑似的空胴体が生じる共
振周波数frを最高使用周波数fumaxより高くして
いるため、MMICの使用周波帯域において、両周波数
帯の重複による信号障害の発生を防止でき、超高周波数
帯域における安定な動作を確保できる。
は、基板と、前記基板上に形成された第1導電体膜から
なるGND線と第2導電体膜からなる信号線とを有する
伝送線路と、前記基板上に形成された少なくとも1また
は複数のMIMキャパシタを備えたバイアス回路とを有
するMMICチップと、前記GND線と電気的に接続さ
れ、前記MMICチップ表面上に該チップ外縁に沿って
形成された複数の第1バンプと、前記MMICチップが
前記第1バンプを介してフリップチップ実装される実装
基板と、前記実装基板裏面に形成された第3導電体膜か
らなるGND電極と、前記第1バンプと前記GND電極
とを電気的に接続するために該実装基板に形成されたス
ルーホールとを有する半導体モジュールであり、前記M
IMキャパシタが、前記GND線、前記複数の第1バン
プ、前記スルーホール、および前記GND電極を有する
連続した導電体で囲まれた疑似的空胴体内に形成される
ことである。
ルによれば、MIMキャパシタが上記擬似的空胴体内に
形成されているので、MIMキャパシタで発生する磁界
がシールドされ、外部への漏れを制限できる。よって、
MMICチップ周辺に配置される電子部品への漏れ磁界
の影響を防ぎ、該電子部品の安定した動作を確保するこ
とができる。
は、誘電体基板と、前記誘電体基板上に形成された第1
導電体膜からなるGND線と第2導電体膜からなる信号
線とを有する主伝送線路と、前記基板上に形成された複
数の能動素子とを有するMMICチップと、前記GND
線と電気的に接続され、前記MMICチップ表面上にチ
ップ外縁に沿って形成された複数の第1バンプと、前記
MMICチップが前記第1バンプを介してフリップチッ
プ実装される実装基板と、前記実装基板裏面に形成され
た第3導電体膜からなるGND電極と、前記第1バンプ
と前記GND電極とを電気的に接続するため該実装基板
に形成されたスルーホールとを有する半導体モジュール
であり、前記誘電体基板と前記GND線で構成される寄
生伝送線路のTE1伝送モードにおけるカットオフ周波
数fcが、前記MMICチップでの最高使用周波数fu
maxより高いことである。
CのGND線と上記誘電体基板との構成により寄生的に
形成される寄生伝送線路の伝送モードにおけるカットオ
フ周波数がMMICの最高使用周波数fumaxより高
いため、本来の伝送線路と寄生的に形成される伝送線路
間の結合を阻止し、入力信号と出力信号間の良好なアイ
ソレーション特性を確保できる。
装方式を用いてMMICチップ10を実装基板20上に
実装した超高周波信号処理用モジュールの構成例を示す
斜視図である。
ップ10の主表面中央上に必要な能動素子や集中定数回
路が形成され、その周囲に金属の小突起であるバンプ3
0が必要な数形成される。実装に際しては、MMICチ
ップ10を裏返し、チップ主表面上に形成されたバンプ
30が実装基板20上に予め形成された電極パッドに直
接接するように装着する。MMICチップ10と実装基
板20のバンプによる接続部にできる間隙は、樹脂70
によって封止されることが多い。なお、便宜的に、同図
中バンプは、実際よりかなり大きく図示している。
は、図31に示した従来のワイヤボンディングの場合と
ほぼ同様である。実装基板20裏面のほぼ全面にGND
電極50が形成されており、実装基板20上に形成され
た電極パッドの一部は実装基板20に形成されたスルー
ホール60を介してこのGND電極50に電気的に接続
されている。
通り、矩形平面を有するMMICチップ10の図中手前
の短辺に沿って設けられたバンプ30を介してMMIC
チップ上の回路に入力される。出力信号は、もう一方の
チップ短辺に沿って設けられたバンプ30を介して信号
線40を通り外部に出力される。
るMMICチップでは、伝送線路としてマイクロストリ
ップ線路が用いられる。マイクロストリップ線路とは、
面状のGND線と面状の信号線とを誘電体層を介して対
向させた構造を有する伝送線路をいう。従来は、この誘
電体層としてMMICチップの母体基板であるガリウム
砒素(GaAs)基板そのものを用い、GaAs基板裏
面にGND線を形成し、基板表面に信号線を形成する構
成を有するマイクロストリップ線路を採用していた。
のGNDを確保するために、500μm以上の厚みを有
するGaAs基板をエッチングして50μm程度の厚み
とし、さらにその基板にビアホールを形成する必要があ
り、その工程は容易ではなかった。そこで、最近、従来
のマイクロストリップ線路構成に替えて以下の新たな構
成を有する伝送線路が用いられるようになってきた。
線のどちらをもチップ基板表面に形成する構成を有する
コプレーナ線路である。この構成では、能動素子等もG
ND線と同一平面に形成されるため、能動素子のGND
を確保する場合にも基板にビアホールを形成する必要が
ない。
D線と、このGND線上に形成した多層もしくは単層の
誘電体層と、この誘電体層上に形成した信号線とで構成
される薄膜マイクロストリップ線路である。薄膜マイク
ロストリップ線路では、GND線、誘電体層および信号
線すべてが薄膜で形成されている点が従来のマイクロス
トリップ線路と異なる。基板自体のエッチング等を必要
としないため、プロセス上の負担が少ない。
線路である。この逆薄膜マイクロストリップ線路は、G
aAs基板表面上に形成した信号線と、この信号線上に
形成した誘電体層とさらにこの誘電体層上に形成したG
ND線とで構成される。この構造は、丁度上述の薄膜マ
イクロストリップ線路の信号線とGND線の配置を上下
で逆にした構造に相当する。
プをフリップチップ実装した超高周波信号処理用モジュ
ール(以下、MMICモジュールと呼ぶ。)の設計に関
して、本願発明者等は、独自の解析検討を行い、この解
析結果より、モジュール設計上考慮すべきいくつかの超
高周波帯特有の問題を明らかにした。以下の第1から第
3の実施の形態において、これらの問題と各問題を解決
するためのモジュール設計思想、およびこの設計思想に
基づくMMICモジュールの実施例について説明する。
波数]図1(B)は、絶縁層として樹脂等の誘電体層を
用いた薄膜マイクロストリップ線路を有するMMICチ
ップを用いたMMICモジュールの断面図の一例を示
す。これは、図1(A)中の切断線IB−IBにおける
モジュールの断面に相当する。
As基板表面のほぼ全面にGND線80が形成されてい
る。同図中に示したGND線80の開口部は、能動素子
や集中定数回路が形成される回路形成領域に相当する。
なお、同図中これらの回路については図示を省略した。
GND線80および回路形成領域を覆うように、GaA
s基板上には誘電体層90が形成されており、この誘電
体層90の表面上に信号線40aが形成されている。
ーホール25を介し誘電体層90表面に形成されたバン
プ30に電気的に接続され、このバンプ30は、実装基
板20の表面に形成された電極パッド35および実装基
板20に形成されたスルーホール60を介して、実装基
板20の裏面に形成されたGND電極50に電気的に接
続される。
ルの断面図であるが、モジュールを構成する導電体材料
に実線によるハッチングを入れてみたものである。な
お、チップ基板に形成されたGND線80中の開口部の
存在は無視できるものとする。
ICモジュール内に(MMIC基板上のGND線80)
−(スルーホール25)−(バンプ30)−(電極パッ
ド35)−(スルーホール60)−(GND電極50)
の連続する各導電体に囲まれた疑似的空胴体(破線ハッ
チング部)が形成されていることに気づいた。又、さら
に、これらの導電体により形成される疑似的な空胴が要
因となって共振が発生しうることに気づいた。
い、その共振周波数frのレベルを求めた。即ち、解析
を行うに際し、疑似的空胴体内に存在する誘電体層90
の誘電率を2.7、その厚みh1を10μm、封止樹脂
70の誘電率を3.6、その厚みh2を50μm、実装
基板20の誘電率を2.7その厚みh3を10μmとし
た。また、MMICチップ10の信号線40が入力され
る辺の長さaを1.5mm、前記辺に隣接する辺の長さ
bを3.0mm、実装基板20の幅cを1.5mmとし
た。なお、これらの値は、従来のボンディングワイヤを
用いた実装方式におけるモジュールの各構成要素の設計
値を参考としたものである。
た通過特性を示すグラフである。横軸に周波数をGHz
単位で、縦軸に通過特性をdB単位で示した。同グラフ
に示すように、63.25GHzに共振によるディップ
が生じるという結果を得た。
空胴体によって生じる共振周波数frが、MMICモジ
ュールの使用周波数fuのオーダーとほぼ同じ高周波帯
にあり、このことに注意を払わずにモジュールの設計を
行うと通信障害を引き起こす危険が高いことが明らかと
なった。
リップチップ実装方法を用いて作製した超高周波信号処
理用のMMICモジュールを作製する際には、導電体に
よってモジュール内に形成される疑似的空胴体の共振周
波数frが使用周波数fuと重複しないようにモジュー
ル設計を行うことが、安定した信号処理を行うために必
要であるとの知見を得た。
等を考慮すると上限が存在する。即ちMMICは、この
上限である最高使用周波数fumaxより必ず低い周波
数帯域で用いられる。そこで、共振周波数frを確実に
最高使用周波数fumaxより高い値となるようにモジ
ュール設計を行えば、上記通信障害の発生を防止でき
る。
デル]図2(C)は、以上の知見に基づくモジュール設
計を行うため、モジュール内に形成される導電体で囲ま
れた空胴体を取り出し、より簡易な空胴体モデルで置き
換えたものである。このモデルにおいては、導電体に囲
まれた空胴体を同一平面形状を有する3つの誘電体層か
ら構成されるものとした。同図中誘電体90aは誘電体
層90と同じ厚みh1と比誘電率e1を持つもの、誘電体
70aは封止樹脂70と同じ厚みh2と比誘電体率e2を
持つもの、誘電体20aは実装基板20と同じ厚みh3
と比誘電率e3を持つものとした。
ICチップの最高使用周波数fumaxより大きければ
常にMMICチップの使用周波数fuを空胴体による共
振周波数frより小さくできる。図2(C)のモデルに
おける共振周波数frは、空胴共振器の共振波長を求め
る一般式より求められる。最低共振周波数は最低次の共
振モードと一致するため、一般式は以下に示す式(1)
に変形できる。
共振波長、eaは上記空胴体モデルの等価誘電率であ
る。また、aは3つの誘電体層の矩形平面における短辺
の長さ、bは3つの誘電体層の矩形平面における長辺の
長さに相当する。
形平面の短辺、長辺の長さにそれぞれ対応している。
(90a、70a、20a)の等価誘電率eaは、次式
(2)より求められる。
(1)に代入し、最低次共振波長λrを求め、これを周
波数に変換して得られた共振周波数frは、62.5G
Hzとなった。この値は、図2(B)のグラフに示した
電磁界解析によるシミュレーション値とせいぜい1%の
誤差範囲で一致するものであり、この結果より図2
(C)のモデルを使用した設計が妥当であることを確認
できた。
ND線、実装基板のGND電極、MMIC最外周のバン
プ及び実装基板のスルーホールとで囲まれた空間とす
る。なお、ここで「最外周のバンプ」とは、MMICチ
ップ上にその外縁に沿って形成されるバンプを意味す
る。
隔の考慮]既に述べてきた図2(C)のモデルは、(M
MIC基板上のGND線80)−(スルーホール25)
−(バンプ30)−(電極パッド35)−(スルーホー
ル60)−(GND電極50)の連続する各導電体が疑
似的空胴体を形成するとの前提にたつものである。すな
わち、GND線80は、MMIC基板上のほぼ全面に形
成されており、GND80線上の開口部は共振周波数f
rを求める計算式上で無視できる程度に小さく、バンプ
30は隣接するバンプ30との間隔がほぼ0であるとの
近似がなされたものである。スルーホールや電極パッド
等の密度は、いずれもバンプ間隔に依存する。なお、こ
こでいうバンプは、GND線に電気的に接続されるバン
プを意味する。
バンプは独立しており、隣接するバンプ間隔はゼロでな
ない。また、GND線に接続されているバンプは形成さ
れる全バンプの一部である。よって、安全な設計を行う
ためには、GND線に電気的に接続されるバンプ間隔を
考慮する必要がある。
図を示すものである。図中に示された破線の小円はバン
プの存在を示す。チップの短辺の長さa、長辺の長さ
b、GND線に接続され、チップ短辺に沿って形成され
たバンプの間隔をBpとしている。
されるため、この信号線40との関係から必要なバンプ
の位置が定まる。よって、短辺に沿って形成されるバン
プの数や位置にはそれほど自由度はない。これに対し、
チップ長辺に沿って形成されるバンプの数や位置、即ち
バンプ間隔Bpは、チップ中に形成する回路に応じ変動
しうる。
って形成されるバンプ間隔Bpと共振周波数との関係を
電磁界解析を用いてシミュレーションした結果を示す。
なおシミュレーションの前提として、最も一般的に用い
られるチップの平面形状を参考にして、MMICチップ
の長辺長さbに対する短辺長さaの比を4:3として計
算をおこなった。
間隔が0の場合の共振周波数をf0として正規化して示
した。横軸にはバンプ間隔Bpを、MMICチップ長辺
の長さbで正規化して示した。このグラフからわかるよ
うに、バンプ間隔Bpが広がるにつれ、共振周波数fr
が低下する。
間隔BpはMMICチップの長辺の長さbより必ず小さ
い。よって、実際の共振周波数frは、バンプ間隔Bp
がMMICチップの長辺幅bに相当する場合に得られる
共振周波数fr(Bp=b)より常に大きい。そこで、
fr(Bp=b)が、MMICチップで使用される最高
使用周波数fumaxより低い場合に、擬似的空胴体に
よる共振が原因で、MMICチップが誤動作する可能性
があることがわかる。従って、fr(Bp=b)をMM
ICチップで使用される最高使用周波数fumaxより
大きくなるように設計すれば、確実に共振周波数による
信号障害を避けることができる。
さbに相当する場合とは、式(1)において、MMIC
チップの短辺長さaが無限大となつた場合に相当する。
即ち、式(2)に、a=∞を代入すると、共振波長λr
は以下の式(3)で示される。
下の式(4)で示される。なお、cは光速度を示す。
ュールにおいて、MMICチップの共振周波数frによ
る信号障害の発生を確実に防ぐためには、以下の式
(5)を満足するモジュールを設計することが望まし
い。
得ることができる。
長辺の長さがbの場合、擬似的空胴体による共振が起こ
る最低周波数は、c/2b√(ea)以上であることがわ
かる。
に接続されるバンプが3つ以上存在する場合は、バンプ
ピッチBpの値はb/2以下となるため、擬似的空胴体
の共振周波数frは、以下の(6)式で表すこともでき
る。
行する。MMICチップは入力信号を増幅する機能を持
つことが多い。従って、長辺方向の信号にフィードバッ
クが掛かった場合、発振などの問題が生じ易くなる。チ
ップ長辺方向の伝送線路がこのような擬似的空胴体と結
合を起こさないようにするためには、擬似的空胴によっ
て形成される、チップの長辺方向の伝送線路平行な擬似
的導波管による最低次モードのカットオフ周波数がMM
ICの最高使用周波数より高ければよい。従って、以下
の(7)式を充たす必要がある。
のバンプが存在する場合は、以下の(7’)式を充たす
ことが望ましい。
るGND線80が、基板の全面に形成されており、GN
D線内に形成されている開口部が無視できる程度に小さ
いことを前提としている。
けるMMIC基板での波長をλu/√(εr)とすると
き、開口部の径がλu/4√(εr)以下になると上述の
空胴共振周波数の式において開口部の大きさを無視でき
る。即ちGND線内に形成される開口部の径をOrとす
ると、次式(8)を充たす場合は、開口の存在を無視で
きる。なお、当然ながら、MMICチップで用いられる
ミリ波等の超高周波信号帯域においては、λu/4√
(εr)で表現される長さは、MMICチップの短辺aよ
り短いので、これらを併せて以下の(8)式が得られ
る。
中定数回路の径は上記式(8)を充たす開口部の径と比
較し十分に小さい。よって、実際にGND線上に形成さ
れる開口部のサイズも通常上記式(8)を充たす。
プチップ実装方法を用いた超高周波信号処理用モジュー
ルに関する実施例について説明する。
ジュールは、上述した設計思想に基づく最も基本となる
モジュールの構成例を示すものである。図4(A)に実
施例1.1に係る半導体装置である超高周波信号処理用
モジュールの斜視図を示す。図4(B)は図4(A)中
のIVB−IVB切断線におけるモジュールの断面図であ
る。
に示したものと共通する。MMICチップ10におい
て、母体基板であるGaAs基板の主表面のほぼ全面に
GND線80が形成されている。GND線80の一部に
は開口部が形成されており、そこにはHEMT等の能動
素子や各種集中定数回路が形成されている。GND線8
0に形成される開口部のサイズは、上述した式(8)の
条件を充たす。
されており、この誘電体層90上に信号線40aが形成
されている。即ち、このGND線80、誘電体層90お
よび信号線40aとでマイクロストリップ線路を形成し
ている。誘電体層90としては、一般にポリイミドやB
CB等の樹脂を用いる。
たビアホール100を介してバンプ30に電気的に接続
されている。さらにバンプ30は、実装基板20表面上
に形成されている電極パッドと電気的に接続されてお
り、実装基板20に形成されたスルーホール60を介し
て実装基板20の裏面に形成されたGND電極50と電
気的に接続されている。バンプ30で保持される、MM
ICチップ10と実装基板20との間隙およびバンプ周
囲は、封止樹脂70で封止されている。封止樹脂70の
存在は、熱応力に対するバンプ接続部の接着強度を強化
できる。
ンダ等を使用できる。実装基板材料としては、テフロ
ン、BCB(ベンゾシクロブテン)、ポリイミド等の樹
脂基板やアルミナ等のセラミックス基板を使用できる。
源を供給する回路パターン及びGaAs基板の主表面上
に形成するトランジスタ等の素子については図示を省略
している。
うに、モジュールには、(MMIC基板上のGND線8
0)−(スルーホール100)−(バンプ30)−(実
装基板20に形成された電極パッドおよびスルーホール
60)−(実装基板20のGND電極50)の導電体で
囲まれ空胴体が形成されている。
体を示すモデルであり、同図中上からMMICチップ上
の誘電体層90b、封止樹脂70b、実装基板20bか
らなる。この空胴体の側壁を全部導電体で覆った空胴共
振周波数frを、信号線40からMMICチップに入力
される信号の最高使用周波数fumaxよりも高くなる
ように、図4(A)に示すモジュールの各構成部のサイ
ズや材料が設計される。
2に係るモジュールの斜視図を示す。図5(B)は図5
(A)中のVB−VB切断線におけるモジュールの断面
図である。
1のモジュールと同様である。実施例1.1の場合と異
なる点は、実施例1.2では、MMICチップの中央付
近に、GND線80に接続された(誘電体層90に形成
されたスルーホール)−(バンプ)−(実装基板中に形
成されたスルーホール)から構成されるビア(導電経
路)110が形成されていることである。
を設けると、導電体によって囲われる空胴体の体積を実
質的に狭くできる。よって、最外周バンプのみにより形
成される擬似的空胴体の設計共振周波数frがMMIC
の最高使用周波数fumaxより低い場合でも、チップ
中央付近にビア110を設けて、MMICのGND線と
実装基板のGND電極を電気的に接続することにより、
実際に得られる共振周波数frを高くできる。結果的に
MMICの最高使用周波数fumaxより共振周波数f
rが高くできるため、MMICを安定に動作させること
ができる。
3に係るモジュールの斜視図を示す。図6(B)は図6
(A)中のVIB−VIB切断線におけるモジュールの断面
図である。
1のモジュールと同様である。実施例1.1の場合と異
なる点は、図4(A)に示す実施例1.1において実装
基板20中に形成されているスルーホール60を、スル
ーホール65で置き換えている点である。スルーホール
65は、スルーホール60よりチップ中央に寄せて形成
されている。このため図6(B)より明かなように、導
電体によって囲われる空胴体の幅を実質的に狭くでき
る。即ち、先に説明した共振周波数の波長を求める式
(1)におけるaの値を実質的に小さくする場合に相当
し、共振周波数frを上げることができる。
より容易に、MMICチップに入力される信号の最高使
用周波数fumaxより共振周波数frを高く設定する
ことが可能となる。
4に係るモジュールの斜視図を示す。図7(B)は図7
(A)中のVIIB−VIIB切断線におけるモジュールの断
面図である。
実施例1.1〜実施例1.3におけるMMICチップと
異なり、逆薄膜マイクロストリップ線路を用いたもので
ある。MMICチップ以外のモジュールの構造に関して
は、実施例1.1におけるモジュールの構造と共通す
る。
の薄膜マイクロストリップ構造の上下を逆にした構造、
即ちMMICチップの母体基板であるGaAs基板表面
にトランジスタや集中定数回路とともに信号線40aが
形成され、これらの上に誘電体層90が設けられ、この
誘電体層90上にGND線85が形成される構造をい
う。
ストリップ構造を採用する場合においても、(MMIC
基板上のGND線85)−(バンプ30)−(実装基板
20上の電極パッド)−(実装基板20に形成された電
極パッド及びスルーホール60)−(実装基板20裏面
に形成されたGND電極50)の連続する導電体で囲ま
れた空胴体が存在し、この空胴体に起因した共振が発生
する点は、薄膜マイクロストリップ構造を採用した場合
と同様である。
体を示すモデルである。同図中上から封止樹脂70bと
実装基板20bとからなる。この空胴体の側壁を全部導
電体で覆った空胴共振周波数frを、信号線40からM
MICチップに入力される信号の最高使用周波数fum
axよりも高くなるように、各構成部のサイズや材料を
設計する。
5に係るモジュールの斜視図を示す。図8(B)は図8
(A)中のVIIIB−VIIIB切断線におけるモジュールの
断面図である。
実施例1.1〜実施例1.4におけるMMICチップと
異なり、伝送線路としてコプレーナ線路を用いている。
MMICチップ以外のモジュールの構造に関しては、実
施例1.1におけるMMICモジュールの構造と共通す
る。
は、図8(B)に示すように、GaAs基板表面上に信
号線40aとGND線85が形成されている。信号線4
0aの左右にGND線85が形成され、信号線40aと
その左右のGND線85との間は一定のギャップが存在
する。
を採用する場合においても、(MMIC基板上のGND
線85)−(バンプ30)−(実装基板20上の電極パ
ッド)−(実装基板20に形成された電極パッド及びス
ルーホール60)−(実装基板20裏面に形成されたG
ND電極50)の連続する導電体で囲まれた擬似的空胴
体が存在し、この空胴体に起因した共振が発生する点
は、薄膜マイクロストリップ構造および逆薄膜マイクロ
ストリップ構造を採用した場合と同様である。
体を示すモデルである。同図中上から封止樹脂70bと
実装基板20bとからなる。この空胴体の側壁を全部導
電体で覆った場合の共振周波数frを、MMICでの最
高使用周波数fumaxよりも高くなるように、モジュ
ールのサイズや材料を設計する。
施例1.6に係るモジュールの斜視図を示す。図9
(B)は図9(A)中のIXB−IXB切断線におけるモジ
ュールの断面図である。
4におけるモジュールと同様である。実施例1.6にお
けるMMICチップは逆薄膜マイクロストリップ構造を
有している。実施例1.4の場合と構造上異なる点は、
実施例1.4においては、MMICチップ10上の信号
線40aと実装基板20上の信号線40との接続点を装
置中央に設けていることである。図9(B)に示すよう
に、信号線40は、MMICチップ中央に設けられたス
ルーホール120およびこれと接続されるバンプ32に
より実装基板上の信号線40と電気的に接続されてい
る。
央まで延ばしている。導体で囲まれた空胴体が共振する
場合、空胴体の中央部は磁界が弱くなっている場所であ
ることから、信号線と空胴体の結合量が小さくなり、共
振が抑制される。
実施例1.7に係るモジュールの斜視図を示す。図10
(B)は図10(A)中のXB−XB切断線におけるモ
ジュールの断面図である。
1におけるモジュールと同様である。実施例1.1の場
合と異なる点は、MMICチップの外周囲のみに封止樹
脂層70を備えていることである。よって、MMICチ
ップ10と実装基板20との間隙は空気110の層とな
る。
1.7においても、実施例1.1の場合と同様に、(M
MIC基板上のGND線80)−(スルーホール10
0)−(バンプ30)−(実装基板20に形成された電
極パッド及びスルーホール60)−(実装基板20のG
ND電極50)からなる導電体で囲まれた空胴体が形成
される。
のかわりに空気110に置きかわることとなる。空気の
比誘電率は1であり封止樹脂より小さい。このため式
(2)より求められる、空胴体の等価誘電率eaが下が
る。よって、式(4)から明かなように、空胴体の共振
周波数frを高くすることができる。
構造より、より容易に、MMICチップに入力される信
号の最高使用周波数fumaxより共振周波数frを高
く設定することが可能となる。また、バンプ30の周囲
には封止樹脂70を備えているため、熱応力に対し、十
分なバンプの接着強度を維持できる。
実施例1.8に係るモジュールの斜視図を示す。図11
(B)は図11(A)中のXIB−XIB切断線におけるモ
ジュールの断面図である。
7におけるモジュールと同様である。実施例1.7の場
合と異なる点は、MMICチップ10と実装基板20の
間のすべての封止樹脂層70をなくした点である。
においても、実施例1.7の場合と同様に、(MMIC
基板上のGND線80)−(スルーホール100)−
(バンプ30)−(実装基板20に形成された電極パッ
ド及びスルーホール60)−(実装基板20のGND電
極50)からなる導電体で囲まれた空胴体が形成され、
その空胴体の一部が封止樹脂のかわりに比誘電率がそれ
より小さい空気で置きかえられている。
胴体の共振周波数frを高くすることができ、実施例
1.1のモジュール構造より、より容易に、MMICチ
ップに入力される信号の最高使用周波数fumaxより
共振周波数frを高く設定することが可能となる。
するためには、空気の部分が空胴体に占める割合が多い
ほどよい。従って、バンプ30が高い方が好ましい。図
11(C)は、高いバンプを形成するための構成例を示
すバンプの断面図である。図11(C)に示すように、
バンプを銅(Cu)等の金属材料で形成するコア125
とその周囲を覆うように形成するハンダ130とで構成
すれば、コア125によりバンプが支えられ、バンプ高
さを容易に高くできる。
さそのものの正確な制御を可能とする。バンプの高さ制
御は、共振周波数frを決める上で重要なファクターで
あるため、他の実施例においても、図11(C)に示し
たコア付きバンプの使用は有効である。
実施例1.9に係るモジュールの斜視図を示す。図12
(B)は図12(A)中のXIIB−XIIB切断線における
モジュールの断面図である。
1におけるモジュールと同様である。実施例1.1の場
合と異なる点は、MMIC基板上に面状に形成されてい
るGND線80の一部に1または複数の開口パターンを
作り、その部分に抵抗14を形成している点である。図
12(A)、図12(B)には、2箇所に抵抗14を形
成した例を示している。なお、抵抗14は、電気的に周
囲のGND線80と電気的に接続されている。
D線80)−(スルーホール100)−(バンプ30)
−(実装基板20に形成された電極パッド及びスルーホ
ール60)−(実装基板20のGND電極50)からな
る導電体で囲まれた空胴体が形成する容量成分が小さく
なるため、共振周波数frが上昇する。
り、より容易に、MMICチップに入力される信号の最
高使用周波数fumaxより共振周波数frを高く設定
することが可能となる。
1.10に係るモジュールの斜視図を示す。図13
(B)は図13(A)中のXIIIB−XIIIB切断線におけ
るモジュールの断面図である。
1におけるモジュールと同様である。実施例1.1の場
合と異なる点は、実装基板20の裏面に面状に形成され
ているGND電極50に開口パターン53を形成したも
のである。この開口パターン53は、MMICチップを
実装基板へ投影した領域内で部分的に設けられている。
パターン53を形成すると、(MMIC基板上のGND
線80)−(スルーホール100)−(バンプ30)−
(実装基板20に形成された電極パッド及びスルーホー
ル60)−(実装基板20のGND電極50)からなる
導電体で囲まれた空胴体が形成する容量成分が小さくな
るため、共振周波数frを上げることができる。
り、より容易に、MMICチップに入力される信号の最
高使用周波数fumaxより共振周波数frを高く設定
することが可能となる。
をチップサイズ程度まで広く採れば、実施例1.1にお
ける空胴体を囲んでいる導電体の一部を形成する実装基
板裏面のGND電極が除かれることになり、空胴体自身
が存在しなくなる。この結果、共振が発生しなくなり、
共振について考慮する必要がなくなる。
1.11に係るモジュールの斜視図を示す。図14
(B)は図14(A)中のXIVB−XIVB切断線における
モジュールの断面図である。
は、実施例1.1におけるモジュールを金属製の中空管
150中に収めていることである。中空管150で囲ま
れた空間は、導波管に相当し、外部から入る一定以上の
周波数(カットオフ周波数fc)を遮断する。よって、
モジュール動作をより安定に行わせることが可能とな
る。
fc1は、中空管150の幅をdとすると、1/2dで
表されるが、カットオフ周波数fc1は、MMICの最
高使用周波数fumaxより高くする必要があるため、
以下の式(9)を充たすことが必要である。
要件を充たす実施例1.11に係るモジュール構成を採
用すれば、使用周波数帯域で安定して使用する事が出来
る。
50内に備えるモジュールとして実施例1.1における
モジュールの例を示しているが、他のいずれの実施例に
おけるモジュールを備えても同様な効果を得ることがで
きる。
1.12に係るモジュールの斜視図を示す。図15
(B)は図15(A)中のXVB−XVB切断線におけるモ
ジュールの断面図である。
は、実施例1.1におけるモジュールを金属製ボックス
160中に収めていることである。
れる疑似的空胴体とは別に、金属製ボックス160自体
による空胴体が形成される。金属製ボックス160によ
る空胴体の大きさは、モジュール内に形成される疑似的
空胴体より大きい。よって、一般には、金属製ボックス
160による共振周波数fc2は、擬似的空胴体の共振
周波数frより小さくなる。この場合は、fc2をMM
ICの最高使用周波数fumaxより高くするように設
計する必要がある。
価誘電率が金属製ボックス160の空胴体の等価誘電率
より大きいと、共振周波数frより金属製ボックスの空
胴体で発生する共振周波数fc2が大きくなる可能性も
ある。この場合には、MMICの使用周波数帯域は共振
周波数frによって制限されることとなるため、共振周
波数frをMMICの最高使用周波数fumaxより高
くするように設計する必要がある。なお、この条件は、
実施例1.1におけるモジュールにおいてはすでに充た
す。
合は、金属製ボックスによる共振周波数fc2が擬似的
空胴体による共振周波数frより高く、かつfc2がM
MICの最高使用周波数fumaxより高くなるような
条件でモジュール設計を行えば、MMICチップの動作
を安定化させることができる。
160内に備えるモジュールとして実施例1.1におけ
るモジュールの例を示しているが、他のいずれの実施例
におけるモジュールを備えても同様な効果を得ることが
できる。
キャパシタからの漏れ磁界]図16(A)は、フリップ
チップ実装したMMICチップの回路を簡易に示す回路
構成図である。一般に、ミリ波帯等の超高周波を使用す
る回路においては、トランジスタのためのバイアス回路
として、線路長が使用波長の約λ/4となる伝送線路の
先端にMIMキャパシタ15aを接続したショートスタ
ブ15をMMICチップ上に形成している。トランジス
タ側から見たインピーダンスはほぼ無限大となるため、
信号成分はこのバイアス回路に漏れることなく良好に伝
播される。
ョートスタブ15の存在を示すMMICモジュールの平
面図である。ここでは、ショートスタブ15を、破線で
示す矩形のMIMキャパシタ15aとL字型の引き出し
線で示している。ここでは、4個のMIMキャパシタ1
5aを示しているが、MIMキャパシタの数および配置
場所は限定されない。
るMMICチップにおいて、電源安定化のため、チップ
外周囲にデカップリングキャパシタ等の電子部品が実装
される場合も多い。図16(C)は、デッカップリング
キャパシタ140を有するMMICモジュールの平面図
である。同図に示すように、デカップリングキャパシタ
140は、チップに隣接してその外周囲に配置されるの
が通常である。
MIMキャパシタ15aとその周囲の構造の一例を示す
MMICモジュールの部分断面図である。同図に示すM
MICモジュールでは、GaAs基板10表面にMIM
キャパシタ15aが形成され、さらにMIMキャパシタ
15a上に薄膜マイクロストリップ線路が形成されてい
る。MIMキャパシタ15aの正電極が薄膜マイクロス
トリップ線路の外に形成され、MIMキャパシタ15a
の負電極が薄膜マイクロストリップ線路のGND線80
と共通している。
バイアス回路のインピーダンスはほぼ無限大であるた
め、信号成分がバイアス回路に漏れることはない。しか
し、バイアス回路先端のMIMキャパシタ15aに注目
すると、そのインピーダンスは十分低いため、MIMキ
ャパシタ15aとMMIC上のGND線80との間には
多量の変位電流が流れる。この変位電流が、図中破線で
示すように、MIMキャパシタ15aおよびその周囲に
磁界を発生させうることに本願発明者は気づいた。この
磁界は、MIMキャパシタ15a内部のみならずその周
囲に広がり、MMICチップの外周囲にまでおよぶ可能
性がある。図17中にはこの磁界の存在を破線で示して
いる。
10外周囲にデカップリングキャパシタ140等の電子
部品を有する場合は、このような広い範囲の漏れ磁界が
存在すると、これらの電子部品の特性に悪影響を与える
虞れがある。
キャパシタ140を備えたMMICの一部断面図、図1
8(B)は、その平面図である。これらの図に示すよう
にMIMキャパシタ15aからのもれ磁界がデカップリ
ングキャパシタ140にも及ぶと、この漏れ磁界とデカ
ップリングキャパシタ140間で強い電磁結合が起こり
バイアス回路の特性が大きく劣化する危険がある。
した場合、MMICチップ上のMIMキャパシタ15a
の正電極は、デカップリングキャパシタ140のキャパ
シタンスを形成する誘電体と、同一平面上に位置する可
能性が高い。この理由は、通常のプロセスを用いてバン
プを形成した場合、バンプ高さh1がデカップリングキ
ャパシタの高さh2より低くなるからである。
ュールにおけるバイアス回路の特性のシミュレーション
を行い、漏れ磁界の影響を確認した。このシミュレーシ
ョン結果を図19(A)および図19(B)中、破線A
で示す。なお、ここで使用したデカップリングキャパシ
タのサイズは0.2mm×0.2mm×0.1mmであ
り、その誘電体層の誘電率は1000である。このデカ
ップリングキャパシタ140は、49.5GHzおよび
53.0GHzで自己共振を起こしていることがわか
る。このグラフから、デカップリングキャパシタの自己
共振周波数において、デカップリングキャパシタ140
ともれ磁界の間で強い磁界結合が起こることが確認でき
た。
性を得るためには、MIMキャパシタから発生する磁界
の影響がチップ外周囲のデカップリングキャパシタ等の
電子部品に及ばないようにすることが必要であるとの知
見を得た。
止しうる構造を有するMMICモジュールの実施例につ
いて説明する。
2.1にかかるMMICの簡易な回路図例である。回路
構成は図16(A)に示すものと基本的に同じである。
また、図20(B)は、実施例2.1にかかるMMIC
のショートスタブ15の存在を示すモジュールの平面構
成図である。なお、便宜的に図中上下のMIMキャパシ
タ15aと上下バンプは同一線上に配置しているが、他
の回路構成との関係により、実際の回路上では、その配
置は変わる。この平面構成も図16(B)に示すものと
基本的に同じである。
C−XXCにおける断面図である。図20(C)に示すよ
うに、裏面にGND電極50を備えた実装基板20上
に、MMICチップ10がバンプ30を介してフリップ
チップ実装されている。ここでは伝送線路として薄膜マ
イクロストリップ線路を用いたMMICチップの例を示
す。即ち、GaAs基板表面に形成されたGND線80
と、この上に形成された誘電体層90、さらに誘電体層
90上に形成された信号線40bで薄膜マイクロストリ
ップ線路が構成されている。
に、このMMICモジュールにおいても、(MMIC基
板上のGND線80)−(スルーホール25)−(バン
プ30)−(電極パッド35)−(スルーホール60)
−(GND電極50)のほぼ連続する各導体により、疑
似的空胴体が形成されている。
シタ15aの正電極が上述する擬似的空胴体内部に形成
され、MIMキャパシタ15aの負電極がGND線80
と共通していることである。即ち、MIMキャパシタ1
5a全体が、上述する擬似的空胴体内に形成されてい
る。よって、該キャパシタで発生する磁界が空胴体の有
するシールド効果により外部に漏れにくくなっている。
その結果、MMICチップ外部に電子部品を配置する場
合にもこれらの特性に影響を与えることが少なくなる。
2.2にかかるMMICモジュールの簡易な平面構成図
である。図21(B)は、図21(A)の破断線XXIB
−XXIBにおける断面図である。同両図に示すように、
実施例2.2のMMICモジュールは、実施例2.1の
構成を有するMMICチップの外周囲に複数個のデカッ
プリングキャパシタ140を備えたものである。
−(スルーホール25)−(バンプ30)−(電極パッ
ド35)−(スルーホール60)−(GND電極50)
のほぼ連続する各導電体により形成される疑似的空胴体
中にMIMキャパシタ15aが備えられている。
る磁界は、この疑似的空胴体によってシールドされる。
特に、MIMキャパシタ15aとデカップリングキャパ
シタ140の間に介在するバンプ30は、発生磁界がデ
カップリングキャパシタ140に及ぶのを阻止する効果
が高い。
えた実施例2.2のMMICにおけるバイアス回路の特
性をシミュレーションした結果を図19(A)、図19
(B)中に実線Bで示す。グラフから明らかなように、
破線Aで示すMIMキャパシタが擬似的空胴体外部に置
かれる構成を有するMMICモジュール(図18
(A))の場合に比較し、デカップリングキャパシタの
自己共振周波数における磁界結合の量は大幅に減少して
いる。この結果より、MIMキャパシタ15aを擬似的
空胴体内に置いた実施例2.2のMMICモジュール構
造が、チップ外部への磁界のもれを効果的に阻止できる
ことが確認された。
2.3にかかるMMICの簡易な回路構成図である。回
路構成は図16(A)に示すものと基本的に同じであ
る。但し、ここではチップの外縁に沿って配置されるバ
ンプ用の矩形パッド17とは別にこのバンプ用矩形パッ
ド17とショートスタブ15間に新たにビア(導電経
路)用のパッド18が設けられている。
MICのショートスタブ15とビア31の存在を示すモ
ジュールの平面構成図である。なお、便宜的に図中上下
のMIMキャパシタ15aと上下バンプ、ビア31は同
一線上に形成されるものとする。
IIC−XXIICにおける断面図である。図22(C)に示
すように、実施例2.3にかかるMMICは、実施例
2.1のMMICの構成にビア31が形成されているこ
とを特徴とする。このビア31は、GaAs基板上に形
成されるGND線80と実装基板20の裏面に形成され
たGND電極50の間を電気的につないでおり、(誘電
体層90に形成されたスルーホール)−(バンプ)−
(実装基板20中に形成されたスルーホール)から構成
されている。
と、これに近接するチップ外縁に沿って形成されるバン
プ30との間に配置され、MIMキャパシタにより発生
する磁界を効果的に遮るため、実施例2.1の場合に比
較し、より高い磁界シールド効果が得られる。
2.3の構成を有するMMICモジュールにおいて、チ
ップ外周囲にデカップリングキャパシタ140を備えた
ものである。
MICのショートスタブ15とビア31およびデカップ
リングキャパシタ140の存在を示すモジュールの平面
構成図である。なお、便宜的に図中上下のMIMキャパ
シタ15aとビア31は同一線上に形成されるものとす
る。
XIIIB−XXIIIBにおける断面図である。図23
(B)に示すように、実施例2.4にかかるMMIC
は、実施例2.3と同様な構成を有するMMICチップ
の外周囲にデカップリングキャパシタ140を備えたも
のである。
えた実施例2.4の構成のMMICにおけるバイアス回
路の特性をシミュレーションした結果を図19(A)、
図19(B)中に一点鎖線Cで示す。このグラフから明
らかなように、MIMキャパシタ15aが擬似的空胴体
内に置かれている実施例2.2の場合に比較し、49.
5GHz、および53.0GHzにおける結合量はさら
に減少している。
ショートスタブを有する場合は、ショートスタブを構成
するMIMキャパシタが発生する磁界の漏れにより、チ
ップ外部に備えられる電子部品等と使用周波数帯内で磁
界結合を起こし、バイアス回路の特性が劣化する虞れが
あるが、実施例2.1〜実施例2.4に示すように、M
IMキャパシタ全体を疑似空胴体内に形成したり、さら
にビア等をMIMキャパシタと電子部品との間に配置す
ることにより、MMICチップ外への磁界の漏れを低減
し、磁界結合によるバイアス回路の特性劣化を防止する
ことができる。
るビアの数やその他ショートスタブの配置、バンプの数
等は制限されるものではない。
プ基板厚さと入出力信号のアイソレーションとの関係]
図24(A)はコプレーナ線路を有するMMICモジュ
ールの断面図、図24(B)は薄膜マイクロストリップ
線路を有するMMICモジュールの断面図、図24
(C)は逆薄膜マイクロストリップ線路を有するMMI
Cモジュールの断面図をそれぞれ示す。
ナ線路および逆薄膜マイクロストリップ線路は、GaA
s基板上に直接信号線40Cが形成されており、薄膜マ
イクロストリップ線路では、GaAs基板上に形成され
た誘電体層90上にGND線80が形成される。
るMMICモジュールにおいても、導体膜(GND線8
0)とその上に形成された誘電体層(GaAs基板)か
らなる積層構造を有すると解することができる。この積
層構造は、まさに「導体上に薄い誘電体膜が被さった構
造の伝送線路」を構成する。即ち、本来の伝送線路とは
別に、MMICチップ内には「導体上に薄い誘電体膜が
被さった構造の伝送線路」が寄生していると解すること
ができる。なお、以下この二つの伝送線路を区別するた
め、便宜的に、本来の伝送経路を「主伝送線路」、「導
体上に薄い誘電体膜が被さった構造の伝送線路」を「寄
生伝送線路」と呼ぶ。
ストリップ線路を有するMMICチップでは、主伝送線
路を構成する信号線がGaAs基板上に直接形成されて
いるため、主伝送線路から発生する電磁界がGaAs基
板内、即ち寄生伝送線路内に入り込み、主伝送線路と寄
生伝送線路間で結合を起こすおそれが高い。
力側信号線との間は十分な距離で隔てられているが、寄
生伝送線路においては、線路が入力側から出力側まで連
続して存在している。よって、両線路間で結合がおこる
と、本来十分にアイソレーションされているはずの主伝
送線路の入力信号と出力信号間でアイソレーションの劣
化が起こる可能性がある。
るMMICチップにおいても、能動素子は誘電体層を介
することなく、GaAs基板表面上に形成されるが、そ
の形成領域には、能動素子だけでなく、能動素子と主伝
送線路との接続部も形成される。よって、コプレーナ線
路、逆薄膜マイクロストリップ線路と同様に、ここで主
伝送線路と寄生伝送線路間で結合が起きる可能性があ
る。
が被さった構造の伝送線路」の伝送モードのカットオフ
周波数fcは、誘電体膜の厚みをt、その比誘電率
εr、光速度をc、nを次数とすると、次のような式で
表される。
オフ周波数はTM0モード(カットオフ周波数0)、最
低次から2番目のモードのカットオフ周波数はTE1モ
ードであることがわかる。
s基板を誘電体層とする伝送線路モードを考えるとよ
い。以下、このモードを「GaAs基板モード」と呼
ぶ。GaAs基板モードにおいて、GaAs基板の比誘
電率εrは、12.9であるから、寄生伝送線路におけ
るTE1モードのカットオフ周波数は上述の(11)式
から以下の(12)式で表される。
s基板のTE1モードのカットオフ周波数は72GHz
となる。
線路および逆薄膜マイクロストリップ線路の各線路を有
するMMICチップにおけるGaAs基板モードと、M
MIC上の主伝送線路との結合の有無を確認するため、
実際のMMICモジュール構造を考慮し、電磁界シミュ
レーションを行った。また、各伝送線路を有するMMI
Cチップにおいて、さらに1)スタブを有さない構造、2)
オープンスタブを有する構造、3)ショートスタブを有す
る構造の3種の構造についても電磁界シミュレーション
を行った。なお、オープンスタブ、ショートスタブはM
MICチップの短辺にほぼ平行となるように設けた。
ナ線路を有するMMICチップにおいて、1)スタブを有
さない構造、2)オープンスタブを有する構造、および3)
ショートスタブを有する構造のそれぞれを示す平面図で
ある。
のGaAs基板表面の同一面上にGND線80と信号線
40cが形成されており、信号線40とその両側に形成
されるGND線80との間は一定のギャップで保たれて
いる。また、平面上で分割された2つのGND線80形
成領域を電気的に接続するため、主伝送線路40cを跨
いでブリッジ55が形成されている。
Cチップサイズを1.2mm×1.5mm、GaAs基
板の厚みを0.3mm、信号線40cの幅を20μm、
GND線80と信号線40間のギャップを15μmとし
た。また、MMICチップ上の左右に形成される主伝送
線路の入力側、出力側それぞれの直線線路部の距離L0
を各々0.4mmとした。また、図中左右で示す入力信
号側の直線線路部と出力側の直線線路部との距離L
1を、入出力信号間のアイソレーションが十分とれるよ
うに0.7mmとした。なお、F1G.25Cに示すよ
うにオープンスタブまたはショートスタブを有する場合
のスタブ間距離は0.3mmとした。
するMMIC、逆薄膜マイクロストリップ構造を有する
MMICチップにおいても、1)スタブを有さない構造、
2)オープンスタブを有する構造、3)ショートスタブを有
する構造の3種の構造について解析を行った。信号線幅
を20μm、GaAs基板上の誘電体層90の厚さを1
0μm、その比誘電率を2.7とした。なお、他の条件
はコプレーナ線路を有するMMICチップの場合と同じ
とした。
ーション結果を示す。図26(A)はコプレーナ線路を
有するMMICモジュールにおける、図26(B)は薄
膜マイクロストリップ線路を有するMMICモジュール
における、図26(C)は逆薄膜マイクロストリップ線
路を有するMMICモジュールにおけるそれぞれのアイ
ソレーション特性を示す。アイソレーション(S21)
値の絶対値が小さい程、即ちグラフ中上側になるほどア
イソレーションが悪いことを示す。
て、3種の伝送線路を有するMMICを比較する。図2
6(A)に示すように、コプレーナ線路を有するMMI
Cにおいては、ショートスタブを有する場合、周波数が
低ければアイソレーションは良好であるが、60GHz
〜70GHz以上になると急激にアイソレーションが悪
化している。これより、MMICチップ上の主伝送線路
とGaAs基板モード(寄生伝送線路)の最低次のTM
0モードとの結合量は小さく、TE1モードとの結合量が
大きいことがわかる。
に、薄膜マイクロストリップ線路および逆薄膜マイクロ
ストリップ線路の場合において、ショートスタブを備え
た場合は、いずれの場合も比較的低い周波数領域から周
波数の増加に従いアイソレーションが悪化している。こ
れは、最低次のモードであるTM0モードでも結合が起
こるためと解される。なお、両者のアイソレーション値
(S21値)自身を比較すると、薄膜マイクロストリッ
プ線路の方がアイソレーションは良好である。
でに第2の実施の形態中で説明したように、MIMキャ
パシタと伝送線路との組み合わせで構成されるものをい
うが、高周波領域では、MIMキャパシタが十分低イン
ピーダンスとなり、DC的にショートされたショートス
タブと同じ働きをするため、上述のシミュレーションに
おいては、DC的に短絡させたショートスタブとして扱
った。
幅機能を有するトランジスタ等の能動素子が複数搭載さ
れているが、入出力信号間のアイソレーションが悪い場
合は、この増幅素子の機能によりアイソレーションの不
良がさらに増幅されてしまう。よって、複数個の能動素
子を有するMMICにおいては、特に良好なアイソレー
ションを得ることが望まれる。上述のシミュレーション
の結果から、良好なアイソレーションを得るためには、
使用伝送線路として、コプレーナ線路もしくは薄膜マイ
クロストリップ線路を用いることが好ましいといえる。
プンスタブを有するものについて、3種の伝送線路を有
するMMICモジュールを比較する。いずれの伝送線路
を有するMMICモジュールにおいても、スタブなしの
場合とオープンスタブを有する場合のアイソレーション
特性は、比較的近似した特徴を示す。
ICモジュールの場合において、アイソレーションの劣
化が始まる周波数は寄生伝送線路によるTE1モードの
カットオフ周波数(約72GHz)とほぼ一致している
ことがわかる。従って、薄膜マイクロストリップ線路を
有するMMICモジュールにおいては、MMICの最高
使用周波数fumaxを寄生伝送線路によるTE1モー
ドのカットオフ周波数fcより低く設定すれば、主伝送
線路と寄生伝送線路との結合によるアイソレーションの
劣化の問題を避けることができる。
場合においては、薄膜マイクロストリップ線路と比べて
アイソレーションの変曲点がより低い周波数で現れてい
る。またコプレーナ線路を有するMMICにおいては、
スタブを有さな構造よりオープンスタブを有する構造、
あるいはショートスタブを有する構造におけるアイソレ
ーションの変曲点が低い周波数で現われている。これ
は、コプレーナ線路では、主伝送線路及び寄生伝送線路
ともに空気中に伝送エネルギーが漏洩しやすい構造であ
ることに起因していると解される。即ち、実質的な伝送
特性に関与する誘電体層の厚みが、GaAs基板の実際
の厚みだけでないことが原因であると考えられる。例え
ば、コプレーナ線路の場合、T分岐などの伝送線路の大
きな不連続によりGaAs基板モードがMMICと実装
基板間との空間に漏れ出す。
電率の高い実装基板20にはほとんど入り込まないと考
えられるため、実効的な誘電体層の厚さはGaAs基板
の厚さtとバンプの高さh、即ち実装基板20とMMI
Cチップ10の間隙を加え合わせたものと考えればよ
い。こうして、実質的な誘電体層の厚みを考慮して求め
た寄生伝送線路によるTE1モードのカットオフ周波数
fcよりMMICの最高使用周波数fumaxを低く設
定すれば、主伝送線路と寄生伝送線路との結合を回避す
ることが可能となる。
ICチップの短辺にほぼ平行なショートスタブを有する
構造において主伝送線路と寄生伝送線路との結合は起こ
りやすいため、寄生伝送線路のTE1モードのカットオ
フ周波数fcをMMICの最高使用周波数fumaxよ
り高くすることは有効である。
くコプレーナ線路、薄膜マイクロストリップ線路を有す
るMMICモジュールについて、上述した解析結果に基
づく、フリップチップ実装を用いた超高周波信号処理用
モジュールに関する実施例について説明する。
ーナ線路を用いたMMICモジュールについて、上述し
た設計思想に基づくモジュールの構成例を示すものであ
る。
Cチップをフリップチップ実装した実施例3.1のMM
ICモジュールの斜視図である。図27(B)は、図2
7(A)における破断線XXVIIB−XXVIIBにおけるモジ
ュールの断面図である。図27(C)は当該MMICに
おける回路構成図である。
s基板の厚みをt(μm)、バンプの高さをh(μ
m)、光速度をcとすると、実施例3.1のコプレーナ
線路を有するMMICモジュールは、以下の式を充たす
ものとする。
ナ線路を有するMMICで発生する寄生伝送線路による
TE1モードのカットオフ周波数fcを示している。上
述したシミュレーション結果より、コプレーナ線路の場
合は、寄生伝送線路から空間に漏れる電磁界の影響を考
慮し、GaAs基板およびバンプ30で支持されたGa
As基板と実装基板間の空間も含め誘電体層と捉えるの
が適当であるため、誘電体層厚みを(t+h)としてい
る。
用周波数fumaxがGaAs基板モード(寄生伝送線
路)におけるカットオフ周波数fcより低くなるよう
に、MMICモジュールの設計値を定めれば、入出力信
号間の良好なアイソレーション特性を得ることができ
る。
イクロストリップ線路を用いたMMICモジュールにつ
いて、上述した設計思想に基づくモジュールの構成例を
示すものである。
Cチップをフリップチップ実装した実施例3.2のMM
ICモジュールの斜視図である。図28(B)は、図2
8(A)における破断線XXVIIIB−XXVIIIBにおけるモ
ジュールの断面図である。図28(C)は当該MMIC
における回路構成図である。
s基板の厚みをt(μm)、光速度をcとすると、実施
例3.2の薄膜マイクロストリップ線路を有するMMI
Cモジュールは、以下の(14)式を充たすものとす
る。
を有するMMICで発生する寄生伝送線路によるTE1
モードのカットオフ周波数を示している。
すように、薄膜マイクロストリップ線路を有するMMI
Cモジュールの設計値を定めれば、入出力信号間の良好
なアイソレーション特性を得ることができる。
モジュールは、上述した設計思想に基づくコプレーナ線
路又は薄膜マイクロストリップ線路を有するMMICモ
ジュールについての応用例を示すものである。
MICモジュールの斜視図である。図29(B)は、図
29(A)における破断線XXIXB−XXIXBにおけるMM
ICモジュールの断面図である。なお、図29(B)に
は、薄膜マイクロストリップ線路を有するMMICチッ
プの例を示しているが、薄膜マイクロストリップ線路に
限らず、コプレーナ線路を有するMMICチップであっ
てもよい。
Cモジュールの特徴は、実施例3.1または実施例3.
2にかかるMMICモジュールを金属製の中空管150
中に収納していることである。中空管150は電気的に
4面が接続された管である。中空管で囲まれた空間は導
波管に相当し、外部から進入する一定以上の周波数を遮
断するができる。
から、カットオフ周波数近傍では、中空管150の入出
力のアイソレーションは劣化する。特に、中空管内に納
めたMMICのGaAs基板モードが、導波管の外側か
ら侵入してきたエバネッセントモードを伝達し、MMI
C上の信号線路と結合するとMMICの入出力のアイソ
レーションは劣化するおそれがある。特に、中空管15
0の両端に、信号レベルが大きく違う信号が入力する場
合、例えば、送信アンテナと受信アンテナの信号が実装
基板の伝送線路を通じてMMICモジュールに入力され
る場合には発振などの問題が起きる可能性がある。
ードはTE01モードであり、この伝送モードにおけるカ
ットオフ周波数fc(GHz)は、中空管150の内壁
の幅をd1(mm)とすると、以下の式(15)で表さ
れる。
は、上述の実施例3.1または実施例3.2のモジュー
ルを用いているため、式(13)あるいは式(14)を
充たし、寄生伝送線路のTE1モードが励起されないよ
うに、チップ厚みtもしくはバンプ高さhが設定されて
いる。即ち、寄生伝送線路を伝達するモードはTM0モ
ードのみである。
TMモードのうち、最低次のモードであるTM11モード
を通過させないカットオフ周波数fcを有するようにそ
の大きさが設計されるとよい。
1(mm)、高さをg(mm)とすると、TM11モード
のカットオフ周波数fc(GHz)は以下の式(16)
で表される。
関係式(17)を満たすように設計すればよい。
が、MMICモジュール内は、擬似空胴体によってシー
ルドされているため、中空管のTEモードとMMIC上
の伝送線路及び素子が結合は小さく、安定してMMIC
を動作させることが可能である。
は、中空管に最低次の伝播モードであるTE01モードも
通過しないために、ほぼ従来のメタルパッケージと同等
の高い入出力アイソレーションを確保することができ
る。
モジュールは、上述した設計思想に基づくコプレーナ線
路又は薄膜マイクロストリップ線路を有するMMICに
ついての別の応用例を示すものである。
MICモジュールの斜視図である。図30(B)は、図
30(A)における破断線XXXB−XXXBにおけるモジュ
ールの断面図である。なお、図30(B)には、薄膜マ
イクロストリップ線路を有するMMICチップの例を示
しているが、これに限らず、コプレーナ線路を有するM
MICチップであってもよい。
MMICモジュールの特徴は、実施例3.1または実施
例3.2にかかるMMICチップ10を実装基板20上
に複数個実装したモジュールであり、各MMICチップ
ごとに、メタルキャップ170を被せていることであ
る。
基板20中に形成するスルーホールを介して、実装基板
底面のGND線に電気的に接続されている。よって、こ
のメタルキャップ170は、実質的に上述した実施例
3.3における中空管150と同様に、一定以上の周波
数を遮断する効果をもたらす。
2(mm)とすると、上述した実施例3.3中の式と同
様に、次式(18)で示されるカットオフ周波数fc
(GHz)以上の周波数を遮断できる。
ップを実装基板20上に実装する際にも、モジュール全
体の大きさを大型化することなく、モジュール全体を中
空管内に収納した場合と同様な電気的なシールド効果を
得ることができる。
形態それぞれについて説明したが、本発明は各実施の形
態あるいは各実施例に制限されるものではない。例え
ば、各実施の形態は独立に実施されるのみならず、各実
施の形態の特徴を重畳的に具備するMMICモジュール
を設計してもよい。
するMMICモジュールについて図20Cに示す断面構
造を備えたMMICモジュールであって、(GND線8
0)−(バンプ30)−(実装基板のスルーホール6
0)−(実装基板のGND電極50)からなる擬似的空
胴体を有し、さらにこの疑似的空胴体内にショートスタ
ブを構成するMIMキャパシタ28を有するMMICモ
ジュールにおいて、上記擬似的空胴体の生じる共振周波
数frがMMICの最高使用周波数fumaxより高く
なるように設計したMMICモジュールは、第1実施の
形態および第2の実施の形態における構成を備えたモジ
ュールである。また、さらに、式(13)に示す関係を
充たす設計を行えば、第1の実施の形態〜第3の実施の
形態それぞれの構成を備えるモジュールとなる。
述の実施の形態中では代表的なGaAsを例にとって説
明したが、他の誘電体材料を基板とした場合にも同様に
各実施の形態における発明は有効である。
ば、フリップチップ実装されたMMICチップを有する
半導体モジュールにおいて、(MMICのGND線)−
(バンプ)−(実装基板に形成されるスルーホール)−
(実装基板上のGND電極)からなる連続する導電体で
形成される疑似的空胴体が生じる共振周波数frがMM
ICチップの最高使用周波数fumaxより高いため、
該擬似的空胴体による共振周波数frとMMICの使用
波数fuの重複による信号障害の発生を未然に防止でき
る。
ャパシタを有するバイアス回路を備える場合は、上記疑
似的空胴体内にこのMIMキャパシタを備える。MIM
キャパシタで発生する磁界が上記擬似的空胴体でシール
ドされ、外部への漏れを制限し、MMICチップ周辺に
配置される電子部品への漏れ磁界の影響を防ぎ、安定し
た動作を確保することができる。
線より構成される寄生の伝送線路と、MMICチップ上
に形成された本来の伝送線路との結合が起こらないよう
に、MMICチップの厚み又はバンプの高さを調整する
ことで、入出力信号間のアイソレーション特性の劣化を
防止できる。
構成例を示すモジュールの斜視図と断面図である。
在を説明するためのモジュールの断面図、空胴体による
共振周波数を示すグラフ、および空胴体モデルを示す空
胴体の斜視図である。
形成するバンプの配置を説明するためのMMICチップ
の平面図および共振周波数とバンプ間隔の関係を示すグ
ラフである。
ICモジュールの斜視図、断面図および空胴体モデルを
示す斜視図である。
ICモジュールの斜視図および断面図である。
ICモジュールの斜視図および断面図である。
ICモジュールの斜視図、断面図および空胴体モデルを
示す斜視図である。
ICモジュールの斜視図 および断面図および空洞体モ
デルを示す斜視図である。
ICモジュールの斜視図、断面図である。
MICモジュールの斜視図、断面図および空胴体モデル
を示す斜視図である。
MICモジュールの斜視図および断面図、およびバンプ
構造を説明するためのバンプ周囲の断面構造である。
MICモジュールの斜視図および断面図である。
MMICモジュールの斜視図および断面図である。
MMICモジュールの斜視図および断面図である。
MMICモジュールの斜視図および断面図である。
成図、およびMMICモジュールの平面構成図である。
断面図である。
を示すための第2の実施の形態にかかるモジュールの一
部断面図、および一部平面図である。
ス回路の特性をシミュレーションした結果を示すグラフ
である。
MICモジュールの回路構成図、モジュールの平面構成
図、モジュールの断面図である。
MICモジュールの平面構成図、モジュールの断面図で
ある。
MICの回路構成図、モジュールの平面構成図、モジュ
ールの断面図である。
MICモジュールの平面構成図、モジュールの断面図で
ある。
有するMMICモジュール、薄膜マイクロストリップ線
路を有するMMICモジュール、逆薄膜マイクロストリ
ップ線路を有するMMICモジュールの断面図である。
レーナ線路を有するMMICモジュール、ショートスラ
ブを備えたコプレーナ線路を有するMMICモジュー
ル、オープンスラブを備えたコプレーナ線路を有するM
MICモジュールの平面構成図である。
有するMMICモジュール、薄膜マイクロストリップ線
路を有するMMICモジュール、逆薄膜マイクロストリ
ップ線路を有するMMICモジュールにおける入出力信
号のアイソレーション特性をシミュレーションした結果
を示すグラフである。
MICモジュールの斜視図、断面図、回路構成図であ
る。
MICモジュールの斜視図、断面図、回路構成図であ
る。
MICモジュールの斜視図、断面図である。
MICモジュールの斜視図、断面図である。
る。
Claims (12)
- 【請求項1】 基板と、前記基板上に形成された第1導
電体膜からなるGND線と第2導電体膜からなる信号線
とを備えた伝送線路とを有するMMICチップと、 前記GND線と電気的に接続され、前記MMICチップ
表面上に該チップ外縁に沿って形成された複数の第1バ
ンプと、 前記MMICチップが前記第1バンプを介してフリップ
チップ実装される実装基板と、 前記実装基板裏面に形成された第3導電体膜からなるG
ND電極と、 前記第1バンプと前記GND電極とを電気的に接続する
ため該実装基板に形成されたスルーホールとを有する半
導体モジュールであり、 前記GND線、前記複数の第1バンプ、前記スルーホー
ル、および前記GND電極を有する連続した導電体で構
成される疑似的空胴体により生じる共振周波数frが、
前記MMICチップでの最高使用周波数fumaxより
高いことを特徴とする半導体モジュール。 - 【請求項2】 前記伝送線路が、 コプレーナ線路、薄膜マイクロストリップ線路、若しく
は逆薄膜マイクロストリップ線路のいずれかである請求
項1に記載の半導体モジュール。 - 【請求項3】 前記MMICチップが、正四辺形もしく
は矩形平面形状を有し、このうち外部信号の入力部とな
る第1の辺に隣接する第2の辺の長さをbとし、前記疑
似的空胴体が有する等価誘電率をeaとし、光の速度を
cとしたとき、 前記MMICチップでの最高使用周波
数fumaxとの間で、以下の関係式を充たすことを特
徴とする請求項1に記載の半導体モジュール。 【数1】 - 【請求項4】 前記MMICチップが、正四辺形もしく
は矩形平面形状を有し、このうち外部信号の入力部とな
る第1の辺の長さをaとし、この第1の辺に隣接する第
2の辺の長さをbとし、前記疑似的空胴体が有する等価
誘電率をeaとし、光の速度をcとしたとき、 前記MMICチップでの最高使用周波数fumaxが、
以下の関係式を充たす請求項1に記載の半導体モジュー
ル。 【数2】 - 【請求項5】 前記第1バンプの周囲および前記MMI
Cチップと前記実装基板との間隙を封止樹脂で封止した
ことを特徴とする請求項1に記載の半導体モジュール。 - 【請求項6】 前記MMICチップと前記実装基板との
間隙に、空気層を備えたことを特徴とする請求項1に記
載の半導体モジュール。 - 【請求項7】 基板と、前記基板上に形成された第1導
電体膜からなるGND線と第2導電体膜からなる信号線
とを有する伝送線路と、前記基板上に形成された少なく
とも1または複数のMIMキャパシタを備えたバイアス
回路とを有するMMICチップと、 前記GND線と電気的に接続され、前記MMICチップ
表面上に該チップ外縁に沿って形成された複数の第1バ
ンプと、 前記MMICチップが前記第1バンプを介してフリップ
チップ実装される実装基板と、 前記実装基板裏面に形成された第3導電体膜からなるG
ND電極と、 前記第1バンプと前記GND電極とを電気的に接続する
ために該実装基板に形成されたスルーホールとを有する
半導体モジュールであり、 前記MIMキャパシタが、 前記GND線、前記複数の第1バンプ、前記スルーホー
ル、および前記GND電極を有する連続した導電体で囲
まれた疑似的空胴体内に形成されることを特徴とする半
導体モジュール。 - 【請求項8】 前記MIMキャパシタの負電極が、前記
GND線と共通することを特徴とする請求項7に記載の
半導体モジュール。 - 【請求項9】さらに、実装基板上のMMICキャパシタ
の外周囲に、複数のデカップリングキャパシタを有する
ことを特徴とする請求項7に記載の半導体モジュール。 - 【請求項10】 誘電体基板と、前記誘電体基板上に形
成された第1導電体膜からなるGND線と第2導電体膜
からなる信号線とを有する主伝送線路と、前記基板上に
形成された複数の能動素子とを有するMMICチップ
と、 前記GND線と電気的に接続され、前記MMICチップ
表面上にチップ外縁に沿って形成された複数の第1バン
プと、 前記MMICチップが前記第1バンプを介してフリップ
チップ実装される実装基板と、 前記実装基板裏面に形成された第3導電体膜からなるG
ND電極と、 前記第1バンプと前記GND電極とを電気的に接続する
ため該実装基板に形成されたスルーホールとを有する半
導体モジュールであり、 前記誘電体基板と前記GND線で構成される寄生伝送線
路のTE1伝送モードにおけるカットオフ周波数fc
が、前記MMICチップでの最高使用周波数fumax
より高いことを特徴とする半導体モジュール。 - 【請求項11】 前記主伝送線路として、コプレーナ線
路を有し、 前記誘電体基板上に前記能動素子のためのショートスタ
ブを備えたバイアス回路を有し、 前記MMICチップでの最高使用周波数をfumax、
前記誘電体基板の誘電率をεr、前記誘電体基板の厚さ
をt、前記第1バンプの高さをh、光の速度をcとする
とき、 以下の関係式を充たすことを特徴とする請求項10に記
載の半導体モジュール。 【数3】 - 【請求項12】 前記主伝送線路として、薄膜マイクロ
ストリップ線路を有し、 前記誘電体基板上に前記能動素子のためのショートスタ
ブを備えたバイアス回路を有し、 前記MMICチップでの最高使用周波数をfumax、
前記誘電体基板の誘電率をεr、前記誘電体基板の厚さ
をt、光の速度をcとするとき、 以下の関係式を充たすことを特徴とする請求項10に記
載の半導体モジュール。 【数4】
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10053947A JPH10308478A (ja) | 1997-03-05 | 1998-03-05 | 半導体モジュール |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-50686 | 1997-03-05 | ||
JP5068697 | 1997-03-05 | ||
JP10053947A JPH10308478A (ja) | 1997-03-05 | 1998-03-05 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10308478A true JPH10308478A (ja) | 1998-11-17 |
Family
ID=26391145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10053947A Pending JPH10308478A (ja) | 1997-03-05 | 1998-03-05 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10308478A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299901A (ja) * | 2001-03-29 | 2002-10-11 | Denso Corp | 高周波モジュール |
US6495915B1 (en) * | 2001-05-30 | 2002-12-17 | Apack Communications Inc. | Flip chip package of monolithic microwave integrated circuit |
US6967401B2 (en) * | 2000-10-05 | 2005-11-22 | Sanyo Electric Co., Ltd. | Semiconductor device, semiconductor module and hard disk |
WO2010026990A1 (ja) * | 2008-09-05 | 2010-03-11 | 三菱電機株式会社 | 高周波回路パッケージおよびセンサモジュール |
JP4529110B2 (ja) * | 2001-02-15 | 2010-08-25 | 日本電気株式会社 | 半導体装置 |
JP2014049877A (ja) * | 2012-08-30 | 2014-03-17 | Mitsubishi Electric Corp | プリント配線板 |
JP2014154605A (ja) * | 2013-02-05 | 2014-08-25 | Sumitomo Electric Ind Ltd | 電子装置 |
JP2017092479A (ja) * | 2013-01-25 | 2017-05-25 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | パッケージ、および、その伝送線の形成方法 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229725A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
JPH01143502A (ja) * | 1987-11-30 | 1989-06-06 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路 |
JPH03120736A (ja) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH03173436A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH04151902A (ja) * | 1990-10-16 | 1992-05-25 | Nec Yamagata Ltd | 半導体用パッケージ |
JPH0583010A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
JPH05129854A (ja) * | 1991-11-01 | 1993-05-25 | Mitsubishi Electric Corp | 広帯域電界効果トランジスタ増幅器 |
JPH05291500A (ja) * | 1992-04-15 | 1993-11-05 | Toshiba Corp | 化合物半導体集積回路 |
JPH05335477A (ja) * | 1992-06-03 | 1993-12-17 | Nec Corp | マイクロ波集積回路パッケージ |
JPH0774285A (ja) * | 1993-04-07 | 1995-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH07307416A (ja) * | 1994-05-12 | 1995-11-21 | Toshiba Corp | 半導体チップの実装方法及び半導体デバイス |
JPH0818310A (ja) * | 1994-06-28 | 1996-01-19 | Kyocera Corp | 半導体パッケージ |
JPH08316368A (ja) * | 1995-05-15 | 1996-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその実装方法 |
JPH08330696A (ja) * | 1995-05-26 | 1996-12-13 | Japan Radio Co Ltd | 高放熱効果のコプレーナ型mmic回路 |
JPH0936171A (ja) * | 1995-07-21 | 1997-02-07 | Sanyo Electric Co Ltd | 集積回路装置 |
JPH0993043A (ja) * | 1995-09-20 | 1997-04-04 | Fujitsu Ltd | 周波数変換器 |
-
1998
- 1998-03-05 JP JP10053947A patent/JPH10308478A/ja active Pending
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63229725A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置 |
JPH01143502A (ja) * | 1987-11-30 | 1989-06-06 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路 |
JPH03120736A (ja) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH03173436A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH04151902A (ja) * | 1990-10-16 | 1992-05-25 | Nec Yamagata Ltd | 半導体用パッケージ |
JPH0583010A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
JPH05129854A (ja) * | 1991-11-01 | 1993-05-25 | Mitsubishi Electric Corp | 広帯域電界効果トランジスタ増幅器 |
JPH05291500A (ja) * | 1992-04-15 | 1993-11-05 | Toshiba Corp | 化合物半導体集積回路 |
JPH05335477A (ja) * | 1992-06-03 | 1993-12-17 | Nec Corp | マイクロ波集積回路パッケージ |
JPH0774285A (ja) * | 1993-04-07 | 1995-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JPH07307416A (ja) * | 1994-05-12 | 1995-11-21 | Toshiba Corp | 半導体チップの実装方法及び半導体デバイス |
JPH0818310A (ja) * | 1994-06-28 | 1996-01-19 | Kyocera Corp | 半導体パッケージ |
JPH08316368A (ja) * | 1995-05-15 | 1996-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその実装方法 |
JPH08330696A (ja) * | 1995-05-26 | 1996-12-13 | Japan Radio Co Ltd | 高放熱効果のコプレーナ型mmic回路 |
JPH0936171A (ja) * | 1995-07-21 | 1997-02-07 | Sanyo Electric Co Ltd | 集積回路装置 |
JPH0993043A (ja) * | 1995-09-20 | 1997-04-04 | Fujitsu Ltd | 周波数変換器 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6967401B2 (en) * | 2000-10-05 | 2005-11-22 | Sanyo Electric Co., Ltd. | Semiconductor device, semiconductor module and hard disk |
JP4529110B2 (ja) * | 2001-02-15 | 2010-08-25 | 日本電気株式会社 | 半導体装置 |
JP4547823B2 (ja) * | 2001-03-29 | 2010-09-22 | 株式会社デンソー | 高周波モジュール |
JP2002299901A (ja) * | 2001-03-29 | 2002-10-11 | Denso Corp | 高周波モジュール |
US6495915B1 (en) * | 2001-05-30 | 2002-12-17 | Apack Communications Inc. | Flip chip package of monolithic microwave integrated circuit |
JP5371997B2 (ja) * | 2008-09-05 | 2013-12-18 | 三菱電機株式会社 | 高周波回路パッケージおよびセンサモジュール |
JP2011155287A (ja) * | 2008-09-05 | 2011-08-11 | Mitsubishi Electric Corp | 高周波回路パッケージおよびセンサモジュール |
JP2013165273A (ja) * | 2008-09-05 | 2013-08-22 | Mitsubishi Electric Corp | 高周波回路パッケージおよびセンサモジュール |
WO2010026990A1 (ja) * | 2008-09-05 | 2010-03-11 | 三菱電機株式会社 | 高周波回路パッケージおよびセンサモジュール |
JP2014187369A (ja) * | 2008-09-05 | 2014-10-02 | Mitsubishi Electric Corp | 高周波回路パッケージおよびセンサモジュール |
US9070961B2 (en) | 2008-09-05 | 2015-06-30 | Mitsubishi Electric Corporation | High-frequency circuit package and sensor module |
US9433080B2 (en) | 2008-09-05 | 2016-08-30 | Mitsubishi Electric Corporation | High-frequency circuit package and sensor module |
US9648725B2 (en) | 2008-09-05 | 2017-05-09 | Mitsubishi Electric Corporation | High-frequency circuit package and sensor module |
EP3598484A1 (en) * | 2008-09-05 | 2020-01-22 | Mitsubishi Electric Corporation | High-frequency circuit package and sensor module |
JP2014049877A (ja) * | 2012-08-30 | 2014-03-17 | Mitsubishi Electric Corp | プリント配線板 |
JP2017092479A (ja) * | 2013-01-25 | 2017-05-25 | 台湾積體電路製造股▲ふん▼有限公司Taiwan Semiconductor Manufacturing Company,Ltd. | パッケージ、および、その伝送線の形成方法 |
JP2014154605A (ja) * | 2013-02-05 | 2014-08-25 | Sumitomo Electric Ind Ltd | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6130483A (en) | MMIC module using flip-chip mounting | |
US7964937B2 (en) | Multilayer dielectric substrate and semiconductor package | |
JP3378435B2 (ja) | 超高周波帯無線通信装置 | |
US8994470B2 (en) | Circuit substrate having noise suppression structure | |
US7649499B2 (en) | High-frequency module | |
JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
US8222976B2 (en) | Multilayer dielectric substrate and semiconductor package | |
WO2011021328A1 (ja) | シールド層と素子側電源端子が容量結合した半導体装置 | |
US9048232B2 (en) | Package with integrated pre-match circuit and harmonic suppression | |
US6807063B2 (en) | High-frequency integrated circuit module | |
CN101499785A (zh) | 设置有功率放大器的高频模块 | |
US10403540B2 (en) | Integrated circuit | |
JPH10308478A (ja) | 半導体モジュール | |
JP2012028498A (ja) | ノイズ抑制構造を有する回路基板 | |
JP2002185201A (ja) | 高周波用配線基板 | |
JP2014236053A (ja) | 半導体パッケージ容器、半導体装置、電子機器 | |
JP2010272585A (ja) | フリップチップ実装構造 | |
JP2008263360A (ja) | 高周波基板装置 | |
JPH08274248A (ja) | 超広帯域集積回路装置 | |
JP2009212309A (ja) | 半導体パッケージ | |
US20230107075A1 (en) | High frequency device | |
JP3569481B2 (ja) | ミリ波半導体装置 | |
JP2001298306A (ja) | 高周波伝送線路基板、及び高周波パッケージ | |
JPH10163353A (ja) | マイクロ波デバイス用パッケージ | |
TW202308218A (zh) | 介電體共振器、以及使用其之介電體濾波器及多工器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |