JPH10308478A

JPH10308478A - 半導体モジュール

Info

Publication number: JPH10308478A
Application number: JP10053947A
Authority: JP
Inventors: Yasushi Shizuki; 康志津木; Yoshio Konno; 舜夫昆野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-05
Filing date: 1998-03-05
Publication date: 1998-11-17

Abstract

(57)【要約】【課題】超高周波帯域で安定に動作する、フリップチ
ップ実装法を用いたＭＭＩＣチップを有する半導体装置
を提供する。【解決手段】ＭＭＩＣチップと、前記ＭＭＩＣチップ
が実装される実装基板とを有し、前記実装の方法が複数
バンプを用いたフリップチップ実装方法である半導体装
置において、前記ＭＭＩＣチップが、絶縁層を介して信
号線とＧＮＤ線とが対向しあうマイクロストリップ構造
もしくは逆薄膜マイクロストリップ構造を有するもので
あり、前記実装基板が基板裏面に面状のＧＮＤ電極を有
するものであり、前記ＧＮＤ線、前記複数のバンプ、お
よび前記第３導電体膜を有する連続した導電体で囲まれ
た疑似的空胴体が生じる共振周波数ｆｒが、前記ＭＭＩ
Ｃチップにおける最高使用周波数ｆｕｍａｘより高いこ
とを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ミリ波、マイクロ
波等の超高周波帯信号を搬送波として使用する半導体モ
ジュールに関する。

【０００２】

【従来の技術】近年、通信用周波数資源が枯渇している
ため、ミリ波（３０ＧＨｚ以上）のような超高周波を使
用する要求が出ている。

【０００３】図３１は、このような超高周波信号を処理
するモジュールにおける従来のＭＭＩＣ（Monolithic M
icrowave Integrated Circuit ）チップの実装例を示
す。ＭＭＩＣチップ２１０の主表面中央には、通常ＨＥ
ＭＴ（High Electron MobilityTransistor）等の能動素
子やキャパシタ、抵抗等を含む集中定数回路や分布定数
回路等（図示省略）が形成されており、これらの回路の
周囲に、複数のボンディングパッド２３０が設けられて
いる。

【０００４】ＭＭＩＣチップ２１０が実装される実装基
板２２０上にも、ボンディングパッド２６０が設けられ
ており、それぞれの基板のボンディングパッド２３０、
２６０は、ボンディングワイヤ２４０で電気的に接続さ
れている。実装基板２２０上に形成されたボンディング
パッド２６０の一部は実装基板２２０に形成されたスル
ーホール２７０を介して実装基板裏面のほぼ全面に形成
されているＧＮＤ電極２８０に電気的に接続されてい
る。

【０００５】外部からの送信信号は、実装基板２２０上
に形成される一方の信号線２５０よりＭＭＩＣチップ上
の回路に、ボンディングワイヤ２４０とボンディングパ
ッド２３０を介して入力される。ＭＭＩＣチップの平面
形状は、正四辺形もしくは同図に示すように矩形であ
り、ＭＭＩＣチップが矩形平面を有する場合は、信号線
２５０は、チップ短辺の中央部に接続されるのが一般的
である。

【０００６】図３２は、ＭＭＩＣチップの主表面中央に
形成される回路の一例を示すものである。同図に示すよ
うに、回路はＨＥＭＴ２０１等の能動デバイスの他、複
数のキャパシタ２０３や複数の分布定数回路２０２ａ〜
２０２ｄで構成されている。

【０００７】

【発明が解決しようとする課題】従来のワイヤボンディ
ングを用いた実装方式では、チップ主表面上にボンディ
ングパッドを設ける必要がある。パッドの大きさは使用
するワイヤに対し十分な大きさを確保する必要があり、
ワイヤボンディング作業のためには作業性を確保するた
めＭＭＩＣチップ上のパッドと実装基板上のパッド間距
離を一定以上開ける必要もある。

【０００８】低周波信号処理用モジュールでは、ワイヤ
ボンディングを用いた実装方法にかえて、バンプを利用
した実装方法が採用されてきている。この新たな実装方
法では、従来のボンディングパッドに相当する領域にバ
ンプと呼ばれる金属の小突起を形成し、チップ基板を裏
がえして実装基板上に乗せ、バンプを介して直接チップ
上の回路と実装基板上の信号線等との電気的な接続を得
るものである。このような実装方法は、一般に、フリッ
プチップ実装方法と呼ばれている。

【０００９】フリップチップ実装方法は、ワイヤボンデ
ィング実装方法に較べ、実装に必要とされる面積を縮小
化できるため、モジュールの小型化を図ることができ
る。さらに、接続にボンディングワイヤを用いないた
め、ワイヤのインダクタ成分による信号の通過特性の劣
化を考慮する必要がなくなる。

【００１０】以上のような利点のため、今後ＭＭＩＣチ
ップを用いる超高周波信号処理用モジュールの実装方法
においても、フリップチップ実装方法を採用することが
望まれている。

【００１１】しかし、フリップチップ実装を行う際、超
高周波信号処理用モジュールとして従来の低周波信号用
モジュールの場合と同様な構造を採用することが好まし
いかどうかは現状では不明であり、これらの問題を含
め、使用する周波数帯域を考慮した新たなモジュール設
計思想の検討が必要となる。

【００１２】本発明は、使用周波数帯域において安定し
た動作特性を有する、より小型の超高周波信号処理用の
半導体モジュールを提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明の半導体モジュー
ルの第１の特徴は、基板と、前記基板上に形成された第
１導電体膜からなるＧＮＤ線と第２導電体膜からなる信
号線とを備えた伝送線路とを有するＭＭＩＣチップと、
前記ＧＮＤ線と電気的に接続され、前記ＭＭＩＣチップ
表面上に該チップ外縁に沿って形成された複数の第１バ
ンプと、前記ＭＭＩＣチップが前記第１バンプを介して
フリップチップ実装される実装基板と、前記実装基板裏
面に形成された第３導電体膜からなるＧＮＤ電極と、前
記第１バンプと前記ＧＮＤ電極とを電気的に接続するた
め該実装基板に形成されたスルーホールとを有する半導
体モジュールであり、前記ＧＮＤ線、前記複数の第１バ
ンプ、前記スルーホール、および前記ＧＮＤ電極を有す
る連続した導電体で構成される疑似的空胴体によって生
じる共振周波数ｆｒが、前記ＭＭＩＣチップでの最高使
用周波数ｆｕｍａｘより高いことである。

【００１４】上記第１の特徴を有するＭＭＩＣモジュー
ルによれば、ＭＭＩＣをフリップチップ実装するモジュ
ール構成により形成される上記疑似的空胴体が生じる共
振周波数ｆｒを最高使用周波数ｆｕｍａｘより高くして
いるため、ＭＭＩＣの使用周波帯域において、両周波数
帯の重複による信号障害の発生を防止でき、超高周波数
帯域における安定な動作を確保できる。

【００１５】本発明の半導体モジュールの第２の特徴
は、基板と、前記基板上に形成された第１導電体膜から
なるＧＮＤ線と第２導電体膜からなる信号線とを有する
伝送線路と、前記基板上に形成された少なくとも１また
は複数のＭＩＭキャパシタを備えたバイアス回路とを有
するＭＭＩＣチップと、前記ＧＮＤ線と電気的に接続さ
れ、前記ＭＭＩＣチップ表面上に該チップ外縁に沿って
形成された複数の第１バンプと、前記ＭＭＩＣチップが
前記第１バンプを介してフリップチップ実装される実装
基板と、前記実装基板裏面に形成された第３導電体膜か
らなるＧＮＤ電極と、前記第１バンプと前記ＧＮＤ電極
とを電気的に接続するために該実装基板に形成されたス
ルーホールとを有する半導体モジュールであり、前記Ｍ
ＩＭキャパシタが、前記ＧＮＤ線、前記複数の第１バン
プ、前記スルーホール、および前記ＧＮＤ電極を有する
連続した導電体で囲まれた疑似的空胴体内に形成される
ことである。

【００１６】上記第２の特徴を有するＭＭＩＣモジュー
ルによれば、ＭＩＭキャパシタが上記擬似的空胴体内に
形成されているので、ＭＩＭキャパシタで発生する磁界
がシールドされ、外部への漏れを制限できる。よって、
ＭＭＩＣチップ周辺に配置される電子部品への漏れ磁界
の影響を防ぎ、該電子部品の安定した動作を確保するこ
とができる。

【００１７】本発明の半導体モジュールの第３の特徴
は、誘電体基板と、前記誘電体基板上に形成された第１
導電体膜からなるＧＮＤ線と第２導電体膜からなる信号
線とを有する主伝送線路と、前記基板上に形成された複
数の能動素子とを有するＭＭＩＣチップと、前記ＧＮＤ
線と電気的に接続され、前記ＭＭＩＣチップ表面上にチ
ップ外縁に沿って形成された複数の第１バンプと、前記
ＭＭＩＣチップが前記第１バンプを介してフリップチッ
プ実装される実装基板と、前記実装基板裏面に形成され
た第３導電体膜からなるＧＮＤ電極と、前記第１バンプ
と前記ＧＮＤ電極とを電気的に接続するため該実装基板
に形成されたスルーホールとを有する半導体モジュール
であり、前記誘電体基板と前記ＧＮＤ線で構成される寄
生伝送線路のＴＥ１伝送モードにおけるカットオフ周波
数ｆｃが、前記ＭＭＩＣチップでの最高使用周波数ｆｕ
ｍａｘより高いことである。

【００１８】上記本発明の第３の特徴によれば、ＭＭＩ
ＣのＧＮＤ線と上記誘電体基板との構成により寄生的に
形成される寄生伝送線路の伝送モードにおけるカットオ
フ周波数がＭＭＩＣの最高使用周波数ｆｕｍａｘより高
いため、本来の伝送線路と寄生的に形成される伝送線路
間の結合を阻止し、入力信号と出力信号間の良好なアイ
ソレーション特性を確保できる。

【００１９】

【発明の実施の形態】図１（Ａ）は、フリップチップ実
装方式を用いてＭＭＩＣチップ１０を実装基板２０上に
実装した超高周波信号処理用モジュールの構成例を示す
斜視図である。

【００２０】フリップチップ実装方法では、ＭＭＩＣチ
ップ１０の主表面中央上に必要な能動素子や集中定数回
路が形成され、その周囲に金属の小突起であるバンプ３
０が必要な数形成される。実装に際しては、ＭＭＩＣチ
ップ１０を裏返し、チップ主表面上に形成されたバンプ
３０が実装基板２０上に予め形成された電極パッドに直
接接するように装着する。ＭＭＩＣチップ１０と実装基
板２０のバンプによる接続部にできる間隙は、樹脂７０
によって封止されることが多い。なお、便宜的に、同図
中バンプは、実際よりかなり大きく図示している。

【００２１】この他の電気的接続に必要な構成について
は、図３１に示した従来のワイヤボンディングの場合と
ほぼ同様である。実装基板２０裏面のほぼ全面にＧＮＤ
電極５０が形成されており、実装基板２０上に形成され
た電極パッドの一部は実装基板２０に形成されたスルー
ホール６０を介してこのＧＮＤ電極５０に電気的に接続
されている。

【００２２】外部からの入力信号は帯状の信号線４０を
通り、矩形平面を有するＭＭＩＣチップ１０の図中手前
の短辺に沿って設けられたバンプ３０を介してＭＭＩＣ
チップ上の回路に入力される。出力信号は、もう一方の
チップ短辺に沿って設けられたバンプ３０を介して信号
線４０を通り外部に出力される。

【００２３】一般に、ミリ波帯などの高周波で使用され
るＭＭＩＣチップでは、伝送線路としてマイクロストリ
ップ線路が用いられる。マイクロストリップ線路とは、
面状のＧＮＤ線と面状の信号線とを誘電体層を介して対
向させた構造を有する伝送線路をいう。従来は、この誘
電体層としてＭＭＩＣチップの母体基板であるガリウム
砒素（ＧａＡｓ）基板そのものを用い、ＧａＡｓ基板裏
面にＧＮＤ線を形成し、基板表面に信号線を形成する構
成を有するマイクロストリップ線路を採用していた。

【００２４】しかし、上述の構成を得るには、能動素子
のＧＮＤを確保するために、５００μｍ以上の厚みを有
するＧａＡｓ基板をエッチングして５０μｍ程度の厚み
とし、さらにその基板にビアホールを形成する必要があ
り、その工程は容易ではなかった。そこで、最近、従来
のマイクロストリップ線路構成に替えて以下の新たな構
成を有する伝送線路が用いられるようになってきた。

【００２５】第１のものは、伝送線路のＧＮＤ線と信号
線のどちらをもチップ基板表面に形成する構成を有する
コプレーナ線路である。この構成では、能動素子等もＧ
ＮＤ線と同一平面に形成されるため、能動素子のＧＮＤ
を確保する場合にも基板にビアホールを形成する必要が
ない。

【００２６】第２のものは、基板表面上に形成したＧＮ
Ｄ線と、このＧＮＤ線上に形成した多層もしくは単層の
誘電体層と、この誘電体層上に形成した信号線とで構成
される薄膜マイクロストリップ線路である。薄膜マイク
ロストリップ線路では、ＧＮＤ線、誘電体層および信号
線すべてが薄膜で形成されている点が従来のマイクロス
トリップ線路と異なる。基板自体のエッチング等を必要
としないため、プロセス上の負担が少ない。

【００２７】第３のものは、逆薄膜マイクロストリップ
線路である。この逆薄膜マイクロストリップ線路は、Ｇ
ａＡｓ基板表面上に形成した信号線と、この信号線上に
形成した誘電体層とさらにこの誘電体層上に形成したＧ
ＮＤ線とで構成される。この構造は、丁度上述の薄膜マ
イクロストリップ線路の信号線とＧＮＤ線の配置を上下
で逆にした構造に相当する。

【００２８】以上３種の伝送線路を用いたＭＭＩＣチッ
プをフリップチップ実装した超高周波信号処理用モジュ
ール（以下、ＭＭＩＣモジュールと呼ぶ。）の設計に関
して、本願発明者等は、独自の解析検討を行い、この解
析結果より、モジュール設計上考慮すべきいくつかの超
高周波帯特有の問題を明らかにした。以下の第１から第
３の実施の形態において、これらの問題と各問題を解決
するためのモジュール設計思想、およびこの設計思想に
基づくＭＭＩＣモジュールの実施例について説明する。

【００２９】Ｉ．第１の実施の形態［Ｉ−ａ．モジュール設計における第１の問題：共振周
波数］図１（Ｂ）は、絶縁層として樹脂等の誘電体層を
用いた薄膜マイクロストリップ線路を有するＭＭＩＣチ
ップを用いたＭＭＩＣモジュールの断面図の一例を示
す。これは、図１（Ａ）中の切断線ＩＢ−ＩＢにおける
モジュールの断面に相当する。

【００３０】ＭＭＩＣチップ１０の母体基板であるＧａ
Ａｓ基板表面のほぼ全面にＧＮＤ線８０が形成されてい
る。同図中に示したＧＮＤ線８０の開口部は、能動素子
や集中定数回路が形成される回路形成領域に相当する。
なお、同図中これらの回路については図示を省略した。
ＧＮＤ線８０および回路形成領域を覆うように、ＧａＡ
ｓ基板上には誘電体層９０が形成されており、この誘電
体層９０の表面上に信号線４０ａが形成されている。

【００３１】同図に示すように、ＧＮＤ線８０は、スル
ーホール２５を介し誘電体層９０表面に形成されたバン
プ３０に電気的に接続され、このバンプ３０は、実装基
板２０の表面に形成された電極パッド３５および実装基
板２０に形成されたスルーホール６０を介して、実装基
板２０の裏面に形成されたＧＮＤ電極５０に電気的に接
続される。

【００３２】図２（Ａ）は、図１（Ｂ）に示すモジュー
ルの断面図であるが、モジュールを構成する導電体材料
に実線によるハッチングを入れてみたものである。な
お、チップ基板に形成されたＧＮＤ線８０中の開口部の
存在は無視できるものとする。

【００３３】同図に示すように、本願発明者等は、ＭＭ
ＩＣモジュール内に（ＭＭＩＣ基板上のＧＮＤ線８０）
−（スルーホール２５）−（バンプ３０）−（電極パッ
ド３５）−（スルーホール６０）−（ＧＮＤ電極５０）
の連続する各導電体に囲まれた疑似的空胴体（破線ハッ
チング部）が形成されていることに気づいた。又、さら
に、これらの導電体により形成される疑似的な空胴が要
因となって共振が発生しうることに気づいた。

【００３４】そこで、以下の値を用いて電磁界解析を行
い、その共振周波数ｆｒのレベルを求めた。即ち、解析
を行うに際し、疑似的空胴体内に存在する誘電体層９０
の誘電率を２．７、その厚みｈ₁を１０μｍ、封止樹脂
７０の誘電率を３．６、その厚みｈ₂を５０μｍ、実装
基板２０の誘電率を２．７その厚みｈ₃を１０μｍとし
た。また、ＭＭＩＣチップ１０の信号線４０が入力され
る辺の長さａを１．５ｍｍ、前記辺に隣接する辺の長さ
ｂを３．０ｍｍ、実装基板２０の幅ｃを１．５ｍｍとし
た。なお、これらの値は、従来のボンディングワイヤを
用いた実装方式におけるモジュールの各構成要素の設計
値を参考としたものである。

【００３５】図２（Ｂ）は、上述の電磁界解析から求め
た通過特性を示すグラフである。横軸に周波数をＧＨｚ
単位で、縦軸に通過特性をｄＢ単位で示した。同グラフ
に示すように、６３．２５ＧＨｚに共振によるディップ
が生じるという結果を得た。

【００３６】本願発明者等のこの解析結果により疑似的
空胴体によって生じる共振周波数ｆｒが、ＭＭＩＣモジ
ュールの使用周波数ｆｕのオーダーとほぼ同じ高周波帯
にあり、このことに注意を払わずにモジュールの設計を
行うと通信障害を引き起こす危険が高いことが明らかと
なった。

【００３７】以上の解析結果より、本願発明者等は、フ
リップチップ実装方法を用いて作製した超高周波信号処
理用のＭＭＩＣモジュールを作製する際には、導電体に
よってモジュール内に形成される疑似的空胴体の共振周
波数ｆｒが使用周波数ｆｕと重複しないようにモジュー
ル設計を行うことが、安定した信号処理を行うために必
要であるとの知見を得た。

【００３８】一方、ＭＭＩＣで使用する周波数は、利得
等を考慮すると上限が存在する。即ちＭＭＩＣは、この
上限である最高使用周波数ｆｕｍａｘより必ず低い周波
数帯域で用いられる。そこで、共振周波数ｆｒを確実に
最高使用周波数ｆｕｍａｘより高い値となるようにモジ
ュール設計を行えば、上記通信障害の発生を防止でき
る。

【００３９】［Ｉ−ｂ．モジュール設計の為の空胴体モ
デル］図２（Ｃ）は、以上の知見に基づくモジュール設
計を行うため、モジュール内に形成される導電体で囲ま
れた空胴体を取り出し、より簡易な空胴体モデルで置き
換えたものである。このモデルにおいては、導電体に囲
まれた空胴体を同一平面形状を有する３つの誘電体層か
ら構成されるものとした。同図中誘電体９０ａは誘電体
層９０と同じ厚みｈ₁と比誘電率ｅ₁を持つもの、誘電体
７０ａは封止樹脂７０と同じ厚みｈ₂と比誘電体率ｅ₂を
持つもの、誘電体２０ａは実装基板２０と同じ厚みｈ₃
と比誘電率ｅ₃を持つものとした。

【００４０】考えられる最も低い共振周波数ｆｒがＭＭ
ＩＣチップの最高使用周波数ｆｕｍａｘより大きければ
常にＭＭＩＣチップの使用周波数ｆｕを空胴体による共
振周波数ｆｒより小さくできる。図２（Ｃ）のモデルに
おける共振周波数ｆｒは、空胴共振器の共振波長を求め
る一般式より求められる。最低共振周波数は最低次の共
振モードと一致するため、一般式は以下に示す式（１）
に変形できる。

【００４１】

【数５】なお、上記式（１）において、λｒは空胴共振の最低次
共振波長、ｅ_aは上記空胴体モデルの等価誘電率であ
る。また、ａは３つの誘電体層の矩形平面における短辺
の長さ、ｂは３つの誘電体層の矩形平面における長辺の
長さに相当する。

【００４２】なお、ａ、ｂは、ＭＭＩＣチップ１０の矩
形平面の短辺、長辺の長さにそれぞれ対応している。

【００４３】上記空胴体モデルが有する３つの誘電体層
（９０ａ、７０ａ、２０ａ）の等価誘電率ｅ_aは、次式
（２）より求められる。

【００４４】

【数６】上記式（２）よりｅ_aは３．０９となる。この値を式
（１）に代入し、最低次共振波長λｒを求め、これを周
波数に変換して得られた共振周波数ｆｒは、６２．５Ｇ
Ｈｚとなった。この値は、図２（Ｂ）のグラフに示した
電磁界解析によるシミュレーション値とせいぜい１％の
誤差範囲で一致するものであり、この結果より図２
（Ｃ）のモデルを使用した設計が妥当であることを確認
できた。

【００４５】以下、擬似的空胴体とは、ＭＭＩＣ上のＧ
ＮＤ線、実装基板のＧＮＤ電極、ＭＭＩＣ最外周のバン
プ及び実装基板のスルーホールとで囲まれた空間とす
る。なお、ここで「最外周のバンプ」とは、ＭＭＩＣチ
ップ上にその外縁に沿って形成されるバンプを意味す
る。

【００４６】［Ｉ−ｃ．空胴体モデルにおけるバンプ間
隔の考慮］既に述べてきた図２（Ｃ）のモデルは、（Ｍ
ＭＩＣ基板上のＧＮＤ線８０）−（スルーホール２５）
−（バンプ３０）−（電極パッド３５）−（スルーホー
ル６０）−（ＧＮＤ電極５０）の連続する各導電体が疑
似的空胴体を形成するとの前提にたつものである。すな
わち、ＧＮＤ線８０は、ＭＭＩＣ基板上のほぼ全面に形
成されており、ＧＮＤ８０線上の開口部は共振周波数ｆ
ｒを求める計算式上で無視できる程度に小さく、バンプ
３０は隣接するバンプ３０との間隔がほぼ０であるとの
近似がなされたものである。スルーホールや電極パッド
等の密度は、いずれもバンプ間隔に依存する。なお、こ
こでいうバンプは、ＧＮＤ線に電気的に接続されるバン
プを意味する。

【００４７】しかし、実際のＭＭＩＣチップでは個々の
バンプは独立しており、隣接するバンプ間隔はゼロでな
ない。また、ＧＮＤ線に接続されているバンプは形成さ
れる全バンプの一部である。よって、安全な設計を行う
ためには、ＧＮＤ線に電気的に接続されるバンプ間隔を
考慮する必要がある。

【００４８】図３（Ａ）は、ＭＭＩＣチップ１０の平面
図を示すものである。図中に示された破線の小円はバン
プの存在を示す。チップの短辺の長さａ、長辺の長さ
ｂ、ＧＮＤ線に接続され、チップ短辺に沿って形成され
たバンプの間隔をＢｐとしている。

【００４９】一般に、チップ短辺には信号線４０が接続
されるため、この信号線４０との関係から必要なバンプ
の位置が定まる。よって、短辺に沿って形成されるバン
プの数や位置にはそれほど自由度はない。これに対し、
チップ長辺に沿って形成されるバンプの数や位置、即ち
バンプ間隔Ｂｐは、チップ中に形成する回路に応じ変動
しうる。

【００５０】図３（Ｂ）は、ＭＭＩＣチップの長辺に沿
って形成されるバンプ間隔Ｂｐと共振周波数との関係を
電磁界解析を用いてシミュレーションした結果を示す。
なおシミュレーションの前提として、最も一般的に用い
られるチップの平面形状を参考にして、ＭＭＩＣチップ
の長辺長さｂに対する短辺長さａの比を４：３として計
算をおこなった。

【００５１】グラフ縦軸には共振周波数ｆｒを、バンプ
間隔が０の場合の共振周波数をｆ０として正規化して示
した。横軸にはバンプ間隔Ｂｐを、ＭＭＩＣチップ長辺
の長さｂで正規化して示した。このグラフからわかるよ
うに、バンプ間隔Ｂｐが広がるにつれ、共振周波数ｆｒ
が低下する。

【００５２】実際のＭＭＩＣチップにおいては、バンプ
間隔ＢｐはＭＭＩＣチップの長辺の長さｂより必ず小さ
い。よって、実際の共振周波数ｆｒは、バンプ間隔Ｂｐ
がＭＭＩＣチップの長辺幅ｂに相当する場合に得られる
共振周波数ｆｒ（Ｂｐ＝ｂ）より常に大きい。そこで、
ｆｒ（Ｂｐ＝ｂ）が、ＭＭＩＣチップで使用される最高
使用周波数ｆｕｍａｘより低い場合に、擬似的空胴体に
よる共振が原因で、ＭＭＩＣチップが誤動作する可能性
があることがわかる。従って、ｆｒ（Ｂｐ＝ｂ）をＭＭ
ＩＣチップで使用される最高使用周波数ｆｕｍａｘより
大きくなるように設計すれば、確実に共振周波数による
信号障害を避けることができる。

【００５３】バンプ間隔ＢｐがＭＭＩＣチップの長辺長
さｂに相当する場合とは、式（１）において、ＭＭＩＣ
チップの短辺長さａが無限大となつた場合に相当する。
即ち、式（２）に、ａ＝∞を代入すると、共振波長λｒ
は以下の式（３）で示される。

【００５４】

【数７】上記共振波長λｒより共振周波数ｆｒ（Ｂｐ＝ｂ）は以
下の式（４）で示される。なお、ｃは光速度を示す。

【００５５】

【数８】従って、フリップチップ実装方法を用いたＭＭＩＣモジ
ュールにおいて、ＭＭＩＣチップの共振周波数ｆｒによ
る信号障害の発生を確実に防ぐためには、以下の式
（５）を満足するモジュールを設計することが望まし
い。

【００５６】

【数９】また、上記式（５）を変形すると、以下の式（５’）を
得ることができる。

【００５７】

【数１０】上述する式（４）より、チップ短辺の長さがａ、チップ
長辺の長さがｂの場合、擬似的空胴体による共振が起こ
る最低周波数は、ｃ／２ｂ√（ｅ_a)以上であることがわ
かる。

【００５８】ＭＭＩＣチップの長辺方向に平行にＧＮＤ
に接続されるバンプが３つ以上存在する場合は、バンプ
ピッチＢｐの値はｂ／２以下となるため、擬似的空胴体
の共振周波数ｆｒは、以下の（６）式で表すこともでき
る。

【００５９】

【数１１】一方、ＭＭＩＣチップ上の信号は長辺に平行な方向に進
行する。ＭＭＩＣチップは入力信号を増幅する機能を持
つことが多い。従って、長辺方向の信号にフィードバッ
クが掛かった場合、発振などの問題が生じ易くなる。チ
ップ長辺方向の伝送線路がこのような擬似的空胴体と結
合を起こさないようにするためには、擬似的空胴によっ
て形成される、チップの長辺方向の伝送線路平行な擬似
的導波管による最低次モードのカットオフ周波数がＭＭ
ＩＣの最高使用周波数より高ければよい。従って、以下
の（７）式を充たす必要がある。

【００６０】

【数１２】従って、ＭＭＩＣチップの長辺に平行な方向に３つ以上
のバンプが存在する場合は、以下の（７’）式を充たす
ことが望ましい。

【００６１】

【数１３】なお、以上の式はあくまでもＭＭＩＣチップに形成され
るＧＮＤ線８０が、基板の全面に形成されており、ＧＮ
Ｄ線内に形成されている開口部が無視できる程度に小さ
いことを前提としている。

【００６２】一般には、最高使用周波数ｆｕｍａｘにお
けるＭＭＩＣ基板での波長をλｕ／√（ε_r)とすると
き、開口部の径がλｕ／４√（ε_r)以下になると上述の
空胴共振周波数の式において開口部の大きさを無視でき
る。即ちＧＮＤ線内に形成される開口部の径をＯｒとす
ると、次式（８）を充たす場合は、開口の存在を無視で
きる。なお、当然ながら、ＭＭＩＣチップで用いられる
ミリ波等の超高周波信号帯域においては、λｕ／４√
（ε_r)で表現される長さは、ＭＭＩＣチップの短辺ａよ
り短いので、これらを併せて以下の（８）式が得られ
る。

【００６３】

【数１４】通常ＭＭＩＣチップ上に形成される個々の能動素子や集
中定数回路の径は上記式（８）を充たす開口部の径と比
較し十分に小さい。よって、実際にＧＮＤ線上に形成さ
れる開口部のサイズも通常上記式（８）を充たす。

【００６４】以下、上述した設計思想に基づく、フリッ
プチップ実装方法を用いた超高周波信号処理用モジュー
ルに関する実施例について説明する。

【００６５】［実施例１．１］実施例１．１におけるモ
ジュールは、上述した設計思想に基づく最も基本となる
モジュールの構成例を示すものである。図４（Ａ）に実
施例１．１に係る半導体装置である超高周波信号処理用
モジュールの斜視図を示す。図４（Ｂ）は図４（Ａ）中
のIVＢ−IVＢ切断線におけるモジュールの断面図であ
る。

【００６６】モジュールの構成は、基本的に図１（Ａ）
に示したものと共通する。ＭＭＩＣチップ１０におい
て、母体基板であるＧａＡｓ基板の主表面のほぼ全面に
ＧＮＤ線８０が形成されている。ＧＮＤ線８０の一部に
は開口部が形成されており、そこにはＨＥＭＴ等の能動
素子や各種集中定数回路が形成されている。ＧＮＤ線８
０に形成される開口部のサイズは、上述した式（８）の
条件を充たす。

【００６７】ＧＮＤ線８０上には、誘電体層９０が形成
されており、この誘電体層９０上に信号線４０ａが形成
されている。即ち、このＧＮＤ線８０、誘電体層９０お
よび信号線４０ａとでマイクロストリップ線路を形成し
ている。誘電体層９０としては、一般にポリイミドやＢ
ＣＢ等の樹脂を用いる。

【００６８】ＧＮＤ線８０は、誘電体層９０に形成され
たビアホール１００を介してバンプ３０に電気的に接続
されている。さらにバンプ３０は、実装基板２０表面上
に形成されている電極パッドと電気的に接続されてお
り、実装基板２０に形成されたスルーホール６０を介し
て実装基板２０の裏面に形成されたＧＮＤ電極５０と電
気的に接続されている。バンプ３０で保持される、ＭＭ
ＩＣチップ１０と実装基板２０との間隙およびバンプ周
囲は、封止樹脂７０で封止されている。封止樹脂７０の
存在は、熱応力に対するバンプ接続部の接着強度を強化
できる。

【００６９】一般にバンプ材料としては、金、またはハ
ンダ等を使用できる。実装基板材料としては、テフロ
ン、ＢＣＢ（ベンゾシクロブテン）、ポリイミド等の樹
脂基板やアルミナ等のセラミックス基板を使用できる。

【００７０】なお、図４（Ａ）中、ＭＭＩＣチップに電
源を供給する回路パターン及びＧａＡｓ基板の主表面上
に形成するトランジスタ等の素子については図示を省略
している。

【００７１】図４（Ｂ）の装置断面図からあきらかなよ
うに、モジュールには、（ＭＭＩＣ基板上のＧＮＤ線８
０）−（スルーホール１００）−（バンプ３０）−（実
装基板２０に形成された電極パッドおよびスルーホール
６０）−（実装基板２０のＧＮＤ電極５０）の導電体で
囲まれ空胴体が形成されている。

【００７２】図４（Ｃ）は、上記導電体で囲まれた空胴
体を示すモデルであり、同図中上からＭＭＩＣチップ上
の誘電体層９０ｂ、封止樹脂７０ｂ、実装基板２０ｂか
らなる。この空胴体の側壁を全部導電体で覆った空胴共
振周波数ｆｒを、信号線４０からＭＭＩＣチップに入力
される信号の最高使用周波数ｆｕｍａｘよりも高くなる
ように、図４（Ａ）に示すモジュールの各構成部のサイ
ズや材料が設計される。

【００７３】［実施例１．２］図５（Ａ）に実施例１．
２に係るモジュールの斜視図を示す。図５（Ｂ）は図５
（Ａ）中のＶＢ−ＶＢ切断線におけるモジュールの断面
図である。

【００７４】基本的なモジュールの構成は、実施例１．
１のモジュールと同様である。実施例１．１の場合と異
なる点は、実施例１．２では、ＭＭＩＣチップの中央付
近に、ＧＮＤ線８０に接続された（誘電体層９０に形成
されたスルーホール）−（バンプ）−（実装基板中に形
成されたスルーホール）から構成されるビア（導電経
路）１１０が形成されていることである。

【００７５】このようにチップの中央付近にビア１１０
を設けると、導電体によって囲われる空胴体の体積を実
質的に狭くできる。よって、最外周バンプのみにより形
成される擬似的空胴体の設計共振周波数ｆｒがＭＭＩＣ
の最高使用周波数ｆｕｍａｘより低い場合でも、チップ
中央付近にビア１１０を設けて、ＭＭＩＣのＧＮＤ線と
実装基板のＧＮＤ電極を電気的に接続することにより、
実際に得られる共振周波数ｆｒを高くできる。結果的に
ＭＭＩＣの最高使用周波数ｆｕｍａｘより共振周波数ｆ
ｒが高くできるため、ＭＭＩＣを安定に動作させること
ができる。

【００７６】［実施例１．３］図６（Ａ）に実施例１．
３に係るモジュールの斜視図を示す。図６（Ｂ）は図６
（Ａ）中のVIＢ−VIＢ切断線におけるモジュールの断面
図である。

【００７７】基本的なモジュールの構成は、実施例１．
１のモジュールと同様である。実施例１．１の場合と異
なる点は、図４（Ａ）に示す実施例１．１において実装
基板２０中に形成されているスルーホール６０を、スル
ーホール６５で置き換えている点である。スルーホール
６５は、スルーホール６０よりチップ中央に寄せて形成
されている。このため図６（Ｂ）より明かなように、導
電体によって囲われる空胴体の幅を実質的に狭くでき
る。即ち、先に説明した共振周波数の波長を求める式
（１）におけるａの値を実質的に小さくする場合に相当
し、共振周波数ｆｒを上げることができる。

【００７８】よって、実施例１．１のモジュールより、
より容易に、ＭＭＩＣチップに入力される信号の最高使
用周波数ｆｕｍａｘより共振周波数ｆｒを高く設定する
ことが可能となる。

【００７９】［実施例１．４］図７（Ａ）に実施例１．
４に係るモジュールの斜視図を示す。図７（Ｂ）は図７
（Ａ）中のVIIＢ−VIIＢ切断線におけるモジュールの断
面図である。

【００８０】実施例１．４におけるＭＭＩＣチップは、
実施例１．１〜実施例１．３におけるＭＭＩＣチップと
異なり、逆薄膜マイクロストリップ線路を用いたもので
ある。ＭＭＩＣチップ以外のモジュールの構造に関して
は、実施例１．１におけるモジュールの構造と共通す
る。

【００８１】逆薄膜マイクロストリップ構造とは、通常
の薄膜マイクロストリップ構造の上下を逆にした構造、
即ちＭＭＩＣチップの母体基板であるＧａＡｓ基板表面
にトランジスタや集中定数回路とともに信号線４０ａが
形成され、これらの上に誘電体層９０が設けられ、この
誘電体層９０上にＧＮＤ線８５が形成される構造をい
う。

【００８２】図７（Ｂ）に示すように、逆薄膜マイクロ
ストリップ構造を採用する場合においても、（ＭＭＩＣ
基板上のＧＮＤ線８５）−（バンプ３０）−（実装基板
２０上の電極パッド）−（実装基板２０に形成された電
極パッド及びスルーホール６０）−（実装基板２０裏面
に形成されたＧＮＤ電極５０）の連続する導電体で囲ま
れた空胴体が存在し、この空胴体に起因した共振が発生
する点は、薄膜マイクロストリップ構造を採用した場合
と同様である。

【００８３】図７（Ｃ）は、上記導電体で囲まれた空胴
体を示すモデルである。同図中上から封止樹脂７０ｂと
実装基板２０ｂとからなる。この空胴体の側壁を全部導
電体で覆った空胴共振周波数ｆｒを、信号線４０からＭ
ＭＩＣチップに入力される信号の最高使用周波数ｆｕｍ
ａｘよりも高くなるように、各構成部のサイズや材料を
設計する。

【００８４】［実施例１．５］図８（Ａ）に実施例１．
５に係るモジュールの斜視図を示す。図８（Ｂ）は図８
（Ａ）中のVIIIＢ−VIIIＢ切断線におけるモジュールの
断面図である。

【００８５】実施例１．５におけるＭＭＩＣチップは、
実施例１．１〜実施例１．４におけるＭＭＩＣチップと
異なり、伝送線路としてコプレーナ線路を用いている。
ＭＭＩＣチップ以外のモジュールの構造に関しては、実
施例１．１におけるＭＭＩＣモジュールの構造と共通す
る。

【００８６】コプレーナ線路を有するＭＭＩＣチップで
は、図８（Ｂ）に示すように、ＧａＡｓ基板表面上に信
号線４０ａとＧＮＤ線８５が形成されている。信号線４
０ａの左右にＧＮＤ線８５が形成され、信号線４０ａと
その左右のＧＮＤ線８５との間は一定のギャップが存在
する。

【００８７】図８（Ｂ）に示すように、コプレーナ線路
を採用する場合においても、（ＭＭＩＣ基板上のＧＮＤ
線８５）−（バンプ３０）−（実装基板２０上の電極パ
ッド）−（実装基板２０に形成された電極パッド及びス
ルーホール６０）−（実装基板２０裏面に形成されたＧ
ＮＤ電極５０）の連続する導電体で囲まれた擬似的空胴
体が存在し、この空胴体に起因した共振が発生する点
は、薄膜マイクロストリップ構造および逆薄膜マイクロ
ストリップ構造を採用した場合と同様である。

【００８８】図８（Ｃ）は、上記導電体で囲まれた空胴
体を示すモデルである。同図中上から封止樹脂７０ｂと
実装基板２０ｂとからなる。この空胴体の側壁を全部導
電体で覆った場合の共振周波数ｆｒを、ＭＭＩＣでの最
高使用周波数ｆｕｍａｘよりも高くなるように、モジュ
ールのサイズや材料を設計する。

【００８９】［実施例１．６］図９（Ａ）に本発明の実
施例１．６に係るモジュールの斜視図を示す。図９
（Ｂ）は図９（Ａ）中のIXＢ−IXＢ切断線におけるモジ
ュールの断面図である。

【００９０】基本的なモジュールの構成は、実施例１．
４におけるモジュールと同様である。実施例１．６にお
けるＭＭＩＣチップは逆薄膜マイクロストリップ構造を
有している。実施例１．４の場合と構造上異なる点は、
実施例１．４においては、ＭＭＩＣチップ１０上の信号
線４０ａと実装基板２０上の信号線４０との接続点を装
置中央に設けていることである。図９（Ｂ）に示すよう
に、信号線４０は、ＭＭＩＣチップ中央に設けられたス
ルーホール１２０およびこれと接続されるバンプ３２に
より実装基板上の信号線４０と電気的に接続されてい
る。

【００９１】本構成においては、信号線４０ａを装置中
央まで延ばしている。導体で囲まれた空胴体が共振する
場合、空胴体の中央部は磁界が弱くなっている場所であ
ることから、信号線と空胴体の結合量が小さくなり、共
振が抑制される。

【００９２】［実施例１．７］図１０（Ａ）に本発明の
実施例１．７に係るモジュールの斜視図を示す。図１０
（Ｂ）は図１０（Ａ）中のＸＢ−ＸＢ切断線におけるモ
ジュールの断面図である。

【００９３】基本的なモジュールの構成は、実施例１．
１におけるモジュールと同様である。実施例１．１の場
合と異なる点は、ＭＭＩＣチップの外周囲のみに封止樹
脂層７０を備えていることである。よって、ＭＭＩＣチ
ップ１０と実装基板２０との間隙は空気１１０の層とな
る。

【００９４】図１０（Ｂ）に示すように、この実施例
１．７においても、実施例１．１の場合と同様に、（Ｍ
ＭＩＣ基板上のＧＮＤ線８０）−（スルーホール１０
０）−（バンプ３０）−（実装基板２０に形成された電
極パッド及びスルーホール６０）−（実装基板２０のＧ
ＮＤ電極５０）からなる導電体で囲まれた空胴体が形成
される。

【００９５】しかし、ここでは空胴体の一部が封止樹脂
のかわりに空気１１０に置きかわることとなる。空気の
比誘電率は１であり封止樹脂より小さい。このため式
（２）より求められる、空胴体の等価誘電率ｅ_aが下が
る。よって、式（４）から明かなように、空胴体の共振
周波数ｆｒを高くすることができる。

【００９６】従って、実施例１．１におけるモジュール
構造より、より容易に、ＭＭＩＣチップに入力される信
号の最高使用周波数ｆｕｍａｘより共振周波数ｆｒを高
く設定することが可能となる。また、バンプ３０の周囲
には封止樹脂７０を備えているため、熱応力に対し、十
分なバンプの接着強度を維持できる。

【００９７】［実施例１．８］図１１（Ａ）に本発明の
実施例１．８に係るモジュールの斜視図を示す。図１１
（Ｂ）は図１１（Ａ）中のXIＢ−XIＢ切断線におけるモ
ジュールの断面図である。

【００９８】基本的なモジュールの構成は、実施例１．
７におけるモジュールと同様である。実施例１．７の場
合と異なる点は、ＭＭＩＣチップ１０と実装基板２０の
間のすべての封止樹脂層７０をなくした点である。

【００９９】図１１（Ｂ）に示すように、実施例１．８
においても、実施例１．７の場合と同様に、（ＭＭＩＣ
基板上のＧＮＤ線８０）−（スルーホール１００）−
（バンプ３０）−（実装基板２０に形成された電極パッ
ド及びスルーホール６０）−（実装基板２０のＧＮＤ電
極５０）からなる導電体で囲まれた空胴体が形成され、
その空胴体の一部が封止樹脂のかわりに比誘電率がそれ
より小さい空気で置きかえられている。

【０１００】よって、実施例１．７の場合と同様に、空
胴体の共振周波数ｆｒを高くすることができ、実施例
１．１のモジュール構造より、より容易に、ＭＭＩＣチ
ップに入力される信号の最高使用周波数ｆｕｍａｘより
共振周波数ｆｒを高く設定することが可能となる。

【０１０１】また、空胴体の共振周波数ｆｒをより高く
するためには、空気の部分が空胴体に占める割合が多い
ほどよい。従って、バンプ３０が高い方が好ましい。図
１１（Ｃ）は、高いバンプを形成するための構成例を示
すバンプの断面図である。図１１（Ｃ）に示すように、
バンプを銅（Ｃｕ）等の金属材料で形成するコア１２５
とその周囲を覆うように形成するハンダ１３０とで構成
すれば、コア１２５によりバンプが支えられ、バンプ高
さを容易に高くできる。

【０１０２】なお、上述のバンプの構成は、バンプの高
さそのものの正確な制御を可能とする。バンプの高さ制
御は、共振周波数ｆｒを決める上で重要なファクターで
あるため、他の実施例においても、図１１（Ｃ）に示し
たコア付きバンプの使用は有効である。

【０１０３】［実施例１．９］図１２（Ａ）に本発明の
実施例１．９に係るモジュールの斜視図を示す。図１２
（Ｂ）は図１２（Ａ）中のXIIＢ−XIIＢ切断線における
モジュールの断面図である。

【０１０４】基本的なモジュールの構成は、実施例１．
１におけるモジュールと同様である。実施例１．１の場
合と異なる点は、ＭＭＩＣ基板上に面状に形成されてい
るＧＮＤ線８０の一部に１または複数の開口パターンを
作り、その部分に抵抗１４を形成している点である。図
１２（Ａ）、図１２（Ｂ）には、２箇所に抵抗１４を形
成した例を示している。なお、抵抗１４は、電気的に周
囲のＧＮＤ線８０と電気的に接続されている。

【０１０５】上記構成により、（ＭＭＩＣ基板上のＧＮ
Ｄ線８０）−（スルーホール１００）−（バンプ３０）
−（実装基板２０に形成された電極パッド及びスルーホ
ール６０）−（実装基板２０のＧＮＤ電極５０）からな
る導電体で囲まれた空胴体が形成する容量成分が小さく
なるため、共振周波数ｆｒが上昇する。

【０１０６】よって、実施例１．１のモジュール構造よ
り、より容易に、ＭＭＩＣチップに入力される信号の最
高使用周波数ｆｕｍａｘより共振周波数ｆｒを高く設定
することが可能となる。

【０１０７】［実施例１．１０］図１３（Ａ）に実施例
１．１０に係るモジュールの斜視図を示す。図１３
（Ｂ）は図１３（Ａ）中のXIIIＢ−XIIIＢ切断線におけ
るモジュールの断面図である。

【０１０８】基本的なモジュールの構成は、実施例１．
１におけるモジュールと同様である。実施例１．１の場
合と異なる点は、実装基板２０の裏面に面状に形成され
ているＧＮＤ電極５０に開口パターン５３を形成したも
のである。この開口パターン５３は、ＭＭＩＣチップを
実装基板へ投影した領域内で部分的に設けられている。

【０１０９】実装基板２０裏面のＧＮＤ電極５０に開口
パターン５３を形成すると、（ＭＭＩＣ基板上のＧＮＤ
線８０）−（スルーホール１００）−（バンプ３０）−
（実装基板２０に形成された電極パッド及びスルーホー
ル６０）−（実装基板２０のＧＮＤ電極５０）からなる
導電体で囲まれた空胴体が形成する容量成分が小さくな
るため、共振周波数ｆｒを上げることができる。

【０１１０】よって、実施例１．１のモジュール構造よ
り、より容易に、ＭＭＩＣチップに入力される信号の最
高使用周波数ｆｕｍａｘより共振周波数ｆｒを高く設定
することが可能となる。

【０１１１】なお、部分的な開口パターン５３のサイズ
をチップサイズ程度まで広く採れば、実施例１．１にお
ける空胴体を囲んでいる導電体の一部を形成する実装基
板裏面のＧＮＤ電極が除かれることになり、空胴体自身
が存在しなくなる。この結果、共振が発生しなくなり、
共振について考慮する必要がなくなる。

【０１１２】［実施例１．１１］図１４（Ａ）に実施例
１．１１に係るモジュールの斜視図を示す。図１４
（Ｂ）は図１４（Ａ）中のXIVＢ−XIVＢ切断線における
モジュールの断面図である。

【０１１３】実施例１．１１におけるモジュールの特徴
は、実施例１．１におけるモジュールを金属製の中空管
１５０中に収めていることである。中空管１５０で囲ま
れた空間は、導波管に相当し、外部から入る一定以上の
周波数（カットオフ周波数ｆｃ）を遮断する。よって、
モジュール動作をより安定に行わせることが可能とな
る。

【０１１４】なお、この導波管によるカットオフ周波数
ｆｃ１は、中空管１５０の幅をｄとすると、１／２ｄで
表されるが、カットオフ周波数ｆｃ１は、ＭＭＩＣの最
高使用周波数ｆｕｍａｘより高くする必要があるため、
以下の式（９）を充たすことが必要である。

【０１１５】

【数１５】従って、ｆｃ１＞ｆｕｍａｘ、かつｆｒ＞ｆｕｍａｘの
要件を充たす実施例１．１１に係るモジュール構成を採
用すれば、使用周波数帯域で安定して使用する事が出来
る。

【０１１６】なお、図１４（Ａ）においては、中空管１
５０内に備えるモジュールとして実施例１．１における
モジュールの例を示しているが、他のいずれの実施例に
おけるモジュールを備えても同様な効果を得ることがで
きる。

【０１１７】［実施例１．１２］図１５（Ａ）に実施例
１．１２に係るモジュールの斜視図を示す。図１５
（Ｂ）は図１５（Ａ）中のXVＢ−XVＢ切断線におけるモ
ジュールの断面図である。

【０１１８】実施例１．１２におけるモジュールの特徴
は、実施例１．１におけるモジュールを金属製ボックス
１６０中に収めていることである。

【０１１９】本構成においては、モジュール内に形成さ
れる疑似的空胴体とは別に、金属製ボックス１６０自体
による空胴体が形成される。金属製ボックス１６０によ
る空胴体の大きさは、モジュール内に形成される疑似的
空胴体より大きい。よって、一般には、金属製ボックス
１６０による共振周波数ｆｃ２は、擬似的空胴体の共振
周波数ｆｒより小さくなる。この場合は、ｆｃ２をＭＭ
ＩＣの最高使用周波数ｆｕｍａｘより高くするように設
計する必要がある。

【０１２０】しかし、モジュール内の疑似的空胴体の等
価誘電率が金属製ボックス１６０の空胴体の等価誘電率
より大きいと、共振周波数ｆｒより金属製ボックスの空
胴体で発生する共振周波数ｆｃ２が大きくなる可能性も
ある。この場合には、ＭＭＩＣの使用周波数帯域は共振
周波数ｆｒによって制限されることとなるため、共振周
波数ｆｒをＭＭＩＣの最高使用周波数ｆｕｍａｘより高
くするように設計する必要がある。なお、この条件は、
実施例１．１におけるモジュールにおいてはすでに充た
す。

【０１２１】結局、金属製ボックス１６０を使用する場
合は、金属製ボックスによる共振周波数ｆｃ２が擬似的
空胴体による共振周波数ｆｒより高く、かつｆｃ２がＭ
ＭＩＣの最高使用周波数ｆｕｍａｘより高くなるような
条件でモジュール設計を行えば、ＭＭＩＣチップの動作
を安定化させることができる。

【０１２２】なお、図１５（Ａ）においては、ボックス
１６０内に備えるモジュールとして実施例１．１におけ
るモジュールの例を示しているが、他のいずれの実施例
におけるモジュールを備えても同様な効果を得ることが
できる。

【０１２３】II．第２の実施の形態［II−ａ．モジュール設計における第２の問題：ＭＩＭ
キャパシタからの漏れ磁界］図１６（Ａ）は、フリップ
チップ実装したＭＭＩＣチップの回路を簡易に示す回路
構成図である。一般に、ミリ波帯等の超高周波を使用す
る回路においては、トランジスタのためのバイアス回路
として、線路長が使用波長の約λ／４となる伝送線路の
先端にＭＩＭキャパシタ１５ａを接続したショートスタ
ブ１５をＭＭＩＣチップ上に形成している。トランジス
タ側から見たインピーダンスはほぼ無限大となるため、
信号成分はこのバイアス回路に漏れることなく良好に伝
播される。

【０１２４】図１６（Ｂ）は、ＭＭＩＣチップ上でのシ
ョートスタブ１５の存在を示すＭＭＩＣモジュールの平
面図である。ここでは、ショートスタブ１５を、破線で
示す矩形のＭＩＭキャパシタ１５ａとＬ字型の引き出し
線で示している。ここでは、４個のＭＩＭキャパシタ１
５ａを示しているが、ＭＩＭキャパシタの数および配置
場所は限定されない。

【０１２５】また、さらに、ショートスタブ１５を有す
るＭＭＩＣチップにおいて、電源安定化のため、チップ
外周囲にデカップリングキャパシタ等の電子部品が実装
される場合も多い。図１６（Ｃ）は、デッカップリング
キャパシタ１４０を有するＭＭＩＣモジュールの平面図
である。同図に示すように、デカップリングキャパシタ
１４０は、チップに隣接してその外周囲に配置されるの
が通常である。

【０１２６】図１７は、ショートスタブ１５を構成する
ＭＩＭキャパシタ１５ａとその周囲の構造の一例を示す
ＭＭＩＣモジュールの部分断面図である。同図に示すＭ
ＭＩＣモジュールでは、ＧａＡｓ基板１０表面にＭＩＭ
キャパシタ１５ａが形成され、さらにＭＩＭキャパシタ
１５ａ上に薄膜マイクロストリップ線路が形成されてい
る。ＭＩＭキャパシタ１５ａの正電極が薄膜マイクロス
トリップ線路の外に形成され、ＭＩＭキャパシタ１５ａ
の負電極が薄膜マイクロストリップ線路のＧＮＤ線８０
と共通している。

【０１２７】上述するように、トランジスタ側から見た
バイアス回路のインピーダンスはほぼ無限大であるた
め、信号成分がバイアス回路に漏れることはない。しか
し、バイアス回路先端のＭＩＭキャパシタ１５ａに注目
すると、そのインピーダンスは十分低いため、ＭＩＭキ
ャパシタ１５ａとＭＭＩＣ上のＧＮＤ線８０との間には
多量の変位電流が流れる。この変位電流が、図中破線で
示すように、ＭＩＭキャパシタ１５ａおよびその周囲に
磁界を発生させうることに本願発明者は気づいた。この
磁界は、ＭＩＭキャパシタ１５ａ内部のみならずその周
囲に広がり、ＭＭＩＣチップの外周囲にまでおよぶ可能
性がある。図１７中にはこの磁界の存在を破線で示して
いる。

【０１２８】図１６（Ｃ）に示すようにＭＭＩＣチップ
１０外周囲にデカップリングキャパシタ１４０等の電子
部品を有する場合は、このような広い範囲の漏れ磁界が
存在すると、これらの電子部品の特性に悪影響を与える
虞れがある。

【０１２９】例えば、図１８（Ａ）は、デカップリング
キャパシタ１４０を備えたＭＭＩＣの一部断面図、図１
８（Ｂ）は、その平面図である。これらの図に示すよう
にＭＩＭキャパシタ１５ａからのもれ磁界がデカップリ
ングキャパシタ１４０にも及ぶと、この漏れ磁界とデカ
ップリングキャパシタ１４０間で強い電磁結合が起こり
バイアス回路の特性が大きく劣化する危険がある。

【０１３０】特にＭＭＩＣチップをフリップチップ実装
した場合、ＭＭＩＣチップ上のＭＩＭキャパシタ１５ａ
の正電極は、デカップリングキャパシタ１４０のキャパ
シタンスを形成する誘電体と、同一平面上に位置する可
能性が高い。この理由は、通常のプロセスを用いてバン
プを形成した場合、バンプ高さｈ₁がデカップリングキ
ャパシタの高さｈ₂より低くなるからである。

【０１３１】そこで、図１８（Ａ）に示すＭＭＩＣモジ
ュールにおけるバイアス回路の特性のシミュレーション
を行い、漏れ磁界の影響を確認した。このシミュレーシ
ョン結果を図１９（Ａ）および図１９（Ｂ）中、破線Ａ
で示す。なお、ここで使用したデカップリングキャパシ
タのサイズは０．２ｍｍ×０．２ｍｍ×０．１ｍｍであ
り、その誘電体層の誘電率は１０００である。このデカ
ップリングキャパシタ１４０は、４９．５ＧＨｚおよび
５３．０ＧＨｚで自己共振を起こしていることがわか
る。このグラフから、デカップリングキャパシタの自己
共振周波数において、デカップリングキャパシタ１４０
ともれ磁界の間で強い磁界結合が起こることが確認でき
た。

【０１３２】これらの解析結果より、安定なバイアス特
性を得るためには、ＭＩＭキャパシタから発生する磁界
の影響がチップ外周囲のデカップリングキャパシタ等の
電子部品に及ばないようにすることが必要であるとの知
見を得た。

【０１３３】以下、チップ外部への漏れ磁界を有効に阻
止しうる構造を有するＭＭＩＣモジュールの実施例につ
いて説明する。

【０１３４】［実施例２．１］図２０（Ａ）は、実施例
２．１にかかるＭＭＩＣの簡易な回路図例である。回路
構成は図１６（Ａ）に示すものと基本的に同じである。
また、図２０（Ｂ）は、実施例２．１にかかるＭＭＩＣ
のショートスタブ１５の存在を示すモジュールの平面構
成図である。なお、便宜的に図中上下のＭＩＭキャパシ
タ１５ａと上下バンプは同一線上に配置しているが、他
の回路構成との関係により、実際の回路上では、その配
置は変わる。この平面構成も図１６（Ｂ）に示すものと
基本的に同じである。

【０１３５】図２０（Ｃ）は、図２０（Ｂ）の破断線XX
Ｃ−XXＣにおける断面図である。図２０（Ｃ）に示すよ
うに、裏面にＧＮＤ電極５０を備えた実装基板２０上
に、ＭＭＩＣチップ１０がバンプ３０を介してフリップ
チップ実装されている。ここでは伝送線路として薄膜マ
イクロストリップ線路を用いたＭＭＩＣチップの例を示
す。即ち、ＧａＡｓ基板表面に形成されたＧＮＤ線８０
と、この上に形成された誘電体層９０、さらに誘電体層
９０上に形成された信号線４０ｂで薄膜マイクロストリ
ップ線路が構成されている。

【０１３６】第１の実施の形態において説明したよう
に、このＭＭＩＣモジュールにおいても、（ＭＭＩＣ基
板上のＧＮＤ線８０）−（スルーホール２５）−（バン
プ３０）−（電極パッド３５）−（スルーホール６０）
−（ＧＮＤ電極５０）のほぼ連続する各導体により、疑
似的空胴体が形成されている。

【０１３７】この実施例２．１の特徴は、ＭＩＭキャパ
シタ１５ａの正電極が上述する擬似的空胴体内部に形成
され、ＭＩＭキャパシタ１５ａの負電極がＧＮＤ線８０
と共通していることである。即ち、ＭＩＭキャパシタ１
５ａ全体が、上述する擬似的空胴体内に形成されてい
る。よって、該キャパシタで発生する磁界が空胴体の有
するシールド効果により外部に漏れにくくなっている。
その結果、ＭＭＩＣチップ外部に電子部品を配置する場
合にもこれらの特性に影響を与えることが少なくなる。

【０１３８】［実施例２．２］図２１（Ａ）は、実施例
２．２にかかるＭＭＩＣモジュールの簡易な平面構成図
である。図２１（Ｂ）は、図２１（Ａ）の破断線XXIＢ
−XXIＢにおける断面図である。同両図に示すように、
実施例２．２のＭＭＩＣモジュールは、実施例２．１の
構成を有するＭＭＩＣチップの外周囲に複数個のデカッ
プリングキャパシタ１４０を備えたものである。

【０１３９】即ち、（ＭＭＩＣ基板上のＧＮＤ線８０）
−（スルーホール２５）−（バンプ３０）−（電極パッ
ド３５）−（スルーホール６０）−（ＧＮＤ電極５０）
のほぼ連続する各導電体により形成される疑似的空胴体
中にＭＩＭキャパシタ１５ａが備えられている。

【０１４０】よって、ＭＩＭキャパシタ１５ａに発生す
る磁界は、この疑似的空胴体によってシールドされる。
特に、ＭＩＭキャパシタ１５ａとデカップリングキャパ
シタ１４０の間に介在するバンプ３０は、発生磁界がデ
カップリングキャパシタ１４０に及ぶのを阻止する効果
が高い。

【０１４１】このデカップリングキャパシタ１４０を備
えた実施例２．２のＭＭＩＣにおけるバイアス回路の特
性をシミュレーションした結果を図１９（Ａ）、図１９
（Ｂ）中に実線Ｂで示す。グラフから明らかなように、
破線Ａで示すＭＩＭキャパシタが擬似的空胴体外部に置
かれる構成を有するＭＭＩＣモジュール（図１８
（Ａ））の場合に比較し、デカップリングキャパシタの
自己共振周波数における磁界結合の量は大幅に減少して
いる。この結果より、ＭＩＭキャパシタ１５ａを擬似的
空胴体内に置いた実施例２．２のＭＭＩＣモジュール構
造が、チップ外部への磁界のもれを効果的に阻止できる
ことが確認された。

【０１４２】［実施例２．３］図２２（Ａ）は、実施例
２．３にかかるＭＭＩＣの簡易な回路構成図である。回
路構成は図１６（Ａ）に示すものと基本的に同じであ
る。但し、ここではチップの外縁に沿って配置されるバ
ンプ用の矩形パッド１７とは別にこのバンプ用矩形パッ
ド１７とショートスタブ１５間に新たにビア（導電経
路）用のパッド１８が設けられている。

【０１４３】図２２（Ｂ）は、実施例２．３にかかるＭ
ＭＩＣのショートスタブ１５とビア３１の存在を示すモ
ジュールの平面構成図である。なお、便宜的に図中上下
のＭＩＭキャパシタ１５ａと上下バンプ、ビア３１は同
一線上に形成されるものとする。

【０１４４】図２２（Ｃ）は、図２２（Ｂ）の破断線XX
IIＣ−XXIIＣにおける断面図である。図２２（Ｃ）に示
すように、実施例２．３にかかるＭＭＩＣは、実施例
２．１のＭＭＩＣの構成にビア３１が形成されているこ
とを特徴とする。このビア３１は、ＧａＡｓ基板上に形
成されるＧＮＤ線８０と実装基板２０の裏面に形成され
たＧＮＤ電極５０の間を電気的につないでおり、（誘電
体層９０に形成されたスルーホール）−（バンプ）−
（実装基板２０中に形成されたスルーホール）から構成
されている。

【０１４５】ビア３１は、各ＭＩＭキャパシタ１５ａ
と、これに近接するチップ外縁に沿って形成されるバン
プ３０との間に配置され、ＭＩＭキャパシタにより発生
する磁界を効果的に遮るため、実施例２．１の場合に比
較し、より高い磁界シールド効果が得られる。

【０１４６】［実施例２．４］実施例２．４は、実施例
２．３の構成を有するＭＭＩＣモジュールにおいて、チ
ップ外周囲にデカップリングキャパシタ１４０を備えた
ものである。

【０１４７】図２３（Ａ）は、実施例２．４にかかるＭ
ＭＩＣのショートスタブ１５とビア３１およびデカップ
リングキャパシタ１４０の存在を示すモジュールの平面
構成図である。なお、便宜的に図中上下のＭＩＭキャパ
シタ１５ａとビア３１は同一線上に形成されるものとす
る。

【０１４８】図２３（Ｂ）は、図２３（Ａ）の破断線Ｘ
ＸIIIＢ−ＸＸIIIＢにおける断面図である。図２３
（Ｂ）に示すように、実施例２．４にかかるＭＭＩＣ
は、実施例２．３と同様な構成を有するＭＭＩＣチップ
の外周囲にデカップリングキャパシタ１４０を備えたも
のである。

【０１４９】このデカップリングキャパシタ１４０を備
えた実施例２．４の構成のＭＭＩＣにおけるバイアス回
路の特性をシミュレーションした結果を図１９（Ａ）、
図１９（Ｂ）中に一点鎖線Ｃで示す。このグラフから明
らかなように、ＭＩＭキャパシタ１５ａが擬似的空胴体
内に置かれている実施例２．２の場合に比較し、４９．
５ＧＨｚ、および５３．０ＧＨｚにおける結合量はさら
に減少している。

【０１５０】以上に述べたように、ＭＭＩＣチップ内に
ショートスタブを有する場合は、ショートスタブを構成
するＭＩＭキャパシタが発生する磁界の漏れにより、チ
ップ外部に備えられる電子部品等と使用周波数帯内で磁
界結合を起こし、バイアス回路の特性が劣化する虞れが
あるが、実施例２．１〜実施例２．４に示すように、Ｍ
ＩＭキャパシタ全体を疑似空胴体内に形成したり、さら
にビア等をＭＩＭキャパシタと電子部品との間に配置す
ることにより、ＭＭＩＣチップ外への磁界の漏れを低減
し、磁界結合によるバイアス回路の特性劣化を防止する
ことができる。

【０１５１】なお、上述した実施例において、設けられ
るビアの数やその他ショートスタブの配置、バンプの数
等は制限されるものではない。

【０１５２】III．第３の実施の形態［III−ａ．モジュール設計における第３の問題：チッ
プ基板厚さと入出力信号のアイソレーションとの関係］
図２４（Ａ）はコプレーナ線路を有するＭＭＩＣモジュ
ールの断面図、図２４（Ｂ）は薄膜マイクロストリップ
線路を有するＭＭＩＣモジュールの断面図、図２４
（Ｃ）は逆薄膜マイクロストリップ線路を有するＭＭＩ
Ｃモジュールの断面図をそれぞれ示す。

【０１５３】これらの図より明らかなように、コプレー
ナ線路および逆薄膜マイクロストリップ線路は、ＧａＡ
ｓ基板上に直接信号線４０Ｃが形成されており、薄膜マ
イクロストリップ線路では、ＧａＡｓ基板上に形成され
た誘電体層９０上にＧＮＤ線８０が形成される。

【０１５４】見方をかえると、いずれの伝送線路を有す
るＭＭＩＣモジュールにおいても、導体膜（ＧＮＤ線８
０）とその上に形成された誘電体層（ＧａＡｓ基板）か
らなる積層構造を有すると解することができる。この積
層構造は、まさに「導体上に薄い誘電体膜が被さった構
造の伝送線路」を構成する。即ち、本来の伝送線路とは
別に、ＭＭＩＣチップ内には「導体上に薄い誘電体膜が
被さった構造の伝送線路」が寄生していると解すること
ができる。なお、以下この二つの伝送線路を区別するた
め、便宜的に、本来の伝送経路を「主伝送線路」、「導
体上に薄い誘電体膜が被さった構造の伝送線路」を「寄
生伝送線路」と呼ぶ。

【０１５５】コプレーナ伝送線路および逆薄膜マイクロ
ストリップ線路を有するＭＭＩＣチップでは、主伝送線
路を構成する信号線がＧａＡｓ基板上に直接形成されて
いるため、主伝送線路から発生する電磁界がＧａＡｓ基
板内、即ち寄生伝送線路内に入り込み、主伝送線路と寄
生伝送線路間で結合を起こすおそれが高い。

【０１５６】主伝送線路においては、入力側信号線と出
力側信号線との間は十分な距離で隔てられているが、寄
生伝送線路においては、線路が入力側から出力側まで連
続して存在している。よって、両線路間で結合がおこる
と、本来十分にアイソレーションされているはずの主伝
送線路の入力信号と出力信号間でアイソレーションの劣
化が起こる可能性がある。

【０１５７】また、薄膜マイクロストリップ線路を有す
るＭＭＩＣチップにおいても、能動素子は誘電体層を介
することなく、ＧａＡｓ基板表面上に形成されるが、そ
の形成領域には、能動素子だけでなく、能動素子と主伝
送線路との接続部も形成される。よって、コプレーナ線
路、逆薄膜マイクロストリップ線路と同様に、ここで主
伝送線路と寄生伝送線路間で結合が起きる可能性があ
る。

【０１５８】ところで、一般に「導体上に薄い誘電体膜
が被さった構造の伝送線路」の伝送モードのカットオフ
周波数ｆｃは、誘電体膜の厚みをｔ、その比誘電率
ε_r、光速度をｃ、ｎを次数とすると、次のような式で
表される。

【０１５９】

【数１６】

【数１７】上記（１０）、（１１）式から最低次のモードのカット
オフ周波数はＴＭ₀モード（カットオフ周波数０）、最
低次から２番目のモードのカットオフ周波数はＴＥ₁モ
ードであることがわかる。

【０１６０】上述する寄生伝送線路においては、ＧａＡ
ｓ基板を誘電体層とする伝送線路モードを考えるとよ
い。以下、このモードを「ＧａＡｓ基板モード」と呼
ぶ。ＧａＡｓ基板モードにおいて、ＧａＡｓ基板の比誘
電率ε_rは、１２．９であるから、寄生伝送線路におけ
るＴＥ₁モードのカットオフ周波数は上述の（１１）式
から以下の（１２）式で表される。

【０１６１】

【数１８】上記（１２）式より、例えば、厚さ０．３ｍｍのＧａＡ
ｓ基板のＴＥ₁モードのカットオフ周波数は７２ＧＨｚ
となる。

【０１６２】コプレーナ線路、薄膜マイクロストリップ
線路および逆薄膜マイクロストリップ線路の各線路を有
するＭＭＩＣチップにおけるＧａＡｓ基板モードと、Ｍ
ＭＩＣ上の主伝送線路との結合の有無を確認するため、
実際のＭＭＩＣモジュール構造を考慮し、電磁界シミュ
レーションを行った。また、各伝送線路を有するＭＭＩ
Ｃチップにおいて、さらに1)スタブを有さない構造、2)
オープンスタブを有する構造、3)ショートスタブを有す
る構造の３種の構造についても電磁界シミュレーション
を行った。なお、オープンスタブ、ショートスタブはＭ
ＭＩＣチップの短辺にほぼ平行となるように設けた。

【０１６３】図２５（Ａ）〜図２５（Ｃ）は、コプレー
ナ線路を有するＭＭＩＣチップにおいて、1)スタブを有
さない構造、2)オープンスタブを有する構造、および3)
ショートスタブを有する構造のそれぞれを示す平面図で
ある。

【０１６４】コプレーナ線路では、ＭＭＩＣチップ１０
のＧａＡｓ基板表面の同一面上にＧＮＤ線８０と信号線
４０ｃが形成されており、信号線４０とその両側に形成
されるＧＮＤ線８０との間は一定のギャップで保たれて
いる。また、平面上で分割された２つのＧＮＤ線８０形
成領域を電気的に接続するため、主伝送線路４０ｃを跨
いでブリッジ５５が形成されている。

【０１６５】シミュレーションの条件としては、ＭＭＩ
Ｃチップサイズを１．２ｍｍ×１．５ｍｍ、ＧａＡｓ基
板の厚みを０．３ｍｍ、信号線４０ｃの幅を２０μｍ、
ＧＮＤ線８０と信号線４０間のギャップを１５μｍとし
た。また、ＭＭＩＣチップ上の左右に形成される主伝送
線路の入力側、出力側それぞれの直線線路部の距離Ｌ₀
を各々０．４ｍｍとした。また、図中左右で示す入力信
号側の直線線路部と出力側の直線線路部との距離Ｌ
₁を、入出力信号間のアイソレーションが十分とれるよ
うに０．７ｍｍとした。なお、Ｆ１Ｇ．２５Ｃに示すよ
うにオープンスタブまたはショートスタブを有する場合
のスタブ間距離は０．３ｍｍとした。

【０１６６】同様に、薄膜マイクロストリップ線路を有
するＭＭＩＣ、逆薄膜マイクロストリップ構造を有する
ＭＭＩＣチップにおいても、1)スタブを有さない構造、
2)オープンスタブを有する構造、3)ショートスタブを有
する構造の３種の構造について解析を行った。信号線幅
を２０μｍ、ＧａＡｓ基板上の誘電体層９０の厚さを１
０μｍ、その比誘電率を２．７とした。なお、他の条件
はコプレーナ線路を有するＭＭＩＣチップの場合と同じ
とした。

【０１６７】図２６（Ａ）〜図２６（Ｃ）に、シミュレ
ーション結果を示す。図２６（Ａ）はコプレーナ線路を
有するＭＭＩＣモジュールにおける、図２６（Ｂ）は薄
膜マイクロストリップ線路を有するＭＭＩＣモジュール
における、図２６（Ｃ）は逆薄膜マイクロストリップ線
路を有するＭＭＩＣモジュールにおけるそれぞれのアイ
ソレーション特性を示す。アイソレーション（Ｓ２１）
値の絶対値が小さい程、即ちグラフ中上側になるほどア
イソレーションが悪いことを示す。

【０１６８】まず、ショートスタブを有する構造につい
て、３種の伝送線路を有するＭＭＩＣを比較する。図２
６（Ａ）に示すように、コプレーナ線路を有するＭＭＩ
Ｃにおいては、ショートスタブを有する場合、周波数が
低ければアイソレーションは良好であるが、６０ＧＨｚ
〜７０ＧＨｚ以上になると急激にアイソレーションが悪
化している。これより、ＭＭＩＣチップ上の主伝送線路
とＧａＡｓ基板モード（寄生伝送線路）の最低次のＴＭ
₀モードとの結合量は小さく、ＴＥ₁モードとの結合量が
大きいことがわかる。

【０１６９】図２６（Ｂ）、図２６（Ｃ）に示すよう
に、薄膜マイクロストリップ線路および逆薄膜マイクロ
ストリップ線路の場合において、ショートスタブを備え
た場合は、いずれの場合も比較的低い周波数領域から周
波数の増加に従いアイソレーションが悪化している。こ
れは、最低次のモードであるＴＭ₀モードでも結合が起
こるためと解される。なお、両者のアイソレーション値
（Ｓ２１値）自身を比較すると、薄膜マイクロストリッ
プ線路の方がアイソレーションは良好である。

【０１７０】なお、ここにいうショートスタブとは、す
でに第２の実施の形態中で説明したように、ＭＩＭキャ
パシタと伝送線路との組み合わせで構成されるものをい
うが、高周波領域では、ＭＩＭキャパシタが十分低イン
ピーダンスとなり、ＤＣ的にショートされたショートス
タブと同じ働きをするため、上述のシミュレーションに
おいては、ＤＣ的に短絡させたショートスタブとして扱
った。

【０１７１】ところで、ＭＭＩＣチップ上には、通常増
幅機能を有するトランジスタ等の能動素子が複数搭載さ
れているが、入出力信号間のアイソレーションが悪い場
合は、この増幅素子の機能によりアイソレーションの不
良がさらに増幅されてしまう。よって、複数個の能動素
子を有するＭＭＩＣにおいては、特に良好なアイソレー
ションを得ることが望まれる。上述のシミュレーション
の結果から、良好なアイソレーションを得るためには、
使用伝送線路として、コプレーナ線路もしくは薄膜マイ
クロストリップ線路を用いることが好ましいといえる。

【０１７２】次に、スタブを有さないもの、およびオー
プンスタブを有するものについて、３種の伝送線路を有
するＭＭＩＣモジュールを比較する。いずれの伝送線路
を有するＭＭＩＣモジュールにおいても、スタブなしの
場合とオープンスタブを有する場合のアイソレーション
特性は、比較的近似した特徴を示す。

【０１７３】薄膜マイクロストリップ線路を有するＭＭ
ＩＣモジュールの場合において、アイソレーションの劣
化が始まる周波数は寄生伝送線路によるＴＥ₁モードの
カットオフ周波数（約７２ＧＨｚ）とほぼ一致している
ことがわかる。従って、薄膜マイクロストリップ線路を
有するＭＭＩＣモジュールにおいては、ＭＭＩＣの最高
使用周波数ｆｕｍａｘを寄生伝送線路によるＴＥ₁モー
ドのカットオフ周波数ｆｃより低く設定すれば、主伝送
線路と寄生伝送線路との結合によるアイソレーションの
劣化の問題を避けることができる。

【０１７４】なお、コプレーナ線路を有するＭＭＩＣの
場合においては、薄膜マイクロストリップ線路と比べて
アイソレーションの変曲点がより低い周波数で現れてい
る。またコプレーナ線路を有するＭＭＩＣにおいては、
スタブを有さな構造よりオープンスタブを有する構造、
あるいはショートスタブを有する構造におけるアイソレ
ーションの変曲点が低い周波数で現われている。これ
は、コプレーナ線路では、主伝送線路及び寄生伝送線路
ともに空気中に伝送エネルギーが漏洩しやすい構造であ
ることに起因していると解される。即ち、実質的な伝送
特性に関与する誘電体層の厚みが、ＧａＡｓ基板の実際
の厚みだけでないことが原因であると考えられる。例え
ば、コプレーナ線路の場合、Ｔ分岐などの伝送線路の大
きな不連続によりＧａＡｓ基板モードがＭＭＩＣと実装
基板間との空間に漏れ出す。

【０１７５】一方、漏れ出した電磁界は、空気より比誘
電率の高い実装基板２０にはほとんど入り込まないと考
えられるため、実効的な誘電体層の厚さはＧａＡｓ基板
の厚さｔとバンプの高さｈ、即ち実装基板２０とＭＭＩ
Ｃチップ１０の間隙を加え合わせたものと考えればよ
い。こうして、実質的な誘電体層の厚みを考慮して求め
た寄生伝送線路によるＴＥ₁モードのカットオフ周波数
ｆｃよりＭＭＩＣの最高使用周波数ｆｕｍａｘを低く設
定すれば、主伝送線路と寄生伝送線路との結合を回避す
ることが可能となる。

【０１７６】特に、解析結果から明らかなように、ＭＭ
ＩＣチップの短辺にほぼ平行なショートスタブを有する
構造において主伝送線路と寄生伝送線路との結合は起こ
りやすいため、寄生伝送線路のＴＥ₁モードのカットオ
フ周波数ｆｃをＭＭＩＣの最高使用周波数ｆｕｍａｘよ
り高くすることは有効である。

【０１７７】以下、逆薄膜マイクロストリップ線路を除
くコプレーナ線路、薄膜マイクロストリップ線路を有す
るＭＭＩＣモジュールについて、上述した解析結果に基
づく、フリップチップ実装を用いた超高周波信号処理用
モジュールに関する実施例について説明する。

【０１７８】［実施例３．１］実施例３．１は、コプレ
ーナ線路を用いたＭＭＩＣモジュールについて、上述し
た設計思想に基づくモジュールの構成例を示すものであ
る。

【０１７９】図２７（Ａ）は、実装基板５０上にＭＭＩ
Ｃチップをフリップチップ実装した実施例３．１のＭＭ
ＩＣモジュールの斜視図である。図２７（Ｂ）は、図２
７（Ａ）における破断線XXVIIＢ−XXVIIＢにおけるモジ
ュールの断面図である。図２７（Ｃ）は当該ＭＭＩＣに
おける回路構成図である。

【０１８０】ここで、ＭＭＩＣチップ基板であるＧａＡ
ｓ基板の厚みをｔ（μｍ）、バンプの高さをｈ（μ
ｍ）、光速度をｃとすると、実施例３．１のコプレーナ
線路を有するＭＭＩＣモジュールは、以下の式を充たす
ものとする。

【０１８１】

【数１９】即ち、上式の右辺は、（１２）式に基づく当該コプレー
ナ線路を有するＭＭＩＣで発生する寄生伝送線路による
ＴＥ₁モードのカットオフ周波数ｆｃを示している。上
述したシミュレーション結果より、コプレーナ線路の場
合は、寄生伝送線路から空間に漏れる電磁界の影響を考
慮し、ＧａＡｓ基板およびバンプ３０で支持されたＧａ
Ａｓ基板と実装基板間の空間も含め誘電体層と捉えるの
が適当であるため、誘電体層厚みを（ｔ＋ｈ）としてい
る。

【０１８２】このように、少なくともＭＭＩＣの最高使
用周波数ｆｕｍａｘがＧａＡｓ基板モード（寄生伝送線
路）におけるカットオフ周波数ｆｃより低くなるよう
に、ＭＭＩＣモジュールの設計値を定めれば、入出力信
号間の良好なアイソレーション特性を得ることができ
る。

【０１８３】［実施例３．２］実施例３．２は、薄膜マ
イクロストリップ線路を用いたＭＭＩＣモジュールにつ
いて、上述した設計思想に基づくモジュールの構成例を
示すものである。

【０１８４】図２８（Ａ）は、実装基板２０上にＭＭＩ
Ｃチップをフリップチップ実装した実施例３．２のＭＭ
ＩＣモジュールの斜視図である。図２８（Ｂ）は、図２
８（Ａ）における破断線XXVIIIＢ−XXVIIIＢにおけるモ
ジュールの断面図である。図２８（Ｃ）は当該ＭＭＩＣ
における回路構成図である。

【０１８５】ここで、ＭＭＩＣチップ基板であるＧａＡ
ｓ基板の厚みをｔ（μｍ）、光速度をｃとすると、実施
例３．２の薄膜マイクロストリップ線路を有するＭＭＩ
Ｃモジュールは、以下の（１４）式を充たすものとす
る。

【０１８６】

【数２０】即ち、上式の右辺は、当該薄膜マイクロストリップ線路
を有するＭＭＩＣで発生する寄生伝送線路によるＴＥ₁
モードのカットオフ周波数を示している。

【０１８７】このように、少なくとも（１４）式を充た
すように、薄膜マイクロストリップ線路を有するＭＭＩ
Ｃモジュールの設計値を定めれば、入出力信号間の良好
なアイソレーション特性を得ることができる。

【０１８８】［実施例３．３］実施例３．３のＭＭＩＣ
モジュールは、上述した設計思想に基づくコプレーナ線
路又は薄膜マイクロストリップ線路を有するＭＭＩＣモ
ジュールについての応用例を示すものである。

【０１８９】図２９（Ａ）は、実施例３．３におけるＭ
ＭＩＣモジュールの斜視図である。図２９（Ｂ）は、図
２９（Ａ）における破断線XXIXＢ−XXIXＢにおけるＭＭ
ＩＣモジュールの断面図である。なお、図２９（Ｂ）に
は、薄膜マイクロストリップ線路を有するＭＭＩＣチッ
プの例を示しているが、薄膜マイクロストリップ線路に
限らず、コプレーナ線路を有するＭＭＩＣチップであっ
てもよい。

【０１９０】両図に示すように、実施例３．３のＭＭＩ
Ｃモジュールの特徴は、実施例３．１または実施例３．
２にかかるＭＭＩＣモジュールを金属製の中空管１５０
中に収納していることである。中空管１５０は電気的に
４面が接続された管である。中空管で囲まれた空間は導
波管に相当し、外部から進入する一定以上の周波数を遮
断するができる。

【０１９１】ただし、中空管１５０の長さは有限である
から、カットオフ周波数近傍では、中空管１５０の入出
力のアイソレーションは劣化する。特に、中空管内に納
めたＭＭＩＣのＧａＡｓ基板モードが、導波管の外側か
ら侵入してきたエバネッセントモードを伝達し、ＭＭＩ
Ｃ上の信号線路と結合するとＭＭＩＣの入出力のアイソ
レーションは劣化するおそれがある。特に、中空管１５
０の両端に、信号レベルが大きく違う信号が入力する場
合、例えば、送信アンテナと受信アンテナの信号が実装
基板の伝送線路を通じてＭＭＩＣモジュールに入力され
る場合には発振などの問題が起きる可能性がある。

【０１９２】このような中空管１５０の最低次の伝播モ
ードはＴＥ₀₁モードであり、この伝送モードにおけるカ
ットオフ周波数ｆｃ（ＧＨｚ）は、中空管１５０の内壁
の幅をｄ₁（ｍｍ）とすると、以下の式（１５）で表さ
れる。

【０１９３】

【数２１】ここで、中空管１５０に納められたＭＭＩＣモジュール
は、上述の実施例３．１または実施例３．２のモジュー
ルを用いているため、式（１３）あるいは式（１４）を
充たし、寄生伝送線路のＴＥ₁モードが励起されないよ
うに、チップ厚みｔもしくはバンプ高さｈが設定されて
いる。即ち、寄生伝送線路を伝達するモードはＴＭ₀モ
ードのみである。

【０１９４】従って、中空管１５０が、管内を通過する
ＴＭモードのうち、最低次のモードであるＴＭ₁₁モード
を通過させないカットオフ周波数ｆｃを有するようにそ
の大きさが設計されるとよい。

【０１９５】ここで、中空管１５０の内壁の幅をｄ
₁（ｍｍ）、高さをｇ（ｍｍ）とすると、ＴＭ₁₁モード
のカットオフ周波数ｆｃ（ＧＨｚ）は以下の式（１６）
で表される。

【０１９６】

【数２２】よって、中空管１５０の内壁の幅ｄ₁、高さｇを以下の
関係式（１７）を満たすように設計すればよい。

【０１９７】

【数２３】この場合、中空管１５０の中にＴＥモードが伝播する
が、ＭＭＩＣモジュール内は、擬似空胴体によってシー
ルドされているため、中空管のＴＥモードとＭＭＩＣ上
の伝送線路及び素子が結合は小さく、安定してＭＭＩＣ
を動作させることが可能である。

【０１９８】また、上述した（１５）式を充たす場合で
は、中空管に最低次の伝播モードであるＴＥ₀₁モードも
通過しないために、ほぼ従来のメタルパッケージと同等
の高い入出力アイソレーションを確保することができ
る。

【０１９９】［実施例３．４］実施例３．４のＭＭＩＣ
モジュールは、上述した設計思想に基づくコプレーナ線
路又は薄膜マイクロストリップ線路を有するＭＭＩＣに
ついての別の応用例を示すものである。

【０２００】図３０（Ａ）は、実施例３．４におけるＭ
ＭＩＣモジュールの斜視図である。図３０（Ｂ）は、図
３０（Ａ）における破断線XXXＢ−XXXＢにおけるモジュ
ールの断面図である。なお、図３０（Ｂ）には、薄膜マ
イクロストリップ線路を有するＭＭＩＣチップの例を示
しているが、これに限らず、コプレーナ線路を有するＭ
ＭＩＣチップであってもよい。

【０２０１】両図に示すように、実施例３．４にかかる
ＭＭＩＣモジュールの特徴は、実施例３．１または実施
例３．２にかかるＭＭＩＣチップ１０を実装基板２０上
に複数個実装したモジュールであり、各ＭＭＩＣチップ
ごとに、メタルキャップ１７０を被せていることであ
る。

【０２０２】このメタルキャプ１７０の両側側壁は実装
基板２０中に形成するスルーホールを介して、実装基板
底面のＧＮＤ線に電気的に接続されている。よって、こ
のメタルキャップ１７０は、実質的に上述した実施例
３．３における中空管１５０と同様に、一定以上の周波
数を遮断する効果をもたらす。

【０２０３】即ち、メタルキャップ１７０の内壁幅をｄ
₂（ｍｍ）とすると、上述した実施例３．３中の式と同
様に、次式（１８）で示されるカットオフ周波数ｆｃ
（ＧＨｚ）以上の周波数を遮断できる。

【０２０４】

【数２４】このように、メタルキャップ１７０を用いれば、複数チ
ップを実装基板２０上に実装する際にも、モジュール全
体の大きさを大型化することなく、モジュール全体を中
空管内に収納した場合と同様な電気的なシールド効果を
得ることができる。

【０２０５】以上、第１の実施の形態から第３の実施の
形態それぞれについて説明したが、本発明は各実施の形
態あるいは各実施例に制限されるものではない。例え
ば、各実施の形態は独立に実施されるのみならず、各実
施の形態の特徴を重畳的に具備するＭＭＩＣモジュール
を設計してもよい。

【０２０６】例えば、薄膜マイクロストリップ線路を有
するＭＭＩＣモジュールについて図２０Ｃに示す断面構
造を備えたＭＭＩＣモジュールであって、（ＧＮＤ線８
０）−（バンプ３０）−（実装基板のスルーホール６
０）−（実装基板のＧＮＤ電極５０）からなる擬似的空
胴体を有し、さらにこの疑似的空胴体内にショートスタ
ブを構成するＭＩＭキャパシタ２８を有するＭＭＩＣモ
ジュールにおいて、上記擬似的空胴体の生じる共振周波
数ｆｒがＭＭＩＣの最高使用周波数ｆｕｍａｘより高く
なるように設計したＭＭＩＣモジュールは、第１実施の
形態および第２の実施の形態における構成を備えたモジ
ュールである。また、さらに、式（１３）に示す関係を
充たす設計を行えば、第１の実施の形態〜第３の実施の
形態それぞれの構成を備えるモジュールとなる。

【０２０７】なお、ＭＭＩＣチップ基板の材質として上
述の実施の形態中では代表的なＧａＡｓを例にとって説
明したが、他の誘電体材料を基板とした場合にも同様に
各実施の形態における発明は有効である。

【０２０８】

【発明の効果】以上に説明したように、本発明によれ
ば、フリップチップ実装されたＭＭＩＣチップを有する
半導体モジュールにおいて、（ＭＭＩＣのＧＮＤ線）−
（バンプ）−（実装基板に形成されるスルーホール）−
（実装基板上のＧＮＤ電極）からなる連続する導電体で
形成される疑似的空胴体が生じる共振周波数ｆｒがＭＭ
ＩＣチップの最高使用周波数ｆｕｍａｘより高いため、
該擬似的空胴体による共振周波数ｆｒとＭＭＩＣの使用
波数ｆｕの重複による信号障害の発生を未然に防止でき
る。

【０２０９】また、前記ＭＭＩＣチップ上に、ＭＩＭキ
ャパシタを有するバイアス回路を備える場合は、上記疑
似的空胴体内にこのＭＩＭキャパシタを備える。ＭＩＭ
キャパシタで発生する磁界が上記擬似的空胴体でシール
ドされ、外部への漏れを制限し、ＭＭＩＣチップ周辺に
配置される電子部品への漏れ磁界の影響を防ぎ、安定し
た動作を確保することができる。

【０２１０】さらに、チップ基板とＭＭＩＣ上のＧＮＤ
線より構成される寄生の伝送線路と、ＭＭＩＣチップ上
に形成された本来の伝送線路との結合が起こらないよう
に、ＭＭＩＣチップの厚み又はバンプの高さを調整する
ことで、入出力信号間のアイソレーション特性の劣化を
防止できる。

【図面の簡単な説明】

【図１】第１の実施の形態にかかるＭＭＩＣモジュール
構成例を示すモジュールの斜視図と断面図である。

【図２】ＭＭＩＣモジュール内に形成される空胴体の存
在を説明するためのモジュールの断面図、空胴体による
共振周波数を示すグラフ、および空胴体モデルを示す空
胴体の斜視図である。

【図３】第１の実施の形態にかかるＭＭＩＣチップ上に
形成するバンプの配置を説明するためのＭＭＩＣチップ
の平面図および共振周波数とバンプ間隔の関係を示すグ
ラフである。

【図４】第１の実施の形態にかかる実施例１．１のＭＭ
ＩＣモジュールの斜視図、断面図および空胴体モデルを
示す斜視図である。

【図５】第１の実施の形態にかかる実施例１．２のＭＭ
ＩＣモジュールの斜視図および断面図である。

【図６】第１の実施の形態にかかる実施例１．３のＭＭ
ＩＣモジュールの斜視図および断面図である。

【図７】第１の実施の形態にかかる実施例１．４のＭＭ
ＩＣモジュールの斜視図、断面図および空胴体モデルを
示す斜視図である。

【図８】第１の実施の形態にかかる実施例１．５のＭＭ
ＩＣモジュールの斜視図および断面図および空洞体モ
デルを示す斜視図である。

【図９】第１の実施の形態にかかる実施例１．６のＭＭ
ＩＣモジュールの斜視図、断面図である。

【図１０】第１の実施の形態にかかる実施例１．７のＭ
ＭＩＣモジュールの斜視図、断面図および空胴体モデル
を示す斜視図である。

【図１１】第１の実施の形態にかかる実施例１．８のＭ
ＭＩＣモジュールの斜視図および断面図、およびバンプ
構造を説明するためのバンプ周囲の断面構造である。

【図１２】第１の実施の形態にかかる実施例１．９のＭ
ＭＩＣモジュールの斜視図および断面図である。

【図１３】第１の実施の形態にかかる実施例１．１０の
ＭＭＩＣモジュールの斜視図および断面図である。

【図１４】第１の実施の形態にかかる実施例１．１１の
ＭＭＩＣモジュールの斜視図および断面図である。

【図１５】第１の実施の形態にかかる実施例１．１２の
ＭＭＩＣモジュールの斜視図および断面図である。

【図１６】第２の実施の形態にかかるＭＭＩＣの回路構
成図、およびＭＭＩＣモジュールの平面構成図である。

【図１７】第２の実施の形態にかかるモジュールの一部
断面図である。

【図１８】ＭＩＭキャパシタにより発生した磁界の存在
を示すための第２の実施の形態にかかるモジュールの一
部断面図、および一部平面図である。

【図１９】第２実施の形態にかかるモジュールのバイア
ス回路の特性をシミュレーションした結果を示すグラフ
である。

【図２０】第２の実施の形態にかかる実施例２．１のＭ
ＭＩＣモジュールの回路構成図、モジュールの平面構成
図、モジュールの断面図である。

【図２１】第２の実施の形態にかかる実施例２．２のＭ
ＭＩＣモジュールの平面構成図、モジュールの断面図で
ある。

【図２２】第２の実施の形態にかかる実施例２．３のＭ
ＭＩＣの回路構成図、モジュールの平面構成図、モジュ
ールの断面図である。

【図２３】第２の実施の形態にかかる実施例２．４のＭ
ＭＩＣモジュールの平面構成図、モジュールの断面図で
ある。

【図２４】第３の実施の形態にかかるコプレーナ線路を
有するＭＭＩＣモジュール、薄膜マイクロストリップ線
路を有するＭＭＩＣモジュール、逆薄膜マイクロストリ
ップ線路を有するＭＭＩＣモジュールの断面図である。

【図２５】第３の実施の形態にかかるスラブなしのコプ
レーナ線路を有するＭＭＩＣモジュール、ショートスラ
ブを備えたコプレーナ線路を有するＭＭＩＣモジュー
ル、オープンスラブを備えたコプレーナ線路を有するＭ
ＭＩＣモジュールの平面構成図である。

【図２６】第３の実施の形態にかかるコプレーナ線路を
有するＭＭＩＣモジュール、薄膜マイクロストリップ線
路を有するＭＭＩＣモジュール、逆薄膜マイクロストリ
ップ線路を有するＭＭＩＣモジュールにおける入出力信
号のアイソレーション特性をシミュレーションした結果
を示すグラフである。

【図２７】第３の実施の形態にかかる実施例３．１のＭ
ＭＩＣモジュールの斜視図、断面図、回路構成図であ
る。

【図２８】第３の実施の形態にかかる実施例３．２のＭ
ＭＩＣモジュールの斜視図、断面図、回路構成図であ
る。

【図２９】第３の実施の形態にかかる実施例３．３のＭ
ＭＩＣモジュールの斜視図、断面図である。

【図３０】第３の実施の形態にかかる実施例３．４のＭ
ＭＩＣモジュールの斜視図、断面図である。

【図３１】従来のＭＭＩＣモジュールの斜視図である。

【図３２】従来のＭＭＩＣモジュールの回路構成図であ
る。

【符号の説明】

１０ＭＭＩＣチップ１４抵抗体１５ショートスタブ１５ａＭＩＭキャパシタ２０実装基板３０バンプ４０、４０ａ、４０ｂ、４０ｃ信号線４５バイアス回路５０ＧＮＤ電極５５ブリッジ６０スルーホール７０封止樹脂８０ＧＮＤ線９０誘電体層１００スルーホール１１０ビア１２０スルーホール１２５コア１３０ハンダ１５０中空管１６０金属製ボックス１７０メタルキャップ

Claims

【特許請求の範囲】

【請求項１】基板と、前記基板上に形成された第１導
電体膜からなるＧＮＤ線と第２導電体膜からなる信号線
とを備えた伝送線路とを有するＭＭＩＣチップと、前記ＧＮＤ線と電気的に接続され、前記ＭＭＩＣチップ
表面上に該チップ外縁に沿って形成された複数の第１バ
ンプと、前記ＭＭＩＣチップが前記第１バンプを介してフリップ
チップ実装される実装基板と、前記実装基板裏面に形成された第３導電体膜からなるＧ
ＮＤ電極と、前記第１バンプと前記ＧＮＤ電極とを電気的に接続する
ため該実装基板に形成されたスルーホールとを有する半
導体モジュールであり、前記ＧＮＤ線、前記複数の第１バンプ、前記スルーホー
ル、および前記ＧＮＤ電極を有する連続した導電体で構
成される疑似的空胴体により生じる共振周波数ｆｒが、
前記ＭＭＩＣチップでの最高使用周波数ｆｕｍａｘより
高いことを特徴とする半導体モジュール。
【請求項２】前記伝送線路が、コプレーナ線路、薄膜マイクロストリップ線路、若しく
は逆薄膜マイクロストリップ線路のいずれかである請求
項１に記載の半導体モジュール。
【請求項３】前記ＭＭＩＣチップが、正四辺形もしく
は矩形平面形状を有し、このうち外部信号の入力部とな
る第１の辺に隣接する第２の辺の長さをｂとし、前記疑
似的空胴体が有する等価誘電率をｅ_aとし、光の速度を
ｃとしたとき、前記ＭＭＩＣチップでの最高使用周波
数ｆｕｍａｘとの間で、以下の関係式を充たすことを特
徴とする請求項１に記載の半導体モジュール。【数１】
【請求項４】前記ＭＭＩＣチップが、正四辺形もしく
は矩形平面形状を有し、このうち外部信号の入力部とな
る第１の辺の長さをａとし、この第１の辺に隣接する第
２の辺の長さをｂとし、前記疑似的空胴体が有する等価
誘電率をｅ_aとし、光の速度をｃとしたとき、前記ＭＭＩＣチップでの最高使用周波数ｆｕｍａｘが、
以下の関係式を充たす請求項１に記載の半導体モジュー
ル。【数２】
【請求項５】前記第１バンプの周囲および前記ＭＭＩ
Ｃチップと前記実装基板との間隙を封止樹脂で封止した
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項６】前記ＭＭＩＣチップと前記実装基板との
間隙に、空気層を備えたことを特徴とする請求項１に記
載の半導体モジュール。
【請求項７】基板と、前記基板上に形成された第１導
電体膜からなるＧＮＤ線と第２導電体膜からなる信号線
とを有する伝送線路と、前記基板上に形成された少なく
とも１または複数のＭＩＭキャパシタを備えたバイアス
回路とを有するＭＭＩＣチップと、前記ＧＮＤ線と電気的に接続され、前記ＭＭＩＣチップ
表面上に該チップ外縁に沿って形成された複数の第１バ
ンプと、前記ＭＭＩＣチップが前記第１バンプを介してフリップ
チップ実装される実装基板と、前記実装基板裏面に形成された第３導電体膜からなるＧ
ＮＤ電極と、前記第１バンプと前記ＧＮＤ電極とを電気的に接続する
ために該実装基板に形成されたスルーホールとを有する
半導体モジュールであり、前記ＭＩＭキャパシタが、前記ＧＮＤ線、前記複数の第１バンプ、前記スルーホー
ル、および前記ＧＮＤ電極を有する連続した導電体で囲
まれた疑似的空胴体内に形成されることを特徴とする半
導体モジュール。
【請求項８】前記ＭＩＭキャパシタの負電極が、前記
ＧＮＤ線と共通することを特徴とする請求項７に記載の
半導体モジュール。
【請求項９】さらに、実装基板上のＭＭＩＣキャパシタ
の外周囲に、複数のデカップリングキャパシタを有する
ことを特徴とする請求項７に記載の半導体モジュール。
【請求項１０】誘電体基板と、前記誘電体基板上に形
成された第１導電体膜からなるＧＮＤ線と第２導電体膜
からなる信号線とを有する主伝送線路と、前記基板上に
形成された複数の能動素子とを有するＭＭＩＣチップ
と、前記ＧＮＤ線と電気的に接続され、前記ＭＭＩＣチップ
表面上にチップ外縁に沿って形成された複数の第１バン
プと、前記ＭＭＩＣチップが前記第１バンプを介してフリップ
チップ実装される実装基板と、前記実装基板裏面に形成された第３導電体膜からなるＧ
ＮＤ電極と、前記第１バンプと前記ＧＮＤ電極とを電気的に接続する
ため該実装基板に形成されたスルーホールとを有する半
導体モジュールであり、前記誘電体基板と前記ＧＮＤ線で構成される寄生伝送線
路のＴＥ₁伝送モードにおけるカットオフ周波数ｆｃ
が、前記ＭＭＩＣチップでの最高使用周波数ｆｕｍａｘ
より高いことを特徴とする半導体モジュール。
【請求項１１】前記主伝送線路として、コプレーナ線
路を有し、前記誘電体基板上に前記能動素子のためのショートスタ
ブを備えたバイアス回路を有し、前記ＭＭＩＣチップでの最高使用周波数をｆｕｍａｘ、
前記誘電体基板の誘電率をε_r、前記誘電体基板の厚さ
をｔ、前記第１バンプの高さをｈ、光の速度をｃとする
とき、以下の関係式を充たすことを特徴とする請求項１０に記
載の半導体モジュール。【数３】
【請求項１２】前記主伝送線路として、薄膜マイクロ
ストリップ線路を有し、前記誘電体基板上に前記能動素子のためのショートスタ
ブを備えたバイアス回路を有し、前記ＭＭＩＣチップでの最高使用周波数をｆｕｍａｘ、
前記誘電体基板の誘電率をε_r、前記誘電体基板の厚さ
をｔ、光の速度をｃとするとき、以下の関係式を充たすことを特徴とする請求項１０に記
載の半導体モジュール。【数４】