JP3211233B2 - Ｓｏｉ基板及びその製造方法 - Google Patents
Ｓｏｉ基板及びその製造方法Info
- Publication number
- JP3211233B2 JP3211233B2 JP30334698A JP30334698A JP3211233B2 JP 3211233 B2 JP3211233 B2 JP 3211233B2 JP 30334698 A JP30334698 A JP 30334698A JP 30334698 A JP30334698 A JP 30334698A JP 3211233 B2 JP3211233 B2 JP 3211233B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- film
- silicon substrate
- peak
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 57
- 239000001301 oxygen Substances 0.000 claims description 50
- 229910052760 oxygen Inorganic materials 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 40
- 238000010438 heat treatment Methods 0.000 claims description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 32
- 230000007547 defect Effects 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- -1 oxygen ions Chemical class 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 description 9
- 238000001556 precipitation Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 241001168730 Simo Species 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、次世代LSIの基板
材料として有望な、絶縁体上に半導体層を有するＳＯＩ
（Si−on−insulator）基板とその製造方法に関する。
材料として有望な、絶縁体上に半導体層を有するＳＯＩ
（Si−on−insulator）基板とその製造方法に関する。
【０００２】
【従来の技術】絶縁体上に半導体活性層を有するＳＯＩ
構造の形成方法の１つとして、例えば、ジャーナル・オ
ブ・マテリアル・リサーチ、８巻、５２３〜５３４頁、
１９９３年（J. Mater. Res., Vol. 8, No3, pp.523-53
4, 1993）に記載されたＳＩＭＯＸ（Seperation by imp
lanted oxygen）法がある。ＳＩＭＯＸ法では、酸素イ
オン（O+）をシリコン基板（Si基板）にイオン注入し、
続いて高温の熱処理を施して、酸素イオン注入で得た酸
素濃度が最も大きな深さ位置（濃度ピーク）を中心と
し、基板面と平行な方向に連続する酸化膜（ＳｉＯ
2膜）を基板内部に形成する。濃度ピークは、加速され
た酸素イオンの平均飛程距離（Ｒｐ）の位置に形成され
る。
構造の形成方法の１つとして、例えば、ジャーナル・オ
ブ・マテリアル・リサーチ、８巻、５２３〜５３４頁、
１９９３年（J. Mater. Res., Vol. 8, No3, pp.523-53
4, 1993）に記載されたＳＩＭＯＸ（Seperation by imp
lanted oxygen）法がある。ＳＩＭＯＸ法では、酸素イ
オン（O+）をシリコン基板（Si基板）にイオン注入し、
続いて高温の熱処理を施して、酸素イオン注入で得た酸
素濃度が最も大きな深さ位置（濃度ピーク）を中心と
し、基板面と平行な方向に連続する酸化膜（ＳｉＯ
2膜）を基板内部に形成する。濃度ピークは、加速され
た酸素イオンの平均飛程距離（Ｒｐ）の位置に形成され
る。
【０００３】ＳＩＭＯＸ法では、比較的簡便にＳＯＩ基
板を得ることができるものの、デバイスを作成する領域
であるSi活性層中に、特に酸素イオン注入の際のダメー
ジが最大となるダメージピークの位置に結晶欠陥（転
位、積層欠陥）が多数残留する欠点を持つ。ダメージピ
ークは、酸素イオンがそのときの加速エネルギーでＳｉ
原子に衝突する確率が最も高い深さ位置に形成され、一
般には、濃度ピークの深さの３／４の深さ位置に形成さ
れる。
板を得ることができるものの、デバイスを作成する領域
であるSi活性層中に、特に酸素イオン注入の際のダメー
ジが最大となるダメージピークの位置に結晶欠陥（転
位、積層欠陥）が多数残留する欠点を持つ。ダメージピ
ークは、酸素イオンがそのときの加速エネルギーでＳｉ
原子に衝突する確率が最も高い深さ位置に形成され、一
般には、濃度ピークの深さの３／４の深さ位置に形成さ
れる。
【０００４】上記ダメージピークに位置する結晶欠陥を
低減する目的で、例えば特開平10-79355号公報には、酸
素イオン注入及び高温熱処理に続いて、高温酸化を行
い、ダメージピークをＳｉＯ2膜で置き換える技術が提
案されている。この技術では、表面酸化膜又は埋込み酸
化膜の膜厚増大によってダメージ層の取込みを行ってい
る。しかし、ダメージピークの位置に直接に埋め込みＳ
ｉＯ2膜を形成するのではないため、その制御は難し
く、表面酸化膜と埋込み酸化膜とにはさまれたＳＯＩ活
性領域に結晶欠陥が残留する欠点がある。
低減する目的で、例えば特開平10-79355号公報には、酸
素イオン注入及び高温熱処理に続いて、高温酸化を行
い、ダメージピークをＳｉＯ2膜で置き換える技術が提
案されている。この技術では、表面酸化膜又は埋込み酸
化膜の膜厚増大によってダメージ層の取込みを行ってい
る。しかし、ダメージピークの位置に直接に埋め込みＳ
ｉＯ2膜を形成するのではないため、その制御は難し
く、表面酸化膜と埋込み酸化膜とにはさまれたＳＯＩ活
性領域に結晶欠陥が残留する欠点がある。
【０００５】
【発明が解決しようとする課題】上記の通り、ＳＩＭＯ
Ｘ法では、比較的簡便にＳＯＩ基板を得ることができる
長所を持つが、デバイスを作成する領域である上部Si活
性層に結晶欠陥が残留する欠点を持つ。また、この結晶
欠陥を低減する目的で高温酸化を行っても、完全に結晶
欠陥をなくすことは難しいという問題がある。
Ｘ法では、比較的簡便にＳＯＩ基板を得ることができる
長所を持つが、デバイスを作成する領域である上部Si活
性層に結晶欠陥が残留する欠点を持つ。また、この結晶
欠陥を低減する目的で高温酸化を行っても、完全に結晶
欠陥をなくすことは難しいという問題がある。
【０００６】上記に鑑み、本発明の目的は、ＳＩＭＯＸ
法の上記課題を克服し、もって、Ｓｉ活性層中に結晶欠
陥が少ないＳＯＩ基板及びその製造方法を提供すること
にある。
法の上記課題を克服し、もって、Ｓｉ活性層中に結晶欠
陥が少ないＳＯＩ基板及びその製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＳＯＩ基板は、シリコン基板の主面とほぼ
平行な方向に連続する埋込みＳｉＯ2膜と、該埋込みＳ
ｉＯ2膜の下方に、前記主面と実質的に平行な方向に並
ぶ複数のＳｉＯ2島とを有することを特徴とする。或い
は、上記複数のＳｉＯ2島に代えて、基板の主面と平行
な方向に連続する第２のＳｉＯ2膜を上記ＳｉＯ2膜の下
方に有することも出来る。
に、本発明のＳＯＩ基板は、シリコン基板の主面とほぼ
平行な方向に連続する埋込みＳｉＯ2膜と、該埋込みＳ
ｉＯ2膜の下方に、前記主面と実質的に平行な方向に並
ぶ複数のＳｉＯ2島とを有することを特徴とする。或い
は、上記複数のＳｉＯ2島に代えて、基板の主面と平行
な方向に連続する第２のＳｉＯ2膜を上記ＳｉＯ2膜の下
方に有することも出来る。
【０００８】本発明のＳＯＩ基板の製造方法は、第１の
視点において、上記本発明のＳＯＩ基板を製造する方法
であって、シリコン基板に酸素イオンを注入する工程
と、該シリコン基板の雰囲気温度を上げる昇温工程であ
って、６００℃を越える温度範囲で少なくとも100℃の
温度範囲に亘って昇温速度を1℃/分以下とし且つそのと
きの雰囲気の酸素濃度を０．５％以上とした昇温工程
と、前記シリコン基板を１２００℃以上の温度に所定時
間維持する熱処理工程とを順次に有することを特徴とす
る。
視点において、上記本発明のＳＯＩ基板を製造する方法
であって、シリコン基板に酸素イオンを注入する工程
と、該シリコン基板の雰囲気温度を上げる昇温工程であ
って、６００℃を越える温度範囲で少なくとも100℃の
温度範囲に亘って昇温速度を1℃/分以下とし且つそのと
きの雰囲気の酸素濃度を０．５％以上とした昇温工程
と、前記シリコン基板を１２００℃以上の温度に所定時
間維持する熱処理工程とを順次に有することを特徴とす
る。
【０００９】更に、本発明のＳＯＩ基板の製造方法は、
第２の視点において、シリコン基板に酸素イオンを注入
し、該注入によって結晶欠陥が最大になるダメージピー
クと、注入した酸素イオンの濃度が最大となる濃度ピー
クとを前記シリコン基板内に形成する工程と、前記ダメ
ージピークにほぼ中心を有しシリコン基板の主面と平行
な方向に連続するＳｉＯ2膜を形成する工程とを有する
ことを特徴とする。
第２の視点において、シリコン基板に酸素イオンを注入
し、該注入によって結晶欠陥が最大になるダメージピー
クと、注入した酸素イオンの濃度が最大となる濃度ピー
クとを前記シリコン基板内に形成する工程と、前記ダメ
ージピークにほぼ中心を有しシリコン基板の主面と平行
な方向に連続するＳｉＯ2膜を形成する工程とを有する
ことを特徴とする。
【００１０】本発明のＳＯＩ基板は、本発明方法のＳＯ
Ｉ基板の製造方法によって形成でき、酸素イオンを注入
した際に結晶欠陥（ダメージ）が最大となるダメージピ
ークに中心を有し基板面と平行な方向に連続するＳｉＯ
2膜を形成している。掛かる構成を採用することによ
り、残存する結晶欠陥は殆どこのＳｉＯ2膜の下方にあ
り、ＳｉＯ2膜によってＳｉ活性層から遮蔽されるた
め、結晶欠陥が少ないＳｉ活性層が得られる。この場
合、ＳｉＯ2膜の下方には、熱処理中に酸素濃度の濃度
ピークの位置を中心に複数のＳｉＯ2島が形成される。
熱処理の条件によっては、又は、更に追加の熱処理を加
えることによって、このＳｉＯ2島は実質的に消滅し、
或いは、第２のＳｉＯ2膜として形成される。以下、更
に詳述する。
Ｉ基板の製造方法によって形成でき、酸素イオンを注入
した際に結晶欠陥（ダメージ）が最大となるダメージピ
ークに中心を有し基板面と平行な方向に連続するＳｉＯ
2膜を形成している。掛かる構成を採用することによ
り、残存する結晶欠陥は殆どこのＳｉＯ2膜の下方にあ
り、ＳｉＯ2膜によってＳｉ活性層から遮蔽されるた
め、結晶欠陥が少ないＳｉ活性層が得られる。この場
合、ＳｉＯ2膜の下方には、熱処理中に酸素濃度の濃度
ピークの位置を中心に複数のＳｉＯ2島が形成される。
熱処理の条件によっては、又は、更に追加の熱処理を加
えることによって、このＳｉＯ2島は実質的に消滅し、
或いは、第２のＳｉＯ2膜として形成される。以下、更
に詳述する。
【００１１】
【発明の実施の形態】本発明者らは、一般的なＳＩＭＯ
Ｘ法によるＳＯＩ構造の形成メカニズムを精査した。こ
れによると、イオン注入の際に、180KeVの加速エネルギ
ーで約１．２×１０18/cm2以上の高ドーズ量では、イオ
ン注入直後の状態ですでに基板面と平行な方向に連続す
る酸化膜が形成されていることが判明した。この酸化膜
は、その後の高温熱処理で周辺の酸素原子を集めること
で、更に厚く若しくは強固となり、ＳＯＩ構造が完成す
る。一方、１．２×１０18/cm2以下の低ドーズ量では、
イオン注入直後には極く微小な島状酸化物が点在してお
り、その後の高温熱処理で、多数の島状酸化物の内の一
部は成長し、他の一部は消滅し、成長した複数の島状酸
化物が合体することで連続的な酸化膜が形成される。一
般に前者を高ドーズＳＩＭＯＸ、後者を低ドーズＳＩＭ
ＯＸと称しているが、低ドーズＳＩＭＯＸでは、イオン
注入量が少ないため、注入時間が短く活性層ダメージが
小さい利点があり、一般的に採用されつつある。
Ｘ法によるＳＯＩ構造の形成メカニズムを精査した。こ
れによると、イオン注入の際に、180KeVの加速エネルギ
ーで約１．２×１０18/cm2以上の高ドーズ量では、イオ
ン注入直後の状態ですでに基板面と平行な方向に連続す
る酸化膜が形成されていることが判明した。この酸化膜
は、その後の高温熱処理で周辺の酸素原子を集めること
で、更に厚く若しくは強固となり、ＳＯＩ構造が完成す
る。一方、１．２×１０18/cm2以下の低ドーズ量では、
イオン注入直後には極く微小な島状酸化物が点在してお
り、その後の高温熱処理で、多数の島状酸化物の内の一
部は成長し、他の一部は消滅し、成長した複数の島状酸
化物が合体することで連続的な酸化膜が形成される。一
般に前者を高ドーズＳＩＭＯＸ、後者を低ドーズＳＩＭ
ＯＸと称しているが、低ドーズＳＩＭＯＸでは、イオン
注入量が少ないため、注入時間が短く活性層ダメージが
小さい利点があり、一般的に採用されつつある。
【００１２】従来の低ドーズＳＩＭＯＸの形成過程を更
に詳細に調査すると、図３（ａ）に示すように、酸素イ
オンをＳｉ基板１０に注入した直後には、観察倍率１〜
１０万倍程度の電子顕微鏡で確認できる程の大きさのＳ
ｉＯ2は形成されていないものの、注入ダメージが最も
大きいダメージピーク３０と注入酸素濃度が最も高い濃
度ピーク２０とが存在している。このＳｉ基板に、１２
００℃以上の熱処理を加えると、昇温過程又は熱処理の
初期にダメージピーク３０及び濃度ピーク２０の双方で
酸素の析出が始まり、図３（ｂ）に示すように、ダメー
ジピーク３０の位置に析出したＳｉＯ2島１３０と、濃
度ピーク２０の位置に析出したＳｉＯ2島１２０とが形
成される。
に詳細に調査すると、図３（ａ）に示すように、酸素イ
オンをＳｉ基板１０に注入した直後には、観察倍率１〜
１０万倍程度の電子顕微鏡で確認できる程の大きさのＳ
ｉＯ2は形成されていないものの、注入ダメージが最も
大きいダメージピーク３０と注入酸素濃度が最も高い濃
度ピーク２０とが存在している。このＳｉ基板に、１２
００℃以上の熱処理を加えると、昇温過程又は熱処理の
初期にダメージピーク３０及び濃度ピーク２０の双方で
酸素の析出が始まり、図３（ｂ）に示すように、ダメー
ジピーク３０の位置に析出したＳｉＯ2島１３０と、濃
度ピーク２０の位置に析出したＳｉＯ2島１２０とが形
成される。
【００１３】更に熱処理を続けると、図３（ｃ）に示す
ように、濃度ピーク２０の位置に析出したＳｉＯ2島１
２０が成長及び合体して、基板面と平行な方向に連続す
るＳｉＯ2膜２２０が形成される。このとき、ダメージ
ピーク３０の位置に析出したＳｉＯ2島１３０は、濃度
ピーク２０の位置に析出したＳｉＯ2島１２０の成長に
際して酸素を供給し、そのサイズ及び密度が小さくな
り、ダメージピーク３０の位置には残存ＳｉＯ2島２３
０が残る。また、濃度ピーク２０の位置に形成されたＳ
ｉＯ2膜２２０と、ダメージピーク３０の位置に残存し
たＳｉＯ2島２３０とに両端を持つ結晶欠陥２４０が存
在することもある。更に熱処理を続けると、図３（ｄ）
に示すように、一部に結晶欠陥２４０が残留し、ＳｉＯ
2としては、濃度ピーク２０の位置に形成されたＳｉＯ2
膜３２０のみとなる。つまり、残存ＳｉＯ2島２３０は
消滅しＳＯＩ基板が完成する。
ように、濃度ピーク２０の位置に析出したＳｉＯ2島１
２０が成長及び合体して、基板面と平行な方向に連続す
るＳｉＯ2膜２２０が形成される。このとき、ダメージ
ピーク３０の位置に析出したＳｉＯ2島１３０は、濃度
ピーク２０の位置に析出したＳｉＯ2島１２０の成長に
際して酸素を供給し、そのサイズ及び密度が小さくな
り、ダメージピーク３０の位置には残存ＳｉＯ2島２３
０が残る。また、濃度ピーク２０の位置に形成されたＳ
ｉＯ2膜２２０と、ダメージピーク３０の位置に残存し
たＳｉＯ2島２３０とに両端を持つ結晶欠陥２４０が存
在することもある。更に熱処理を続けると、図３（ｄ）
に示すように、一部に結晶欠陥２４０が残留し、ＳｉＯ
2としては、濃度ピーク２０の位置に形成されたＳｉＯ2
膜３２０のみとなる。つまり、残存ＳｉＯ2島２３０は
消滅しＳＯＩ基板が完成する。
【００１４】上記に鑑み、本発明は、図１（ｃ）及び図
１（ｄ）に示すように、ダメージピークの位置にＳｉＯ
2膜を形成することにより、前記結晶欠陥２４０が活性
層内に存在しないＳＯＩ基板を提供する。以下にその詳
細を述べる。
１（ｄ）に示すように、ダメージピークの位置にＳｉＯ
2膜を形成することにより、前記結晶欠陥２４０が活性
層内に存在しないＳＯＩ基板を提供する。以下にその詳
細を述べる。
【００１５】図１（ａ）に示すように、Ｓｉ基板１０に
酸素イオンをイオン注入した直後の構造は、濃度ピーク
２０とダメージピーク３０とを持ち、図３（ａ）の従来
構造と同様である。この状態の基板に熱処理を加える
と、その昇温過程又は熱処理初期には、図１（ｂ）に示
すように、濃度ピーク２０の位置に析出したＳｉＯ2島
１２０と、ダメージピーク３０の位置に析出したＳｉＯ
2島１３０とが形成される。ここまでは、従来のＳＩＭ
ＯＸ法と同様である。
酸素イオンをイオン注入した直後の構造は、濃度ピーク
２０とダメージピーク３０とを持ち、図３（ａ）の従来
構造と同様である。この状態の基板に熱処理を加える
と、その昇温過程又は熱処理初期には、図１（ｂ）に示
すように、濃度ピーク２０の位置に析出したＳｉＯ2島
１２０と、ダメージピーク３０の位置に析出したＳｉＯ
2島１３０とが形成される。ここまでは、従来のＳＩＭ
ＯＸ法と同様である。
【００１６】本発明方法における熱処理では、従来方法
では主にＳｉ基板にイオン注入で導入した酸素と、もと
もとＳｉ基板中に存在した酸素とが析出に関与したのと
は異なり、熱処理の昇温速度と熱処理雰囲気の酸素濃度
とを適当に選択することによって、熱処理雰囲気からＳ
ｉ基板表面を通してＳｉ基板中に拡散する酸素を析出に
関与させる。その際に、熱処理の条件を適当に選択する
と、ダメージピーク３０が濃度ピーク２０に比べてＳｉ
基板表面に近いことから、濃度ピーク２０での酸素析出
に比して、ダメージピーク３０での酸素析出により多
く、Ｓｉ基板表面から導入された酸素を寄与させること
が可能である。その結果、熱処理をさらに続けると、図
１（ｃ）に示すように、ダメージピーク３０の位置に析
出したＳｉＯ2島が、濃度ピーク２０の位置に析出した
ＳｉＯ2島に比して大きく成長し、ダメージピーク３０
の位置に形成されたＳｉＯ2膜２３０が得られる。
では主にＳｉ基板にイオン注入で導入した酸素と、もと
もとＳｉ基板中に存在した酸素とが析出に関与したのと
は異なり、熱処理の昇温速度と熱処理雰囲気の酸素濃度
とを適当に選択することによって、熱処理雰囲気からＳ
ｉ基板表面を通してＳｉ基板中に拡散する酸素を析出に
関与させる。その際に、熱処理の条件を適当に選択する
と、ダメージピーク３０が濃度ピーク２０に比べてＳｉ
基板表面に近いことから、濃度ピーク２０での酸素析出
に比して、ダメージピーク３０での酸素析出により多
く、Ｓｉ基板表面から導入された酸素を寄与させること
が可能である。その結果、熱処理をさらに続けると、図
１（ｃ）に示すように、ダメージピーク３０の位置に析
出したＳｉＯ2島が、濃度ピーク２０の位置に析出した
ＳｉＯ2島に比して大きく成長し、ダメージピーク３０
の位置に形成されたＳｉＯ2膜２３０が得られる。
【００１７】この際、濃度ピーク２０の位置に残存した
ＳｉＯ2島２２０は、熱処理の経過とともに、一般には
縮小・消滅するが、ＳＯＩ基板に電子デバイスを製作す
る領域はダメージピーク３０の位置に形成されたＳｉＯ
2膜２３０より上部であるため、完全な消滅まで熱処理
を続けなくともよい。逆に、デバイス作成工程に際し
て、意図的であるか偶然であるかを問わず、ＳＯＩ基板
に導入された金属原子などの汚染物質がＳｉＯ2島など
に捕獲・除去されてデバイス特性に好影響を与えること
は、ゲッタリングプロセスとして良く知られている。ダ
メージピーク３０の位置に形成されたＳｉＯ2膜２３０
の下部に残存した結晶欠陥２４０は、従来の図３（ｃ）
や図３（ｄ）で見られた結晶欠陥とは異なり、ＳＯＩデ
バイスを作成する領域に存在していないので問題とはな
らないばかりでなく、上記のゲッタリングの観点から好
影響を与えると考えられる。更に熱処理を続けると、図
１（ｄ）に示すように、濃度ピーク２０の位置に残存し
たＳｉＯ2島２２０及び結晶欠陥２４０の双方又は何れ
か一方が消滅し、図３（ｄ）とは異なった構造のＳＯＩ
基板が得られる。熱処理の条件を適当に選択することに
よって、濃度ピークの位置に形成されたＳｉＯ2島２２
０を消滅させずに、逆に、基板の主面と平行な方向に連
続するＳｉＯ膜に形成することも可能である。
ＳｉＯ2島２２０は、熱処理の経過とともに、一般には
縮小・消滅するが、ＳＯＩ基板に電子デバイスを製作す
る領域はダメージピーク３０の位置に形成されたＳｉＯ
2膜２３０より上部であるため、完全な消滅まで熱処理
を続けなくともよい。逆に、デバイス作成工程に際し
て、意図的であるか偶然であるかを問わず、ＳＯＩ基板
に導入された金属原子などの汚染物質がＳｉＯ2島など
に捕獲・除去されてデバイス特性に好影響を与えること
は、ゲッタリングプロセスとして良く知られている。ダ
メージピーク３０の位置に形成されたＳｉＯ2膜２３０
の下部に残存した結晶欠陥２４０は、従来の図３（ｃ）
や図３（ｄ）で見られた結晶欠陥とは異なり、ＳＯＩデ
バイスを作成する領域に存在していないので問題とはな
らないばかりでなく、上記のゲッタリングの観点から好
影響を与えると考えられる。更に熱処理を続けると、図
１（ｄ）に示すように、濃度ピーク２０の位置に残存し
たＳｉＯ2島２２０及び結晶欠陥２４０の双方又は何れ
か一方が消滅し、図３（ｄ）とは異なった構造のＳＯＩ
基板が得られる。熱処理の条件を適当に選択することに
よって、濃度ピークの位置に形成されたＳｉＯ2島２２
０を消滅させずに、逆に、基板の主面と平行な方向に連
続するＳｉＯ膜に形成することも可能である。
【００１８】
【実施例】以下本発明の実施例について説明する。しか
し、本発明は、下記実施例の構成にのみ限定されるもの
ではない。
し、本発明は、下記実施例の構成にのみ限定されるもの
ではない。
【００１９】実施例１ ６インチ、(100）方位のｐ型Si基板（抵抗率1〜10Ω・c
m）を2組用意し、基板温度を約６００℃に保って、１８
０ｋｅＶでドーズ２×１０17/cm2の酸素イオン注入を行
った。この段階のＳｉ基板を陽電子消滅法およびＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）を用いて評価したところ、表面から
約０．３１ミクロンの深さ位置に結晶のダメージが最も
大きいダメージピークが形成され、約０．４４ミクロン
の深さ位置に注入酸素濃度が最大の濃度ピークが形成さ
れた。
m）を2組用意し、基板温度を約６００℃に保って、１８
０ｋｅＶでドーズ２×１０17/cm2の酸素イオン注入を行
った。この段階のＳｉ基板を陽電子消滅法およびＳＩＭ
Ｓ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）を用いて評価したところ、表面から
約０．３１ミクロンの深さ位置に結晶のダメージが最も
大きいダメージピークが形成され、約０．４４ミクロン
の深さ位置に注入酸素濃度が最大の濃度ピークが形成さ
れた。
【００２０】上記試料の一方を、従来の低ドーズＳＩＭ
ＯＸ法に基づいて、Ａｒ中にＯ2を0.5％含有する雰囲気
中で、１０００℃からの昇温速度を0.02℃/分として昇
温を行い、その到達温度１３４０℃で4時間の熱処理を
加えた。これによって、図３に示す経過を経て、濃度ピ
ーク２０の位置に基板面と平行な方向に連続するＳｉＯ
2膜が形成され、従来のＳＯＩ基板が得られた。他方の
試料は、本発明方法を採用し、Ａｒ中にＯ2を１％含有
する雰囲中で、１０００℃からの昇温速度を０．０３℃
/分とした昇温を行い、その到達温度１３４０℃で4時間
の熱処理を加えた。これによって、図１（ｃ）、（ｄ）
に示した経過を経て、ダメージピーク３０の位置を中心
とし基板面と平行な方向に連続するＳｉＯ2膜が形成さ
れ、本発明のＳＯＩ基板が得られた。
ＯＸ法に基づいて、Ａｒ中にＯ2を0.5％含有する雰囲気
中で、１０００℃からの昇温速度を0.02℃/分として昇
温を行い、その到達温度１３４０℃で4時間の熱処理を
加えた。これによって、図３に示す経過を経て、濃度ピ
ーク２０の位置に基板面と平行な方向に連続するＳｉＯ
2膜が形成され、従来のＳＯＩ基板が得られた。他方の
試料は、本発明方法を採用し、Ａｒ中にＯ2を１％含有
する雰囲中で、１０００℃からの昇温速度を０．０３℃
/分とした昇温を行い、その到達温度１３４０℃で4時間
の熱処理を加えた。これによって、図１（ｃ）、（ｄ）
に示した経過を経て、ダメージピーク３０の位置を中心
とし基板面と平行な方向に連続するＳｉＯ2膜が形成さ
れ、本発明のＳＯＩ基板が得られた。
【００２１】図２は、図１（ｃ）に対応する断面構造
を、透過型電子顕微鏡で観察した明視野像である。図２
は最表面にＳｉＯ2層２５０が存在する点で図１（ｃ）
とは異なるが、これは雰囲気酸素の影響でＳｉ表面が酸
化されたためである。ＨＦエッチングなどの処理で表面
ＳｉＯ2層２５０を除去すると、図１（ｃ）と同じ構造
が得られる。この表面ＳｉＯ2膜２５０は、ＳＯＩ基板
としての使用に支障はなく、むしろデバイス製造の直前
まで表面を保護する保護膜として利用できる。
を、透過型電子顕微鏡で観察した明視野像である。図２
は最表面にＳｉＯ2層２５０が存在する点で図１（ｃ）
とは異なるが、これは雰囲気酸素の影響でＳｉ表面が酸
化されたためである。ＨＦエッチングなどの処理で表面
ＳｉＯ2層２５０を除去すると、図１（ｃ）と同じ構造
が得られる。この表面ＳｉＯ2膜２５０は、ＳＯＩ基板
としての使用に支障はなく、むしろデバイス製造の直前
まで表面を保護する保護膜として利用できる。
【００２２】実施例２ 実施例１と同様に、６インチ直径、(100）方位のｐ型Si
基板（抵抗率1〜10Ω・cm）を用意し、基板温度を約６
００℃に保って、１８０ｋｅＶでドーズ量２×１０17/c
m2の酸素イオン注入を行った。この試料に、Ａｒ中にＯ
2を5％含有する雰囲気中で、１０００℃からの昇温速度
を0.04℃/分とした昇温を行い、その到達温度１３４０
℃で4時間の熱処理を加えた。これによって、図１に示
した経過を経て、ダメージピーク３０の位置に中心を持
ち、基板面と平行な方向に連続するＳｉＯ2膜が形成さ
れた。このように、第1の実施例に示した熱処理条件と
異なる条件を採用する場合には、昇温速度や雰囲気の酸
素含有量などを適当に選択することで、本発明のＳＯＩ
基板が得られる。つまり、昇温速度を上げるときには、
基板表面に形成されるＳｉＯ2膜２５０がダメージピー
クに届かない範囲で、雰囲気の酸素濃度を上げる。酸素
濃度は、少なくとも０．５％以上とし、より好ましくは
０．８％以上、最も好ましくは、１．０％以上とする。
基板（抵抗率1〜10Ω・cm）を用意し、基板温度を約６
００℃に保って、１８０ｋｅＶでドーズ量２×１０17/c
m2の酸素イオン注入を行った。この試料に、Ａｒ中にＯ
2を5％含有する雰囲気中で、１０００℃からの昇温速度
を0.04℃/分とした昇温を行い、その到達温度１３４０
℃で4時間の熱処理を加えた。これによって、図１に示
した経過を経て、ダメージピーク３０の位置に中心を持
ち、基板面と平行な方向に連続するＳｉＯ2膜が形成さ
れた。このように、第1の実施例に示した熱処理条件と
異なる条件を採用する場合には、昇温速度や雰囲気の酸
素含有量などを適当に選択することで、本発明のＳＯＩ
基板が得られる。つまり、昇温速度を上げるときには、
基板表面に形成されるＳｉＯ2膜２５０がダメージピー
クに届かない範囲で、雰囲気の酸素濃度を上げる。酸素
濃度は、少なくとも０．５％以上とし、より好ましくは
０．８％以上、最も好ましくは、１．０％以上とする。
【００２３】実施例３ 実施例１と同様に、６インチ直径、(100）方位のｐ型Si
基板（抵抗率1〜10Ω・cm）を用意し、基板温度を約６
００℃に保って、１８０ｋｅＶでドーズ量３×１０17/c
m2の酸素イオン注入を行った。この試料に、Ａｒ中にＯ
2を10％含有する雰囲気中で、１０００℃から１２００
℃の範囲での昇温速度を１℃/分、その他の温度範囲で
の昇温速度を２０℃/分とした昇温を行い、その到達温
度１３４０℃で4時間の熱処理を加えた。これによっ
て、図１に示した経過を経て、ダメージピーク３０の位
置に中心を有し基板面と平行な方向に連続するＳｉＯ2
膜が形成された。本実施例は、実施例１および実施例２
に示した酸素注入量と異なる酸素注入量を採用し、昇温
速度や雰囲気の酸素含有量などを適当に選択した例であ
る。詳細な調査を行ったところ、少なくともイオン注入
直後にＳｉＯ2膜が形成されない注入量であれば、つま
り、加速電圧１８０ｋｅＶの場合に、約１．２×１０18
/ｃｍ2以下の酸素ドーズであれば、本発明方法の実施が
可能であることが確認できた。加速電圧１８０ｋｅＶの
場合には、ダメージピークは基板面から約０．３１ミク
ロンの深さ位置を中心に、濃度ピークは約０．４４ミク
ロンの深さ位置を中心に夫々形成される。
基板（抵抗率1〜10Ω・cm）を用意し、基板温度を約６
００℃に保って、１８０ｋｅＶでドーズ量３×１０17/c
m2の酸素イオン注入を行った。この試料に、Ａｒ中にＯ
2を10％含有する雰囲気中で、１０００℃から１２００
℃の範囲での昇温速度を１℃/分、その他の温度範囲で
の昇温速度を２０℃/分とした昇温を行い、その到達温
度１３４０℃で4時間の熱処理を加えた。これによっ
て、図１に示した経過を経て、ダメージピーク３０の位
置に中心を有し基板面と平行な方向に連続するＳｉＯ2
膜が形成された。本実施例は、実施例１および実施例２
に示した酸素注入量と異なる酸素注入量を採用し、昇温
速度や雰囲気の酸素含有量などを適当に選択した例であ
る。詳細な調査を行ったところ、少なくともイオン注入
直後にＳｉＯ2膜が形成されない注入量であれば、つま
り、加速電圧１８０ｋｅＶの場合に、約１．２×１０18
/ｃｍ2以下の酸素ドーズであれば、本発明方法の実施が
可能であることが確認できた。加速電圧１８０ｋｅＶの
場合には、ダメージピークは基板面から約０．３１ミク
ロンの深さ位置を中心に、濃度ピークは約０．４４ミク
ロンの深さ位置を中心に夫々形成される。
【００２４】上記実施例において、基板はｐ型及びｎ型
の何れでもよく、方位も（１００）に限らず、（１１
１）、（１１０）等任意の方位の基板でよい。また、抵
抗率も上記の値に限らない。酸素イオンの加速電圧とし
ては、１８０ｋｅＶに限らず、実用的な範囲が選定でき
る。例えば、８０〜３００ｋｅＶ程度を、好ましくは、
１５０〜２００ｋｅＶ程度を採用する。熱処理温度とし
ては１２００℃以上でＳｉの融点以下が採用できる。昇
温に際しては、６００℃以上の温度における昇温速度及
び雰囲気酸素濃度が重要であり、少なくとも１００℃の
温度範囲に亘って昇温速度及び酸素濃度が所定の範囲と
なるように制御する。
の何れでもよく、方位も（１００）に限らず、（１１
１）、（１１０）等任意の方位の基板でよい。また、抵
抗率も上記の値に限らない。酸素イオンの加速電圧とし
ては、１８０ｋｅＶに限らず、実用的な範囲が選定でき
る。例えば、８０〜３００ｋｅＶ程度を、好ましくは、
１５０〜２００ｋｅＶ程度を採用する。熱処理温度とし
ては１２００℃以上でＳｉの融点以下が採用できる。昇
温に際しては、６００℃以上の温度における昇温速度及
び雰囲気酸素濃度が重要であり、少なくとも１００℃の
温度範囲に亘って昇温速度及び酸素濃度が所定の範囲と
なるように制御する。
【００２５】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明は上記実施形態例の構成に限
定されるものではなく、上記実施形態例から種々の修正
及び変更が可能である。
づいて説明したが、本発明は上記実施形態例の構成に限
定されるものではなく、上記実施形態例から種々の修正
及び変更が可能である。
【００２６】
【発明の効果】以上説明したように、本発明によると、
低ドーズＳＩＭＯＸ法によるＳＯＩ構造の形成に際し
て、Ｓｉ活性層内に形成される結晶欠陥を低減できるの
で、良好な活性層を有するＳＯＩ基板が、低コストの低
ドーズＳＩＭＯＸ法によって得られるという顕著な効果
がある。
低ドーズＳＩＭＯＸ法によるＳＯＩ構造の形成に際し
て、Ｓｉ活性層内に形成される結晶欠陥を低減できるの
で、良好な活性層を有するＳＯＩ基板が、低コストの低
ドーズＳＩＭＯＸ法によって得られるという顕著な効果
がある。
【図１】本発明のＳＯＩ基板の製造方法における、ＳＯ
Ｉ基板の各工程段階毎の断面図。
Ｉ基板の各工程段階毎の断面図。
【図２】本発明の一実施例のＳＯＩ基板の透過電子顕微
鏡による明視野写真像。
鏡による明視野写真像。
【図３】従来のＳＯＩ基板の製造方法における、ＳＯＩ
基板の各工程段階毎の断面図。
基板の各工程段階毎の断面図。
10---Ｓｉ基板、20---濃度ピーク、30---ダメージピー
ク、120---濃度ピークの位置に析出したＳｉＯ2、130
---ダメージピークの位置に析出したＳｉＯ2、220---濃
度ピークの位置に残存したＳｉＯ2島、230---ダメージ
ピークの位置に形成されたＳｉＯ2膜、240---結晶欠
陥、250---表面ＳｉＯ2膜、330---ダメージピークの位
置に形成されたＳｉＯ2膜、340---結晶欠陥。
ク、120---濃度ピークの位置に析出したＳｉＯ2、130
---ダメージピークの位置に析出したＳｉＯ2、220---濃
度ピークの位置に残存したＳｉＯ2島、230---ダメージ
ピークの位置に形成されたＳｉＯ2膜、240---結晶欠
陥、250---表面ＳｉＯ2膜、330---ダメージピークの位
置に形成されたＳｉＯ2膜、340---結晶欠陥。
Claims (12)
- 【請求項１】 シリコン基板の主面とほぼ平行な方向に
連続する埋込みＳｉＯ2膜と、該埋込みＳｉＯ2膜の下方
に、前記主面と実質的に平行に並ぶ複数のＳｉＯ2島と
を有することを特徴とするＳＯＩ基板。 - 【請求項２】 前記ＳｉＯ2膜と前記ＳｉＯ2島とに両端
を持つ結晶欠陥を有することを特徴とする、請求項１に
記載のＳＯＩ基板。 - 【請求項３】 請求項１又は２に記載のＳＯＩ基板を製
造する方法であって、シリコン基板に酸素イオンを注入
する工程と、該シリコン基板の雰囲気温度を上げる昇温
工程であって、６００℃を越える温度範囲で少なくとも
100℃の温度範囲に亘って昇温速度を1℃/分以下とし且
つそのときの雰囲気の酸素濃度を０．５％以上とした昇
温工程と、前記シリコン基板を１２００℃以上の温度に
所定時間維持する熱処理工程とを順次に有することを特
徴とするＳＯＩ基板の製造方法。 - 【請求項４】 前記酸素濃度が０．８％以上であること
を特徴とする、請求項３に記載のＳＯＩ基板の製造方
法。 - 【請求項５】 酸素イオンの注入ドーズ量が１．２×１
０13／ｃｍ2以下であることを特徴とする、請求項３又
は４に記載のＳＯＩ基板の製造方法。 - 【請求項６】 シリコン基板の主面から酸素イオンを注
入し、該注入によって結晶欠陥が最大になるダメージピ
ークと、注入した酸素イオンの濃度が最大となる濃度ピ
ークとを前記シリコン基板内に形成する工程と、 前記ダメージピークにほぼ中心を有しシリコン基板の主
面と平行な方向に連続するＳｉＯ2膜を形成して、該Ｓ
ｉＯ2膜とシリコン基板の主面との間を半導体活性層と
する工程とを有することを特徴とするＳＯＩ基板の製造
方法。 - 【請求項７】 前記シリコン基板の主面とダメージピー
クとの間の距離が、前記シリコン基板の主面と前記濃度
ピークとの間の距離の約３／４であることを特徴とす
る、請求項６に記載のＳＯＩ基板の製造方法。 - 【請求項８】 前記ＳｉＯ2膜を形成する工程が、１２
００℃以上の熱処理工程であることを特徴とする、請求
項６又は７に記載のＳＯＩ基板の製造方法。 - 【請求項９】 前記熱処理工程は、６００℃を越える温
度範囲で少なくとも100℃の温度範囲に亘って昇温速度
を1℃/分以下とし且つそのときの雰囲気の酸素濃度を
０．５％以上とした昇温工程に後続することをを特徴と
する、請求項６〜８の何れかに記載のＳＯＩ基板の製造
方法。 - 【請求項１０】 前記酸素濃度が０．８％以上であるこ
とを特徴とする、請求項９に記載のＳＯＩ基板の製造方
法。 - 【請求項１１】 酸素イオンの注入ドーズ量が１．２×
１０13／ｃｍ2以下であることを特徴とする、請求項６
〜１０の何れかに記載のＳＯＩ基板の製造方法。 - 【請求項１２】 前記濃度ピークにほぼ中心を有しシリ
コン基板の主面と平行な方向に連続する第２のＳｉＯ2
膜を形成する工程を更に有することを特徴とする、請求
項６〜１１の何れかに記載のＳＯＩ基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30334698A JP3211233B2 (ja) | 1998-08-31 | 1998-10-09 | Ｓｏｉ基板及びその製造方法 |
| EP99938599A EP1120819A4 (en) | 1998-08-31 | 1999-08-23 | SOI SUBSTRATE AND METHOD FOR MANUFACTURING SAME |
| PCT/JP1999/004543 WO2000013214A1 (fr) | 1998-08-31 | 1999-08-23 | Substrat soi et procede de fabrication correspondant |
| US09/786,247 US6548379B1 (en) | 1998-08-31 | 1999-08-23 | SOI substrate and method for manufacturing the same |
| KR10-2001-7002659A KR100388874B1 (ko) | 1998-08-31 | 1999-08-23 | Ｓｏｉ 기판 및 그의 제조 방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24523498 | 1998-08-31 | ||
| JP10-245234 | 1998-08-31 | ||
| JP30334698A JP3211233B2 (ja) | 1998-08-31 | 1998-10-09 | Ｓｏｉ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150408A JP2000150408A (ja) | 2000-05-30 |
| JP3211233B2 true JP3211233B2 (ja) | 2001-09-25 |
Family
ID=26537118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30334698A Expired - Fee Related JP3211233B2 (ja) | 1998-08-31 | 1998-10-09 | Ｓｏｉ基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6548379B1 (ja) |
| EP (1) | EP1120819A4 (ja) |
| JP (1) | JP3211233B2 (ja) |
| KR (1) | KR100388874B1 (ja) |
| WO (1) | WO2000013214A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593173B1 (en) * | 2000-11-28 | 2003-07-15 | Ibis Technology Corporation | Low defect density, thin-layer, SOI substrates |
| JP2002289552A (ja) | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| US7294561B2 (en) | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
| JP2005209836A (ja) * | 2004-01-22 | 2005-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
| US20060230097A1 (en) * | 2005-04-08 | 2006-10-12 | Caterpillar Inc. | Process model monitoring method and system |
| CN100487885C (zh) * | 2005-07-29 | 2009-05-13 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
| JP5124931B2 (ja) * | 2005-10-14 | 2013-01-23 | 信越半導体株式会社 | 多層ｓｏｉウエーハの製造方法 |
| US10073952B2 (en) | 2014-10-21 | 2018-09-11 | uBiome, Inc. | Method and system for microbiome-derived diagnostics and therapeutics for autoimmune system conditions |
| AU2015335907A1 (en) | 2014-10-21 | 2017-04-13 | Psomagen, Inc. | Method and system for microbiome-derived diagnostics and therapeutics |
| US10410749B2 (en) | 2014-10-21 | 2019-09-10 | uBiome, Inc. | Method and system for microbiome-derived characterization, diagnostics and therapeutics for cutaneous conditions |
| US10381112B2 (en) | 2014-10-21 | 2019-08-13 | uBiome, Inc. | Method and system for characterizing allergy-related conditions associated with microorganisms |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2511461B2 (ja) * | 1987-06-18 | 1996-06-26 | 住友金属鉱山株式会社 | 半導体基板の製造方法 |
| US4962051A (en) * | 1988-11-18 | 1990-10-09 | Motorola, Inc. | Method of forming a defect-free semiconductor layer on insulator |
| US5143858A (en) * | 1990-04-02 | 1992-09-01 | Motorola, Inc. | Method of fabricating buried insulating layers |
| JPH05299345A (ja) * | 1992-04-23 | 1993-11-12 | Nippon Steel Corp | 電子素子用基板及びその製造方法 |
| US5278077A (en) * | 1993-03-10 | 1994-01-11 | Sharp Microelectronics Technology, Inc. | Pin-hole patch method for implanted dielectric layer |
| US5468657A (en) * | 1994-06-17 | 1995-11-21 | Sharp Microelectronics Technology, Inc. | Nitridation of SIMOX buried oxide |
| US5589407A (en) * | 1995-09-06 | 1996-12-31 | Implanted Material Technology, Inc. | Method of treating silicon to obtain thin, buried insulating layer |
| JPH09260621A (ja) * | 1996-03-19 | 1997-10-03 | Mitsubishi Materials Corp | Ｓｏｉ基板の製造方法 |
| JP3480479B2 (ja) * | 1996-03-22 | 2003-12-22 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| FR2747506B1 (fr) * | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| JP3995286B2 (ja) * | 1996-04-26 | 2007-10-24 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | Ｓｉｍｏｘ基板の製造方法 |
| JPH1079355A (ja) * | 1996-09-03 | 1998-03-24 | Komatsu Denshi Kinzoku Kk | Ｓｏｉ基板の製造方法 |
| JPH10284431A (ja) * | 1997-04-11 | 1998-10-23 | Sharp Corp | Ｓｏｉ基板の製造方法 |
| JP3762144B2 (ja) * | 1998-06-18 | 2006-04-05 | キヤノン株式会社 | Ｓｏｉ基板の作製方法 |
-
1998
- 1998-10-09 JP JP30334698A patent/JP3211233B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-23 EP EP99938599A patent/EP1120819A4/en not_active Withdrawn
- 1999-08-23 US US09/786,247 patent/US6548379B1/en not_active Expired - Lifetime
- 1999-08-23 WO PCT/JP1999/004543 patent/WO2000013214A1/ja not_active Application Discontinuation
- 1999-08-23 KR KR10-2001-7002659A patent/KR100388874B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150408A (ja) | 2000-05-30 |
| WO2000013214A1 (fr) | 2000-03-09 |
| KR20010074887A (ko) | 2001-08-09 |
| US6548379B1 (en) | 2003-04-15 |
| EP1120819A4 (en) | 2006-05-10 |
| EP1120819A1 (en) | 2001-08-01 |
| KR100388874B1 (ko) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3698359B2 (ja) | Ｓｉｍｏｘ（酸素注入による分離）工程のために埋込み酸化膜厚さをパターン形成する方法 | |
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| JP3211233B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| EP0926725A2 (en) | Defect induced buried oxide (dibox) for throughput SOI | |
| JP2666757B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07142567A (ja) | Ｓｏｉ膜厚制御法 | |
| US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
| JPH06236976A (ja) | Ｓｏｉ及びその構成方法 | |
| US20070238312A1 (en) | Method of producing SIMOX wafer | |
| JP2001148473A (ja) | 半導体装置及びその製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2755185B2 (ja) | Ｓｏｉ基板 | |
| KR100260574B1 (ko) | Soi 기판의 제조방법 | |
| JP2607399B2 (ja) | 半導体基板の製造方法 | |
| KR100543252B1 (ko) | Ｓｏｉ 기판 | |
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3097827B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3382092B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1197377A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH08236735A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3262945B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3550621B2 (ja) | Ｓｉｍｏｘ法によるｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |