JP3480479B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP3480479B2 JP3480479B2 JP06573196A JP6573196A JP3480479B2 JP 3480479 B2 JP3480479 B2 JP 3480479B2 JP 06573196 A JP06573196 A JP 06573196A JP 6573196 A JP6573196 A JP 6573196A JP 3480479 B2 JP3480479 B2 JP 3480479B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- substrate
- heating rate
- silicon oxide
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は絶縁層上にＳｉ層を
形成したＳＯＩ（Silicon-On-Insulator）基板の製造方
法に関する。更に詳しくはＳＩＭＯＸ（Separation by
Implanted Oxygen）技術によるＳＯＩ基板の製造方法に
関するものである。 【０００２】 【従来の技術】ＳＯＩ基板は将来のＵＬＳＩ基板として
注目されている。このＳＯＩ基板の製造方法には、シリ
コン基板同士を絶縁膜を介して貼り合わせる貼り合わせ
法、絶縁性基板又は絶縁性薄膜を表面に有する基板の上
にシリコン薄膜を堆積させる方法、ＳＩＭＯＸ法などが
ある。このＳＩＭＯＸ法は、シリコン基板の内部に絶縁
層を埋込む法の１つであって、具体的にはシリコン基板
内部に高濃度の酸素イオンを注入した後、高温でアニー
ル処理してこのシリコン基板表面から所定の深さの領域
に埋込みシリコン酸化層を形成し、その表面側のＳｉ層
を活性領域とする方法である。このＳＩＭＯＸ法は、上
記貼り合わせ方法のように表面のＳｉ層を研削研磨する
ことなく、均一な厚さの活性なＳｉ層が得られる有力な
方法である。 【０００３】近年、この酸素イオンの注入量を低減し、
イオン注入装置の処理時間を短縮してＳＯＩ基板の製造
コストを低下させる、低ドーズ技術が実用化し始めてい
る。この低ドーズ技術では、例えば加速エネルギ１８０
ｋｅＶ、注入量４×１０17／ｃｍ2で酸素イオン注入し
た後、１３５０℃で熱処理している。この低ドーズＳＩ
ＭＯＸ法により、ＳＯＩ基板中の埋込みシリコン酸化層
を連続化し、かつこの酸化層中に未酸化の島状のＳｉ領
域（Ｓｉ島）を作らせないためには、酸素イオン注入量
の厳格な制御が極めて重要である。 【０００４】 【発明が解決しようとする課題】しかし、従来の低ドー
ズＳＩＭＯＸ法で十分に制御した条件で酸素イオン注入
しても、埋込みシリコン酸化層のピンホール密度が３０
個／ｃｍ2以上であることが報告されている（M.Imai et
al.,"The Status and Future of Low-Dose SIMOX Tech
nology",Extended Abstracts of the 1995 Internation
al Conference on Solid State Devices and Material
s, Osaka, 1995, pp.557-559）。このピンホール密度が
大きいとデバイス間の分離を十分に行うことができな
い。ピンホール密度を低減するために、特開平７−２６
３５３８号公報に示されるＩＴＯＸ（Internal Thermal
Oxidation）技術が提案されている。この技術はＳＩＭ
ＯＸ法でアニール処理した直後に更に高温の酸素雰囲気
中でアニール処理するもので、埋込みシリコン酸化層の
層厚が増加し、ピンホールがある場合にはこれを埋める
技術である。しかしながら、このＩＴＯＸ技術によって
もピンホール密度は５個／ｃｍ2程度存在すると報告さ
れている（上掲のM.Imai et al.の文献）。 【０００５】本発明の目的は、基板表面から所定の深さ
の領域にピンホール密度が極めて小さい高品質の埋込み
シリコン酸化層を形成するＳＯＩ基板の製造方法を提供
することにある。本発明の別の目的は、Ｓｉ層と埋込み
シリコン酸化層との界面の平坦度を良好にするＳＯＩ基
板の製造方法を提供することにある。【０００６】 【課題を解決するための手段】請求項１に係る発明は、
図１及び図２に示すように、シリコン基板１１内部に酸
素イオンを注入した後、最終所定温度Ｔ0まで昇温して
この最終所定温度Ｔ0を所定時間ｔ保持するアニール処
理を行うことによりシリコン基板１１表面から所定の深
さの領域に埋込みシリコン酸化層１２を形成し、この基
板１１表面に活性なＳｉ層１１ａを形成するＳＯＩ基板
の製造方法において、アニール処理時の昇温速度が少な
くとも２段階ｖ1，ｖ2であって、上記最終所定温度Ｔ0
に達するまで昇温速度を順次減速し、最初の昇温速度(v
1 )が１０〜３℃／分であって、この昇温速度(v 1 )で１２
５０℃以上１３５０℃未満の範囲内の第１所定温度(T 1 )
まで昇温し、最終の昇温速度(v 2 )が７〜０．１℃／分で
あって、この昇温速度(v 2 )で１３５０℃以上シリコン融
点温度未満の最終所定温度(T 0 )まで昇温することを特徴
とするＳＯＩ基板の製造方法である。 【０００７】埋込みシリコン酸化層は、温度が上がるに
つれて小さなシリコン酸化物析出物が溶解しより大きな
析出物に吸収されるという、オストワルド成長（Ostwal
d ripening）で形成される。低ドーズＳＩＭＯＸ法によ
れば、シリコン基板におけるシリコン酸化物の析出は、
アニール処理の初期では酸素濃度分布に従ってシリコン
と酸素が反応してシリコン酸化物の析出物を形成し、あ
る程度オストワルド成長が進むと、図２に示すように基
板の深さ方向に酸素注入に伴うダメージピーク位置Ａと
酸素注入ピーク位置Ｂの主として２箇所で起こる。そし
て温度の上昇とともにダメージピーク位置Ａの析出物が
酸素注入ピーク位置Ｂの析出物に取り込まれ、最終的に
は１つのシリコン酸化層となる。図２の基板１１の右側
には、ダメージ分布線図及び酸素濃度分布線図を示す。
従来のアニール処理は単一の昇温速度で昇温し、所定温
度に達したところで所定時間保持される。昇温速度が比
較的速い場合、例えば５℃／分以上の場合には所定温
度、例えば１３００℃以上に達すると、この昇温速度に
オストワルド成長が追いついていけず、埋込みシリコン
酸化層以外にも析出物は残存するようになり、シリコン
酸化物が完全に取り込まれていない分だけピンホールも
存在する。その後の長時間保持のアニール処理で析出物
を埋込みシリコン酸化層に取り込んでいる。この析出物
はシリコンの酸化に伴って放出された格子間シリコンに
起因した欠陥を伝って埋込みシリコン酸化層と合体す
る。そのためピンホール上に十分な欠陥が形成されてい
ないと、ピンホールは埋まらない。一方、昇温速度が比
較的遅い場合、例えば１℃／分以下の場合には、形成さ
れた析出物がオストワルド成長時に安定なものとなり、
長時間保持のアニール処理を行っても溶解させることが
できず、最終的には埋込みシリコン酸化層以外に析出物
が存在してしまうという不具合を生じる。 【０００８】 【０００９】この発明では、最初の昇温速度ｖ1を１０
〜３℃／分にして、減速した最終の昇温速度ｖ2を７〜
０．１℃／分にする。最初の昇温速度ｖ1で１２５０℃
以上１３５０℃未満の範囲内の第１所定温度Ｔ1まで昇
温し、最終の昇温速度ｖ2で１３５０℃以上シリコン融
点温度未満の最終所定温度Ｔ0まで昇温する。その後、
最終所定温度Ｔ0での長時間保持で析出物を埋込みシリ
コン酸化層に十分に取り込み、シリコンと埋込みシリコ
ン酸化層との界面を平坦にする。最終所定温度が１３５
０℃未満では析出物の十分な取り込みが行われない。最
初の昇温速度ｖ1が３℃／分未満では析出物が安定なも
のとなりやすく、また１０℃／分を越えるとシリコン基
板自体にスリップと呼ばれる結晶欠陥などが入りやすく
なるからである。第１所定温度Ｔ1が上記範囲外では、
その後のアニール処理によっても酸素析出物が残存しや
すい。また最終の昇温速度ｖ2が０．１℃／分未満では
アニール処理時間が長くなり過ぎ、また７℃／分を越え
ると取り込むはずの析出物が完全に溶解してしまい、そ
の後の長時間保持のアニール処理によってもピンホール
は埋まりにくくなるからである。 【００１０】 【発明の実施の形態】本発明の酸素イオンの注入（dos
e）は低ドーズである。この場合の酸素イオン注入量は
３．０〜５．０×１０17／ｃｍ2である。また減速して
いく昇温速度の段階は少なくとも２段階であって、３段
階でも４段階でもよい。本発明の最終所定温度Ｔ0での
保持時間ｔは少なくとも１時間であることが好ましい。
この最少の１時間は析出物を埋込みシリコン酸化層に取
り込むために必要だからである。保持時間ｔは最終所定
温度Ｔ0に依存し、高温となるほど短時間で済む。好ま
しくは１〜６時間である。 【００１１】 【実施例】次に、本発明の実施例を比較例とともに図面
に基づいて詳しく説明する。 ＜実施例１＞厚さ６２５μｍのシリコン基板の所定の領
域（例えば、基板表面から約０．４μｍの領域）に次の
条件で酸素イオン（Ｏ+）を注入した。 加速電圧： １８０ ＫｅＶ ビーム電流： ４０〜５０ ｍＡ ドーズ量： ４×１０17／ｃｍ2 基板加熱温度：６００℃ イオン注入後に、シリコン基板をアルゴンと酸素の混合
ガス雰囲気中で８００℃に保持された熱処理炉に入れ、
最初に昇温速度５℃／分で１３００℃まで昇温した。こ
の１３００℃の時点における基板断面の電子顕微鏡写真
を図３に示す。次いで昇温速度を１℃／分に変え１３９
０℃まで昇温した。この昇温過程の基板断面の電子顕微
鏡写真を図４及び図５に示す。また１３９０℃での写真
を図６に示す。更に基板を１３９０℃で２時間保持して
アニール処理した。このアニール処理後の写真を図７に
示す。実施例１のアニール処理の温度プロファイルを図
１に示す。 【００１２】＜実施例２＞実施例１と同一のシリコン基
板を同一条件で酸素イオン注入した後、基板を実施例１
と同一の酸素を含むＡｒガス雰囲気で８００℃に保持さ
れた熱処理炉に入れ、最初に昇温速度５℃／分で１３０
０℃まで昇温した。次いで昇温速度を０．５℃／分に変
え１３９０℃まで昇温し、１３９０℃で２時間保持して
アニール処理した。このアニール処理後の写真を図８に
示す。実施例２のアニール処理の温度プロファイルを図
１に示す。 【００１３】＜比較例１＞実施例１と同一のシリコン基
板を同一条件で酸素イオン注入した後、基板を実施例１
と同一の酸素を含むＡｒガス雰囲気で８００℃に保持さ
れた熱処理炉に入れ、昇温速度５℃／分で１３９０℃ま
で昇温した。この１３９０℃の時点における基板断面の
電子顕微鏡写真を図９に示す。次いでこの１３９０℃で
４時間保持してアニール処理した。このアニール処理後
の写真を図１０に示す。比較例１のアニール処理の温度
プロファイルを図１に示す。 【００１４】＜比較例２＞実施例１と同一のシリコン基
板を同一条件で酸素イオン注入した後、基板を実施例１
と同一の酸素を含むＡｒガス雰囲気で８００℃に保持さ
れた熱処理炉に入れ、昇温速度５℃／分で１１００℃ま
で昇温した。次いで昇温速度を１℃／分に変え１３９０
℃まで昇温した。１３９０℃に到達した時点での写真を
図１１に示す。比較例２のアニール処理の温度プロファ
イルを図１に示す。 【００１５】＜比較観察＞ (a) ピンホール密度の測定 一方、実施例１，２及び比較例１，２の各ＳＯＩ基板の
埋込みシリコン酸化層中のピンホール密度を測定した。
ピンホール密度はＳＯＩ基板の両面を電極で挟んで硫酸
銅溶液に浸漬し、通電した時の硫酸銅の析出量により求
めた。その結果を表１に示す。 【００１６】 【表１】 【００１７】上記(a)のピンホール密度の測定結果と写
真観察から次の点が明らかになった。比較例１の図９に
示すように、１３９０℃の時点では埋込みシリコン酸化
層の上に析出物が多数存在しており、ピンホールも観察
される。これは昇温速度が早いために、昇温速度にオス
トワルド成長（小さな析出物の溶解）が追いついていけ
なかったためである。析出物が完全に取り込まれていな
い分だけピンホールも存在している。図１０に示すよう
に、この後の高温保持で写真に見られる小さな析出物を
取り込むが、初めにピンホールが多い分だけ完全にはピ
ンホールは埋まらない。比較例２では、図１１に示すよ
うにＳＯＩ基板中に埋込みシリコン酸化層以外に析出物
が存在する。これは昇温速度が遅すぎるために、１１０
０℃での析出物が安定なものとして存在してしまったた
めである。析出物が完全に取り込まれていない分だけピ
ンホール密度も大きい。 【００１８】これらに対して、実施例１の図３、図４、
図５、図６及び図７には、１３００℃から１３９０℃ま
での埋込みシリコン酸化層が形成される過程が示され
る。１３００℃から１℃／分という昇温は、図３の１３
００℃の時点に見られる析出物が十分に取り込みながら
オストワルド成長できる条件であるため、比較例１と出
発点が同じ析出状態であっても、最終所定温度に到達し
たときには埋込みシリコン酸化層以外には析出物は存在
しない。析出物が完全に埋込みシリコン酸化層に取り込
まれているため、ピンホール密度は低い。また実施例２
では、図８に示すように実施例１と同様に１３００℃で
の析出物を十分に取り込むことができる昇温速度である
ために、基板中に埋込みシリコン酸化層以外は析出物は
見られず、ピンホール密度も実施例１と同じ理由で低
い。 【００１９】(b) Ｓｉ層と埋込みシリコン酸化層との界
面の平坦度の測定 実施例１、２及び比較例１，２の各ＳＯＩ基板表面の活
性なＳｉ層と埋込みシリコン酸化層との界面の表面粗さ
を原子間力顕微鏡（atomic force microscope;ＡＦＭ）
を用いて測定した。この測定はＳＯＩ基板をＫＯＨ液で
選択エッチングして単結晶シリコン層（Ｓｉ層）を除去
することにより埋込みシリコン酸化層との界面を露出し
て行った。その結果を表２に示す。表２において、Ｒa
は平均粗さ、Ｒmsは２乗平均粗さ、Ｒmaxは最大高さを
意味する。 【００２０】 【表２】 【００２１】表２から明らかなように、高温で２時間保
持した実施例１及び２は、析出物を完全に取り込んでか
ら高温保持を行っているために４時間保持した比較例１
と比べて界面が短時間で平坦になっていることが判っ
た。一方、比較例１は高温保持中に析出物の取り込みを
行っているために、界面が平坦になるのに時間がかか
り、比較例２は高温保持を行っていないため、界面は極
めて粗いことが判明した。【００２２】 【発明の効果】以上述べたように、本発明のＳＯＩ基板
の製造方法によれば、昇温速度を少なくとも２段階にし
て、最終所定温度に達するまで昇温速度を順次減速し、
最初の昇温速度(v 1 )が１０〜３℃／分であって、この昇
温速度(v 1 )で１２５０℃以上１３５０℃未満の範囲内の
第１所定温度(T 1 )まで昇温し、最終の昇温速度(v 2 )が７
〜０．１℃／分であって、この昇温速度(v 2 )で１３５０
℃以上シリコン融点温度未満の最終所定温度(T 0 )まで昇
温することにより、ピンホール密度が極めて小さい高品
質の埋込みシリコン酸化層を形成することができ、また
Ｓｉ層と埋込みシリコン酸化層との界面の平坦度を短時
間で良好にすることができる。
形成したＳＯＩ（Silicon-On-Insulator）基板の製造方
法に関する。更に詳しくはＳＩＭＯＸ（Separation by
Implanted Oxygen）技術によるＳＯＩ基板の製造方法に
関するものである。 【０００２】 【従来の技術】ＳＯＩ基板は将来のＵＬＳＩ基板として
注目されている。このＳＯＩ基板の製造方法には、シリ
コン基板同士を絶縁膜を介して貼り合わせる貼り合わせ
法、絶縁性基板又は絶縁性薄膜を表面に有する基板の上
にシリコン薄膜を堆積させる方法、ＳＩＭＯＸ法などが
ある。このＳＩＭＯＸ法は、シリコン基板の内部に絶縁
層を埋込む法の１つであって、具体的にはシリコン基板
内部に高濃度の酸素イオンを注入した後、高温でアニー
ル処理してこのシリコン基板表面から所定の深さの領域
に埋込みシリコン酸化層を形成し、その表面側のＳｉ層
を活性領域とする方法である。このＳＩＭＯＸ法は、上
記貼り合わせ方法のように表面のＳｉ層を研削研磨する
ことなく、均一な厚さの活性なＳｉ層が得られる有力な
方法である。 【０００３】近年、この酸素イオンの注入量を低減し、
イオン注入装置の処理時間を短縮してＳＯＩ基板の製造
コストを低下させる、低ドーズ技術が実用化し始めてい
る。この低ドーズ技術では、例えば加速エネルギ１８０
ｋｅＶ、注入量４×１０17／ｃｍ2で酸素イオン注入し
た後、１３５０℃で熱処理している。この低ドーズＳＩ
ＭＯＸ法により、ＳＯＩ基板中の埋込みシリコン酸化層
を連続化し、かつこの酸化層中に未酸化の島状のＳｉ領
域（Ｓｉ島）を作らせないためには、酸素イオン注入量
の厳格な制御が極めて重要である。 【０００４】 【発明が解決しようとする課題】しかし、従来の低ドー
ズＳＩＭＯＸ法で十分に制御した条件で酸素イオン注入
しても、埋込みシリコン酸化層のピンホール密度が３０
個／ｃｍ2以上であることが報告されている（M.Imai et
al.,"The Status and Future of Low-Dose SIMOX Tech
nology",Extended Abstracts of the 1995 Internation
al Conference on Solid State Devices and Material
s, Osaka, 1995, pp.557-559）。このピンホール密度が
大きいとデバイス間の分離を十分に行うことができな
い。ピンホール密度を低減するために、特開平７−２６
３５３８号公報に示されるＩＴＯＸ（Internal Thermal
Oxidation）技術が提案されている。この技術はＳＩＭ
ＯＸ法でアニール処理した直後に更に高温の酸素雰囲気
中でアニール処理するもので、埋込みシリコン酸化層の
層厚が増加し、ピンホールがある場合にはこれを埋める
技術である。しかしながら、このＩＴＯＸ技術によって
もピンホール密度は５個／ｃｍ2程度存在すると報告さ
れている（上掲のM.Imai et al.の文献）。 【０００５】本発明の目的は、基板表面から所定の深さ
の領域にピンホール密度が極めて小さい高品質の埋込み
シリコン酸化層を形成するＳＯＩ基板の製造方法を提供
することにある。本発明の別の目的は、Ｓｉ層と埋込み
シリコン酸化層との界面の平坦度を良好にするＳＯＩ基
板の製造方法を提供することにある。【０００６】 【課題を解決するための手段】請求項１に係る発明は、
図１及び図２に示すように、シリコン基板１１内部に酸
素イオンを注入した後、最終所定温度Ｔ0まで昇温して
この最終所定温度Ｔ0を所定時間ｔ保持するアニール処
理を行うことによりシリコン基板１１表面から所定の深
さの領域に埋込みシリコン酸化層１２を形成し、この基
板１１表面に活性なＳｉ層１１ａを形成するＳＯＩ基板
の製造方法において、アニール処理時の昇温速度が少な
くとも２段階ｖ1，ｖ2であって、上記最終所定温度Ｔ0
に達するまで昇温速度を順次減速し、最初の昇温速度(v
1 )が１０〜３℃／分であって、この昇温速度(v 1 )で１２
５０℃以上１３５０℃未満の範囲内の第１所定温度(T 1 )
まで昇温し、最終の昇温速度(v 2 )が７〜０．１℃／分で
あって、この昇温速度(v 2 )で１３５０℃以上シリコン融
点温度未満の最終所定温度(T 0 )まで昇温することを特徴
とするＳＯＩ基板の製造方法である。 【０００７】埋込みシリコン酸化層は、温度が上がるに
つれて小さなシリコン酸化物析出物が溶解しより大きな
析出物に吸収されるという、オストワルド成長（Ostwal
d ripening）で形成される。低ドーズＳＩＭＯＸ法によ
れば、シリコン基板におけるシリコン酸化物の析出は、
アニール処理の初期では酸素濃度分布に従ってシリコン
と酸素が反応してシリコン酸化物の析出物を形成し、あ
る程度オストワルド成長が進むと、図２に示すように基
板の深さ方向に酸素注入に伴うダメージピーク位置Ａと
酸素注入ピーク位置Ｂの主として２箇所で起こる。そし
て温度の上昇とともにダメージピーク位置Ａの析出物が
酸素注入ピーク位置Ｂの析出物に取り込まれ、最終的に
は１つのシリコン酸化層となる。図２の基板１１の右側
には、ダメージ分布線図及び酸素濃度分布線図を示す。
従来のアニール処理は単一の昇温速度で昇温し、所定温
度に達したところで所定時間保持される。昇温速度が比
較的速い場合、例えば５℃／分以上の場合には所定温
度、例えば１３００℃以上に達すると、この昇温速度に
オストワルド成長が追いついていけず、埋込みシリコン
酸化層以外にも析出物は残存するようになり、シリコン
酸化物が完全に取り込まれていない分だけピンホールも
存在する。その後の長時間保持のアニール処理で析出物
を埋込みシリコン酸化層に取り込んでいる。この析出物
はシリコンの酸化に伴って放出された格子間シリコンに
起因した欠陥を伝って埋込みシリコン酸化層と合体す
る。そのためピンホール上に十分な欠陥が形成されてい
ないと、ピンホールは埋まらない。一方、昇温速度が比
較的遅い場合、例えば１℃／分以下の場合には、形成さ
れた析出物がオストワルド成長時に安定なものとなり、
長時間保持のアニール処理を行っても溶解させることが
できず、最終的には埋込みシリコン酸化層以外に析出物
が存在してしまうという不具合を生じる。 【０００８】 【０００９】この発明では、最初の昇温速度ｖ1を１０
〜３℃／分にして、減速した最終の昇温速度ｖ2を７〜
０．１℃／分にする。最初の昇温速度ｖ1で１２５０℃
以上１３５０℃未満の範囲内の第１所定温度Ｔ1まで昇
温し、最終の昇温速度ｖ2で１３５０℃以上シリコン融
点温度未満の最終所定温度Ｔ0まで昇温する。その後、
最終所定温度Ｔ0での長時間保持で析出物を埋込みシリ
コン酸化層に十分に取り込み、シリコンと埋込みシリコ
ン酸化層との界面を平坦にする。最終所定温度が１３５
０℃未満では析出物の十分な取り込みが行われない。最
初の昇温速度ｖ1が３℃／分未満では析出物が安定なも
のとなりやすく、また１０℃／分を越えるとシリコン基
板自体にスリップと呼ばれる結晶欠陥などが入りやすく
なるからである。第１所定温度Ｔ1が上記範囲外では、
その後のアニール処理によっても酸素析出物が残存しや
すい。また最終の昇温速度ｖ2が０．１℃／分未満では
アニール処理時間が長くなり過ぎ、また７℃／分を越え
ると取り込むはずの析出物が完全に溶解してしまい、そ
の後の長時間保持のアニール処理によってもピンホール
は埋まりにくくなるからである。 【００１０】 【発明の実施の形態】本発明の酸素イオンの注入（dos
e）は低ドーズである。この場合の酸素イオン注入量は
３．０〜５．０×１０17／ｃｍ2である。また減速して
いく昇温速度の段階は少なくとも２段階であって、３段
階でも４段階でもよい。本発明の最終所定温度Ｔ0での
保持時間ｔは少なくとも１時間であることが好ましい。
この最少の１時間は析出物を埋込みシリコン酸化層に取
り込むために必要だからである。保持時間ｔは最終所定
温度Ｔ0に依存し、高温となるほど短時間で済む。好ま
しくは１〜６時間である。 【００１１】 【実施例】次に、本発明の実施例を比較例とともに図面
に基づいて詳しく説明する。 ＜実施例１＞厚さ６２５μｍのシリコン基板の所定の領
域（例えば、基板表面から約０．４μｍの領域）に次の
条件で酸素イオン（Ｏ+）を注入した。 加速電圧： １８０ ＫｅＶ ビーム電流： ４０〜５０ ｍＡ ドーズ量： ４×１０17／ｃｍ2 基板加熱温度：６００℃ イオン注入後に、シリコン基板をアルゴンと酸素の混合
ガス雰囲気中で８００℃に保持された熱処理炉に入れ、
最初に昇温速度５℃／分で１３００℃まで昇温した。こ
の１３００℃の時点における基板断面の電子顕微鏡写真
を図３に示す。次いで昇温速度を１℃／分に変え１３９
０℃まで昇温した。この昇温過程の基板断面の電子顕微
鏡写真を図４及び図５に示す。また１３９０℃での写真
を図６に示す。更に基板を１３９０℃で２時間保持して
アニール処理した。このアニール処理後の写真を図７に
示す。実施例１のアニール処理の温度プロファイルを図
１に示す。 【００１２】＜実施例２＞実施例１と同一のシリコン基
板を同一条件で酸素イオン注入した後、基板を実施例１
と同一の酸素を含むＡｒガス雰囲気で８００℃に保持さ
れた熱処理炉に入れ、最初に昇温速度５℃／分で１３０
０℃まで昇温した。次いで昇温速度を０．５℃／分に変
え１３９０℃まで昇温し、１３９０℃で２時間保持して
アニール処理した。このアニール処理後の写真を図８に
示す。実施例２のアニール処理の温度プロファイルを図
１に示す。 【００１３】＜比較例１＞実施例１と同一のシリコン基
板を同一条件で酸素イオン注入した後、基板を実施例１
と同一の酸素を含むＡｒガス雰囲気で８００℃に保持さ
れた熱処理炉に入れ、昇温速度５℃／分で１３９０℃ま
で昇温した。この１３９０℃の時点における基板断面の
電子顕微鏡写真を図９に示す。次いでこの１３９０℃で
４時間保持してアニール処理した。このアニール処理後
の写真を図１０に示す。比較例１のアニール処理の温度
プロファイルを図１に示す。 【００１４】＜比較例２＞実施例１と同一のシリコン基
板を同一条件で酸素イオン注入した後、基板を実施例１
と同一の酸素を含むＡｒガス雰囲気で８００℃に保持さ
れた熱処理炉に入れ、昇温速度５℃／分で１１００℃ま
で昇温した。次いで昇温速度を１℃／分に変え１３９０
℃まで昇温した。１３９０℃に到達した時点での写真を
図１１に示す。比較例２のアニール処理の温度プロファ
イルを図１に示す。 【００１５】＜比較観察＞ (a) ピンホール密度の測定 一方、実施例１，２及び比較例１，２の各ＳＯＩ基板の
埋込みシリコン酸化層中のピンホール密度を測定した。
ピンホール密度はＳＯＩ基板の両面を電極で挟んで硫酸
銅溶液に浸漬し、通電した時の硫酸銅の析出量により求
めた。その結果を表１に示す。 【００１６】 【表１】 【００１７】上記(a)のピンホール密度の測定結果と写
真観察から次の点が明らかになった。比較例１の図９に
示すように、１３９０℃の時点では埋込みシリコン酸化
層の上に析出物が多数存在しており、ピンホールも観察
される。これは昇温速度が早いために、昇温速度にオス
トワルド成長（小さな析出物の溶解）が追いついていけ
なかったためである。析出物が完全に取り込まれていな
い分だけピンホールも存在している。図１０に示すよう
に、この後の高温保持で写真に見られる小さな析出物を
取り込むが、初めにピンホールが多い分だけ完全にはピ
ンホールは埋まらない。比較例２では、図１１に示すよ
うにＳＯＩ基板中に埋込みシリコン酸化層以外に析出物
が存在する。これは昇温速度が遅すぎるために、１１０
０℃での析出物が安定なものとして存在してしまったた
めである。析出物が完全に取り込まれていない分だけピ
ンホール密度も大きい。 【００１８】これらに対して、実施例１の図３、図４、
図５、図６及び図７には、１３００℃から１３９０℃ま
での埋込みシリコン酸化層が形成される過程が示され
る。１３００℃から１℃／分という昇温は、図３の１３
００℃の時点に見られる析出物が十分に取り込みながら
オストワルド成長できる条件であるため、比較例１と出
発点が同じ析出状態であっても、最終所定温度に到達し
たときには埋込みシリコン酸化層以外には析出物は存在
しない。析出物が完全に埋込みシリコン酸化層に取り込
まれているため、ピンホール密度は低い。また実施例２
では、図８に示すように実施例１と同様に１３００℃で
の析出物を十分に取り込むことができる昇温速度である
ために、基板中に埋込みシリコン酸化層以外は析出物は
見られず、ピンホール密度も実施例１と同じ理由で低
い。 【００１９】(b) Ｓｉ層と埋込みシリコン酸化層との界
面の平坦度の測定 実施例１、２及び比較例１，２の各ＳＯＩ基板表面の活
性なＳｉ層と埋込みシリコン酸化層との界面の表面粗さ
を原子間力顕微鏡（atomic force microscope;ＡＦＭ）
を用いて測定した。この測定はＳＯＩ基板をＫＯＨ液で
選択エッチングして単結晶シリコン層（Ｓｉ層）を除去
することにより埋込みシリコン酸化層との界面を露出し
て行った。その結果を表２に示す。表２において、Ｒa
は平均粗さ、Ｒmsは２乗平均粗さ、Ｒmaxは最大高さを
意味する。 【００２０】 【表２】 【００２１】表２から明らかなように、高温で２時間保
持した実施例１及び２は、析出物を完全に取り込んでか
ら高温保持を行っているために４時間保持した比較例１
と比べて界面が短時間で平坦になっていることが判っ
た。一方、比較例１は高温保持中に析出物の取り込みを
行っているために、界面が平坦になるのに時間がかか
り、比較例２は高温保持を行っていないため、界面は極
めて粗いことが判明した。【００２２】 【発明の効果】以上述べたように、本発明のＳＯＩ基板
の製造方法によれば、昇温速度を少なくとも２段階にし
て、最終所定温度に達するまで昇温速度を順次減速し、
最初の昇温速度(v 1 )が１０〜３℃／分であって、この昇
温速度(v 1 )で１２５０℃以上１３５０℃未満の範囲内の
第１所定温度(T 1 )まで昇温し、最終の昇温速度(v 2 )が７
〜０．１℃／分であって、この昇温速度(v 2 )で１３５０
℃以上シリコン融点温度未満の最終所定温度(T 0 )まで昇
温することにより、ピンホール密度が極めて小さい高品
質の埋込みシリコン酸化層を形成することができ、また
Ｓｉ層と埋込みシリコン酸化層との界面の平坦度を短時
間で良好にすることができる。
【図面の簡単な説明】
【図１】酸素イオン注入後における実施例と比較例のア
ニール処理の温度プロファイルを示す図。 【図２】本発明の酸素イオン注入直後のシリコン基板の
部分断面を示す模式図。 【図３】昇温速度５℃／分で１３００℃まで昇温したと
きの実施例１のシリコン基板断面の電子顕微鏡写真図。 【図４】１３００℃から昇温速度１℃／分で昇温する過
程の実施例１のシリコン基板断面の電子顕微鏡写真図。 【図５】昇温速度１℃／分で更に昇温したときの実施例
１のシリコン基板断面の電子顕微鏡写真図。 【図６】昇温速度１℃／分で１３９０℃まで昇温したと
きの実施例１のシリコン基板断面の電子顕微鏡写真図。 【図７】アニール処理後の実施例１のシリコン基板断面
の電子顕微鏡写真図。 【図８】アニール処理後の実施例２のシリコン基板断面
の電子顕微鏡写真図。 【図９】昇温速度５℃／分で１３９０℃まで昇温したと
きの比較例１のシリコン基板断面の電子顕微鏡写真図。 【図１０】アニール処理後の比較例１のシリコン基板断
面の電子顕微鏡写真図。 【図１１】昇温速度５℃／分で１１００℃まで昇温し、
昇温速度を１℃／分に変え１３９０℃まで昇温した時点
での比較例２のシリコン基板断面の電子顕微鏡写真図。 【符号の説明】 １１ シリコン基板 １１ａ 基板表面のＳｉ層 １２ 埋込みシリコン酸化層
ニール処理の温度プロファイルを示す図。 【図２】本発明の酸素イオン注入直後のシリコン基板の
部分断面を示す模式図。 【図３】昇温速度５℃／分で１３００℃まで昇温したと
きの実施例１のシリコン基板断面の電子顕微鏡写真図。 【図４】１３００℃から昇温速度１℃／分で昇温する過
程の実施例１のシリコン基板断面の電子顕微鏡写真図。 【図５】昇温速度１℃／分で更に昇温したときの実施例
１のシリコン基板断面の電子顕微鏡写真図。 【図６】昇温速度１℃／分で１３９０℃まで昇温したと
きの実施例１のシリコン基板断面の電子顕微鏡写真図。 【図７】アニール処理後の実施例１のシリコン基板断面
の電子顕微鏡写真図。 【図８】アニール処理後の実施例２のシリコン基板断面
の電子顕微鏡写真図。 【図９】昇温速度５℃／分で１３９０℃まで昇温したと
きの比較例１のシリコン基板断面の電子顕微鏡写真図。 【図１０】アニール処理後の比較例１のシリコン基板断
面の電子顕微鏡写真図。 【図１１】昇温速度５℃／分で１１００℃まで昇温し、
昇温速度を１℃／分に変え１３９０℃まで昇温した時点
での比較例２のシリコン基板断面の電子顕微鏡写真図。 【符号の説明】 １１ シリコン基板 １１ａ 基板表面のＳｉ層 １２ 埋込みシリコン酸化層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−144761（ＪＰ，Ａ)
特開 昭62−188239（ＪＰ，Ａ)
Ｊ．Ｓｔｏｅｍｅｎｏｓ，ｅｔ．ａ
ｌ．，”Ｄｉｓｌｏｃａｔｉｏｎ ｆｏ
ｒｍａｔｉｏｎ ｒｅｌａｔｅｄ ｗｉ
ｔｈ ｈｉｇｈ ｏｘｙｇｅｎ ｄｏｓ
ｅ ｉｎｐｌａｎｔａｔｉｏｎ ｏｎ
ｓｉｌｉｃｏｎ”，Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．，1991年 １月15日，Ｖｏｌ.
69，Ｎｏ．２，ｐｐ．793−802
Ｈ．Ｙａｎｇ，ｅｔ．ａｌ．，”Ｅｆ
ｆｅｃｔ ｏｆ Ｉｍｐｌａｎｔａｔｉ
ｏｎ Ｃｕｒｒｅｎｔ ｄｅｎｄｉｔｙ
ａｎｄ ａｎｎｅａｌ ｔｉｍｅ ｏ
ｎ ｔｈｅ ｍｉｃｒｏｓｔｒｕｃｔｕ
ｒｅ ｏｆ ＳＩＭＯＸ”，Ｎｕｃｌｅ
ａｒ Ｉｎｓｔｕｍｅｎｔｓ ａｎｄ
Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ
Ｒｅｓｅａｒｃｈ Ｂ，1991年，Ｖｏ
ｌ．56／57，ｐｐ．668−671
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/12
H01L 21/26 - 21/268
H01L 21/322 - 21/326
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 シリコン基板(11)内部に酸素イオンを注
入した後、最終所定温度(T0)まで昇温して前記最終所定
温度(T0)を所定時間(t)保持するアニール処理を行うこ
とにより前記シリコン基板(11)表面から所定の深さの領
域に埋込みシリコン酸化層(12)を形成し、前記基板(11)
表面に活性なＳｉ層(11a)を形成するＳＯＩ基板の製造
方法において、 前記アニール処理時の昇温速度が少なくとも２段階(v1,
v2)であって、前記最終所定温度(T0)に達するまで昇温
速度を順次減速し、 最初の昇温速度(v 1 )が１０〜３℃／分であって、この昇
温速度(v 1 )で１２５０℃以上１３５０℃未満の範囲内の
第１所定温度(T 1 )まで昇温し、最終の昇温速度(v 2 )が７
〜０．１℃／分であって、この昇温速度(v 2 )で１３５０
℃以上シリコン融点温度未満の最終所定温度(T 0 )まで昇
温する ことを特徴とするＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06573196A JP3480479B2 (ja) | 1996-03-22 | 1996-03-22 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06573196A JP3480479B2 (ja) | 1996-03-22 | 1996-03-22 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260622A JPH09260622A (ja) | 1997-10-03 |
| JP3480479B2 true JP3480479B2 (ja) | 2003-12-22 |
Family
ID=13295467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06573196A Expired - Fee Related JP3480479B2 (ja) | 1996-03-22 | 1996-03-22 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3480479B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211233B2 (ja) | 1998-08-31 | 2001-09-25 | 日本電気株式会社 | Ｓｏｉ基板及びその製造方法 |
-
1996
- 1996-03-22 JP JP06573196A patent/JP3480479B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ｈ．Ｙａｎｇ，ｅｔ．ａｌ．，"Ｅｆｆｅｃｔ ｏｆ Ｉｍｐｌａｎｔａｔｉｏｎ Ｃｕｒｒｅｎｔ ｄｅｎｄｉｔｙ ａｎｄ ａｎｎｅａｌ ｔｉｍｅ ｏｎ ｔｈｅ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｏｆ ＳＩＭＯＸ"，Ｎｕｃｌｅａｒ Ｉｎｓｔｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ Ｂ，１９９１年，Ｖｏｌ．５６／５７，ｐｐ．６６８−６７１ |
| Ｊ．Ｓｔｏｅｍｅｎｏｓ，ｅｔ．ａｌ．，"Ｄｉｓｌｏｃａｔｉｏｎ ｆｏｒｍａｔｉｏｎ ｒｅｌａｔｅｄ ｗｉｔｈ ｈｉｇｈ ｏｘｙｇｅｎ ｄｏｓｅ ｉｎｐｌａｎｔａｔｉｏｎ ｏｎ ｓｉｌｉｃｏｎ"，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１９９１年 １月１５日，Ｖｏｌ．６９，Ｎｏ．２，ｐｐ．７９３−８０２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260622A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036619B2 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| JP2002289552A (ja) | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 | |
| TW200416814A (en) | Method for manufacturing SOI wafer and SOI wafer | |
| WO2007125771A1 (ja) | Ｓｏｉウエーハの製造方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JP3456521B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3522482B2 (ja) | Ｓｏｉ基板の製造方法 | |
| TW201802304A (zh) | 柴氏拉晶法生長單晶矽的方法 | |
| WO1999039380A1 (fr) | Substrat soi et procede de fabrication dudit substrat | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3097827B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0846161A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2003289051A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH1197377A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001085649A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP2010040638A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09260621A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |