JP3698359B2 - Simox(酸素注入による分離)工程のために埋込み酸化膜厚さをパターン形成する方法 - Google Patents
Simox(酸素注入による分離)工程のために埋込み酸化膜厚さをパターン形成する方法 Download PDFInfo
- Publication number
- JP3698359B2 JP3698359B2 JP2001136570A JP2001136570A JP3698359B2 JP 3698359 B2 JP3698359 B2 JP 3698359B2 JP 2001136570 A JP2001136570 A JP 2001136570A JP 2001136570 A JP2001136570 A JP 2001136570A JP 3698359 B2 JP3698359 B2 JP 3698359B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- buried oxide
- mask
- annealing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 94
- 238000002513 implantation Methods 0.000 title claims description 52
- 239000001301 oxygen Substances 0.000 title claims description 43
- 229910052760 oxygen Inorganic materials 0.000 title claims description 43
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims description 42
- 238000000059 patterning Methods 0.000 title claims description 8
- 238000000926 separation method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims description 70
- 238000000137 annealing Methods 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 18
- 239000012298 atmosphere Substances 0.000 claims description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 4
- 239000012300 argon atmosphere Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000001878 scanning electron micrograph Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は、半導体デバイスの製造のための新規な技術に関し、さらに詳しくは、半導体デバイスのためにパターン形成埋込み酸化膜(BOX)を作製する方法に関する。
【0002】
【従来の技術】
SOI(絶縁体上のシリコン)ウェハを使用して製造される相補型金属酸化膜半導体(CMOS)回路は、ラッチアップが無く、寄生ドイレン・ソース・キャパシタンスが低下し、浅い接合を形成し易く、ソフト・エラーに対する耐性が向上するなど、従来のバルクCMOSに勝る重要な利点を有する(例えばJ.P. Colinge, Silicon-On-Insulator Technology: materials to VLSI, 2nd Ed., Kluwer Academic Publishers, 1997を参照されたい)。
【0003】
SOIウェハの用途はCMOSに限定されない。マイクロマシニング分野も、センサや断熱検出器の製造にSOIウェハを使用する。SIMOX(酸素注入による分離)は現在、SOI(絶縁体上のシリコン)ウェハの製造に使用される主要技術である。SIMOXウェハは、埋込み酸化膜(BOX)の上に浅薄なシリコン層を有する。
【0004】
埋込みSiO2膜(BOX)は、シリコン・ウェハの表面の下に酸素イオンを注入し、次いでウェハを高温でアニールすることによって形成される(例えば、一般的なアニール温度は約1300℃ないし約1400℃である)。原子的に平坦なSiおよびSiO2界面を持つ均一な連続したBOXが形成される。酸素注入中に、ウェハは一般的に約600℃ないし約650℃に加熱される。これは、注入中に注入損傷が「自己アニール」することを可能にする。注入量によって、温度ウィンドウは200℃から約800℃まで拡張することができる。標準量(1018cm-2など)の場合、約500℃より低い温度で注入を実行すると、トップSi層は注入損傷のため非晶質化し、Siオーバ層は、さらなるアニール後に多結晶質のまま維持される。高電流注入装置を使用すると、追加加熱無しでウェハ加熱が達成される。低ビーム電流注入装置の場合、外部加熱とビーム電流加熱の組合せを使用して、要求されるウェハ加熱が達成される。
【0005】
様々なBOX厚さのパターン形成BOXを作製するための従来の努力は、主としてマスクを通して酸素を注入することに的を絞っている。BOX層は、酸素原子が注入マスクによって遮蔽されないか部分的に遮蔽される部分でのみ、形成される。しかし、この技術は、幾つかの理由から不利である。例えば、マスクの端縁領域の下に形成される高密度の欠陥(例えば主として転位)がある。
【0006】
さらに、ウェハ製造の観点から、顧客から出荷されたウェハにSIMOX注入用の顧客のマスクで注入を行うより、「すぐにアニールできる状態のSIMOXウェハ」を出荷し、顧客がその上に顧客特有のマスクをレイアウトできるようにする方が望ましい。
【0007】
さらに、注入マスクによって保護された領域にはBOXが形成されないので、1回の注入だけでデジタル・パターン形成BOXを生成することができる。2つのBOX厚さを持つSOIウェハを得るためには、補足マスクを使用する2回目の注入が必要である。したがって、そのような工程のステップ数は増加し、よって工程は面倒かつ複雑になる。
【0008】
さらに、従来の技術は、パターン形成BOXを得るために、2回のマスク注入を必要とする。1回目の酸素注入の深さ位置と2回目の注入の深さ位置の位置合わせは、埋込み酸化膜が薄い場合には特に、容易には達成されない。この問題を図10および図11に示す。図10は望ましいBOXを示し、図11は位置ずれBOXを示す。したがって、従来の技術では、第1BOXが必ずしも第2BOXに整合しない。
【0009】
【発明が解決しようとする課題】
従来の方法および構造の上述およびその他の問題、弱点、および欠点に鑑みて、本発明の目的は、パターン形成埋込み酸化膜(BOX)を形成する方法を提供することである。
【0010】
別の目的は、高温アニーリング中にBOXの厚さを調整することである。
【0011】
さらに別の目的は、選択的BOX注入の必要性をなくすことである。
【0012】
さらになお別の目的は、SOI膜が端縁領域における欠陥の密度に影響しないように、パターン形成BOXを設けることである。
【0013】
【課題を解決するための手段】
本発明の第1態様では、パターン形成埋込み酸化膜を形成する方法は、基板への注入を実行し、注入拡散を制御するために基板の少なくとも一部分の上にマスクを形成し、マスクをパターン形成し、基板をアニールして埋込み酸化膜を形成することを含み、マスクによって被覆される領域は、アニーリング雰囲気に直接さらされる領域より、埋込み酸化膜が薄くなる。
【0014】
第2態様では、パターン形成埋込み酸化膜の形成方法は、基板への注入を実行し、注入拡散を制御するために基板の少なくとも一部分の上にマスクを形成し、基板をアニールして埋込み酸化膜を形成することを含み、マスクによって被覆される領域は、アニーリング雰囲気に直接さらされる領域より埋込み酸化膜が薄くなる。
【0015】
本発明の構造および方法の独特かつ非自明な態様により、パターン形成BOXの厚さは、高温アニーリング中に調整することができる。
【0016】
さらに、本発明の方法は、顧客/製品に特定的な選択的BOX注入の必要性をなくし、したがって顧客に特定的な要求をウェハ製造工程から分離する。その上、パターン形成BOXは連続酸素注入から生成されるので、SOI膜は、端縁領域の欠陥の密度に影響を及ぼさない。さらに、本発明では、第1(例えば薄い)BOXおよび第2(例えば厚い)BOXは同一注入によって生成されるので、第1BOXと第2BOXを整合させる必要性がない。
【0017】
さらになお、酸素注入量を限界水準にまで減少させると、マスクで被覆された領域の下のBOXを完全にピンチ・オフさせることができる。これにより、酸素注入中に遮蔽マスクを使用することなく、「デジタルBOX」の作製が可能になる(図10は、開放領域で連続したBOXが得られ、マスク領域の下で断続した(ほとんどピンチ・オフした)BOXが得られた断面を示す)。
【0018】
本発明は経験的に検証されており、パターン形成されたSIMOXウェハの例を断面写真で示す。
【0019】
【発明の実施の形態】
今、図面を、特に図1ないし図10を参照すると、本発明による方法および構造の好適な実施形態が示されている。
【0020】
第1実施形態
図1ないし図8、および図10を参照しながら、本発明に従ってパターン形成埋込み酸化膜を作製するための方法の第1実施形態について、以下で説明する。
【0021】
図1を参照すると、最初に注入物3(例えば酸素、埋込み窒素膜を形成するための窒素、またはそれらの組合せ;例示の目的で、以下の説明では酸素を使用する)が、約30KeVないし約400KeV、より好ましくは210KeVのエネルギおよび約600℃ないし650℃の間のウェハ温度を使用して、基板1(シリコン、シリコン−ゲルマニウム(SiGe)、シリコンカーバイド(SiC)等で形成される;例示の目的で、以下の説明ではシリコン基板を使用する)に注入される。使用される一般的な注入酸素量は、1018cm-2または2×1017ないし4×1017cm-2の範囲である。所望のSOIおよびBOXの厚さによって、他の注入エネルギおよび酸素量を使用することができる。注入領域は、図1に参照番号2で示す。
【0022】
その後、図2に示すように、高温アニーリング中の酸素拡散を制御するためのマスクを堆積し、パターン形成する。このマスクをアニール・マスクと呼ぶ。そのようなマスクの典型的構造は、酸化物(例えば厚さ50nm)3の上に形成された100nmの窒化物4の上に形成された500nmの低温酸化物(LTO)5の3層構造である。他の構成および厚さもまた、実施可能である。
【0023】
マスクは、従来のフォトレジスト・リソグラフィおよび反応性イオン・エッチング(RIE)を使用して、パターン形成される。マスク・パターン形成を図3に示す。
【0024】
埋込み酸化膜(BOX)を形成するために、ウェハは約1300℃ないし約1400℃のアニーリング温度でアニールされる。アニーリングは、酸素を約8%より多く、しかし一般的には20%含むアルゴンの雰囲気内で実行される。アニーリングにより、SOI層6が生成される。マスクによって被覆された領域には、アニーリング雰囲気に直接さらされる領域より薄いBOX7ができる。開放領域には厚いBOX8が形成される。例えば、薄いBOX7の典型的厚さは、約10nmないし約100nmの範囲内であることが好ましく、約40nmであることがより好ましい。対照的に、厚いBOX8の典型的厚さは、約100nmないし約400nmの範囲内であることが好ましく、約100nmであることがより好ましい。比較的厚いBOXと比較的薄いBOXの比は、用途によって異なることに注意されたい。同じことは、上述の好適なBOXの厚さにも当てはまる。アニールによって形成されたパターン形成BOXを図4に示す。
【0025】
図5は、第1実施形態による発明的方法500の流れ図を示し、これは図1ないし図4の処理ステップを示している。
【0026】
具体的には、図5のステップ501で、基板の少なくとも一部分(例えば、ブランク・シリコン・ウェハの少なくとも一部分)に酸素注入が行われる。
【0027】
ステップ502では、アニーリング中の酸素拡散を制御するために、基板上にマスクが形成される。
【0028】
ステップ503で、マスクがパターン形成され、ステップ504で、高温(例えば、約1300℃ないし約1400℃の間の温度で)アニーリングが行われて、絶縁体上のシリコン層が生成される。マスクによって被覆された領域には、アニーリング雰囲気に直接さらされた領域より薄い埋込み酸化膜ができる。
【0029】
横方向の酸素拡散は、得られる最小パターン形成BOX領域を制限することがあることに注意されたい。すなわち、マスクされた領域では、アニーリング雰囲気からの酸素がシリコン内へ拡散することが阻止される。しかし、雰囲気からマスクされたシリコン内への酸素の横方向拡散のため、マスクの端縁には遷移領域がある。遷移領域の大きさは、拡散特性距離によって決定される。この特性距離は、主としてアニール温度および酸素濃度に依存する。マスクされた領域が拡散距離より小さければ、マスキングはBOXへの酸素供給を阻止するのに有効ではなく、マスクの下にはより厚いBOXが得られる。
【0030】
本発明の第1実施形態の方法により、高温アニーリング中にパターンBOXの厚さを調整することができる。また、顧客/製品特定的な選択的BOX注入の必要が無く、したがって、顧客特定的な要求がウェハ製造工程から分離される。さらに、パターン形成BOXは連続酸素注入から生成されるので、SOI膜は、端縁領域における欠陥密度に影響を及ぼさない。
【0031】
実際、従来の方法(例えば、遮蔽マスクを用いて酸素の選択的注入に基づいてパターン形成BOXを生成する)に比べた本発明の利点を、表1に明瞭に示す。
【表1】
【0032】
第2実施形態
図9を参照しながら、本発明の第2実施形態を以下で説明する。
【0033】
具体的には、上述の第1実施形態の工程の1つの欠点は、SOIの頂面が平坦でないことである。状況によっては、これは望ましくないかもしれない。したがって、平坦化された表面を希望する場合、図9に示すように、本発明の方法900の第2実施形態を利用することができる。第2実施形態は、第1実施形態が実行された後で実行されることに注意されたい。
【0034】
すなわち、ステップ901で、アニール・マスクを剥離する(例えば、好ましくは選択的エッチングによって)。例えば、窒化物マスクは、リン酸(H3PO4)によって剥離することができ、LTOおよびパッド酸化物はフッ化水素酸(DHF 10:1)で剥離される。
【0035】
次いで、ステップ902で、シリコンをエピタキシャル成長させる。このエピタキシャル成長工程により、充分に厚い膜が成長すると、全てのトレンチが充填される。そのような厚さは、平坦化しなければならないトポグラフィに依存する。例えば、シリコン・エピタキシは一般的に、表面段差を減少または完全に除去する傾向がある。膜の堆積をどのくらい厚くすべきかは、トレンチの寸法に非常に大きく依存する。また、最初にCMPによって平坦化し、後でやっとエピタキシを適用して、所望のSOIの厚さを得ることも可能である。
【0036】
ステップ903で、シリコンの表面を、例えば化学機械研磨(CMP)によって研磨する。
【0037】
最後に、ステップ904で、SOIを酸化によって希望の厚さ(例えば、希望の用途によって異なる)まで薄くし、次いで酸化物を剥離する。
【0038】
したがって、第2実施形態により、多くの用途に望ましい平坦化表面が生成される。
【0039】
本発明を幾つかの好適な実施形態の点から説明したが、本発明が請求の範囲に記載する発明の精神および範囲内で変更を加えて実施できることを、当業者は理解されるであろう。
【0040】
例えば、この方法はパターン形成BOXに焦点を置いているが、マスクを用いたアニーリングをパターン形成無しで使用して、より薄いBOXを得ることができる。
【0041】
まとめとして、本発明の構成に関して以下の事項を開示する。
【0042】
(1)基板への注入を実行するステップと、
注入拡散を制御するために、前記基板の少なくとも一部分の上にマスクを形成するステップと、
前記マスクをパターン形成するステップと、
前記基板をアニールして埋込み酸化膜を形成するステップと
を含み、前記マスクによって被覆される領域では、アニーリング雰囲気に直接さらされる領域より薄い埋込み酸化膜ができる、パターン形成埋込み酸化膜(BOX)の形成方法。
(2)前記基板がシリコン・ウェハを含み、前記注入が酸素注入を含む、上記(1)に記載の方法。
(3)前記マスクが、酸化物の上に形成された窒化物の上に形成された低温酸化物(LTO)の3層構造を含むアニール・マスクを含む、上記(1)に記載の方法。
(4)前記マスクが、フォトレジスト・リソグラフィおよび反応性イオン・エッチング(RIE)を使用してパターン形成される、上記(1)に記載の方法。
(5)基板を約1300℃ないし約1400℃のアニーリング温度でアニールし、前記アニーリングにより絶縁体上のシリコン(SOI)層が生成されるように、前記アニーリングを約8%を超える酸素を含むアルゴンの雰囲気で実行する、上記(1)に記載の方法。
(6)前記雰囲気に直接さらされる開放領域により厚い埋込み酸化膜が形成される、上記(1)に記載の方法。
(7)横方向酸素拡散が、得られるパターン形成埋込み酸化膜の最小面積を制限する、上記(1)に記載の方法。
(8)パターン形成埋込み酸化膜の厚さが、所定の高温のアニーリング中に調整可能である、上記(1)に記載の方法。
(9)前記基板の表面を平坦化することをさらに含む、上記(1)に記載の方法。
(10)前記方法がさらに、
アニール・マスクを剥離するステップと、
前記基板の材料をエピタキシャル成長させて、そこにあるトレンチを充填し、
前記表面を研磨するステップと、
前記基板を酸化によって所望の厚さまで薄くし、次いで酸化物を剥離する
ステップとを含む、上記(9)に記載の方法。
(11)酸素量が前記埋込み酸化膜の厚さを制御し、前記マスクによって被覆された前記少なくとも一部分における前記埋込み酸化膜のピンチ・オフを可能にする、上記(1)に記載の方法。
(12)前記注入の量を所定の水準未満に減少すると、前記マスクによって被覆された前記少なくとも一部分で前記埋込み酸化膜が不連続になる、上記(1)に記載の方法。
(13)前記基板の表面を平坦化するステップと、
前記基板の材料をエピタキシャル成長させるステップと
をさらに含む、上記(1)に記載の方法。
(14)前記基板がシリコン−ゲルマニウム(Si−Ge)基板を含む、上記(1)に記載の方法。
(15)前記基板がシリコンカーバイド(SiC)基板を含む、上記(1)に記載の方法。
(16)前記注入が窒素注入を含む、上記(1)に記載の方法。
(17)前記注入が酸素および窒素の注入を含む、上記(1)に記載の方法。
(18)基板への注入を実行するステップと、
注入拡散を制御するために、前記基板の少なくとも一部分の上にマスクを形成するステップと、
前記基板をアニールして埋込み酸化膜を形成するステップと
を含み、前記マスクによって被覆される領域では、アニーリング雰囲気に直接さらされる領域より薄い埋込み酸化膜ができる、パターン形成埋込み酸化膜の形成方法。
(19)アニーリングの前にマスクをパターン形成するステップ
をさらに含む、上記(18)に記載の方法。
(20)前記マスクが、酸化物の上に形成された窒化物の上に形成された低温酸化物(LTO)の3層構造を含むアニール・マスクを含む、上記(18)に記載の方法。
(21)前記マスクが、フォトレジスト・リソグラフィおよび反応性イオン・エッチング(RIE)を使用してパターン形成される、上記(18)に記載の方法。
(22)基板を約1300℃ないし約1400℃のアニーリング温度でアニールし、前記アニーリングにより絶縁体上のシリコン(SOI)層が生成されるように、前記アニーリングを約8%を超える酸素を含むアルゴンの雰囲気で実行する、上記(18)に記載の方法。
(23)開放領域により厚い埋込み酸化膜が形成される、上記(18)に記載の方法。
(24)横方向注入拡散が、得られるパターン形成埋込み酸化膜の最小面積を制限する、上記(18)に記載の方法。
(25)パターン形成埋込み酸化膜の厚さが、所定の高温のアニーリング中に調整可能である、上記(18)に記載の方法。
(26)前記基板の表面を平坦化するステップをさらに含む、上記(18)に記載の方法。
(27)前記方法がさらに、
アニール・マスクを剥離するステップと、
前記基板の材料をエピタキシャル成長させて、そこにあるトレンチを充填するステップと、
前記表面を研磨するステップと、
前記基板を酸化によって所望の厚さまで薄くし、次いで酸化物を剥離する
ことを含む、上記(26)に記載の方法。
(28)注入量が前記埋込み酸化膜の厚さを制御し、前記マスクによって被覆された前記少なくとも一部分における前記埋込み酸化膜のピンチ・オフを可能にする、上記(18)に記載の方法。
(29)前記注入の量を所定の水準未満に減少すると、前記マスクによって被覆された前記少なくとも一部分で前記埋込み酸化膜が不連続になる、上記(18)に記載の方法。
(30)前記基板の表面を平坦化するステップと、
前記基板の材料をエピタキシャル成長させるステップ
とをさらに含む、上記(18)に記載の方法。
(31)前記注入が酸素注入を含む、上記(18)に記載の方法。
(32)前記基板がシリコン基板を含む、上記(18)に記載の方法。
(33)前記基板がシリコンカーバイド(SiC)基板を含む、上記(18)に記載の方法。
(34)前記注入が窒素注入を含む、上記(18)に記載の方法。
(35)前記注入が酸素および窒素の注入を含む、上記(18)に記載の方法。
(36)前記基板がシリコン−ゲルマニウム(Si−Ge)基板を含む、上記(18)に記載の方法。
【図面の簡単な説明】
【図1】本発明の方法に従って酸素注入により処理された構造物の断面図である。
【図2】本発明の方法に従って酸化物パッド上に堆積されたマスクを含む、図1に提示した構造物の断面図である。
【図3】マスクがパターン形成された状態の図2の構造物の断面図である。
【図4】本発明の方法に従ってアニールした後の図3の構造物の断面図である。
【図5】本発明の第1実施形態による発明的な方法の流れ図である。
【図6】本発明の方法によって形成された発明的な構造の走査型電子顕微鏡写真(SEM)であり、マスクで被覆された領域では薄いBOXが見られ、開放領域(窒化物マスクの無い領域)ではより厚いBOXが見られる。
【図7】本発明の方法によって形成された発明的な構造の走査型電子顕微鏡写真(SEM)であり、マスクで被覆された領域では薄いBOXが見られ、開放領域(窒化物マスクの無い領域)ではより厚いBOXが見られる。
【図8】本発明の方法によって形成された発明的な構造の走査型電子顕微鏡写真(SEM)であり、マスクで被覆された領域では薄いBOXが見られ、開放領域(窒化物マスクの無い領域)ではより厚いBOXが見られる。
【図9】本発明の第2実施形態による発明的な方法の流れ図である。
【図10】従来の技術の問題点を示す断面図であり、望ましいBOXを示す。
【図11】従来の技術の問題点を示す断面図であり、位置ずれBOXを示す。
【符号の説明】
1 基板
2 注入領域
3 埋込み酸化物
4 窒化物
5 低温酸化物
6 SOI層
7 薄いBOX
8 厚いBOX
Claims (31)
- 基板への酸素注入を実行するステップと、
高温アニーリング中の注入酸素拡散を制御するために、前記基板の少なくとも一部分の上にマスクを堆積するステップと、
前記マスクをパターン形成するステップと、
前記基板をアニールして埋込み酸化膜を形成するステップと
をこの順に行い、
前記マスクによって被覆される領域では、アニーリング雰囲気に直接さらされる領域より薄い埋込み酸化膜ができる、
パターン形成埋込み酸化膜(BOX)の形成方法。 - 前記基板がシリコン・ウェハを含み、請求項1に記載の方法。
- 前記マスクが、酸化物の上に形成された窒化物の上に形成された低温酸化物(LTO)の3層構造を含むアニール・マスクを含む、請求項1に記載の方法。
- 前記マスクが、フォトレジスト・リソグラフィおよび反応性イオン・エッチング(RIE)を使用してパターン形成される、請求項1に記載の方法。
- 基板を1300℃ないし1400℃のアニーリング温度でアニールし、前記アニーリングにより絶縁体上のシリコン(SOI)層が生成されるように、前記アニーリングを8%を超える酸素を含むアルゴンの雰囲気で実行する、請求項1に記載の方法。
- 前記雰囲気に直接さらされる開放領域に、マスクによって被覆された領域に形成される埋め込み酸化膜より厚い埋込み酸化膜が形成される、請求項1に記載の方法。
- 横方向酸素拡散が、マスクされた領域に得られるパターン形成埋込み酸化膜のアニーリング雰囲気からマスクされたシリコン内への横方向酸素拡散を阻止するのに有効な最小面積を制限する、請求項1に記載の方法。
- パターン形成埋込み酸化膜の厚さが、所定の高温のアニーリング中に調整可能である、請求項1に記載の方法。
- 前記埋め込み酸化膜を形成するステップの後に、前記基板の表面を平坦化するステップをさらに行う、請求項1に記載の方法。
- 前記平坦化するステップが、
アニール・マスクを剥離するステップと、
前記基板の材料をエピタキシャル成長させて、前記基板の表面にあるトレンチを充填し、
前記表面を研磨するステップと、
前記基板を酸化によって所望の厚さまで薄くし、次いで酸化物を剥離する
ステップとをこの順で行う、請求項9に記載の方法。 - 注入酸素量が前記埋込み酸化膜の厚さを制御し、前記マスクによって被覆された前記少なくとも一部分における前記埋込み酸化膜が断続することを可能にする、請求項1に記載の方法。
- 前記注入の量を所定の水準未満に減少すると、前記マスクによって被覆された部分の下 の埋込み酸化膜が形成されず、前記埋込み酸化膜が不連続な部分を有する、請求項1に記載の方法。
- 前記埋め込み酸化膜を形成するステップの後に、
前記基板の表面を研磨するステップと、
前記基板の材料をエピタキシャル成長させるステップと
をさらにこの順に行う、
請求項1に記載の方法。 - 前記基板がシリコン−ゲルマニウム(Si−Ge)基板を含む、請求項1に記載の方法。
- 前記基板がシリコンカーバイド(SiC)基板を含む、請求項1に記載の方法。
- 基板への酸素注入を実行するステップと、
高温アニーリング中の注入酸素拡散を制御するために、前記基板の少なくとも一部分の上にマスクを堆積するステップと、
前記基板をアニールして埋込み酸化膜を形成するステップと
をこの順に行い、
前記マスクによって被覆される領域では、アニーリング雰囲気に直接さらされる領域より薄い埋込み酸化膜ができる、
パターン形成埋込み酸化膜の形成方法。 - アニーリングの前にマスクをパターン形成するステップ
をさらに含む、請求項16に記載の方法。 - 前記マスクが、酸化物の上に形成された窒化物の上に形成された低温酸化物(LTO)の3層構造を含むアニール・マスクを含む、請求項16に記載の方法。
- 前記マスクが、フォトレジスト・リソグラフィおよび反応性イオン・エッチング(RIE)を使用してパターン形成される、請求項16に記載の方法。
- 基板を1300℃ないし1400℃のアニーリング温度でアニールし、前記アニーリングにより絶縁体上のシリコン(SOI)層が生成されるように、前記アニーリングを8%を超える酸素を含むアルゴンの雰囲気で実行する、請求項16に記載の方法。
- 開放領域に、マスクによって被覆された領域に形成される埋め込み酸化膜より厚い埋込み酸化膜が形成される、請求項16に記載の方法。
- 横方向注入拡散が、マスクされた領域に得られるパターン形成埋込み酸化膜のアニーリング雰囲気からマスクされたシリコン内への横方向酸素拡散を阻止するのに有効な最小面積を制限する、請求項16に記載の方法。
- パターン形成埋込み酸化膜の厚さが、所定の高温のアニーリング中に調整可能である、請求項16に記載の方法。
- 前記埋め込み酸化膜を形成するステップの後に、前記基板の表面を平坦化するステップをさらに行う、請求項16に記載の方法。
- 前記平坦化するステップが、
アニール・マスクを剥離するステップと、
前記基板の材料をエピタキシャル成長させて、前記基板の表面にあるトレンチを充填するステップと、
前記表面を研磨するステップと、
前記基板を酸化によって所望の厚さまで薄くし、次いで酸化物を剥離するステップ
をこの順に行う、請求項24に記載の方法。 - 注入量が前記埋込み酸化膜の厚さを制御し、前記マスクによって被覆された前記少なくとも一部分における前記埋込み酸化膜が断続することを可能にする、請求項16に記載の方法。
- 前記注入の量を所定の水準未満に減少すると、前記マスクによって被覆された部分の下の埋込み酸化膜が形成されず、前記埋込み酸化膜が不連続な部分を有する、請求項16に記載の方法。
- 前記埋め込み酸化膜を形成するステップの後に、
前記基板の表面を研磨するステップと、
前記基板の材料をエピタキシャル成長させるステップと
をさらにこの順に行う、
請求項16に記載の方法。 - 前記基板がシリコン基板を含む、請求項16に記載の方法。
- 前記基板がシリコンカーバイド(SiC)基板を含む、請求項16に記載の方法。
- 前記基板がシリコン−ゲルマニウム(Si−Ge)基板を含む、請求項16に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/567,095 US6300218B1 (en) | 2000-05-08 | 2000-05-08 | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process |
US09/567095 | 2000-05-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002009145A JP2002009145A (ja) | 2002-01-11 |
JP3698359B2 true JP3698359B2 (ja) | 2005-09-21 |
Family
ID=24265690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001136570A Expired - Fee Related JP3698359B2 (ja) | 2000-05-08 | 2001-05-07 | Simox(酸素注入による分離)工程のために埋込み酸化膜厚さをパターン形成する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6300218B1 (ja) |
JP (1) | JP3698359B2 (ja) |
KR (1) | KR100411985B1 (ja) |
TW (1) | TW478102B (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6414355B1 (en) | 2001-01-26 | 2002-07-02 | Advanced Micro Devices, Inc. | Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness |
US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
US6548369B1 (en) * | 2001-03-20 | 2003-04-15 | Advanced Micro Devices, Inc. | Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox |
US6602757B2 (en) * | 2001-05-21 | 2003-08-05 | International Business Machines Corporation | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI |
US6593205B1 (en) * | 2002-02-21 | 2003-07-15 | International Business Machines Corporation | Patterned SOI by formation and annihilation of buried oxide regions during processing |
US6900106B2 (en) * | 2002-03-06 | 2005-05-31 | Micron Technology, Inc. | Methods of forming capacitor constructions |
US7247569B2 (en) * | 2003-12-02 | 2007-07-24 | International Business Machines Corporation | Ultra-thin Si MOSFET device structure and method of manufacture |
KR100956711B1 (ko) * | 2003-12-16 | 2010-05-06 | 인터내셔널 비지네스 머신즈 코포레이션 | 실리콘-온-절연체 웨이퍼의 컨투어화 된 절연체 층 및 이의제조 프로세스 |
US8450806B2 (en) * | 2004-03-31 | 2013-05-28 | International Business Machines Corporation | Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby |
CN1322547C (zh) * | 2004-12-22 | 2007-06-20 | 上海新傲科技有限公司 | 基于硅锗/硅结构注氧隔离制备绝缘体上硅锗材料的方法 |
US7476594B2 (en) * | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
US7504314B2 (en) * | 2005-04-06 | 2009-03-17 | International Business Machines Corporation | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom |
US20070099372A1 (en) * | 2005-10-31 | 2007-05-03 | Sailesh Chittipeddi | Device having active regions of different depths |
KR100650868B1 (ko) * | 2005-12-30 | 2006-11-28 | 동부일렉트로닉스 주식회사 | 절연체를 구비한 반도체 기판의 형성 방법 |
CN101636832B (zh) * | 2007-03-19 | 2012-01-11 | S.O.I.Tec绝缘体上硅技术公司 | 形成图案的薄soi |
US7956415B2 (en) * | 2008-06-05 | 2011-06-07 | International Business Machines Corporation | SOI transistor having a carrier recombination structure in a body |
FR2936356B1 (fr) * | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
FR2942568B1 (fr) | 2009-02-24 | 2011-08-05 | Soitec Silicon On Insulator | Procede de fabrication de composants. |
EP2320454A1 (en) * | 2009-11-05 | 2011-05-11 | S.O.I.Tec Silicon on Insulator Technologies | Substrate holder and clipping device |
FR2953636B1 (fr) * | 2009-12-08 | 2012-02-10 | Soitec Silicon On Insulator | Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
FR2953643B1 (fr) * | 2009-12-08 | 2012-07-27 | Soitec Silicon On Insulator | Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
FR2957193B1 (fr) * | 2010-03-03 | 2012-04-20 | Soitec Silicon On Insulator | Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante |
FR2953641B1 (fr) * | 2009-12-08 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante |
US8508289B2 (en) * | 2009-12-08 | 2013-08-13 | Soitec | Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer |
FR2955195B1 (fr) * | 2010-01-14 | 2012-03-09 | Soitec Silicon On Insulator | Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi |
FR2955200B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree |
FR2955204B1 (fr) * | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Cellule memoire dram disposant d'un injecteur bipolaire vertical |
FR2955203B1 (fr) * | 2010-01-14 | 2012-03-23 | Soitec Silicon On Insulator | Cellule memoire dont le canal traverse une couche dielectrique enterree |
FR2957186B1 (fr) * | 2010-03-08 | 2012-09-28 | Soitec Silicon On Insulator | Cellule memoire de type sram |
FR2957449B1 (fr) | 2010-03-11 | 2022-07-15 | S O I Tec Silicon On Insulator Tech | Micro-amplificateur de lecture pour memoire |
US8778717B2 (en) * | 2010-03-17 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Local oxidation of silicon processes with reduced lateral oxidation |
FR2958441B1 (fr) | 2010-04-02 | 2012-07-13 | Soitec Silicon On Insulator | Circuit pseudo-inverseur sur seoi |
EP2378549A1 (en) | 2010-04-06 | 2011-10-19 | S.O.I.Tec Silicon on Insulator Technologies | Method for manufacturing a semiconductor substrate |
EP2381470B1 (en) | 2010-04-22 | 2012-08-22 | Soitec | Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure |
FR2972564B1 (fr) | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
EP2500933A1 (en) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Multi-layer structures and process for fabricating semiconductor devices |
US9059245B2 (en) | 2012-05-30 | 2015-06-16 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) substrates with ultra-thin SOI layers and buried oxides |
US9256027B2 (en) | 2012-07-02 | 2016-02-09 | Stmicroelectronics S.R.L. | Integrated optoelectronic device and system with waveguide and manufacturing process thereof |
ITTO20120583A1 (it) | 2012-07-02 | 2014-01-03 | St Microelectronics Srl | Dispositivo optoelettronico integrato con guida d'onda e relativo procedimento di fabbricazione |
FR3002080B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
FR3002079B1 (fr) | 2013-02-11 | 2016-09-09 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
FR3002078B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes |
KR102135368B1 (ko) * | 2014-01-24 | 2020-07-17 | 엘지전자 주식회사 | 미세 진동자의 제조 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6197656B1 (en) * | 1998-03-24 | 2001-03-06 | International Business Machines Corporation | Method of forming planar isolation and substrate contacts in SIMOX-SOI. |
US6110794A (en) * | 1998-08-19 | 2000-08-29 | Philips Semiconductors Of North America Corp. | Semiconductor having self-aligned, buried etch stop for trench and manufacture thereof |
US6074929A (en) * | 1998-12-22 | 2000-06-13 | National Semiconductor Corporation | Box isolation technique for integrated circuit structures |
-
2000
- 2000-05-08 US US09/567,095 patent/US6300218B1/en not_active Expired - Fee Related
- 2000-12-29 TW TW089128224A patent/TW478102B/zh not_active IP Right Cessation
-
2001
- 2001-04-16 KR KR10-2001-0020239A patent/KR100411985B1/ko not_active IP Right Cessation
- 2001-05-07 JP JP2001136570A patent/JP3698359B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6300218B1 (en) | 2001-10-09 |
KR100411985B1 (ko) | 2003-12-24 |
TW478102B (en) | 2002-03-01 |
KR20010103602A (ko) | 2001-11-23 |
JP2002009145A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3698359B2 (ja) | Simox(酸素注入による分離)工程のために埋込み酸化膜厚さをパターン形成する方法 | |
JP4582487B2 (ja) | SiGeオンインシュレータ基板材料 | |
US5372952A (en) | Method for forming isolated semiconductor structures | |
US5034343A (en) | Manufacturing ultra-thin wafer using a handle wafer | |
US4929566A (en) | Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth | |
JP4277481B2 (ja) | 半導体基板の製造方法、半導体装置の製造方法 | |
JP2666757B2 (ja) | Soi基板の製造方法 | |
JP2003229361A (ja) | 半導体基板の製造方法 | |
TW200401340A (en) | Strained Si based layer made by UHV-CVD, and devices therein | |
JPS6175540A (ja) | 集積回路の製法 | |
JPH04234146A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
JPH05129319A (ja) | エピタキシヤル・ベース領域を持つたトランジスタ構造とその作製方法 | |
Neudeck et al. | Multiple layers of silicon-on-insulator for nanostructure devices | |
US6399458B1 (en) | Optimized reachthrough implant for simultaneously forming an MOS capacitor | |
JPH03152954A (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
JPH04264724A (ja) | 半導体基板の製造方法 | |
JPH05291543A (ja) | 半導体装置の製造方法 | |
US6479328B1 (en) | Method of fabricating SOI wafer | |
US20020036324A1 (en) | Hydrogen anneal before gate oxidation | |
US20020094678A1 (en) | Process for fabricating a single-crystal substrate and integrated circuit comprising such a substrate | |
US20040108571A1 (en) | Integrated circuit having photodiode device and associated fabrication process | |
US6037198A (en) | Method of fabricating SOI wafer | |
JP2005019851A (ja) | 半導体装置及びその製造方法 | |
JPH03209816A (ja) | 半導体装置の製造方法 | |
CN111029295A (zh) | 一种具有浅沟槽隔离的soi结构及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20041105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050610 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |