JP2511461B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2511461B2 JP2511461B2 JP15204287A JP15204287A JP2511461B2 JP 2511461 B2 JP2511461 B2 JP 2511461B2 JP 15204287 A JP15204287 A JP 15204287A JP 15204287 A JP15204287 A JP 15204287A JP 2511461 B2 JP2511461 B2 JP 2511461B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- oxide film
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁体上に良質の半導体単結晶薄膜を形成
して成るいわゆるSOI（Silicon on Insulator）基板等
の半導体基板の製造方法に関する。
して成るいわゆるSOI（Silicon on Insulator）基板等
の半導体基板の製造方法に関する。
〔従来の技術及び発明が解決しようとする問題点〕 従来、SOI基板を得るための手段の一つに、SIMOX法即
ち酸素イオンの大量注入により埋め込み絶縁層を形成す
る方法がある。SIMOX法は量産性に優れ、得られるSOI基
板の均一性も優れているという特長を有しているが、表
面シリコン層（SOI層）の結晶性やそれと絶縁層との界
面の電気特性（界面に沿って漏洩電流が流れない特性が
望ましい。）は必ずしも良好ではないという問題があっ
た。それは以下の理由による。
ち酸素イオンの大量注入により埋め込み絶縁層を形成す
る方法がある。SIMOX法は量産性に優れ、得られるSOI基
板の均一性も優れているという特長を有しているが、表
面シリコン層（SOI層）の結晶性やそれと絶縁層との界
面の電気特性（界面に沿って漏洩電流が流れない特性が
望ましい。）は必ずしも良好ではないという問題があっ
た。それは以下の理由による。
SIMOX法では、十分な深さに埋め込み絶縁層を形成す
る必要から、第３図に示した如く通常酸素イオンのビー
ム１を800keV以上の高エネルギーに加速して打ち込む。
この時、上部単結晶シリコン層は、突入イオンにより著
しく損傷をうける。損傷の程度は、表面近くでは比較的
軽度であるが、突入イオンが停止する程度の深さ即ちチ
ャンネリングが阻止される程度の深さにおいて特に著し
い。従って、埋め込み絶縁層２と表面シリコン層３の境
界近辺には特に電気的に活性な結晶欠陥が多数生じる。
これらの損傷或は欠陥は後の熱処理によって一部回復す
ることはできるが、この境界近辺での結晶性や電気特性
は、既存のシリコン基板の結晶性やシリコン−酸化膜界
面の電気特性に比べれば、著しく劣るものでしかなかっ
た。これは、主として、損傷を回復するための原子再配
置を単なる熱処理によって熱的に促進させるには1000度
を上回る高温を必要とするのに対し、そのような高温下
ではイオン照射により非晶質化したシリコン層の内部で
結晶核の生成が盛んになり、結果的にランダムな結晶粒
が成長してしまうという状況に起因している。
る必要から、第３図に示した如く通常酸素イオンのビー
ム１を800keV以上の高エネルギーに加速して打ち込む。
この時、上部単結晶シリコン層は、突入イオンにより著
しく損傷をうける。損傷の程度は、表面近くでは比較的
軽度であるが、突入イオンが停止する程度の深さ即ちチ
ャンネリングが阻止される程度の深さにおいて特に著し
い。従って、埋め込み絶縁層２と表面シリコン層３の境
界近辺には特に電気的に活性な結晶欠陥が多数生じる。
これらの損傷或は欠陥は後の熱処理によって一部回復す
ることはできるが、この境界近辺での結晶性や電気特性
は、既存のシリコン基板の結晶性やシリコン−酸化膜界
面の電気特性に比べれば、著しく劣るものでしかなかっ
た。これは、主として、損傷を回復するための原子再配
置を単なる熱処理によって熱的に促進させるには1000度
を上回る高温を必要とするのに対し、そのような高温下
ではイオン照射により非晶質化したシリコン層の内部で
結晶核の生成が盛んになり、結果的にランダムな結晶粒
が成長してしまうという状況に起因している。
このため、従来のSIMOX法によるSOI基板は、高集積，
高信頼性を要求される集積回路を形成するための基板と
しては不十分であった。
高信頼性を要求される集積回路を形成するための基板と
しては不十分であった。
本発明は、上記問題点に鑑み、表面シリコン層（SOI
層）が優れた結晶性を示し且つそれと絶縁層との界面が
良好な電気特性を有しているSOI基板等の半導体基板の
製造方法を提供することを目的とする。
層）が優れた結晶性を示し且つそれと絶縁層との界面が
良好な電気特性を有しているSOI基板等の半導体基板の
製造方法を提供することを目的とする。
本発明による半導体基板の製造方法は、単結晶シリコ
ン基板に酸素イオンを注入して埋め込み酸化シリコン層
を形成した後、これを熱処理することにより成る半導体
基板の製造方法において、その熱処理時に、基板と表面
シリコン層間に外部より電界を印加することにより埋め
込み酸化シリコン層の電界内移動を誘起して、埋め込み
酸化シリコン層の埋め込み深さを変化させるようにした
ことを特徴としている。
ン基板に酸素イオンを注入して埋め込み酸化シリコン層
を形成した後、これを熱処理することにより成る半導体
基板の製造方法において、その熱処理時に、基板と表面
シリコン層間に外部より電界を印加することにより埋め
込み酸化シリコン層の電界内移動を誘起して、埋め込み
酸化シリコン層の埋め込み深さを変化させるようにした
ことを特徴としている。
即ち、本発明による半導体基板の製造方法は、酸化シ
リコン層のシリコン内での移動の過程、及びそれに伴う
結晶質シリコンの非晶質化の過程、そして移動酸化膜後
方での固相エピタキシャル成長の過程の三点に大別され
る。まず、シリコン内での酸化シリコン層の移動の機構
について説明する。従来より知られているように、高温
においてはシリコン酸化膜には酸素イオンを電荷担体と
するイオン伝導性が生じる。即ち、シリコン酸化膜に印
加された電界は酸素イオンの移動を誘起する。シリコン
中で酸素イオンが移動するということは、SiO2の組成を
もった領域が移動することに他ならない。即ち、高温下
では、電界を印加することによって、第１図に示した如
く、シリコン中の埋め込み酸化シリコン膜ａを移動させ
ることができる。
リコン層のシリコン内での移動の過程、及びそれに伴う
結晶質シリコンの非晶質化の過程、そして移動酸化膜後
方での固相エピタキシャル成長の過程の三点に大別され
る。まず、シリコン内での酸化シリコン層の移動の機構
について説明する。従来より知られているように、高温
においてはシリコン酸化膜には酸素イオンを電荷担体と
するイオン伝導性が生じる。即ち、シリコン酸化膜に印
加された電界は酸素イオンの移動を誘起する。シリコン
中で酸素イオンが移動するということは、SiO2の組成を
もった領域が移動することに他ならない。即ち、高温下
では、電界を印加することによって、第１図に示した如
く、シリコン中の埋め込み酸化シリコン膜ａを移動させ
ることができる。
このことを利用して、本発明による半導体基板の製造
方法においては、まず、第２図（Ａ）に示した如き埋め
込み酸化膜４の形成に引き続く熱処理工程において、第
２図（Ｂ）に示した如く、埋め込み酸化膜４を基板表面
に向って移動させることにより、イオン照射による損傷
のより少ない浅い領域の表面シリコン層５と埋め込み酸
化膜４とが界面を形成するようにすることができる。
方法においては、まず、第２図（Ａ）に示した如き埋め
込み酸化膜４の形成に引き続く熱処理工程において、第
２図（Ｂ）に示した如く、埋め込み酸化膜４を基板表面
に向って移動させることにより、イオン照射による損傷
のより少ない浅い領域の表面シリコン層５と埋め込み酸
化膜４とが界面を形成するようにすることができる。
ここで、シリコン中のSiO2組成の領域はシリコンの結
晶構造をとりえず、SiO2のガラス構造をとっている。従
って、電界の印加により酸化膜４が移動し、新たにSiO2
組成となった領域は、単結晶，多結晶に拘らずシリコン
の結晶性を失う。即ち、埋め込み酸化膜４を表面に向っ
て移動させることにより新たに酸化した領域のシリコン
結晶を非晶質化できるという今一つの効用がある。
晶構造をとりえず、SiO2のガラス構造をとっている。従
って、電界の印加により酸化膜４が移動し、新たにSiO2
組成となった領域は、単結晶，多結晶に拘らずシリコン
の結晶性を失う。即ち、埋め込み酸化膜４を表面に向っ
て移動させることにより新たに酸化した領域のシリコン
結晶を非晶質化できるという今一つの効用がある。
一方、電界の印加によって埋め込み酸化膜４が移動す
ると、移動方向に対して後方の界面には、非晶質化した
シリコンが出現する。しかし、系が十分に高温にあれ
ば、熱運動による原子再配置が直ちにおこり、出現した
非晶質シリコンは、隣接する単結晶シリコン層を種とし
て再結晶化する。即ち、第１図に示した如く、移動する
酸化膜ａの後方界面ではシリコンの固相エピキタルシャ
ル成長域ｂが生まれて結晶質となる。
ると、移動方向に対して後方の界面には、非晶質化した
シリコンが出現する。しかし、系が十分に高温にあれ
ば、熱運動による原子再配置が直ちにおこり、出現した
非晶質シリコンは、隣接する単結晶シリコン層を種とし
て再結晶化する。即ち、第１図に示した如く、移動する
酸化膜ａの後方界面ではシリコンの固相エピキタルシャ
ル成長域ｂが生まれて結晶質となる。
更に、このことを利用し、本発明による半導体基板の
製造方法では、上述の非晶質化工程に引き続き、第２図
（Ｃ）に示した如く、非晶質化工程とは逆方向の電界を
印加することにより、今度は埋め込み酸化膜４の埋め込
み深さを増大させつつ、移動方向に対して後方（基板表
面側）に出現するシリコン層を順次再結晶化する。
製造方法では、上述の非晶質化工程に引き続き、第２図
（Ｃ）に示した如く、非晶質化工程とは逆方向の電界を
印加することにより、今度は埋め込み酸化膜４の埋め込
み深さを増大させつつ、移動方向に対して後方（基板表
面側）に出現するシリコン層を順次再結晶化する。
このように、本発明方法では、再結晶化しようとする
シリコン層は予め強制的に一旦非晶質化されており、尚
且つ常に良質な単結晶シリコン層に隣接していることに
なる。このことは、結晶核の突発的発生によるランダム
な結晶粒の成長が起こり難いことを意味する。従って、
熱処理後の表面シリコン層（SOI層）５の結晶性及びそ
れと埋め込み酸化膜４との界面の電気特性は優秀なもの
となる。
シリコン層は予め強制的に一旦非晶質化されており、尚
且つ常に良質な単結晶シリコン層に隣接していることに
なる。このことは、結晶核の突発的発生によるランダム
な結晶粒の成長が起こり難いことを意味する。従って、
熱処理後の表面シリコン層（SOI層）５の結晶性及びそ
れと埋め込み酸化膜４との界面の電気特性は優秀なもの
となる。
次に、実施例について説明する。
実施例１ ｎ型単結晶シリコン基板上に基板温度800度にて、800
KeV,150mAの酸素イオンビームを注入し、埋め込み絶縁
層を形成した。約60分間で埋め込み深さ5000Å，厚さ60
00Åの埋め込み酸化膜が成形された。次に、アルゴン雰
囲気中で1200度の温度において、基板の上下に接して設
けられた白金電極若しくはSi電極より、100Vの電圧を印
加し埋め込み酸化膜を上方に移動させた。この時、印加
電圧の極性は、基板に対してSOI層側が正となるように
した。そして、約２時間の電圧印加処理中にSOI層の厚
さは、約3000Åに減少し、SOI層／埋め込み酸化膜界面
の界面準位密度は通常の平方cm当り10の15乗から10の13
乗に減少した。このあと、SOI層表面にシリコン単結晶
のエピキタルシャル成長を行って減少したSOI層の膜厚
を回復した。
KeV,150mAの酸素イオンビームを注入し、埋め込み絶縁
層を形成した。約60分間で埋め込み深さ5000Å，厚さ60
00Åの埋め込み酸化膜が成形された。次に、アルゴン雰
囲気中で1200度の温度において、基板の上下に接して設
けられた白金電極若しくはSi電極より、100Vの電圧を印
加し埋め込み酸化膜を上方に移動させた。この時、印加
電圧の極性は、基板に対してSOI層側が正となるように
した。そして、約２時間の電圧印加処理中にSOI層の厚
さは、約3000Åに減少し、SOI層／埋め込み酸化膜界面
の界面準位密度は通常の平方cm当り10の15乗から10の13
乗に減少した。このあと、SOI層表面にシリコン単結晶
のエピキタルシャル成長を行って減少したSOI層の膜厚
を回復した。
実施例２ 実施例１の手順に従い、埋め込み酸化膜を形成した
後、上述の極性の外部電圧を印加し、次いで、印加電圧
の極性を反転し今度は、埋め込み酸化膜を下方に移動さ
せた。同じく、２時間の電圧印加処理によってSOI層は
元の厚さを回復した。又、SOI層／埋め込み酸化膜界面
の界面準位密度は、更に平方cm当り10の11乗台まで減少
した。
後、上述の極性の外部電圧を印加し、次いで、印加電圧
の極性を反転し今度は、埋め込み酸化膜を下方に移動さ
せた。同じく、２時間の電圧印加処理によってSOI層は
元の厚さを回復した。又、SOI層／埋め込み酸化膜界面
の界面準位密度は、更に平方cm当り10の11乗台まで減少
した。
上述の如く、本発明による半導体基板の製造方法によ
れば、半導体基板のSOI層の結晶性及びそれと酸化シリ
コン層との界面の電気特性が優秀になるという極めて重
要な利点がある。
れば、半導体基板のSOI層の結晶性及びそれと酸化シリ
コン層との界面の電気特性が優秀になるという極めて重
要な利点がある。
第１図はシリコン基板中をシリコン酸化膜が移動する仕
組みを示す図、第２図（Ａ），（Ｂ），（Ｃ）は本発明
による半導体基板の製造方法の各工程を示す図、第３図
は酸素イオンの大量照射により単結晶シリコン基板が損
傷を受ける様子を示す図である。 １……イオンビーム、４……埋め込み酸化膜、５……表
面シリコン層。
組みを示す図、第２図（Ａ），（Ｂ），（Ｃ）は本発明
による半導体基板の製造方法の各工程を示す図、第３図
は酸素イオンの大量照射により単結晶シリコン基板が損
傷を受ける様子を示す図である。 １……イオンビーム、４……埋め込み酸化膜、５……表
面シリコン層。
Claims (1)
- 【請求項１】単結晶シリコン基板に酸素イオンを注入し
て埋め込み酸化シリコン層を形成した後、これを熱処理
することにより成る半導体基板の製造方法において、そ
の熱処理時に、基板と表面シリコン層間に外部より電界
を印加することにより埋め込み酸化シリコン層の電界内
移動を誘起して、埋め込み酸化シリコン層の埋め込み深
さを変化させるようにしたことを特徴とする半導体基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15204287A JP2511461B2 (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15204287A JP2511461B2 (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316469A JPS63316469A (ja) | 1988-12-23 |
| JP2511461B2 true JP2511461B2 (ja) | 1996-06-26 |
Family
ID=15531788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15204287A Expired - Lifetime JP2511461B2 (ja) | 1987-06-18 | 1987-06-18 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511461B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211233B2 (ja) | 1998-08-31 | 2001-09-25 | 日本電気株式会社 | Ｓｏｉ基板及びその製造方法 |
| CN105297140B (zh) * | 2015-09-10 | 2019-10-25 | 上海超硅半导体有限公司 | 硅片及退火处理方法 |
-
1987
- 1987-06-18 JP JP15204287A patent/JP2511461B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63316469A (ja) | 1988-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537886B2 (en) | Ultra-shallow semiconductor junction formation | |
| US5436175A (en) | Shallow SIMOX processing method using molecular ion implantation | |
| JP5133908B2 (ja) | エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造 | |
| WO1984002034A1 (en) | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates | |
| JPH11145436A (ja) | 張り合わせｓｏｉ基板及びその製造方法 | |
| KR100664000B1 (ko) | Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 | |
| JP2511461B2 (ja) | 半導体基板の製造方法 | |
| JPH0770481B2 (ja) | シリコン半導体層の形成方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| US6551898B1 (en) | Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory | |
| EP0703608B1 (en) | Method for forming buried oxide layers within silicon wafers | |
| JPS643046B2 (ja) | ||
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPS62239520A (ja) | Ｓｏｉ膜の形成方法 | |
| JPH088250B2 (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| McMahon | Formation of silicon-on-insulator layers by electron beam recrystallization | |
| JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
| JPH0412629B2 (ja) | ||
| JP3404547B2 (ja) | 結晶性薄膜成膜方法 | |
| JPS62132344A (ja) | 集積回路用シリコン基板の製造方法 | |
| JP2762103B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JP2526494B2 (ja) | 絶縁分離の方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 |