JP3201258B2 - テストデータ作成装置およびその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の製造不
良故障を検出するテストデータ作成に関して、特にプロ
セッサＬＳＩ中の機能ブロック単位の不良検出を対象と
したテストデータの作成装置及び方法に関する。

【０００２】

【従来の技術】論理回路の大規模化に伴い、論理回路の
製造不良を検出するためのテストデータの作成コストが
上昇している。テストデータ作成コストを削減するた
め、一般にはテスト用付加回路を導入し、テストデータ
作成を容易にしたうえでテストパターン生成を行いテス
トデータを得ている。しかし、プロセッサＬＳＩにおい
ては、高速な回路動作が要求されたり、回路面積を可能
な限り小さくすることを要求されることが多い。

【０００３】高速な回路動作が要求される回路において
は、テスト用付加回路の信号遅延が許容を超えるためテ
スト用付加回路の組み込みが困難な箇所が生じる。ま
た、回路面積の最小化が求められる回路においても、テ
スト用付加回路の面積が許容を超えてしまうとテスト用
付加回路の組み込みが困難である。このテスト用付加回
路の組み込みが困難な度合いおよびその可否は、プロセ
ッサＬＳＩ毎あるいはプロセッサＬＳＩの構成要素であ
る機能ブロック毎に異なる。

【０００４】上記テスト用付加回路が組み込まれない回
路に対するテストデータを作成する方法については、多
くの方法が提案されているが、論理回路の製造不良を高
い割合で検出できるテストデータを実用時間内に作成す
る技術は確立しておらず、実用性のあるテストデータ作
成方法の提供が望まれている。

【０００５】テスト用付加回路が組み込めない回路のテ
ストデータを作成する従来技術の一例は、１９８９年８
月開催のインターナショナルテストコンファレンス(Int
ernational Test Conference 1989)の論文集第２８頁か
ら第３７頁に記載された M．H．Schulz、E．Auth の論
文“ESSENTIAL：AN EFFICIENT SELF-LEARNINGTEST PATT
ERN GENERATION ALGORITHM FOR SEQUENTIAL CIRCUITS”
において論じられている。この従来技術は、論理回路
のテストデータ作成問題を信号値の組合せ問題として取
り扱うアルゴリズムを用いている。そのため、テストデ
ータ作成対象の論理回路について、そのゲートレベルの
論理データを解析し、該回路中の検出対象故障を１つ選
択し、回路端子及び内部信号線に対する信号値の設定と
設定取消を繰り返し、該選択故障を検出するテストデー
タとなる信号値の組合せを探索する。この処理を該回路
中に想定する全故障を対象に行う。また、この従来技術
では、設定した信号プロセッサＬＳＩ中の機能ブロック
を対象としたテストデータの作成を行う場合において
も、該プロセッサＬＳＩ全体の論理データをアルゴリズ
ムによる探索対象とする必要があった。

【０００６】

【発明が解決しようとする課題】前記従来技術は、プロ
セッサＬＳＩ中の機能ブロックを対象としたテストデー
タの作成を行う場合においても、プロセッサＬＳＩ全体
の論理データをアルゴリズムによる探索対象とするた
め、プロセッサＬＳＩのような論理規模が大きい回路に
なると、信号値の組合せの探索における場合の数が膨大
になり、論理回路の製造不良を高い割合で検出できるテ
ストデータを実用時間内に作成することが困難であると
いう問題点があった。

【０００７】本発明の目的は、上記従来の課題を解決
し、プロセッサＬＳＩ中の機能ブロックを対象としたテ
ストデータの作成を短時間に効率良く作成できる装置お
よびその方法として、テストデータ作成装置およびその
方法を提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明のテストデータ作成装置は、プロセッサLSI中
のテストデータ作成対象とする機能ブロックを動作させ
る該プロセッサＬＳＩの１オペレーションに対して、該
オペレーションに基づく命令を実行するときの該機能ブ
ロックのブロックエッジにおける入力信号の条件と該命
令を実行するときに該プロセッサＬＳＩ外部で観測が可
能となる該機能ブロックエッジにおける出力信号の条件
と該機能ブロックの論理データとを参照することによ
り、該機能ブロックエッジにおいて機能ブロック内の故
障を検出できかつ該入力信号の条件および該出力信号の
条件を満たす該機能ブロックエッジにおけるテストパタ
ーンを作成するテストパターン生成部と、該テストパタ
ーンに基づき、該機能ブロックエッジにおいて検出され
る故障をプロセッサＬＳＩの外部端子において検出可能
とする命令列を作成する命令列生成部とで構成する。

【０００９】また、本発明によるテストデータ作成方法
は、プロセッサＬＳＩ中のテストデータ作成対象とする
機能ブロックを動作させる該プロセッサＬＳＩの１オペ
レーションに対して、該オペレーションに基づく命令を
実行するときの該機能ブロックのブロックエッジにおけ
る入力信号の条件と該命令を実行するときに該プロセッ
サＬＳＩ外部で観測が可能となる該機能ブロックエッジ
における出力信号の条件と該機能ブロックの論理データ
とを参照することにより、該機能ブロックエッジにおい
て機能ブロック内の故障を検出できかつ該入力信号の条
件および該出力信号の条件を満たす該機能ブロックエッ
ジにおけるテストパターンを作成し、該テストパターン
に基づき、該機能ブロックエッジにおいて検出される故
障をプロセッサＬＳＩの外部端子において検出可能とす
る命令列を作成することにより、テストデータを作成す
る。

【００１０】そして、プロセッサＬＳＩ中のテストデー
タ作成対象とする機能ブロックのテストデータ作成にお
いて、該プロセッサＬＳＩの１オペレーションに対し
て、該オペレーションに基づく命令を実行するときの該
機能ブロックのブロックエッジにおける入力信号の条件
と該命令を実行するときに該プロセッサＬＳＩ外部で観
測が可能となる該機能ブロックエッジにおける出力信号
の条件を参照し、両条件を満たす該機能ブロックのブロ
ック端子におけるテストパターンを作成することで、作
成されたテストパターンは該命令に変換可能なテストパ
ターンとなる。また、該命令を実行するために必要な記
憶素子の状態を設定する命令と実行結果を外部に出力さ
せる命令を組み合わせることでプロセッサＬＳＩ中の機
能ブロック中の製造不良を検出するための命令列を作成
できる。

【００１１】

【発明の実施の形態】以下、本発明の実施例について説
明する。

【００１２】図１は、本発明の一実施例を示すテストデ
ータ作成装置の構成図である。

【００１３】本装置は、プロセッサＬＳＩ中の製造不良
による故障を検出するためのテストデータ作成を行う装
置であり、検査対象となる機能ブロックに対するテスト
データ作成を行う。プロセッサＬＳＩは、一般に様々な
機能を持つ論理回路の集合から構成され、これを論理ブ
ロックと呼ぶ。そしてプロセッサＬＳＩの設計において
はこれらの機能（機能ブロック）を単位に設計を行う。
１１はこれら機能ブロックに対するテストパターンを生
成するテストパターン生成部である。ここではプロセッ
サのゲートレベル論理情報に基づきプロセッサの内部故
障を想定して、その内部故障による影響がプロセッサＬ
ＳＩの外部端子で検出できるような、機能ブロックのブ
ロックエッジへの入力信号の組合せを求めてテストパタ
ーンを生成する。１２は生成されたテストパターンに基
づいて、機能ブロックのブロックエッジで検出された故
障をプロセッサの外部端子で検出するための命令列を作
成する命令列生成部である。ここではアセンブラレベル
で、テスト状態をレジスタ等にセットして機能ブロック
の動作をプロセッサＬＳＩ外部端子から観測するための
テストデータを生成する。また、１３は入力信号条件、
１４は出力信号条件、１５はゲートレベルでの機能ブロ
ック論理データ、１６は機能ブロックエッジにおけるテ
ストパターン、１７は命令生成部１２で生成された命令
列からなるテストデータである。本発明においては、プ
ロセッサＬＳＩの外部からは直接この機能ブロックにア
クセスできないものと想定しており、機能ブロックに対
してプロセッサＬＳＩ外部からテスト用の信号を設定す
るために、プロセッサＬＳＩ全体のゲートレベル論理設
計情報を解析することなく、プロセッサＬＳＩの命令に
対応した入出力信号条件を用いることにより機能ブロッ
ク単位のテストデータを生成している。

【００１４】入力信号条件１３は、プロセッサＬＳＩの
１オペレーションに基づく命令を実行する時の、機能ブ
ロックのブロックエッジにおける入力信号の条件であ
る。出力信号条件１４は、この命令を実行した時にプロ
セッサＬＳＩで観測可能となる機能ブロックのブロック
エッジにおける出力信号の条件である。機能ブロック論
理データ１５は、各機能ブロックにおけるゲートレベル
の論理設計情報である。テストパターン生成部１１は、
テスト対象の機能ブロックについて機能ブロック内の故
障をブロックエッジで検出することができ、かつ与えら
れた入力信号条件１３および出力信号条件１４の両方を
満たす機能ブロックエッジにおける信号パターンを作成
し、これを機能ブロックにおけるテストパターン１６と
して出力する。命令列生成部１２は、機能ブロックエッ
ジにおけるテストパターン１６に基づいて、機能ブロッ
クのブロックエッジにおいて検出される故障をプロセッ
サ外部端子において検出可能とする機械語命令列を作成
し、テストデータ１７として保存する。

【００１５】図２はテストパターン生成部１１の構成例
である。２１は従来のテストデータ作成技術により仮の
テストパターンを生成する仮テストパターン生成部、２
２は入力信号条件チェック部、２３は出力信号条件チェ
ック部、２４は機能ブロックにおける仮テストパターン
である。仮テストパターン生成部２１では、従来のテス
トデータ作成技術により、図１の機能ブロック論理デー
タ１５から機能ブロックのブロックエッジで機能ブロッ
ク内の故障を検出できるような信号パターンを作成し、
機能ブロックエッジにおける仮テストパターン２４とす
る。入力信号条件チェック部２２は、この仮テストパタ
ーン２４の信号パターンが入力信号条件１３を満たすか
否かをチェックし、満たさない場合はこの仮テストパタ
ーンは破棄され、仮テストパターン生成部２１において
別の仮テストパターンが作成される。同様に出力信号条
件チェック部２３は、入力信号条件１３を満たした仮テ
ストパターンが、出力信号条件１４を満たすか否かをチ
ェックし、満たす場合は、この仮テストパターンを機能
ブロックエッジにおけるテストパターン１６とする。満
たさない場合はこの仮テストパターンは破棄され、仮テ
ストパターン生成部２１において再び別の仮テストパタ
ーンが作成される。

【００１６】図３は、入力信号条件１３と出力信号条件
１４を説明するものである。３１はテストデータ作成対
象の機能ブロックを動作させるプロセッサＬＳＩのオペ
レーションと、このオペレーションに基づく命令の命令
形式を対応付けたものであり、入力信号組合せ３２はこ
の内、命令形式に対応して一意に設定される機能ブロッ
クのブロックエッジとそのブロックエッジにおける入力
信号の組合せを併記したものである。

【００１７】また観測可能ブロックエッジ３３は、命令
を実行した結果として得られる機能ブロックのブロック
エッジにおける出力信号がプロセッサＬＳＩの外部端子
において観測可能であるような機能ブロックのブロック
エッジを要素とする集合の中から、全部または一部の要
素を取り出して併記したものである。プロセッサLSIで
は、ある機能ブロックに対して規定外の信号が入力され
出力信号が保証できないとき、または単に出力信号が保
証できない時などの入出力信号の組合せが生じた場合、
その機能ブロックを制御する回路が出力信号をＬＳＩの
外部に伝えないように設計する場合があり、この場合、
機能ブロックの出力信号はプロセッサＬＳＩの外部から
は観察できなくなり、観測不能の状態になる。例えば演
算実行の際にオーバーフローが発生した場合、演算結果
をレジスタに転送しないといった機能がこれに相当す
る。

【００１８】観測不能条件（入力信号）３４は、入力信
号により機能ブロックがこの観測不能の状態となる観測
不能条件であり、３３で指定した機能ブロックのブロッ
クエッジの出力信号がプロセッサＬＳＩの外部から観測
できなくなる結果をもたらすような、機能ブロックのブ
ロックエッジとそのブロックエッジにおける入力信号値
の組合せを論理式で表現したものである。

【００１９】３４に示す論理式において、（機能ブロッ
クエッジ名＝入力信号値）は、機能ブロックエッジ名で
指定される機能ブロックのブロックエッジの信号値が入
力信号値で指定される値と等しい場合を真，等しくない
場合を偽とする。この論理式の結果が真となる場合、３
３で指定した機能ブロックのブロックエッジの出力信号
が観測できないことを示す。

【００２０】観測不能条件（出力信号）３５は、機能ブ
ロックのブロックエッジにおける出力信号による観測不
能条件であり、命令を実行した結果として得られる機能
ブロックのブロックエッジにおける出力信号が、３３で
指定した機能ブロックのブロックエッジの出力信号をプ
ロセッサＬＳＩの外部端子から観測できなくなる結果と
なるようなブロックエッジにおける出力信号の組合せを
論理式で表現したものである。

【００２１】３４と同様に３５において、（機能ブロッ
クエッジ名＝出力信号値）は機能ブロックエッジ名で指
定される機能ブロックのブロックエッジにおいて、命令
実行の結果として得られる信号値が出力信号値で指定さ
れる値と等しい場合を真，等しくない場合を偽とする。
論理式の結果が真となる場合、３３で指定した機能ブロ
ックのブロックエッジの出力信号が観測できないことを
示す。

【００２２】そして、機能ブロックのブロックエッジの
信号値が入力信号組合せ３２に固定されることを入力信
号条件１３とし、機能ブロック内の故障の影響による故
障信号が観測可能ブロックエッジ３３で指定する機能ブ
ロックのブロックエッジに現われることを出力信号条件
１４とすることで、テストパターン生成部１１は命令に
適合した機能ブロックエッジにおけるテストパターンを
生成できる。

【００２３】また、入力信号条件１３に対して、さらに
入力信号による観測不能条件を表す３４の論理式が偽と
なることを条件に加えたり、出力信号条件１４に対し
て、出力信号による観測不能条件を表す３５の論理式が
偽となることを条件に加えて、テストパターン生成部１
１で機能ブロックのブロックエッジにおけるテストパタ
ーンを生成することにより、命令列生成部１２が機能ブ
ロックの欠陥検出が不可能な命令列を生成してしまうこ
とを防ぐことができる。

【００２４】以下、上記入力信号条件１３と出力信号条
件１４について、具体的な例を示す。

【００２５】まず、具体例を示すために用いる機能ブロ
ックとその動作について説明する。図４は機能ブロック
例と機能ブロックの動作とオペレーションおよびオペレ
ーションに伴う命令について示したものである。４１
は、テストデータ作成対象の機能ブロックであり、ＯＰ
ＩＤ（０），ＯＰＩＤ（１），Ｄ１(０)〜Ｄ１(７),Ｄ
２（０）〜Ｄ２（７），ＯＵＴ（０）〜ＯＵＴ（７），
ＯＶＥＲは、それぞれ機能ブロック４１のブロックエッ
ジ名を示す。４２は、機能ブロックの入出力信号を保存
する４つの８ビットレジスタ（レジスタ１〜レジスタ
４）からなる記憶素子であり、４３は、機能ブロックの
動作状態を示す８ビットの状態レジスタで、演算結果が
オーバーフローとなったことを示すオーバーフロービッ
トであるＯビットを持っている。４４は、機能ブロック
を動作させるオペレーションと対応する命令の命令形式
のアセンブラ記述であり、４５は、４２のレジスタのデ
ータ形式に対応するビット位置を表したものであり、４
６は、記憶素子４２および状態レジスタ４３の各レジス
タに対する信号設定とプロセッサＬＳＩの外部端子から
観測を行うための、オペレーションと命令形式のアセン
ブラ記述を示している。

【００２６】機能ブロック４１は、ブロックエッジＤ１
（０）〜Ｄ１（７）に入力された数値データとＤ２
（０）〜Ｄ２（７）に入力された数値データに対して、
ブロックエッジＯＰＩＤ（０）とＯＰＩＤ（１）で指定
する４つの演算を行う。演算は、ブロックエッジＯＰＩ
Ｄ（０）とＯＰＩＤ（１）の値の組（ＯＰＩＤ（０），
ＯＰＩＤ（１））が（０，０）の時は８ビット加算、
（０，１）の時は４ビット加算、（１，０）の時には８
ビット減算、（１，１）の時には４ビット減算を表す。
機能ブロック４１の演算結果は、ブロックエッジＯＵＴ
(０）〜ＯＵＴ(７）に出力される。また演算結果がオー
バーフローとなる時には、ブロックエッジＯＶＥＲに１
が出力され、それ以外は０が出力される。

【００２７】機能ブロック４１が取り扱うデータは４５
に示すデータ形式のビット位置が、Ｄ１（０）〜Ｄ１
（７），Ｄ２（０）〜Ｄ２（７），ＯＵＴ(０）〜ＯＵ
Ｔ(７）にそれぞれ対応しており、Ｄ１（０），Ｄ２
（０），ＯＵＴ（０）はデータの第０ビット目を表して
いる。８ビットデータでは、第０ビットを符号ビット，
第１〜第７ビットを数値ビットとし、負数を２の補数表
現として表すものとする。４ビットデータでは、第０ビ
ットを符号ビット，第１〜第３ビットを数値ビットと
し、負数を２の補数表現として表す。データ形式を１０
進表現になおすと、８ビットでは−１２８〜１２７の整
数、４ビットでは−８〜７の整数が取り扱う範囲とな
り、演算結果がこの範囲を超えた場合はオーバーフロー
となる。また、４ビットの演算を行うときは、Ｄ１
（４）〜Ｄ１（７），Ｄ２（４）〜Ｄ２（７）には、全
て０が入力されていない場合の演算結果は保証されない
こととする。

【００２８】機能ブロック４１を動作させるオペレーシ
ョンは４４に示す４種があるものとする。オペレーショ
ンに対応する各命令は、命令形式中のｒ１とｒ２で指定
される記憶素子４２の内の２つのレジスタに格納された
データどうしの、それぞれ８ビット加算，４ビット加
算，８ビット減算，４ビット減算を行い、その演算結果
をｒ３で指定する記憶素子４２の内のレジスタに格納す
る。また、これらの命令による演算結果が、オーバーフ
ローした場合は、状態レジスタ４３のオーバーフロービ
ットにオーバーフロー状態をセットし、演算結果をｒ３
で指定するレジスタに転送しないものとする。機能ブロ
ックのオペレーションに対応する各命令が取り扱うデー
タ形式は、記憶素子４２に示すレジスタにおいて、８ビ
ットデータでは、第０ビットを符号ビット，第１から第
７ビットを数値ビットとし、負数を２の補数表現として
表す。４ビットデータでは、第０ビットを符号ビット，
第１から第３ビットを数値ビットとし、負数を２の補数
表現として表すものとする。次に命令の実行時における
動作について説明する。まず、命令形式のｒ１に相当す
るレジスタの第０〜第７ビットの信号を機能ブロック４
１のブロックエッジＤ１（０）〜Ｄ１（７）にセット
し、ｒ２で指定したレジスタの第０〜第７ビットの信号
をＤ２（０）〜Ｄ２（７）にセットする。（ＯＰＩＤ
（０），ＯＰＩＤ（１)）に対しては、ＡＤＤＬ命令の
ときは（０，０)、ＡＤＤＳ命令のときは（０，１）、
ＳＵＢＬ命令のときは（１，０）、ＳＵＢＳ命令のとき
は(１，１)がセットされる。機能ブロック４１に演算を
実行させ、ＯＵＴ(０)〜ＯＵＴ(７)に演算結果の数値を
得る。また演算結果がオーバーフローとなるか否かの判
定結果をＯＶＥＲに得る。次にＯＵＴ（０）〜ＯＵＴ
（７）の出力信号は、ｒ３で指定したレジスタの第０か
ら第７ビットに対応して格納され、ＯＶＥＲの出力信号
は、状態レジスタ４３のオーバーフロービットＯに格納
される。また、４ビット演算を行うときは、レジスタの
第４から第７ビットの信号値を全て０にマスクして、Ｄ
１（４）〜Ｄ１（７）およびＤ２（４）〜Ｄ２（７）に
値０をセットする。ＯＵＴ（４）〜ＯＵＴ（７）の出力
信号についても、全てを０にマスクして値をレジスタに
セットする。

【００２９】４６に示すオペレーションのレジスタロー
ドは、機能ブロック４１を含むプロセッサＬＳＩに接続
する外部メモリのデータをレジスタに転送するもので、
命令形式のａｄｒで指定するアドレスのメモリ内容をｒ
で指定するレジスタに転送する。これにより、テストの
ためのレジスタへの値の設定が行われる。また、メモリ
ストアは、レジスタのデータを外部メモリに転送するも
ので、命令形式のｒで指定するレジスタ内容をａｄｒで
指定するアドレスのメモリに転送する。これにより、機
能ブロック４１のブロックエッジにおける出力信号がｒ
３で指定されるレジスタを経由してプロセッサＬＳＩに
外部端子から観測することができる。

【００３０】以上述べた機能ブロック４１とオペレーシ
ョンとその命令について、その入力信号条件と出力信号
条件の具体例を図５に示す。

【００３１】図５の５１は、命令形式とこれに対応して
一意に設定される機能ブロック４１のブロックエッジと
このブロックエッジにおける入力信号値の組合せを併記
した入力信号条件である。例えば、命令形式ＡＤＤＳ
ｒ１，ｒ２，ｒ３では、４ビット加算を機能ブロックに
実行させるために、ＯＰＩＤ(０)＝０，ＯＰＩＤ(０)＝
１を入力信号条件として定義し、さらに４ビット演算を
行うときに、Ｄ１(４)〜Ｄ１（７）およびＤ２(４）〜
Ｄ２(７）は、０にセットされるため、Ｄ１（４−７）
＝０，Ｄ２（４−７）＝０を入力信号条件とする。ここ
で、Ｄ１(ｘ−ｙ)は、Ｄ１（ｘ）〜Ｄ１（ｙ）までのブ
ロックエッジの端子を示す。５２は、命令を実行した結
果として得られる機能ブロックのブロックエッジにおけ
る出力信号が、プロセッサＬＳＩの外部端子から観測可
能であるようなブロックエッジを要素とする集合から、
全部または一部の要素を取り出して併記した出力信号条
件である。例えば、命令形式ＡＤＤＳ ｒ１，ｒ２，ｒ
３では、４ビット演算ではＯＵＴ（４−７）が、０にマ
スクされてレジスタに転送されるため、観測可能なブロ
ックエッジはＯＵＴ（０−３）とＯＶＥＲであるが、そ
のなかから、ＯＵＴ（０−３）を出力信号条件とする。

【００３２】５３は、入力信号によりプロセッサＬＳＩ
外部端子において観測不能となる信号条件であり、５２
の命令形式ＡＤＤＳ ｒ１，ｒ２，ｒ３に対応して指定
したＯＵＴ（０−３）の出力信号が観測できなくなる入
力信号の組合せを定義した観測不能条件（入力信号）で
ある。この場合、４ビット加算の演算結果がオーバーフ
ローとなる入力信号の組合せを論理式で表現したもので
ある。

【００３３】５４は、プロセッサＬＳＩ外部端子におい
て観測不能となる条件を出力信号により表したものであ
り、５２の命令形式ＡＤＤＳ ｒ１，ｒ２，ｒ３に対応
して指定したＯＵＴ（０−３）の出力信号が観測できな
くなる出力信号の組合せを定義した観測不能条件（出力
信号）である。この場合、オーバーフローを示す出力信
号ＯＶＥＲ＝１を指定する。前記命令形式ＡＤＤＳ ｒ
１，ｒ２，ｒ３に対応する入力信号条件５１と出力信号
条件５２の信号の組合せを用いてテストパターン生成を
行うことにより、作成したブロックエッジにおけるテス
トパターンから、このテストパターンを機能ブロックへ
印加する命令に変換可能となる。また、５３を入力信号
条件に加えるか、または、５４を出力信号条件に加えて
テストパターン生成を行うことによって、機能ブロック
に対しテストパターンを印加し機能ブロックを動作させ
た際、その出力結果を必ずプロセッサＬＳＩの外部端子
から観測できる命令列に変換できる。

【００３４】図６は、前記テストパターン生成のために
予め指定した命令形式ＡＤＤＳｒ１，ｒ２，ｒ３に対す
る入力信号条件５１と出力信号条件５２及び、５３を入
力信号条件に加えるかまたは５４を出力信号条件に加え
た場合の入力信号条件および出力信号条件を満たすテス
トパターンの例である。テストパターンは、ＯＰＩＤ
（０）＝０，ＯＰＩＤ（０）＝１，Ｄ１（４−７）＝
０，Ｄ２(４−７)＝０を満たし、加算結果がオーバーフ
ローとならないパターンである。

【００３５】次に、テストデータ作成対象の機能ブロッ
クを動作させるプロセッサＬＳＩのオペレーションに基
づく命令に、命令形式以外で指定される動作モードがあ
る場合の入力信号条件１３と出力信号条件１４の例を説
明する。

【００３６】図７において、７１は、テストデータ作成
対象の機能ブロックを動作させるプロセッサＬＳＩのオ
ペレーションとこのオペレーションに基づく命令の命令
形式を組合せたものであり、７２は、命令を実行する時
に命令形式以外の条件で決まる１からｎまでの動作モー
ド（動作モード１〜動作モードｎ）を表し、７３は、命
令形式と動作モードの組合せに対応して一意に設定され
る機能ブロックのブロックエッジとエッジにおける入力
信号組合せを併記したものである。観測可能ブロックエ
ッジ７４は、７２の動作モードが動作モード１の場合に
命令を実行した結果として得られる機能ブロックのブロ
ックエッジにおける出力信号が、プロセッサＬＳＩの外
部端子にて観測可能であるような機能ブロックのブロッ
クエッジを要素とする集合から、全部または一部の要素
を取り出して併記したものである。上記入力信号組合せ
７３を入力信号条件１３とし、観測可能ブロックエッジ
７４を出力信号条件１４とすることで、テストパターン
生成部１１は命令形式以外で指定される動作モードを持
つ命令に適合した機能ブロックエッジにおけるテストパ
ターンを生成できる。また、命令を動作モードで実行し
た場合の入力信号による観測不能条件を３４と同様に定
義して入力信号条件１３に加え、また出力信号による観
測不能条件を３５と同様に定義して出力信号条件１４に
加えることにより、命令列生成部１２において、テスト
パターン生成部１１が生成する機能ブロックのブロック
エッジにおけるテストパターンから検出不可能な命令列
生成を行ってしまうことを防ぐことができる。

【００３７】以下、上記命令に動作モードがある場合の
入力信号条件と出力信号条件について、具体的な例を示
す。

【００３８】図８は、具体例を示すために用いる機能ブ
ロックとオペレーション及び命令形式，動作モードを説
明するものである。８１は、テストデータ作成対象の機
能ブロックであり、ＯＰＩＤ（０），ＯＰＩＤ（１），
Ｄ１（０）〜Ｄ１（７），Ｄ２（０）〜Ｄ２（７），Ｏ
ＵＴ（０）〜ＯＵＴ（７），ＯＶＥＲ，ＭＯＤＥは、そ
れぞれ機能ブロック８１のブロックエッジを示す。８２
は、機能ブロックの入出力信号を保存する４つの８ビッ
トレジスタ（レジスタ１〜レジスタ４）からなる記憶素
子、８３は、機能ブロックの動作状態を示す８ビットの
状態レジスタで、演算結果がオーバーフローとなったこ
とを示すオーバーフロービットであるＯビットと命令の
動作モードを指定するモード指定ビットのｍビットがあ
る。

【００３９】８４は、機能ブロック８１を動作させるオ
ペレーションと、これに対応する命令の命令形式のアセ
ンブラ記述と、各命令の動作モードを示したものであ
る。

【００４０】図８の機能ブロック８１は、図４の機能ブ
ロック４１とほぼ同様の動作を行うものとする。Ｄ１
（０）〜Ｄ１（７）に入力された数値データとＤ２
（０）〜Ｄ２（７）に入力された数値データに対して、
ＯＰＩＤ（０）とＯＰＩＤ（１）で指定する４つの演算
を行う。演算は、ブロックエッジの端子ＯＰＩＤ（０）
とＯＰＩＤ（１）の信号値の組（ＯＰＩＤ（０），ＯＰ
ＩＤ（１））が（０，０）のとき８ビット加算，（０，
１）のとき４ビット加算，（１，０）のとき８ビット減
算，（１，１）のとき４ビット減算を行うものとする。
機能ブロック８１の演算結果は、ＯＵＴ（０）〜ＯＵＴ
（７）に出力される。また演算結果がオーバーフローと
なるときはＯＶＥＲに１を出力し、それ以外は０を出力
する。機能ブロック４１との動作の違いは、機能ブロッ
ク８１が、演算を２つの動作モードで実行できることで
ある。動作モードの１つは、図４の機能ブロックと全く
同様の符号付きの数値データの演算を行うモードであ
り、機能ブロック８１のＭＯＤＥが０にセットされてい
るときにこのモードとなるものとする。もう１つの動作
モードは、機能ブロック８１のＭＯＤＥが１にセットさ
れている場合で、符号なしの数値データの演算を行うモ
ードである。符号なし数値データは、図４の４５の第０
ビットを符号ビットとしてではなく数値データとして使
用するもので、１０進表現では４ビットでは０〜１５、
８ビットでは０〜２５５の整数が取り扱い範囲であり、
機能ブロック８１の演算結果がこの範囲を超えた場合、
オーバーフローとなる。ブロックエッジＭＯＤＥは、命
令実行時に状態レジスタ８３のモード指定ビット（ｍビ
ット）の信号値が転送され、設定される。

【００４１】機能ブロック８１を動作させるオペレーシ
ョンおよび、オペレーションに対応する命令と命令形式
は、８４に示すとおり、図４の４４に示すものと同じで
あるものとする。また、命令の動作もＭＯＤＥで指定さ
れる２種類の数値データを扱うことを除いて同じとす
る。また、各レジスタへの信号値設定のための命令とし
て、図４の４６に示す命令が存在するものとする。

【００４２】以上図８を使用して説明した機能ブロック
８１のオペレーションとその命令と動作モードについ
て、入力信号条件の具体例を図９に示す。図９は、命令
形式と命令の動作モードに対応して一意に設定される機
能ブロック８１のブロックエッジとエッジにおける入力
信号値の組合せとを併記した入力信号条件を表したもの
である。例えば、命令形式ＳＵＢＬ ｒ１，ｒ２，ｒ３
で動作モードが符号なしのときは、８ビット減算を機能
ブロックに実行させるため、入力信号値ＯＰＩＤ（０）
＝１，ＯＰＩＤ（１）＝０を定義し、さらに符号なしモ
ードで演算させるためにＭＯＤＥ＝１を定義に入れて、
これら入力信号値の組合せを入力信号条件とする。

【００４３】各命令形式における出力信号の条件として
は、図５の５２に示したものと同様に、８ビット減算の
結果がレジスタに転送されるＯＵＴ（０−７）を定義で
きる。また、入力信号による観測不能条件としては、符
号なし８ビット減算の場合には、演算結果がオーバーフ
ローとなる条件である減算結果が負となる数値の組合せ
による信号値を定義すればよく、この観測不能条件を入
力信号条件に加えることで、オーバーフローによりＯＵ
Ｔ（０−７）が観測不能になるテストパターンの生成を
抑止できる。さらに、出力信号による観測不能条件とし
て、ＯＶＥＲ＝１を指定して出力信号条件に加えること
でも、ＯＵＴ（０−７）が観測不能になるテストパター
ンの生成を抑止できる。

【００４４】図１０は、前記命令形式ＳＵＢＬ ｒ１，
ｒ２，ｒ３で動作モードが符号なしの時に、上述のよう
にして定めた入力信号条件と出力信号条件とを満たすテ
ストパターンの例である。テストパターンは、ＯＰＩＤ
（０）＝１，ＯＰＩＤ（１）＝０，ＭＯＤＥ＝１を満た
し、かつ減算結果が負とならないブロックエッジにおけ
る信号パターンである。

【００４５】図１１は、図１における命令列生成部１２
の詳細な構成を示したものである。命令列生成部は大き
く分けて、状態設定命令列作成部１１０１，パターン印
加命令作成部１１０２，観測命令列作成部１１０３の３
つの部分からなり、図１のテストパターン生成部１１が
作成した機能ブロックエッジにおけるテストパターン１
６に基づき、予め定められているテストパターンの作成
対象となる命令を実行する際に、アセンブラレベルでレ
ジスタにデータをセットすることにより機能ブロックの
エッジデータを制御し、機能ブロックの動作結果をレジ
スタに反映させ、これをプロセッサＬＳＩの外部端子に
出力することにより機能ブロックのブロックエッジのデ
ータを観測するテストデータ１７とを作成する。

【００４６】状態設定命令列作成部１１０１では、機能
ブロックエッジにおけるテストパターン１６と、このテ
ストパターンの作成対象となった命令をテスト対象の機
能ブロックで実行する時に、機能ブロックのブロックエ
ッジにおける入力信号とこの入力信号をブロックエッジ
に印加するために必要な記憶素子の信号との対応関係を
表す情報である入力信号対応情報１１０６を状態参照部
１１０４が照らし合わせ、テストパターンを機能ブロッ
クに印加するために必要なプロセッサＬＳＩ内の各種記
憶素子の状態を算出し、記憶素子状態１１１４に出力す
る。記憶素子状態１１１４と記憶素子に対して値を設定
するオペレーションに対応した命令の定義が保存されて
いる状態設定命令１１０７を命令参照部１１０５が参照
して、各レジスタに記憶素子状態１１１４の状態を設定
する状態設定命令列１１１１を作成し、テストデータ１
７として保存する。

【００４７】パターン印加命令作成部１１０２は、入力
信号対応情報１１０６と予め定められているテストパタ
ーン作成対象命令の命令形式１１０８を参照し、機能ブ
ロックエッジにおけるテストパターン１６で指定された
信号を機能ブロックに印加して機能ブロックを動作させ
る機械語命令を作成し、これをパターン印加命令1112と
してテストデータ１７に追加保存する。

【００４８】観測命令列作成部１１０３は、予め定めら
れているテストパターン作成対象の命令を実行した時の
ブロックエッジにおける出力信号とこの出力信号が転送
される記憶素子との対応関係を表す情報である出力信号
対応情報１１０９と、転送される記憶素子の信号を観測
するための命令の定義が保存されている観測命令1110を
参照することにより、予め定められた命令実行後の機能
ブロックエッジにおける出力信号がプロセッサＬＳＩの
外部端子で観測可能となるような機械語命令列を作成し
て、これを観測命令列１１１３とし、テストデータ１７
に追加保存する。

【００４９】上記実施例の動作を具体的な例を挙げて説
明する。説明には、図８の機能ブロック８１を対象にし
て、機能ブロックエッジにおけるテストパターンとして
図１０に示したテストパターンを用いることとする。こ
れにより、状態設定命令１１０７と観測命令１１１０に
は、図４の４６の命令が対応し、命令形式1108には、図
８の８４が対応する。入力信号対応情報１１０６を図１
２の１２１に、出力信号対応情報１１０９を図１２の１
２２に示す。

【００５０】ここで、図１２の１２１は、ＳＵＢＬ ｒ
１，ｒ２，ｒ３という命令形式の命令を実行した時に機
能ブロックのブロックエッジＤ１（０−７）には、ｒ１
で指定するレジスタの信号値がセットされることを示
し、そのレジスタとしてレジスタ１を割り当てることを
表している。同様にＤ１（０−７）には、ｒ２で指定す
るレジスタの信号値がセットされることを示し、そのレ
ジスタとしてレジスタ２を割り当てることを表し、ブロ
ックエッジＭＯＤＥには、状態レジスタの第７ビットが
モード指定ビット（ｍビット）であるものとして、この
第７ビットの信号値がセットされることを定義してい
る。図１２の１２２は、機能ブロックに信号を印加する
命令を実行することにより機能ブロックのブロックエッ
ジＯＵＴ（０−７）で得られる信号値が、ｒ３で指定さ
れるレジスタに転送されることを示し、そのレジスタと
してレジスタ３を割り当てることが定義されている。

【００５１】また、図１３および図１４は、図１０に示
す機能ブロックエッジにおけるテストパターンに基づい
て作成したテストデータの具体例である。図１３はこの
テストデータの機械語命令列をアセンブラレベルで表し
たものであり、図１４はこのテストデータの実行前・実
行後の外部メモリのアドレスとそこに格納されたデータ
を示すものである。

【００５２】この例では次のような動作が行われる。状
態設定命令列作成部１１０１では、状態参照部１１０４
が図１２の１２１に示す入力信号対応情報１１０６と図
１０に示す機能ブロックエッジにおけるテストパターン
１６を参照して、レジスタ１に信号（10101100）を、レ
ジスタ２に信号（00011110）を、状態レジスタに信号
（00000001）をセットすることを算出し、これらの信号
の組合せを記憶素子状態１１１４とする。命令参照部１
１０５は、この記憶素子状態１１１４と状態設定命令１
１０７に登録されている図４の４６に示す命令を参照
し、状態設定命令列の原形である状態設定命令の基とし
てレジスタ１に対しては、機械語命令LOADａｄｒ１、レ
ジスタ１を、レジスタ２に対しては、機械語命令ＬＯＡ
Ｄ adr2、レジスタ２を、状態レジスタに対しては機械
語命令ＬＯＡＤ ａｄｒ３、状態レジスタを得て、ａｄ
ｒ１，ａｄｒ２，ａｄｒ３には使用可能な外部メモリの
アドレスをそれぞれ定め、これら外部メモリに設定デー
タの格納を定義する。この例では、ａｄｒ１であるアド
レス１００番のメモリには値（10101100）、ａｄｒ２で
ある１０１番には値（00011110）、ａｄｒ３である１０
２番には値(00000001)を格納しておくことが定義され
る。このアドレス定義を上記状態設定命令の基にあては
め、定義された外部メモリの格納データと共に状態設定
命令列１１１１として保存し、テストデータとする。

【００５３】次にパターン印加命令作成部では、図１２
の１２１に示す入力信号対応情報１１０６と図８の８４
に示される命令形式１１０８を参照し、パターン印加命
令１１１２として機械語命令ＳＵＢＬ レジスタ１，レ
ジスタ２，レジスタ３を得て、テストデータとして追加
登録する。

【００５４】そして観測命令列作成部１１０３は図１２
の１２２に示す出力信号対応情報１１０９と観測命令１
１１０に登録されている図４の４６に示す命令を参照し
て観測命令列１１１３の原形となる観測命令列の基とし
てＳＴＯＲＥ レジスタ３、ａｄｒを得て、このａｄｒ
に対して使用可能な外部メモリのアドレスを定め、この
アドレスを上記観測命令列の基にあてはめて、外部メモ
リに転送されるデータ（10001110）と共に観測命令列１
１１３とし、テストデータとして追加登録する。この例
では、アドレスａｄｒを１０３番とする。

【００５５】図１３の１，２，３の命令が、状態設定命
令列作成部１１０１が作成した状態設定命令列１１１
１、４の命令がパターン印加命令作成部１１０２が作成
したパターン印加命令１１１２、５の命令が観測命令列
作成部１１０３が作成した観測命令列１１１３である。
また、図１４の実行前の外部メモリの信号データは、状
態設定命令列作成部１１０１が作成した状態設定のため
の信号データであり、実行後の信号データは、観測命令
列作成部１１０３が作成した外部メモリに転送されるデ
ータが付加されたものである。

【００５６】

【発明の効果】本発明により、製造されたプロセッサＬ
ＳＩの製造不良による故障検出を目的とした、プロセッ
サＬＳＩ中の機能ブロックに対するテストデータを作成
する際に、プロセッサＬＳＩのアーキテクチャ情報を用
いることにより、機能ブロック単位の小規模な論理デー
タのみを対象とするテストパターン生成が可能となり、
プロセッサＬＳＩ全体の大規模な論理データを対象とし
たテストデータ作成を行わずに済むため、プロセッサＬ
ＳＩ中の機能ブロックにおける製造不良を機能ブロック
エッジにおいて検出するテストパターンの作成時間が短
くて済む。また、生成されるテストパターンは、プロセ
ッサＬＳＩのオペレーションに基づく命令から生じる条
件を満たしたものであるため、容易に機械語命令に変換
できる。また、変換された機械語命令を実行する際に必
要な記憶素子の状態を設定する命令と機能ブロックの実
行結果をプロセッサＬＳＩの外部に出力させる機械語命
令として、プロセッサＬＳＩに予め用意されている命令
を組合せることにより、容易にプロセッサＬＳＩ中の機
能ブロック中の製造不良を検出するための機械語命令列
を作成できる。そのため、プロセッサＬＳＩの製造不良
を高い割合で検出できるテストデータ作成時間を大幅に
短縮できる。

【図面の簡単な説明】

【図１】本発明の全体構成図である。

【図２】本発明の一実施例におけるテストパターン生成
部の構成図である。

【図３】本発明における入力信号条件と出力信号条件を
説明する図である。

【図４】本発明の一実施例における入力信号条件と出力
信号条件を説明するための機能ブロックとそのオペレー
ションと命令を示す図である。

【図５】本発明の一実施例における入力信号条件と出力
信号条件を示す図である。

【図６】本発明の一実施例における入力信号条件と出力
信号条件に基づき作成される機能ブロックエッジにおけ
るテストパターンの例である。

【図７】本発明の別の実施例の入力信号条件と出力信号
条件を示す図である。

【図８】本発明中の別の実施例における入力信号条件と
出力信号条件を説明するための機能ブロックとそのオペ
レーションと命令を示す図である。

【図９】本発明の別の実施例における入力信号条件と出
力信号条件を示す図である。

【図１０】本発明の別の実施例における入力信号条件と
出力信号条件に基づき作成した機能ブロックエッジにお
けるテストパターンの例である。

【図１１】本発明の実施例における命令列生成部の詳細
な構成図である。

【図１２】本発明の実施例の命令列生成部における入力
信号対応情報と出力信号対応情報の具体例である。

【図１３】本発明を用いて作成したテストデータの機械
語命令列を示す図である。

【図１４】本発明を用いて作成したテストデータの外部
メモリデータを示す図である。

【符号の説明】

１１…テストパターン生成部、１２…命令列生成部、１
３…入力信号条件、１４…出力信号条件、１５…機能ブ
ロック論理データ、１６…機能ブロックエッジにおける
テストパターン、１７…テストデータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 弘道 神奈川県秦野市堀山下１番地 株式会社 日立製作所 汎用コンピュータ事業部 内 (56)参考文献 特開 平４−55778（ＪＰ，Ａ) 特開 平４−268673（ＪＰ，Ａ) 特開 平６−4330（ＪＰ，Ａ) 特開 平５−107316（ＪＰ，Ａ) 特開 平８−22400（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/22 - 11/277 G01R 31/28 - 31/30 ＣＳＤＢ（日本国特許庁)

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】プロセッサＬＳＩ中の機能ブロックの製造
   不良検出に用いるテストデータを作成するテストデータ
   作成装置であって、 テストデータ作成対象の機能ブロックを動作させる前記
   プロセッサＬＳＩの一操作に対して、 前記機能ブロックの論理データに基づき、 前記機能ブロックのブロック端において前記機能ブロッ
   ク内の故障を検出し、 かつ、前記一操作に基づく命令を実行する時の前記機能
   ブロックのブロック端に対する入力信号の条件および当
   該命令を実行した時に該プロセッサＬＳＩ外部で前記機
   能ブロックのブロック端における出力信号が観測可能と
   なる出力信号の条件を満たす前記機能ブロックのブロッ
   ク端におけるテストパターンを作成するテストパターン
   生成部と、 前記テストパターン生成部により生成されたテストパタ
   ーンに基づき、前記機能ブロック端の出力を前記プロセ
   ッサＬＳＩの外部端子で検出可能とする前記プロセッサ
   ＬＳＩの機械語命令列を生成する命令列生成部とを有す
   ることを特徴とするテストデータ作成装置。
2. 【請求項２】前記命令列生成部は、 前記機能ブロック端における入力信号と該入力信号を印
   加するために必要な記憶素子の信号との対応関係を表す
   情報と前記テストパターンに応じて、該テストパターン
   を前記記憶素子から当該機能ブロックに印加するために
   必要な前記記憶素子の状態を設定する当該プロセッサＬ
   ＳＩの第１の機械語命令列を作成する状態設定命令列作
   成部と、 前記記憶素子の状態と前記命令の命令形式に基づき、前
   記テストパターンを機能ブロックに印加するプロセッサ
   ＬＳＩの機械語命令を作成するパターン印加命令作成部
   と、 前記機能ブロックにおける前記機械語命令の実行結果で
   ある出力信号を当該プロセッサＬＳＩ外部で観測するた
   めの当該プロセッサＬＳＩの第２の機械語命令列を作成
   する観測命令列作成部とを有することを特徴とする請求
   項１に記載のテストデータ作成装置。
3. 【請求項３】前記テストパターン生成部における前記入
   力信号の条件は、前記命令の命令形式に対応して定まる
   前記機能ブロックのブロック端における入力信号値の組
   合せであって、 前記命令を実行した結果として得られる当該ブロック端
   における出力信号のうち、プロセッサＬＳＩの外部端子
   にて観測可能な当該機能ブロック端における出力信号の
   集合から一部または全ての要素を取り出し、該要素を前
   記出力信号の条件とすることを特徴とする請求項１に記
   載のテストデータ作成装置。
4. 【請求項４】前記テストパターン生成部における前記入
   力信号の条件に対して、前記出力信号の条件に含まれる
   前記機能ブロック端の出力信号が観測できなくなる入力
   信号値の組合せを加えることを特徴とする請求項３に記
   載のテストデータ作成装置。
5. 【請求項５】前記機能ブロックは、前記命令を実行した
   結果として得られる前記出力信号の条件に含まれる前記
   機能ブロック端の出力信号が観測不能となる場合に前記
   機能ブロックの所定の機能ブロック端に所定の出力信号
   値を出力するものであって、 前記テストパターン生成部における前記出力信号の条件
   に対して、前記所定の機能ブロック端と前記所定の出力
   信号値との組合せを加える ことを特徴とする請求項３に
   記載のテストデータ作成装置。
6. 【請求項６】プロセッサＬＳＩ中の機能ブロックの製造
   不良検出に用いるテストデータを作成するテストデータ
   作成方法において、 テストデータ作成対象の機能ブロックを動作させる前記
   プロセッサＬＳＩの一操作に対して、 前記機能ブロックの論理データに基づき、 前記機能ブロックのブロック端において前記機能ブロッ
   ク内の故障を検出し、 かつ、前記一操作に基づく命令を実行する時の前記機能
   ブロックのブロック端に対する入力信号の条件および当
   該命令を実行した時に該プロセッサＬＳＩ外部で前記機
   能ブロックのブロック端における出力信号が観測可能と
   なる出力信号の条件を満たす前記機能ブロックのブロッ
   ク端におけるテストパターンを作成し、 作成された前記テストパターンに基づき、前記機能ブロ
   ック端の出力を前記プロセッサＬＳＩの外部端子で検出
   可能とする前記プロセッサＬＳＩの機械語命令列を生成
   することを特徴とするテストデータ作成方法。
7. 【請求項７】前記機能ブロック端における入力信号と該
   入力信号を印加するために必要な記憶素子の信号との対
   応関係を表す情報と前記テストパターンに応じて、該テ
   ストパターンを前記記憶素子から当該機能ブロックに印
   加するために必要な前記記憶素子の状態を設定する当該
   プロセッサＬＳＩの第１の機械語命令列を作成し、 前記記憶素子の状態と前記命令の命令形式に基づき、前
   記テストパターンを機能ブロックに印加するプロセッサ
   ＬＳＩの機械語命令を作成し、 前記機能ブロックにおける前記機械語命令の実行結果で
   ある出力信号を当該プロセッサＬＳＩ外部で観測するた
   めの当該プロセッサＬＳＩの第２の機械語命令列を作成
   することを特徴とする請求項６に記載のテストデータ作
   成方法。
8. 【請求項８】前記命令の命令形式に対応して定まる前記
   機能ブロックのブロック端における入力信号値の組合せ
   を該入力信号の条件とし、 当該命令を実行した結果として得られる当該ブロック端
   における出力信号のうち、プロセッサＬＳＩの外部端子
   にて観測可能な当該ブロック端における出力信号の集合
   を前記出力信号の条件とすることを特徴とする請求項６
   に記載のテストデータ作成方法。
9. 【請求項９】前記出力信号の条件に含まれる前記機能ブ
   ロック端の出力信号が観測できなくなる入力信号値の組
   合せを、前記入力信号の条件に加えることを特徴とする
   請求項８に記載のテストデータ作成方法。
10. 【請求項１０】前記機能ブロックは、前記命令を実行し
    た結果として得られる前記出力信号の条件に含まれる前
    記機能ブロック端の出力信号が観測不能となる場合に前
    記機能ブロックの所定の機能ブロック端に所定の出力信
    号値を出力するものであって、 前記テストパターン生成部における前記出力信号の条件
    に対して、前記所定の機能ブロック端と前記所定の出力
    信号値との組合せを加える ことを特徴とする請求項８に
    記載のテストデータ作成方法。