JP2658857B2 - 等価故障抽出方法及び装置 - Google Patents

等価故障抽出方法及び装置

Info

Publication number
JP2658857B2
JP2658857B2 JP5343212A JP34321293A JP2658857B2 JP 2658857 B2 JP2658857 B2 JP 2658857B2 JP 5343212 A JP5343212 A JP 5343212A JP 34321293 A JP34321293 A JP 34321293A JP 2658857 B2 JP2658857 B2 JP 2658857B2
Authority
JP
Japan
Prior art keywords
fault
equivalent
test pattern
gate
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5343212A
Other languages
English (en)
Other versions
JPH07174825A (ja
Inventor
英司 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5343212A priority Critical patent/JP2658857B2/ja
Publication of JPH07174825A publication Critical patent/JPH07174825A/ja
Application granted granted Critical
Publication of JP2658857B2 publication Critical patent/JP2658857B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、論理回路の故障シミュ
レーション方式に関し、特に、論理回路の等価故障抽出
方法及び装置に関する。
【0002】
【従来の技術】論理回路のテスト設計は、回路の大規模
化に伴い益々重要な位置を占めてきている。テスト設計
は、優れた製造不良検出能力を具備したテストパターン
を設計し、該テストパターンを用いて回路をテストする
ことによって不良品の出荷を回避することを目的として
いる。そして、このテスト設計を実現するためには次に
示す3つの概念が重要となっている。
【0003】(1)論理故障: 回路の製造不良の原因
として、これまで様々な物理的欠陥の例が報告されてい
るが、これをそのままテスト設計で扱うのは非常に困難
である。そこで、一般に、回路の論理的な振舞にのみ着
目した論理故障を用いて、故障を単純化する。そして論
理故障の中でも、縮退故障がその扱い易さとカバーでき
る物理的欠陥の広さのために、一般に広く用いられてい
る。
【0004】縮退故障(Stuck-At-Fault)とは、論理回
路の入出力端子のステート(状態)が“1”又は“0”
に固定された(変化しない)ものと想定する故障モデル
であり、それぞれ1縮退故障、0縮退故障という。
【0005】(2)テストパターン生成: マイクロプ
ロセッサに代表される論理の深い回路に対しては、機能
検証テストパターンやランダムテストパターンでは十分
な製造不良検出能力が得られない場合が多い。そこで、
これら既存テストパターンで検出できない残りの故障に
対して、検出可能なテストパターンを生成してその製造
不良検出能力を補うという手法が一般に行われている。
これを自動で行うための手段として自動テスト生成が用
いられるが、大規模な順序回路に対する有効な手法は報
告されていない。
【0006】(3)テストパターン検証: 一般にある
故障に対して生成されたテストパターンは他の故障に対
するテストパターンとしても機能する。この関係を利用
したテストパターン数の削減が一般に行われている。
【0007】削減を可能にするためには、与えられたテ
ストパターンが、論理回路内のどの故障を検出するのか
を判定しなくてはならない。このための手段として、故
障シミュレーションが用いられる。
【0008】故障シミュレーションは、故障が存在する
回路に関して、その論理動作をシミュレーションする点
を除けば、論理シミュレーションと原理的に同一処理と
考えられるが、計算時間オーダの点で大きな差がある。
論理シミュレーションの計算量がO(n2)(nはゲー
ト数)であるのに対し、故障シミュレーションはO(n
3)とされ、回路規模が増すほど計算時間の差が増大す
る性質を有する。
【0009】そこで故障シミュレーションに要する計算
時間(シミュレーション時間)を削減する手段の1つと
して、故障の等価圧縮が一般に行われている。
【0010】2個の故障、f1とf2があるものとし
て、故障f1を検出するテストパターン集合と故障f2
を検出するテストパターン集合とが等しいとき、故障f
1とf2は互いに等価関係にあるといい、故障f1(f
2)は故障f2(f1)の等価故障であるという。
【0011】故障の中に、互いに等価関係にある等価故
障があるときには、その中の1つを代表故障としてシミ
ュレーションしさえすればよく、残りの等価故障の検出
判定は、代表故障の検出判定に等しい。このように全故
障の代わりに、代表故障から成る故障を対象とする(こ
れを「等価圧縮」という)ことによりシミュレーション
時間を容易に削減することができる。
【0012】以上説明してきたように、故障の等価圧縮
を用いれば、故障シミュレーション時間を容易に削減す
ることが可能となる。従来の等価故障抽出方法は、図3
(A),(B)に示すように、基本論理ゲート、又は基
本論理ゲートを組合せた基本論理ゲートネットワークを
対象とするものであった。
【0013】図3(A)は、基本論理ゲートの一例を示
し、各々の基本ゲート(50,51,52,53,5
4,55)は、四角“□”又は三角“△”の記号で分類
した等価故障を持つ。図中の四角及び三角は各ノード
(又はネット)に定義された故障を表わしている。例え
ば、インバータゲート50について、出力0故障と入力
1故障を検出するテストパターンが同一であること、す
なわち、これらの故障が互いに等価であることを示して
いる。
【0014】また、図3(B)は、論理ゲートネットワ
ークの一例であり、点線で囲んだ等価故障を持つ。この
理由は次のとおりである。
【0015】基本論理ゲート(56,58,59)の入
出力に定義された故障は、図3(A)からそれぞれ図示
のようになる。そして、基本論理ゲート(NOR)56
の出力0故障と、基本論理ゲート(AND)58の第1
入力0故障はネット57を介して等価関係にある。より
詳細に説明すると、基本論理ゲート56の出力0故障を
検出するテストパターンは、(a,b,c)=(0,
0,0)のみであり、また基本ゲート58の第1入力0
故障を検出するテストパターンもこのテストパターンと
全く同一となる。
【0016】ネットの入出力故障の等価関係は、該ネッ
トがファンアウトフリーであるかどうかによって異な
る。ネットがファンアウトフリーの場合は、入出力故障
は互いに等価故障であり、ファンアウトフリーでない場
合には互いに等価故障でない。図3(B)のネット60
はファンアウトフリーでないため、基本論理ゲート(イ
ンバータ)59の出力故障は、y端子の故障と等価でな
い。
【0017】このように与えられた論理回路が、基本論
理ゲートネットワークの場合には、従来技術で十分であ
るが、そうでない場合には、図5に示すような処理を行
って、等価圧縮前に、論理回路を基本論理ゲートネット
ワークに変換してやらなければならない。
【0018】図5を参照して、これを詳細に説明する。
与えられた論理回路が、例えば図4に示すようなブール
式90あるいは真理値表80を持つ機能ゲート70であ
るものとする。
【0019】従来技術の場合、図4に示す機能ゲートは
そのままでは処理できず、図5に示すように、入力され
た機能ゲート100に対して論理合成手段110を用い
てこれと等価な基本論理ゲートネットワーク120に変
換しておかなければならない。図3(B)の基本論理ゲ
ートネットワークは、図4の機能ゲート70を論理合成
手段110によって変換した例を示している。
【0020】論理合成手段110は、ここでは機能ゲー
トから基本論理ゲートネットワークを生成する手段に限
定されているが、一般に、上位設計レベル(システムレ
ベル、アークテクチャレベル、レジスタトランスファレ
ベル)の回路記述を入力し、論理ゲートレベル(ゲート
レベル、スイッチレベル)の回路記述を出力する手段で
あり、ここ数年広く一般に使われるようになってきてい
る。しかしながら、論理合成手段110に要する計算時
間(合成時間)は、回路規模の増大に対して爆発的に増
大する傾向を持つ。
【0021】次に、機能ゲート100に対して、故障定
義手段150を用いて故障160を定義する。故障の定
義とは、具体的には、図4の機能ゲート70にその一例
を示すように、機能ゲート100の入力端子及び出力端
子に対して0縮退故障及び1縮退故障として割り付ける
ことをいう。図4の機能ゲート70において、例えばa
0,a1はそれぞれ入力aの0及び1縮退故障を表わ
し、また、x0,x1はそれぞれ出力xの0及び1縮退
故障を表わしている。
【0022】最後に、基本論理ゲートネットワーク12
0と故障160に対して、図3(A),(B)について
説明した等価故障を等価故障抽出手段130を用いて抽
出し、等価故障140として出力する。図4の機能ゲー
ト70に対する等価故障140の一例を図2(B)に示
す。この等価故障の例は後に説明する。
【0023】
【発明が解決しようとする課題】上述した従来の等価故
障抽出方法は、基本論理ゲートネットワークでない論理
回路については、論理合成手段を用いて該論理回路と等
価な基本論理ゲートネットワークを生成することが必要
とされ、このため、多くの工数と時間とを要するという
問題がある。
【0024】従って、本発明の目的は、前記問題点を解
消し、論理回路が基本論理ゲートネットワークとして表
わされない場合にも、論理合成手段を用いることなく、
高速且つ高精度にテストパターンの生成が可能な故障抽
出方法を提供することにある。
【0025】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、(a)論理回路の回路記述を入力する工程
と、(b)前記論理回路について全数テストパターンを生
成する工程と、(c)前記論理回路に対して故障を定義す
る工程と、(d)前記定義された故障と前記全数テストパ
ターンに基づき故障シミュレーションを行ない故障辞書
を生成する工程と、及び、(e)前記故障辞書から互いに
等価な関係の故障を抽出する工程と、から成る等価故障
抽出方法を提供する。
【0026】また、本発明は、論理回路の回路記述を入
力する手段と、前記論理回路に故障を定義する手段と、
前記論理回路の全数テストパターンを生成する手段と、
前記論理回路と全数テストパターン及び故障を入力し故
障シミュレーションにより故障辞書を生成する手段と、
前記故障辞書を参照し前記故障の等価関係を抽出する等
価故障抽出手段と、を具備して成る等価故障抽出装置を
提供する。
【0027】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【0028】
【実施例1】図1は、本発明に係る等価故障抽出方法の
一実施例を示す機能ブロック図である。同図に示すよう
に、最初に機能ゲート100の回路記述を入力し、全数
テストパターン生成手段210を用いて全数テストパタ
ーン220を生成し、故障定義手段150を用いて故障
160を生成する。なお、全数テストパターン生成手段
210では、機能ゲートの入力端子数がn個のとき、2
n個の組み合わせのパターンが生成される。
【0029】次に、全数テストパターン220及び該故
障160を入力して故障シミュレーション手段250を
用いて故障辞書260を生成する。故障辞書260は、
入力テストパターンとそのテストパターンで検出可能な
故障、及び該故障が検出される外部端子の対応表として
構成される。
【0030】ここで、図2(A)を参照して、故障辞書
260の具体例について説明する。図2(A)は、図4
に示した機能ゲート70に関する故障辞書の例を示して
いる。同図に示すように、故障辞書300には、テスト
パターン毎に該テストパターンに対応する検出故障が配
置され、検出故障の(x|y)は出力端子xとyで検出
される故障を表わしている。例えば、テストパターン番
号8のテストパターン(a,b,c)=(1,1,1)
の場合、出力端子xで検出できる故障は{x1}、すな
わち出力xの1縮退故障であり、出力端子yで検出でき
る故障は{c0,y1}、すなわち、入力cの0縮退故
障と出力yの1縮退故障であることを表わしている。
【0031】図1の処理の最後のステップとして、故障
辞書260を入力し、等価故障抽出手段270を用いて
等価故障140を抽出する。図2(B)に、図4の3入
力2出力の機能ゲート70の等価故障の例を示す。同図
において、記号“{}”は集合を表わし、全体を囲
む{}は等価故障の集合を、各{}は等価故障の構成要
素を示している。例えば、等価故障{a1,b1,x
0}は、図3(B)の基本論理ゲートネットワークにお
いて一点鎖線で囲んだ基本論理ゲート56と58におけ
る入力端子と出力端子の等価故障に対応している。
【0032】次に、図5及び図6を参照して、全数テス
トパターン生成手段210及び等価故障抽出手段270
について説明する。
【0033】図5は全数テストパターン生成手段210
の詳細な処理フローを示している。図5の処理フローを
具体例として、図4の3入力2出力機能ゲート70を用
いて説明する。
【0034】機能ゲート70の入力をa,b,cとし、
Sを空集合、変数kを0に初期化する(ステップ40
0)。
【0035】機能ゲートのテストパターンを(a,b,
c)で表記するものとして、変数kの大きさの判定(ス
テップ410)にて、 k(=0)<23 であるため、最初のループに入り、 S=(0,0,0)US(=空集合) の演算処理が行なわれる(ステップ420)。
【0036】このあと、変数kをインクリメント(ステ
ップ430)して、分岐判定410の条件を満たさなく
なる(k≧23)まで、ループ内の処理を繰り返すと、 S={(0,0,0),(0,0,1), …,(1,1,1)} となり、図2(A)の故障辞書の例に示すテストパター
ンが得られる。
【0037】図6は、等価故障抽出手段270の詳細な
処理フローを示している。図を参照して、処理を具体的
に説明する。
【0038】図2(A)の故障辞書の例において、故障
に関してその検出テストパターン集合を求める(ステッ
プ500)と、Sは次式(1)で与えられる。
【0039】
【数1】
【0040】ここで、例えばa0:(5x)は故障a0
が5パターン目に外部端子xで検出可能であることを示
している。
【0041】P=空集合とし、次に分岐判定510でS
は空集合でないため、処理520に進み、Sの最初の要
素a0について、SからPに移す(ステップ520)
と、SとPは次式(2)のようになる。
【0042】
【数2】
【0043】次に、Sの要素で検出テストパターン集合
が、a0のそれと一致する故障を探す(ステップ53
0)。この場合、そのような故障は存在しないのでSと
Pは変わらない。すなわち、分岐判定510に戻り、S
は空集合でないため処理520が実行される。
【0044】Sの次の要素a1についてSからPに移す
(ステップ520)。
【0045】Sの要素で検出テストパターン集合がa1
のそれと一致する故障を探す(ステップ530)。
【0046】この場合b1,x0が見つかり、これらは
Sから{a1}に移される(ステップ540)。この結
果S,Pは次式(3)のようになる。
【0047】
【数3】
【0048】以上の処理を繰り返し、Sが空集合になっ
た段階でループは終了し、この時、S,Pは式(4)で
与えられる。
【0049】
【数4】
【0050】上式(4)の集合Pには、図2(B)の等
価故障310が得られる。
【0051】なお、本実施例では、機能ゲートに定義さ
れる故障として縮退故障を用いて説明したが、本発明
は、縮退故障以外の故障モデル、例えば短絡故障等にも
同様にして適用できることは勿論である。さらに、本発
明は、上記実施態様にのみ限定されるものでなく、本発
明の原理に準ずる各種実施態様を含むものである。
【0052】
【発明の効果】以上説明したように、本発明の等価故障
抽出方法は、基本論理ゲートネットワークでない論理回
路に対して、これを基本論理ゲートの組み合わせに変換
する論理合成手段を用いることなく、入力された論理回
路に故障を定義し、且つ全数テストパターンを生成し、
故障とテストパターンに基づき故障シミュレーションを
実行して故障辞書を生成し、故障辞書から等価故障を抽
出することにより、論理合成手段に要する工数と時間を
大幅に削減することができる。
【0053】また、本発明の等価故障抽出装置によれ
ば、論理回路から論理合成手段を用いることなく直接に
等価故障を出力し、一定の故障検出率を保持した等価圧
縮テストパターンを高効率に自動生成することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す機能ブロック図
である。
【図2】本発明の一実施例を説明する図である。 (A) 故障辞書の一例である。 (B) 等価故障の一例である。
【図3】従来の技術を説明する図である。 (A) 基本論理ゲートの等価故障の例である。 (B) 基本論理ゲートネットワークとその等価故障
の一例である。
【図4】機能ゲートの一例を説明するブール式と真理値
表を示す図である。
【図5】従来の技術の構成を示す機能ブロック図であ
る。
【図6】本発明に係る全数テストパターン生成手段の詳
細な処理手順を示す流れ図である。
【図7】本発明に係る等価故障抽出手段の詳細な処理手
順を示す流れ図である。
【符号の説明】
56 NORゲート 57 ネット 58 ANDゲート 59 インバータ 70 機能ゲートの一例 100 機能ゲート 110 論理合成手段 120 基本論理ゲートネットワーク 130 等価抽出手段 140 等価故障 150 故障定義手段 160 故障 210 全数テストパターン生成手段 220 全数テストパターン 250 故障シミュレーション手段 260 故障辞書 270 等価抽出手段 300 故障辞書の一例 310 等価故障の一例

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】(a) 論理回路の回路記述を入力する工程
    と、 (b) 前記論理回路について全数テストパターンを生成
    する工程と、 (c) 前記論理回路に対して故障を定義する工程と、 (d) 前記定義された故障と前記全数テストパターンに
    基づき故障シミュレーションを行ない故障辞書を生成す
    る工程と、及び、 (e) 前記故障辞書から互いに等価な関係の故障を抽出
    する工程と、から成る等価故障抽出方法。
  2. 【請求項2】論理回路の回路記述を入力する手段と、前
    記論理回路に故障を定義する手段と、前記論理回路の全
    数テストパターンを生成する手段と、前記論理回路と全
    数テストパターン及び故障を入力し故障シミュレーショ
    ンにより故障辞書を生成する手段と、前記故障辞書を参
    照し前記故障の等価関係を抽出する等価故障抽出手段
    と、を具備して成る等価故障抽出装置。
JP5343212A 1993-12-17 1993-12-17 等価故障抽出方法及び装置 Expired - Lifetime JP2658857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5343212A JP2658857B2 (ja) 1993-12-17 1993-12-17 等価故障抽出方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5343212A JP2658857B2 (ja) 1993-12-17 1993-12-17 等価故障抽出方法及び装置

Publications (2)

Publication Number Publication Date
JPH07174825A JPH07174825A (ja) 1995-07-14
JP2658857B2 true JP2658857B2 (ja) 1997-09-30

Family

ID=18359783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5343212A Expired - Lifetime JP2658857B2 (ja) 1993-12-17 1993-12-17 等価故障抽出方法及び装置

Country Status (1)

Country Link
JP (1) JP2658857B2 (ja)

Also Published As

Publication number Publication date
JPH07174825A (ja) 1995-07-14

Similar Documents

Publication Publication Date Title
CA1273706A (en) Method and apparatus for isolating faults in a digital logic circuit
Cha et al. 9-V algorithm for test pattern generation of combinational digital circuits
US5390193A (en) Test pattern generation
US5719881A (en) Test pattern generating apparatus and method
KR980010844A (ko) 고장 지점을 식별하는 방법 및 시스템
Shigeta et al. An improved fault diagnosis algorithm based on path tracing with dynamic circuit extraction
JP2658857B2 (ja) 等価故障抽出方法及び装置
JPH03290761A (ja) 論理回路の設計方法
Chakradhar et al. Redundancy removal and test generation for circuits with non-Boolean primitives
JPH01156680A (ja) 論理回路の故障診断方法
JPS63140969A (ja) 試験容易化方式
JP2715989B2 (ja) Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法
JP2773148B2 (ja) テスト容易化回路設計方法
Tsai et al. Logic synthesis for testability
Shadfar et al. Using VHDL Critical Path Tracing Models for Pseudo Random Test Generation
Song et al. Testing the realistic bridging faults in CMOS circuits
Shigeta et al. A new path tracing algorithm with dynamic circuit extraction for sequential circuit fault diagnosis
Aarna et al. Parallel fault simulation of digital circuits
JPH0611543A (ja) 検査系列生成方法および検査系列生成装置
JPH1183945A (ja) 論理回路の故障診断方式
Lloy Advanced fault collapsing (logic circuits testing)
Kajihara et al. Stuck‐open faults test generation for cmos combinational circuits
Sang et al. On a logical fault model H1SGLF for enhancing defect coverage
Lee et al. Comments on" A method of fault simulation based on stem regions
JPH02219135A (ja) 故障シミュレーション方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970506