JP2003185705A

JP2003185705A - 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム

Info

Publication number: JP2003185705A
Application number: JP2001383335A
Authority: JP
Inventors: Masato Nikaido; 正人二階堂; Toshio Ishiyama; 敏夫石山; Kazuki Shigeta; 一樹重田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2001-12-17
Filing date: 2001-12-17
Publication date: 2003-07-03
Anticipated expiration: 2021-12-17
Also published as: JP3863423B2

Abstract

(57)【要約】【課題】回路ブロック単位の機能レベルで、短時間に故
障箇所を推定する。【解決手段】ステップ１４において、フェイル推定回路
ブロックごとに、フェイル推定回路ブロックの回路記述
部をデータ処理単位のノードおよび結線によりデータフ
ロー表示して全条件に対する動作を決定する決定グラフ
をそれぞれ作成する。また、ステップ１６において、フ
ェイル出力ポートおよびフェイル推定出力ポートに対応
したノードを起点として、フェイルベクタに基づき、入
力方向に時刻を遡って、各ノードの出力を推定し、各ノ
ードの期待値と比較して、フェイル伝搬経路を推定し、
このフェイル伝搬経路のフェイル伝搬元ノードと入力ポ
ートとの対応に基づき、対応しないノードの情報を故障
箇所推定情報として登録し、対応した入力ポートの情報
を前記フェイル伝搬推定情報として登録する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の故障箇
所推定方法に関し、特に、論理回路のテスト結果から取
得されたフェイル情報に基づき論理回路の故障箇所を推
定する、論理回路の故障箇所推定方法に関する。

【０００２】

【従来の技術】従来、この種の論理回路の故障箇所推定
方法は、論理回路の故障箇所を推定するため、一般的な
構成のコンピュータに論理回路の故障箇所推定プログラ
ムをインストールして各コマンド入力に応じて実行させ
ることにより実施される。

【０００３】たとえば、図５は、この従来の論理回路の
故障箇所推定方法の概略処理を示す流れ図である。この
従来の論理回路の故障箇所推定方法では、まず、ステッ
プ５１において、故障シミュレータを用いて、論理回路
内部に故障を仮定して機能もしくは論理シミュレーショ
ンを行い、そのシミュレーション結果と期待値とを照合
し、仮定した故障箇所と、その故障を検出したテストベ
クタとを対応付けた故障辞書を作成し、ステップ５２に
おいて、論理回路の実際のテスト結果からフェイル情報
を取得する。次に、ステップ５３において、フェイル情
報のフェイルピンおよびフェイルベクタに対応して故障
辞書をそれぞれ検索し、仮定の故障箇所を求め、ステッ
プ５４において、複数得られた仮定の故障箇所の中か
ら、優先順位付けを行って故障箇所の推定を行う。

【０００４】また、他の従来の論理回路の故障箇所推定
方法として、たとえば、電子ビームテスタを用いて、論
理回路の上位階層から故障箇所を推定し、階層境界の内
部信号を観測し、故障箇所を論理回路の下位階層へ順に
絞り込んでいく方法もある。

【０００５】さらに、別の従来の論理回路の故障箇所推
定方法として、特開平８−１４６０９３号公報に記載さ
れているように、論理回路をラッチと組合せ回路とに分
割しゲートレベルで故障箇所を推定する方法もある。こ
の方法では、故障出力に故障を伝搬する可能性のある組
合せ回路をダイナミックに抽出して、組合せ回路毎に論
理状態および故障の伝搬する経路を推定し、入力方向に
溯ることにより故障箇所を推定する。ここで、組合せ回
路の論理状態とは、一つの信号線の論理値だけでなく、
回路内部の全ノード、すなわち、信号線、ゲート、ゲー
ト端子、入出力端子が０／１／Ｘ「Ｄｏｎ’ｔＣａｒ
ｅ」／Ｚ「ハイインピーダンス」／Ｕ「不定」などの論
理値を持っている状態のことである。

【０００６】

【発明が解決しようとする課題】従来の、故障シミュレ
ータによる論理回路の故障箇所推定手法では、故障辞書
を予め作成しておく必要があるが、故障辞書の作成は多
大な故障シミュレーション時間を要するため、ＬＳＩが
大規模化すればするほど計算時間も膨大となり、故障辞
書のファイルも非常に大きくなるという問題があった。
また、故障シミュレーションで用いる故障モデルは単一
縮退故障が一般的であるため、ブリッジ故障などの多重
故障では実際と一致しないこともあり、また、故障シミ
ュレーションモデルを多重故障に拡張すると、故障シミ
ュレーションの処理時間の点で実用的でないという問題
が挙げられる。

【０００７】また、従来の、電子ビームテスタを用いた
論理回路の故障箇所推定方法では、論理回路の上位階層
から下位階層へ故障箇所を逐次観測しながら絞り込んで
いくため有効な手段であるが、ＬＳＩ化された論理回路
が大規模化し、多層配線構造になると、下層配線の電位
が観測不可能になるという問題がある。

【０００８】また、従来の、ゲートレベルでの故障箇所
推定手法の場合は、組合せ回路毎に故障箇所を推定でき
るため有効な手段であるが、ゲート単位での推定処理の
ため、大規模ＬＳＩに対する精度と処理時間が問題とな
る。

【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その主たる目的は、大規模
化、多層配線化する論理回路に対して、回路ブロック単
位の機能レベルで、短時間に故障箇所を推定することに
ある。

【００１０】

【課題を解決するための手段】そのため、本発明は、論
理回路のテスト結果から取得されたフェイル情報に基づ
き前記論理回路の故障箇所を推定する、論理回路の故障
箇所推定方法において、前記論理回路をハードウェア記
述言語で回路ブロック単位に機能記述した記述情報から
前記フェイル情報またはフェイル伝搬推定情報に基づ
き、フェイル出力ポートまたはフェイル推定出力ポート
を有するフェイル推定回路ブロックを抽出し、前記フェ
イル推定回路ブロックの回路記述部をデータ処理単位の
ノードおよび結線によりデータフロー表示して全条件に
対する動作を決定する決定グラフをそれぞれ作成し、前
記フェイル出力ポートおよび前記フェイル推定出力ポー
トに対応したノードを起点としてフェイルベクタに基づ
き各ノードの出力推定および期待値比較により各ノード
のフェイル推定を入力方向に行い、フェイル伝搬経路を
推定し、このフェイル伝搬経路のフェイル伝搬元ノード
と入力ポートとの対応に基づき、対応しないノードの情
報を故障箇所推定情報として登録し、対応した入力ポー
トの情報を前記フェイル伝搬推定情報として登録し、前
記フェイル伝搬元ノード全てが入力ポートと対応しなく
なるまで、これら処理を繰り返し、前記故障箇所推定情
報をリスト出力している。

【００１１】また、前記記述情報に基づき機能シミュレ
ーションしてテスト入力に対する全回路ブロックの入出
力ポートまたはラッチの期待値を取得するステップと、
前記フェイル情報または前記フェイル伝搬推定情報に基
づき前記記述情報から接続元の前記フェイル出力ポート
または前記フェイル推定出力ポートを検索し前記フェイ
ル推定回路ブロックを抽出する抽出ステップと、前記フ
ェイル推定回路ブロックごとに前記決定グラフをそれぞ
れ作成する作成ステップと、前記決定グラフを用いて前
記フェイル推定回路ブロックの入出力ポートまたはラッ
チの期待値に基づき機能シミュレーションし前記決定グ
ラフの全ノードの期待値をそれぞれ取得するステップ
と、前記フェイル出力ポートおよび前記フェイル推定出
力ポートに対応したノードを起点としてフェイルベクタ
に基づき各ノードの出力推定および期待値比較により各
ノードのフェイル推定を入力方向に行い、フェイル伝搬
経路を推定し、このフェイル伝搬経路のフェイル伝搬元
ノードと入力ポートとの対応に基づき、対応しないノー
ドの情報を故障箇所推定情報として登録し、対応した入
力ポートの情報を前記フェイル伝搬推定情報として登録
する推定ステップと、前記フェイル伝搬元ノード全てが
入力ポートと対応しないか判定し、入力ポートと対応す
るフェイル伝搬元ノードが有る場合、前記抽出ステップ
に戻る判定ステップと、前記故障箇所推定情報をリスト
出力する出力ステップとを含んでいる。

【００１２】また、前記作成ステップが、前記フェイル
推定回路ブロックの回路記述部に対し、その処理順序に
従って状態を割り当て、現状態，状態遷移条件，次の状
態および動作でテーブル構成される状態テーブルを作成
し、前記状態テーブルに記述された入力ポート，ラッ
チ，状態の変数または値を読み出す処理をそれぞれ読出
ノードとして設定し、前記状態テーブルに記述された論
理演算子，算術演算子，比較演算子の処理をそれぞれ操
作ノードとして設定し、前記状態テーブルに記述された
出力ポート，ラッチ，状態の変数への代入に対応して、
前記読出ノードまたは前記操作ノードの出力の１つを他
の出力の２値制御により選択割り当て決定し書き込む処
理をそれぞれ割当決定ノードおよび書込ノードとして設
定している。

【００１３】また、前記推定ステップが、前記フェイル
出力ポートおよび前記フェイル推定出力ポートに対応し
た書込ノードを起点としてフェイルベクタに基づき、入
力方向に時刻を遡って、各ノードの出力を推定し、各ノ
ードの期待値と比較して、各ノードのフェイル推定を行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を前記故障箇所推定情報と
して登録し、対応した入力ポートの情報を前記フェイル
伝搬推定情報として登録している。

【００１４】また、前記出力ステップが、前記故障箇所
推定情報をハードウェア記述言語の記述情報へ変換しリ
スト出力している。

【００１５】また、本発明は、論理回路のテスト結果か
ら取得されたフェイル情報に基づき前記論理回路の故障
箇所を推定する推定処理をコンピュータに実行させる、
論理回路の故障箇所推定プログラムにおいて、前記推定
処理が、前記論理回路をハードウェア記述言語で回路ブ
ロック単位に機能記述した記述情報から前記フェイル情
報またはフェイル伝搬推定情報に基づき、フェイル出力
ポートまたはフェイル推定出力ポートを有するフェイル
推定回路ブロックを抽出し、前記フェイル推定回路ブロ
ックの回路記述部をデータ処理単位のノードおよび結線
によりデータフロー表示して全条件に対する動作を決定
する決定グラフをそれぞれ作成し、前記フェイル出力ポ
ートおよび前記フェイル推定出力ポートに対応したノー
ドを起点としてフェイルベクタに基づき各ノードの出力
推定および期待値比較により各ノードのフェイル推定を
入力方向に行い、フェイル伝搬経路を推定し、このフェ
イル伝搬経路のフェイル伝搬元ノードと入力ポートとの
対応に基づき、対応しないノードの情報を故障箇所推定
情報として登録し、対応した入力ポートの情報を前記フ
ェイル伝搬推定情報として登録し、前記フェイル伝搬元
ノード全てが入力ポートと対応しなくなるまで、これら
処理を繰り返し、前記故障箇所推定情報をリスト出力し
ている。

【００１６】また、前記推定処理が、前記記述情報に基
づき機能シミュレーションしてテスト入力に対する全回
路ブロックの入出力ポートまたはラッチの期待値を取得
するステップと、前記フェイル情報または前記フェイル
伝搬推定情報に基づき前記記述情報から接続元の前記フ
ェイル出力ポートまたは前記フェイル推定出力ポートを
検索し前記フェイル推定回路ブロックを抽出する抽出ス
テップと、前記フェイル推定回路ブロックごとに前記決
定グラフをそれぞれ作成する作成ステップと、前記決定
グラフを用いて前記フェイル推定回路ブロックの入出力
ポートまたはラッチの期待値に基づき機能シミュレーシ
ョンし前記決定グラフの全ノードの期待値をそれぞれ取
得するステップと、前記フェイル出力ポートおよび前記
フェイル推定出力ポートに対応したノードを起点として
フェイルベクタに基づき各ノードの出力推定および期待
値比較により各ノードのフェイル推定を入力方向に行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を故障箇所推定情報として
登録し、対応した入力ポートの情報を前記フェイル伝搬
推定情報として登録する推定ステップと、前記フェイル
伝搬元ノード全てが入力ポートと対応しないか判定し、
入力ポートと対応するフェイル伝搬元ノードが有る場
合、前記抽出ステップに戻る判定ステップと、前記故障
箇所推定情報をリスト出力する出力ステップとを含んで
いる。

【００１７】また、前記作成ステップが、前記フェイル
推定回路ブロックの回路記述部に対し、その処理順序に
従って状態を割り当て、現状態，状態遷移条件，次の状
態および動作でテーブル構成される状態テーブルを作成
し、前記状態テーブルに記述された入力ポート，ラッ
チ，状態の変数または値を読み出す処理をそれぞれ読出
ノードとして設定し、前記状態テーブルに記述された論
理演算子，算術演算子，比較演算子の処理をそれぞれ操
作ノードとして設定し、前記状態テーブルに記述された
出力ポート，ラッチ，状態の変数への代入に対応して、
前記読出ノードまたは前記操作ノードの出力の１つを他
の出力の２値制御により選択割り当て決定し書き込む処
理をそれぞれ割当決定ノードおよび書込ノードとして設
定している。

【００１８】また、前記推定ステップが、前記フェイル
出力ポートおよび前記フェイル推定出力ポートに対応し
た書込ノードを起点としてフェイルベクタに基づき、入
力方向に時刻を遡って、各ノードの出力を推定し、各ノ
ードの期待値と比較して、各ノードのフェイル推定を行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を前記故障箇所推定情報と
して登録し、対応した入力ポートの情報を前記フェイル
伝搬推定情報として登録している。

【００１９】また、前記出力ステップが、前記故障箇所
推定情報をハードウェア記述言語の記述情報へ変換しリ
スト出力している。

【００２０】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。本発明による論理回路の故障箇所推定方
法は、従来と同じく、論理回路の故障箇所を推定するた
め、一般的な構成のコンピュータに論理回路の故障箇所
推定プログラムをインストールして各コマンド入力に応
じて実行させることにより実施される。

【００２１】図１は、本発明による論理回路の故障箇所
推定方法の実施形態を示す流れ図である。図１を参照す
ると、本実施形態の論理回路の故障箇所推定方法は、ま
ず、ステップ１１において、論理回路のテスト結果から
フェイル情報を取得する。このフェイル情報には、各ピ
ンの判定／非判定，フェイルピン，フェイルベクタの情
報が含まれている。

【００２２】ステップ１２において、Ｖｅｒｉｌｏｇ
ＨＤＬ、ＶＨＤＬなどのハードウェア記述言語で論理回
路を回路ブロック単位に機能記述した記述情報に基づき
機能シミュレーションし、テスト入力に対する全回路ブ
ロックの入出力ポートまたはラッチの期待値を取得す
る。

【００２３】ステップ１３において、フェイル情報また
はフェイル伝搬推定情報に基づき、記述情報から、接続
元のフェイル出力ポートまたはフェイル推定出力ポート
を検索し、フェイル出力ポートまたはフェイル推定出力
ポートを有するフェイル推定回路ブロックを抽出する。

【００２４】ステップ１４において、フェイル推定回路
ブロックごとに、フェイル推定回路ブロックの回路記述
部をデータ処理単位のノードおよび結線によりデータフ
ロー表示して全条件に対する動作を決定する決定グラフ
をそれぞれ作成する。

【００２５】この決定グラフとして、たとえば、テクニ
カルレポート，デパートメント・オブ・インフォメーシ
ョン・エンド・コンピュータサイエンス，ユニバーシテ
ィ・オブ・カリフォニア，１９９２「Ｔｅｃｈｎｉｃａ
ｌＲｅｐｏｒｔ，ＤｅａｒｔｍｅｎｔｏｆＣｏｍ
ｐｕｔｅｒＳｃｉｅｎｃｅ，１９９２」にアサインメ
ント・デシジョン・ダイアグラム・フォ・ハイレベル・
シンセシス「ＡｓｓｉｎｇｎｍｅｎｔＤｅｃｉｓｉｏ
ｎＤｉａｇｒａｍｆｏｒＨｉｇｈ−Ｌｅｖｅｌ
Ｓｙｎｔｈｅｓｉｓ」の題名の論文で発表されているＡ
ＤＤ「ＡｓｓｉｇｎｍｅｎｔＤｅｃｉｓｉｏｎＤｉ
ａｇｒａｍ」がある。

【００２６】このとき、フェイル推定回路ブロックの回
路記述部に対し、その処理順序に従って状態を割り当て
て、現状態，状態遷移条件，次の状態および動作でテー
ブル構成される状態テーブルを作成し、この状態テーブ
ルに記述された入力ポート，ラッチ，状態の変数または
値を読み出す処理をそれぞれ読出ノードとして設定し、
状態テーブルに記述された論理演算子，算術演算子，比
較演算子の処理をそれぞれ操作ノードとして設定する。
また、状態テーブルに記述された出力ポート，ラッチ，
状態の変数への代入に対応して、読出ノードまたは操作
ノードの出力の１つを他の出力の２値制御により選択割
り当て決定し書き込む処理をそれぞれ割当決定ノードお
よび書込ノードとして設定する。

【００２７】ステップ１５において、決定グラフを用い
て、フェイル推定回路ブロックの入出力ポートまたはラ
ッチの期待値に基づき機能シミュレーションし、決定グ
ラフの全ノードの期待値をそれぞれ取得する。

【００２８】ステップ１６において、決定グラフごと
に、フェイル出力ポートおよび前記フェイル推定出力ポ
ートに対応した書込ノードを起点として、フェイルベク
タに基づき、入力方向に時刻を遡って、各ノードの出力
を推定し、各ノードの期待値と比較して、各ノードのフ
ェイル推定を行い、フェイル伝搬経路を推定する。ま
た、このフェイル伝搬経路のフェイル伝搬元ノードと入
力ポートとの対応に基づき、対応しないノードの情報を
前記故障箇所推定情報として登録し、対応した入力ポー
トの情報をフェイル伝搬推定情報として登録する。

【００２９】ステップ１７において、フェイル伝搬元ノ
ード全てが入力ポートと対応しないか判定し、入力ポー
トと対応するフェイル伝搬元ノードが有る場合、ステッ
プ１３に戻る。

【００３０】ステップ１８において、故障箇所推定情報
をリスト出力する。

【００３１】次に、上述した、本実施形態の論理回路の
故障箇所推定方法におけるステップ１４，１６の決定グ
ラフ作成，フェイル伝搬推定について、具体的な回路ブ
ロック例を用いてそれぞれ追加説明する。

【００３２】たとえば、図２は、ＨＬＳｙｎｔｈ８９
「ＦｏｕｒｔｈＩｎｔｅｒｎａｔｉｏｎａｌＷｏｒ
ｋｓｈｏｐｏｎＨｉｇｈ−ＬｅｖｅｌＳｙｎｔｈ
ｅｓｉｓ」で用いられたベンチマーク回路ｃｏｕｎｔｅ
ｒのＶＨＤＬ記述例を示す説明図である。図２を参照す
ると、このベンチマーク回路ｃｏｕｎｔｅｒの記述は、
４ビットのカウンター回路を記述し、ｃｌｏｃｋ、ｃｏ
ｕｎｔ、ｕｐ、ｃｏｕｎｔｉｎは入力ポートの変数また
は信号であり、ｃｏｕｎｔｏｕｔは出力ポートの変数ま
たは信号であり、また、ｉは内部のラッチの変数または
信号である（以後、「変数または信号」を「変数」に統
一して呼称し、場合によっては、便宜上、「変数ｉ」な
どを「ｉ」などと略称する）。ｃｌｏｃｋが‘１’にな
ったら、ｉをｃｏｕｎｔｏｕｔに代入し、次に、ｃｏｕ
ｎｔ＝‘１’の場合、ｕｐ＝‘１’ならば、ｉが４ビッ
ト・ハイか否かに対応して４ビット・ロウまたはｉ＋１
を代入してカウントアップし、ｕｐ！＝‘１’ならば、
ｉが４ビット・ロウか否かに対応して４ビット・ハイま
たはｉ−１を代入してカウントダウンし、ｃｏｕｎｔ＝
‘０’の場合は、ｃｏｕｎｔｉｎをｉに代入する。

【００３３】図１のステップ１４では、この図２のＶＨ
ＤＬ記述例に基づき、決定グラフが作成される。

【００３４】まず、図２で示したベンチマーク回路ｃｏ
ｕｎｔｅｒのＶＨＤＬ記述の処理順序に従って、状態Ｓ
Ｔ０〜ＳＴ３を割り当てて、現状態，状態遷移条件，次
の状態および動作でテーブル構成される状態テーブルを
作成する。図３は、この状態テーブルの例を示す説明図
である。

【００３５】状態ＳＴ０では、ｃｌｏｃｋ＝‘１’の場
合、次の状態ＳＴ１へ遷移し、ｃｌｏｃｋ＝‘１’でな
い場合、状態ＳＴ３へ遷移する。状態ＳＴ１では、ｉを
ｃｏｕｎｔｏｕｔへ代入し、次の状態ＳＴ２へ遷移す
る。状態ＳＴ２では、ｃｏｕｎｔ＝‘１’の場合、ｕｐ
＝‘１’か否かを判定する。ｕｐ＝‘１’の場合、ｉ＝
‘１１１１’であるか否かを判定する。ｉ＝‘１１１
１’の場合、ｉに‘００００’を代入し、ｉ＝‘１１１
１’でない場合、ｉにｉ＋１を代入する。また、ｕｐ＝
‘１’でない場合は、ｉ＝‘００００’であるか否かを
判定し、ｉ＝‘００００’の場合、ｉに‘１１１１’を
代入し、ｉ＝‘００００’でない場合、ｉにｉ−１を代
入する。また、ｃｏｕｎｔ＝‘１’でない場合、ｃｏｕ
ｎｔｉｎをｉに代入する。次に、状態ＳＴ３へ遷移す
る。状態ＳＴ３では、次の状態ＳＴ０へ遷移する。

【００３６】次に、この状態テーブル例に対応して決定
グラフを作成する。図４は、図３の状態テーブル例に対
応して作成された決定グラフ例を示す説明図である。

【００３７】状態テーブルに記述された入力ポートの変
数ｃｌｏｃｋ，ｃｏｕｎｔ，ｕｐ，ｃｏｕｎｔｉｎと、
ラッチの変数ｉと、状態の変数ＳＴＡＴＥと、値ＳＴ
０，ＳＴ１，ＳＴ２，ＳＴ３，‘１’，‘１１１１’，
‘００００’とを読み出す処理をそれぞれ読出ノードと
して設定する。また、状態テーブルに記述されたＡＮ
Ｄ，ＯＲ，ＮＯＴなどの論理演算子の処理と、＋，−，
×，＝，！（ＮＯＴＥＱＵＡＬ）などの算術演算子の
処理と、＜，＞，＝＜，＝＞などの比較演算子の処理と
をそれぞれ操作ノードとして設定する。また、状態テー
ブルに記述された出力ポートの変数ｃｏｕｎｔｏｕｔ、
ラッチの変数ｉ、および状態の変数ＳＴＡＴＥへの代入
に対応して、読出ノードまたは操作ノードの出力の１つ
を他の出力の２値制御により選択割り当て決定し書き込
む処理をそれぞれ割当決定ノードおよび書込ノードとし
て設定する。

【００３８】なお、この図３の決定グラフ例のノードに
は含まれていないが、２次元記憶装置などの多次元変数
をインデックスに対応して書き込み／読み出す処理をノ
ードとして設定することもできる。

【００３９】また、図１のステップ１６では、この図３
の決定グラフ例を用いてフェイル伝搬経路が推定され
る。

【００４０】今、時刻ｔ−１，ｔ，ｔ＋１，ｔ＋２のＳ
ＴＡＴＥ＝ＳＴ０でｃｌｏｃｋ＝‘１’となり、時刻ｔ
に、ｃｏｕｎｔｏｕｔ＝‘００１１’が出力されたとす
る。

【００４１】ｃｏｕｎｔｏｕｔ＝‘００１１’となるた
めには、ｃｏｕｎｔｏｕｔの書込ノード前段の割当決定
ノード，その入力の接続先ノードへ順に遡り、ＳＴＡＴ
Ｅ＝ＳＴ１で、ｉの読出ノードの出力を割当決定してい
ることから、ｉの読出ノードの出力は‘００１１’と推
定され、すなわち、ＳＴＡＴＥ＝ＳＴ１且つｉ＝‘００
１１’と推定される。さらに、ＳＴＡＴＥ＝ＳＴ１とな
るためには、ＳＴＡＴＥの書込ノード，その入力の接続
先ノードへ順に遡り、ｃｌｏｃｋ＝‘１’且つＳＴＡＴ
Ｅ＝ＳＴ０と推定される。

【００４２】同様にして、ＳＴＡＴＥ＝ＳＴ０となるた
めには、１クロック前の時刻ｔ−１において、ＳＴＡＴ
Ｅ＝ＳＴ３と推定される。このとき、ｉの書込ノードは
割当決定されていないので、ＳＴＡＴＥ＝ＳＴ３且つｉ
＝‘００１１’と推定される。さらに、ＳＴＡＴＥ＝Ｓ
Ｔ３となるためには、ｃｌｏｃｋ！＝‘１’且つＳＴＡ
ＴＥ＝ＳＴ０、または、ＳＴＡＴＥ＝ＳＴ２と推定され
る。ここで、時刻ｔ−１のＳＴＡＴＥ＝ＳＴ０ではｃｌ
ｏｃｋ＝‘１’、すなわち、次の時刻ｔを待っている状
態であるから、時刻を遡って、時刻ｔ−１のＳＴＡＴＥ
＝ＳＴ２と推定する。

【００４３】ＳＴＡＴＥ＝ＳＴ２では、ｉの書込ノード
前段の割当決定ノード，その入力の接続先ノードへそれ
ぞれ遡り、次の５パターンの条件および動作が推定候補
となる。パターン１「ＳＴＡＴＥ＝ＳＴ２」且つ「ｃｏｕｎｔ＝‘１’」且
つ「ｕｐ＝‘１’」且つ「ｉ＝‘１１１１’」の条件
で、ｉの書込ノード前段の割当決定ノードが‘０００
０’を割り当て決定パターン２「ＳＴＡＴＥ＝ＳＴ２」且つ「ｃｏｕｎｔ＝‘１’」且
つ「ｕｐ＝‘１’」且つ「ｉ！＝‘１１１１’」の条件
で、ｉの書込ノード前段の割当決定ノードが「ｉ＋１」
を割り当て決定パターン３「ＳＴＡＴＥ＝ＳＴ２」且つ「ｃｏｕｎｔ＝‘１’」且
つ「ｕｐ！＝‘１’」且つ「ｉ＝‘００００’」の条件
で、ｉの書込ノード前段の割当決定ノードが‘１１１
１’を割り当て決定パターン４「ＳＴＡＴＥ＝ＳＴ２」且つ「ｃｏｕｎｔ＝‘１’」且
つ「ｕｐ！＝‘１’」且つ「ｉ！＝‘００００’」の条
件で、ｉの書込ノード前段の割当決定ノードが「ｉ−
１」を割り当て決定パターン５「ＳＴＡＴＥ＝ＳＴ２」且つ「ｃｏｕｎｔ！＝‘１’」
の条件で、ｉの書込ノード前段の割当決定ノードがｃｏ
ｕｎｔｉｎを割り当て決定ここで、ＳＴＡＴＥ＝ＳＴ３且つｉ＝‘００１１’と推
定されてきたので、パターン１および３の場合は成立し
ない。パターン２の場合は、「ＳＴＡＴＥ＝ＳＴ２」且
つ「ｃｏｕｎｔ＝‘１’」且つ「ｕｐ＝‘１’」且つ
「ｉ＝‘００１０’」と推定される。パターン４の場合
は、「ＳＴＡＴＥ＝ＳＴ２」且つ「ｃｏｕｎｔ＝
‘１’」且つ「ｕｐ！＝‘１’」且つ「ｉ＝‘０１０
０’」と推定される。パターン５の場合は、「ＳＴＡＴ
Ｅ＝ＳＴ２」且つ「ｃｏｕｎｔ！＝‘１’」且つ「ｃｏ
ｕｎｔｉｎ＝‘００１１’」と推定される。

【００４４】さらに、時刻ｔ−１でＳＴＡＴＥ＝ＳＴ２
となるためには、時刻ｔ−１でＳＴＡＴＥ＝ＳＴ１が推
定され、状態ＳＴ１では、ｃｏｕｎｔｏｕｔの書込ノー
ド前段の割当決定ノードがｉを割り当て決定し、書込ノ
ードが出力する。すなわち、１クロック前の時刻ｔ−１
のｃｏｕｎｔｏｕｔが出力される。

【００４５】以上の処理により、出力ポートに対応した
書込ノードの時刻ｔの出力から、時刻ｔ−１の各ノード
の出力が推定され、時刻ｔ−１のＳＴＡＴＥ＝ＳＴ１で
は、「ｃｏｕｎｔ＝‘１’且つｕｐ＝‘１’且つｉ＝
‘００１０’」、「ｃｏｕｎｔ＝‘１’且つｕｐ！＝
‘１’且つｉ＝‘０１００’」、または、「ｃｏｕｎｔ
！＝‘１’且つｃｏｕｎｔｉｎ＝‘００１１’」と推定
される。

【００４６】以上のように、フェイル出力ポートまたは
フェイル推定出力ポートに対応したノードおよびベクタ
を起点として、決定グラフの各ノードの出力を推定しな
がら、未推定の読出ノードの出力を順次推定し、推定結
果と、フェイル情報もしくは期待値とを比較し、各ノー
ドのフェイル推定を行い、フェイル伝搬経路を推定する
ことができる。また、このフェイル伝搬経路のフェイル
伝搬元ノードと入力ポートとの対応に基づき、対応しな
いノードの情報を前記故障箇所推定情報として登録し、
対応した入力ポートの情報をフェイル伝搬推定情報とし
て登録する。

【００４７】この後のステップで、フェイル伝搬元ノー
ド全てが入力ポートと対応しなくなるまで、フェイル伝
搬のフェイル推定回路ブロックを抽出し、追加説明した
決定グラフ作成およびフェイル伝搬経路推定を繰り返
し、故障箇所推定情報をリスト出力する。

【００４８】このため、本実施形態の論理回路の故障箇
所推定方法は、論理回路の記述情報から抽出したフェイ
ル推定回路ブロックごとに、決定グラフ作成と、決定グ
ラフを用いたフェイル伝搬経路推定を行い、回路ブロッ
ク単位の機能レベルで故障箇所を推定することができ、
ゲートレベルでの故障推定に比べて、基本要素が少なく
なるため、推定処理数が少なくなり、推定処理時間が短
縮できる。

【００４９】なお、本実施形態の論理回路の故障箇所推
定方法では、フェイル推定回路ブロックに対応した決定
グラフのノードの情報を故障箇所推定情報として登録し
リスト出力するとして説明したが、本実施形態の変形例
として、故障箇所推定情報として登録された、決定グラ
フのノードの情報をハードウェア記述言語の記述情報へ
変換しリスト出力することもできる。これにより、故障
箇所推定結果を機能設計へフィードバックすることが容
易になる。

【００５０】

【発明の効果】以上説明したように、本発明による、論
理回路の故障箇所推定方法は、論理回路をハードウェア
記述言語で回路ブロック単位に機能記述した記述情報か
らフェイル推定回路ブロックを抽出し、抽出したフェイ
ル推定回路ブロックごとに、決定グラフ作成と、決定グ
ラフを用いたフェイル伝搬経路推定を行い、回路ブロッ
ク単位の機能レベルで故障箇所を推定することができ、
ゲートレベルでの故障推定に比べて、基本要素が少なく
なるため、推定処理数が少なくなり、推定処理時間が短
縮できるなどの効果がある。

【図面の簡単な説明】

【図１】本発明による論理回路の故障箇所推定方法の実
施形態を示す流れ図である。

【図２】ベンチマーク回路ｃｏｕｎｔｅｒのＶＨＤＬ記
述例を示す説明図である。

【図３】図２のＶＨＤＬ記述例に対する状態テーブル
の例を示す説明図である。

【図４】図４は、図３の状態テーブル例に対応して作成
された決定グラフ例を示す説明図である。

【図５】従来の論理回路の故障箇所推定方法の概略処理
を示す流れ図である。

【符号の説明】

１１〜１８，５１〜５４ステップ

フロントページの続き (72)発明者重田一樹東京都港区芝五丁目７番１号日本電気株式会社内Ｆターム(参考） 2G132 AA01 AB02 AC03 AL00 AL09 AL12 5B048 AA01 DD16 FF02

Claims

【特許請求の範囲】

【請求項１】論理回路のテスト結果から取得されたフ
ェイル情報に基づき前記論理回路の故障箇所を推定す
る、論理回路の故障箇所推定方法において、前記論理回
路をハードウェア記述言語で回路ブロック単位に機能記
述した記述情報から前記フェイル情報またはフェイル伝
搬推定情報に基づき、フェイル出力ポートまたはフェイ
ル推定出力ポートを有するフェイル推定回路ブロックを
抽出し、前記フェイル推定回路ブロックの回路記述部を
データ処理単位のノードおよび結線によりデータフロー
表示して全条件に対する動作を決定する決定グラフをそ
れぞれ作成し、前記フェイル出力ポートおよび前記フェ
イル推定出力ポートに対応したノードを起点としてフェ
イルベクタに基づき各ノードの出力推定および期待値比
較により各ノードのフェイル推定を入力方向に行い、フ
ェイル伝搬経路を推定し、このフェイル伝搬経路のフェ
イル伝搬元ノードと入力ポートとの対応に基づき、対応
しないノードの情報を故障箇所推定情報として登録し、
対応した入力ポートの情報を前記フェイル伝搬推定情報
として登録し、前記フェイル伝搬元ノード全てが入力ポ
ートと対応しなくなるまで、これら処理を繰り返し、前
記故障箇所推定情報をリスト出力することを特徴とす
る、論理回路の故障箇所推定方法。
【請求項２】前記記述情報に基づき機能シミュレーシ
ョンしてテスト入力に対する全回路ブロックの入出力ポ
ートまたはラッチの期待値を取得するステップと、前記
フェイル情報または前記フェイル伝搬推定情報に基づき
前記記述情報から接続元の前記フェイル出力ポートまた
は前記フェイル推定出力ポートを検索し前記フェイル推
定回路ブロックを抽出する抽出ステップと、前記フェイ
ル推定回路ブロックごとに前記決定グラフをそれぞれ作
成する作成ステップと、前記決定グラフを用いて前記フ
ェイル推定回路ブロックの入出力ポートまたはラッチの
期待値に基づき機能シミュレーションし前記決定グラフ
の全ノードの期待値をそれぞれ取得するステップと、前
記フェイル出力ポートおよび前記フェイル推定出力ポー
トに対応したノードを起点としてフェイルベクタに基づ
き各ノードの出力推定および期待値比較により各ノード
のフェイル推定を入力方向に行い、フェイル伝搬経路を
推定し、このフェイル伝搬経路のフェイル伝搬元ノード
と入力ポートとの対応に基づき、対応しないノードの情
報を故障箇所推定情報として登録し、対応した入力ポー
トの情報を前記フェイル伝搬推定情報として登録する推
定ステップと、前記フェイル伝搬元ノード全てが入力ポ
ートと対応しないか判定し、入力ポートと対応するフェ
イル伝搬元ノードが有る場合、前記抽出ステップに戻る
判定ステップと、前記故障箇所推定情報をリスト出力す
る出力ステップとを含む、請求項１記載の、論理回路の
故障箇所推定方法。
【請求項３】前記作成ステップが、前記フェイル推定
回路ブロックの回路記述部に対し、その処理順序に従っ
て状態を割り当て、現状態，状態遷移条件，次の状態お
よび動作でテーブル構成される状態テーブルを作成し、
前記状態テーブルに記述された入力ポート，ラッチ，状
態の変数または値を読み出す処理をそれぞれ読出ノード
として設定し、前記状態テーブルに記述された論理演算
子，算術演算子，比較演算子の処理をそれぞれ操作ノー
ドとして設定し、前記状態テーブルに記述された出力ポ
ート，ラッチ，状態の変数への代入に対応して、前記読
出ノードまたは前記操作ノードの出力の１つを他の出力
の２値制御により選択割り当て決定し書き込む処理をそ
れぞれ割当決定ノードおよび書込ノードとして設定す
る、請求項２記載の、論理回路の故障箇所推定方法。
【請求項４】前記推定ステップが、前記フェイル出力
ポートおよび前記フェイル推定出力ポートに対応した書
込ノードを起点としてフェイルベクタに基づき、入力方
向に時刻を遡って、各ノードの出力を推定し、各ノード
の期待値と比較して、各ノードのフェイル推定を行い、
フェイル伝搬経路を推定し、このフェイル伝搬経路のフ
ェイル伝搬元ノードと入力ポートとの対応に基づき、対
応しないノードの情報を前記故障箇所推定情報として登
録し、対応した入力ポートの情報を前記フェイル伝搬推
定情報として登録する、請求項３記載の、論理回路の故
障箇所推定方法。
【請求項５】前記出力ステップが、前記故障箇所推定
情報をハードウェア記述言語の記述情報へ変換しリスト
出力する、請求項２，３または４記載の、論理回路の故
障箇所推定方法。
【請求項６】論理回路のテスト結果から取得されたフ
ェイル情報に基づき前記論理回路の故障箇所を推定する
推定処理をコンピュータに実行させる、論理回路の故障
箇所推定プログラムにおいて、前記推定処理が、前記論
理回路をハードウェア記述言語で回路ブロック単位に機
能記述した記述情報から前記フェイル情報またはフェイ
ル伝搬推定情報に基づき、フェイル出力ポートまたはフ
ェイル推定出力ポートを有するフェイル推定回路ブロッ
クを抽出し、前記フェイル推定回路ブロックの回路記述
部をデータ処理単位のノードおよび結線によりデータフ
ロー表示して全条件に対する動作を決定する決定グラフ
をそれぞれ作成し、前記フェイル出力ポートおよび前記
フェイル推定出力ポートに対応したノードを起点として
フェイルベクタに基づき各ノードの出力推定および期待
値比較により各ノードのフェイル推定を入力方向に行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を故障箇所推定情報として
登録し、対応した入力ポートの情報を前記フェイル伝搬
推定情報として登録し、前記フェイル伝搬元ノード全て
が入力ポートと対応しなくなるまで、これら処理を繰り
返し、前記故障箇所推定情報をリスト出力することを特
徴とする、論理回路の故障箇所推定プログラム。
【請求項７】前記推定処理が、前記記述情報に基づき
機能シミュレーションしてテスト入力に対する全回路ブ
ロックの入出力ポートまたはラッチの期待値を取得する
ステップと、前記フェイル情報または前記フェイル伝搬
推定情報に基づき前記記述情報から接続元の前記フェイ
ル出力ポートまたは前記フェイル推定出力ポートを検索
し前記フェイル推定回路ブロックを抽出する抽出ステッ
プと、前記フェイル推定回路ブロックごとに前記決定グ
ラフをそれぞれ作成する作成ステップと、前記決定グラ
フを用いて前記フェイル推定回路ブロックの入出力ポー
トまたはラッチの期待値に基づき機能シミュレーション
し前記決定グラフの全ノードの期待値をそれぞれ取得す
るステップと、前記フェイル出力ポートおよび前記フェ
イル推定出力ポートに対応したノードを起点としてフェ
イルベクタに基づき各ノードの出力推定および期待値比
較により各ノードのフェイル推定を入力方向に行い、フ
ェイル伝搬経路を推定し、このフェイル伝搬経路のフェ
イル伝搬元ノードと入力ポートとの対応に基づき、対応
しないノードの情報を故障箇所推定情報として登録し、
対応した入力ポートの情報を前記フェイル伝搬推定情報
として登録する推定ステップと、前記フェイル伝搬元ノ
ード全てが入力ポートと対応しないか判定し、入力ポー
トと対応するフェイル伝搬元ノードが有る場合、前記抽
出ステップに戻る判定ステップと、前記故障箇所推定情
報をリスト出力する出力ステップとを含む、請求項６記
載の、論理回路の故障箇所推定プログラム。
【請求項８】前記作成ステップが、前記フェイル推定
回路ブロックの回路記述部に対し、その処理順序に従っ
て状態を割り当て、現状態，状態遷移条件，次の状態お
よび動作でテーブル構成される状態テーブルを作成し、
前記状態テーブルに記述された入力ポート，ラッチ，状
態の変数または値を読み出す処理をそれぞれ読出ノード
として設定し、前記状態テーブルに記述された論理演算
子，算術演算子，比較演算子の処理をそれぞれ操作ノー
ドとして設定し、前記状態テーブルに記述された出力ポ
ート，ラッチ，状態の変数への代入に対応して、前記読
出ノードまたは前記操作ノードの出力の１つを他の出力
の２値制御により選択割り当て決定し書き込む処理をそ
れぞれ割当決定ノードおよび書込ノードとして設定す
る、請求項６記載の、論理回路の故障箇所推定プログラ
ム。
【請求項９】前記推定ステップが、前記フェイル出力
ポートおよび前記フェイル推定出力ポートに対応した書
込ノードを起点としてフェイルベクタに基づき、入力方
向に時刻を遡って、各ノードの出力を推定し、各ノード
の期待値と比較して、各ノードのフェイル推定を行い、
フェイル伝搬経路を推定し、このフェイル伝搬経路のフ
ェイル伝搬元ノードと入力ポートとの対応に基づき、対
応しないノードの情報を前記故障箇所推定情報として登
録し、対応した入力ポートの情報を前記フェイル伝搬推
定情報として登録する、請求項８記載の、論理回路の故
障箇所推定プログラム。
【請求項１０】前記出力ステップが、前記故障箇所推
定情報をハードウェア記述言語の記述情報へ変換しリス
ト出力する、請求項６，７，８または９記載の、論理回
路の故障箇所推定プログラム。