JP2003185705A - 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム - Google Patents
論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラムInfo
- Publication number
- JP2003185705A JP2003185705A JP2001383335A JP2001383335A JP2003185705A JP 2003185705 A JP2003185705 A JP 2003185705A JP 2001383335 A JP2001383335 A JP 2001383335A JP 2001383335 A JP2001383335 A JP 2001383335A JP 2003185705 A JP2003185705 A JP 2003185705A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- estimation
- node
- information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
障箇所を推定する。 【解決手段】ステップ14において、フェイル推定回路
ブロックごとに、フェイル推定回路ブロックの回路記述
部をデータ処理単位のノードおよび結線によりデータフ
ロー表示して全条件に対する動作を決定する決定グラフ
をそれぞれ作成する。また、ステップ16において、フ
ェイル出力ポートおよびフェイル推定出力ポートに対応
したノードを起点として、フェイルベクタに基づき、入
力方向に時刻を遡って、各ノードの出力を推定し、各ノ
ードの期待値と比較して、フェイル伝搬経路を推定し、
このフェイル伝搬経路のフェイル伝搬元ノードと入力ポ
ートとの対応に基づき、対応しないノードの情報を故障
箇所推定情報として登録し、対応した入力ポートの情報
を前記フェイル伝搬推定情報として登録する。
Description
所推定方法に関し、特に、論理回路のテスト結果から取
得されたフェイル情報に基づき論理回路の故障箇所を推
定する、論理回路の故障箇所推定方法に関する。
方法は、論理回路の故障箇所を推定するため、一般的な
構成のコンピュータに論理回路の故障箇所推定プログラ
ムをインストールして各コマンド入力に応じて実行させ
ることにより実施される。
故障箇所推定方法の概略処理を示す流れ図である。この
従来の論理回路の故障箇所推定方法では、まず、ステッ
プ51において、故障シミュレータを用いて、論理回路
内部に故障を仮定して機能もしくは論理シミュレーショ
ンを行い、そのシミュレーション結果と期待値とを照合
し、仮定した故障箇所と、その故障を検出したテストベ
クタとを対応付けた故障辞書を作成し、ステップ52に
おいて、論理回路の実際のテスト結果からフェイル情報
を取得する。次に、ステップ53において、フェイル情
報のフェイルピンおよびフェイルベクタに対応して故障
辞書をそれぞれ検索し、仮定の故障箇所を求め、ステッ
プ54において、複数得られた仮定の故障箇所の中か
ら、優先順位付けを行って故障箇所の推定を行う。
方法として、たとえば、電子ビームテスタを用いて、論
理回路の上位階層から故障箇所を推定し、階層境界の内
部信号を観測し、故障箇所を論理回路の下位階層へ順に
絞り込んでいく方法もある。
定方法として、特開平8−146093号公報に記載さ
れているように、論理回路をラッチと組合せ回路とに分
割しゲートレベルで故障箇所を推定する方法もある。こ
の方法では、故障出力に故障を伝搬する可能性のある組
合せ回路をダイナミックに抽出して、組合せ回路毎に論
理状態および故障の伝搬する経路を推定し、入力方向に
溯ることにより故障箇所を推定する。ここで、組合せ回
路の論理状態とは、一つの信号線の論理値だけでなく、
回路内部の全ノード、すなわち、信号線、ゲート、ゲー
ト端子、入出力端子が0/1/X「Don’t Car
e」/Z「ハイインピーダンス」/U「不定」などの論
理値を持っている状態のことである。
ータによる論理回路の故障箇所推定手法では、故障辞書
を予め作成しておく必要があるが、故障辞書の作成は多
大な故障シミュレーション時間を要するため、LSIが
大規模化すればするほど計算時間も膨大となり、故障辞
書のファイルも非常に大きくなるという問題があった。
また、故障シミュレーションで用いる故障モデルは単一
縮退故障が一般的であるため、ブリッジ故障などの多重
故障では実際と一致しないこともあり、また、故障シミ
ュレーションモデルを多重故障に拡張すると、故障シミ
ュレーションの処理時間の点で実用的でないという問題
が挙げられる。
論理回路の故障箇所推定方法では、論理回路の上位階層
から下位階層へ故障箇所を逐次観測しながら絞り込んで
いくため有効な手段であるが、LSI化された論理回路
が大規模化し、多層配線構造になると、下層配線の電位
が観測不可能になるという問題がある。
推定手法の場合は、組合せ回路毎に故障箇所を推定でき
るため有効な手段であるが、ゲート単位での推定処理の
ため、大規模LSIに対する精度と処理時間が問題とな
る。
てなされたものであって、その主たる目的は、大規模
化、多層配線化する論理回路に対して、回路ブロック単
位の機能レベルで、短時間に故障箇所を推定することに
ある。
理回路のテスト結果から取得されたフェイル情報に基づ
き前記論理回路の故障箇所を推定する、論理回路の故障
箇所推定方法において、前記論理回路をハードウェア記
述言語で回路ブロック単位に機能記述した記述情報から
前記フェイル情報またはフェイル伝搬推定情報に基づ
き、フェイル出力ポートまたはフェイル推定出力ポート
を有するフェイル推定回路ブロックを抽出し、前記フェ
イル推定回路ブロックの回路記述部をデータ処理単位の
ノードおよび結線によりデータフロー表示して全条件に
対する動作を決定する決定グラフをそれぞれ作成し、前
記フェイル出力ポートおよび前記フェイル推定出力ポー
トに対応したノードを起点としてフェイルベクタに基づ
き各ノードの出力推定および期待値比較により各ノード
のフェイル推定を入力方向に行い、フェイル伝搬経路を
推定し、このフェイル伝搬経路のフェイル伝搬元ノード
と入力ポートとの対応に基づき、対応しないノードの情
報を故障箇所推定情報として登録し、対応した入力ポー
トの情報を前記フェイル伝搬推定情報として登録し、前
記フェイル伝搬元ノード全てが入力ポートと対応しなく
なるまで、これら処理を繰り返し、前記故障箇所推定情
報をリスト出力している。
ーションしてテスト入力に対する全回路ブロックの入出
力ポートまたはラッチの期待値を取得するステップと、
前記フェイル情報または前記フェイル伝搬推定情報に基
づき前記記述情報から接続元の前記フェイル出力ポート
または前記フェイル推定出力ポートを検索し前記フェイ
ル推定回路ブロックを抽出する抽出ステップと、前記フ
ェイル推定回路ブロックごとに前記決定グラフをそれぞ
れ作成する作成ステップと、前記決定グラフを用いて前
記フェイル推定回路ブロックの入出力ポートまたはラッ
チの期待値に基づき機能シミュレーションし前記決定グ
ラフの全ノードの期待値をそれぞれ取得するステップ
と、前記フェイル出力ポートおよび前記フェイル推定出
力ポートに対応したノードを起点としてフェイルベクタ
に基づき各ノードの出力推定および期待値比較により各
ノードのフェイル推定を入力方向に行い、フェイル伝搬
経路を推定し、このフェイル伝搬経路のフェイル伝搬元
ノードと入力ポートとの対応に基づき、対応しないノー
ドの情報を故障箇所推定情報として登録し、対応した入
力ポートの情報を前記フェイル伝搬推定情報として登録
する推定ステップと、前記フェイル伝搬元ノード全てが
入力ポートと対応しないか判定し、入力ポートと対応す
るフェイル伝搬元ノードが有る場合、前記抽出ステップ
に戻る判定ステップと、前記故障箇所推定情報をリスト
出力する出力ステップとを含んでいる。
推定回路ブロックの回路記述部に対し、その処理順序に
従って状態を割り当て、現状態,状態遷移条件,次の状
態および動作でテーブル構成される状態テーブルを作成
し、前記状態テーブルに記述された入力ポート,ラッ
チ,状態の変数または値を読み出す処理をそれぞれ読出
ノードとして設定し、前記状態テーブルに記述された論
理演算子,算術演算子,比較演算子の処理をそれぞれ操
作ノードとして設定し、前記状態テーブルに記述された
出力ポート,ラッチ,状態の変数への代入に対応して、
前記読出ノードまたは前記操作ノードの出力の1つを他
の出力の2値制御により選択割り当て決定し書き込む処
理をそれぞれ割当決定ノードおよび書込ノードとして設
定している。
出力ポートおよび前記フェイル推定出力ポートに対応し
た書込ノードを起点としてフェイルベクタに基づき、入
力方向に時刻を遡って、各ノードの出力を推定し、各ノ
ードの期待値と比較して、各ノードのフェイル推定を行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を前記故障箇所推定情報と
して登録し、対応した入力ポートの情報を前記フェイル
伝搬推定情報として登録している。
推定情報をハードウェア記述言語の記述情報へ変換しリ
スト出力している。
ら取得されたフェイル情報に基づき前記論理回路の故障
箇所を推定する推定処理をコンピュータに実行させる、
論理回路の故障箇所推定プログラムにおいて、前記推定
処理が、前記論理回路をハードウェア記述言語で回路ブ
ロック単位に機能記述した記述情報から前記フェイル情
報またはフェイル伝搬推定情報に基づき、フェイル出力
ポートまたはフェイル推定出力ポートを有するフェイル
推定回路ブロックを抽出し、前記フェイル推定回路ブロ
ックの回路記述部をデータ処理単位のノードおよび結線
によりデータフロー表示して全条件に対する動作を決定
する決定グラフをそれぞれ作成し、前記フェイル出力ポ
ートおよび前記フェイル推定出力ポートに対応したノー
ドを起点としてフェイルベクタに基づき各ノードの出力
推定および期待値比較により各ノードのフェイル推定を
入力方向に行い、フェイル伝搬経路を推定し、このフェ
イル伝搬経路のフェイル伝搬元ノードと入力ポートとの
対応に基づき、対応しないノードの情報を故障箇所推定
情報として登録し、対応した入力ポートの情報を前記フ
ェイル伝搬推定情報として登録し、前記フェイル伝搬元
ノード全てが入力ポートと対応しなくなるまで、これら
処理を繰り返し、前記故障箇所推定情報をリスト出力し
ている。
づき機能シミュレーションしてテスト入力に対する全回
路ブロックの入出力ポートまたはラッチの期待値を取得
するステップと、前記フェイル情報または前記フェイル
伝搬推定情報に基づき前記記述情報から接続元の前記フ
ェイル出力ポートまたは前記フェイル推定出力ポートを
検索し前記フェイル推定回路ブロックを抽出する抽出ス
テップと、前記フェイル推定回路ブロックごとに前記決
定グラフをそれぞれ作成する作成ステップと、前記決定
グラフを用いて前記フェイル推定回路ブロックの入出力
ポートまたはラッチの期待値に基づき機能シミュレーシ
ョンし前記決定グラフの全ノードの期待値をそれぞれ取
得するステップと、前記フェイル出力ポートおよび前記
フェイル推定出力ポートに対応したノードを起点として
フェイルベクタに基づき各ノードの出力推定および期待
値比較により各ノードのフェイル推定を入力方向に行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を故障箇所推定情報として
登録し、対応した入力ポートの情報を前記フェイル伝搬
推定情報として登録する推定ステップと、前記フェイル
伝搬元ノード全てが入力ポートと対応しないか判定し、
入力ポートと対応するフェイル伝搬元ノードが有る場
合、前記抽出ステップに戻る判定ステップと、前記故障
箇所推定情報をリスト出力する出力ステップとを含んで
いる。
推定回路ブロックの回路記述部に対し、その処理順序に
従って状態を割り当て、現状態,状態遷移条件,次の状
態および動作でテーブル構成される状態テーブルを作成
し、前記状態テーブルに記述された入力ポート,ラッ
チ,状態の変数または値を読み出す処理をそれぞれ読出
ノードとして設定し、前記状態テーブルに記述された論
理演算子,算術演算子,比較演算子の処理をそれぞれ操
作ノードとして設定し、前記状態テーブルに記述された
出力ポート,ラッチ,状態の変数への代入に対応して、
前記読出ノードまたは前記操作ノードの出力の1つを他
の出力の2値制御により選択割り当て決定し書き込む処
理をそれぞれ割当決定ノードおよび書込ノードとして設
定している。
出力ポートおよび前記フェイル推定出力ポートに対応し
た書込ノードを起点としてフェイルベクタに基づき、入
力方向に時刻を遡って、各ノードの出力を推定し、各ノ
ードの期待値と比較して、各ノードのフェイル推定を行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を前記故障箇所推定情報と
して登録し、対応した入力ポートの情報を前記フェイル
伝搬推定情報として登録している。
推定情報をハードウェア記述言語の記述情報へ変換しリ
スト出力している。
して説明する。本発明による論理回路の故障箇所推定方
法は、従来と同じく、論理回路の故障箇所を推定するた
め、一般的な構成のコンピュータに論理回路の故障箇所
推定プログラムをインストールして各コマンド入力に応
じて実行させることにより実施される。
推定方法の実施形態を示す流れ図である。図1を参照す
ると、本実施形態の論理回路の故障箇所推定方法は、ま
ず、ステップ11において、論理回路のテスト結果から
フェイル情報を取得する。このフェイル情報には、各ピ
ンの判定/非判定,フェイルピン,フェイルベクタの情
報が含まれている。
HDL、VHDLなどのハードウェア記述言語で論理回
路を回路ブロック単位に機能記述した記述情報に基づき
機能シミュレーションし、テスト入力に対する全回路ブ
ロックの入出力ポートまたはラッチの期待値を取得す
る。
はフェイル伝搬推定情報に基づき、記述情報から、接続
元のフェイル出力ポートまたはフェイル推定出力ポート
を検索し、フェイル出力ポートまたはフェイル推定出力
ポートを有するフェイル推定回路ブロックを抽出する。
ブロックごとに、フェイル推定回路ブロックの回路記述
部をデータ処理単位のノードおよび結線によりデータフ
ロー表示して全条件に対する動作を決定する決定グラフ
をそれぞれ作成する。
カルレポート,デパートメント・オブ・インフォメーシ
ョン・エンド・コンピュータサイエンス,ユニバーシテ
ィ・オブ・カリフォニア,1992「Technica
l Report,Deartment of Com
puter Science,1992」にアサインメ
ント・デシジョン・ダイアグラム・フォ・ハイレベル・
シンセシス「Assingnment Decisio
n Diagram for High−Level
Synthesis」の題名の論文で発表されているA
DD「Assignment Decision Di
agram」がある。
路記述部に対し、その処理順序に従って状態を割り当て
て、現状態,状態遷移条件,次の状態および動作でテー
ブル構成される状態テーブルを作成し、この状態テーブ
ルに記述された入力ポート,ラッチ,状態の変数または
値を読み出す処理をそれぞれ読出ノードとして設定し、
状態テーブルに記述された論理演算子,算術演算子,比
較演算子の処理をそれぞれ操作ノードとして設定する。
また、状態テーブルに記述された出力ポート,ラッチ,
状態の変数への代入に対応して、読出ノードまたは操作
ノードの出力の1つを他の出力の2値制御により選択割
り当て決定し書き込む処理をそれぞれ割当決定ノードお
よび書込ノードとして設定する。
て、フェイル推定回路ブロックの入出力ポートまたはラ
ッチの期待値に基づき機能シミュレーションし、決定グ
ラフの全ノードの期待値をそれぞれ取得する。
に、フェイル出力ポートおよび前記フェイル推定出力ポ
ートに対応した書込ノードを起点として、フェイルベク
タに基づき、入力方向に時刻を遡って、各ノードの出力
を推定し、各ノードの期待値と比較して、各ノードのフ
ェイル推定を行い、フェイル伝搬経路を推定する。ま
た、このフェイル伝搬経路のフェイル伝搬元ノードと入
力ポートとの対応に基づき、対応しないノードの情報を
前記故障箇所推定情報として登録し、対応した入力ポー
トの情報をフェイル伝搬推定情報として登録する。
ード全てが入力ポートと対応しないか判定し、入力ポー
トと対応するフェイル伝搬元ノードが有る場合、ステッ
プ13に戻る。
をリスト出力する。
故障箇所推定方法におけるステップ14,16の決定グ
ラフ作成,フェイル伝搬推定について、具体的な回路ブ
ロック例を用いてそれぞれ追加説明する。
「Fourth International Wor
kshop on High−Level Synth
esis」で用いられたベンチマーク回路counte
rのVHDL記述例を示す説明図である。図2を参照す
ると、このベンチマーク回路counterの記述は、
4ビットのカウンター回路を記述し、clock、co
unt、up、countinは入力ポートの変数また
は信号であり、countoutは出力ポートの変数ま
たは信号であり、また、iは内部のラッチの変数または
信号である(以後、「変数または信号」を「変数」に統
一して呼称し、場合によっては、便宜上、「変数i」な
どを「i」などと略称する)。clockが‘1’にな
ったら、iをcountoutに代入し、次に、cou
nt=‘1’の場合、up=‘1’ならば、iが4ビッ
ト・ハイか否かに対応して4ビット・ロウまたはi+1
を代入してカウントアップし、up!=‘1’ならば、
iが4ビット・ロウか否かに対応して4ビット・ハイま
たはi−1を代入してカウントダウンし、count=
‘0’の場合は、countinをiに代入する。
DL記述例に基づき、決定グラフが作成される。
unterのVHDL記述の処理順序に従って、状態S
T0〜ST3を割り当てて、現状態,状態遷移条件,次
の状態および動作でテーブル構成される状態テーブルを
作成する。図3は、この状態テーブルの例を示す説明図
である。
合、次の状態ST1へ遷移し、clock=‘1’でな
い場合、状態ST3へ遷移する。状態ST1では、iを
countoutへ代入し、次の状態ST2へ遷移す
る。状態ST2では、count=‘1’の場合、up
=‘1’か否かを判定する。up=‘1’の場合、i=
‘1111’であるか否かを判定する。i=‘111
1’の場合、iに‘0000’を代入し、i=‘111
1’でない場合、iにi+1を代入する。また、up=
‘1’でない場合は、i=‘0000’であるか否かを
判定し、i=‘0000’の場合、iに‘1111’を
代入し、i=‘0000’でない場合、iにi−1を代
入する。また、count=‘1’でない場合、cou
ntinをiに代入する。次に、状態ST3へ遷移す
る。状態ST3では、次の状態ST0へ遷移する。
グラフを作成する。図4は、図3の状態テーブル例に対
応して作成された決定グラフ例を示す説明図である。
数clock,count,up,countinと、
ラッチの変数iと、状態の変数STATEと、値ST
0,ST1,ST2,ST3,‘1’,‘1111’,
‘0000’とを読み出す処理をそれぞれ読出ノードと
して設定する。また、状態テーブルに記述されたAN
D,OR,NOTなどの論理演算子の処理と、+,−,
×,=,!(NOT EQUAL)などの算術演算子の
処理と、<,>,=<,=>などの比較演算子の処理と
をそれぞれ操作ノードとして設定する。また、状態テー
ブルに記述された出力ポートの変数countout、
ラッチの変数i、および状態の変数STATEへの代入
に対応して、読出ノードまたは操作ノードの出力の1つ
を他の出力の2値制御により選択割り当て決定し書き込
む処理をそれぞれ割当決定ノードおよび書込ノードとし
て設定する。
は含まれていないが、2次元記憶装置などの多次元変数
をインデックスに対応して書き込み/読み出す処理をノ
ードとして設定することもできる。
の決定グラフ例を用いてフェイル伝搬経路が推定され
る。
TATE=ST0でclock=‘1’となり、時刻t
に、countout=‘0011’が出力されたとす
る。
めには、countoutの書込ノード前段の割当決定
ノード,その入力の接続先ノードへ順に遡り、STAT
E=ST1で、iの読出ノードの出力を割当決定してい
ることから、iの読出ノードの出力は‘0011’と推
定され、すなわち、STATE=ST1且つi=‘00
11’と推定される。さらに、STATE=ST1とな
るためには、STATEの書込ノード,その入力の接続
先ノードへ順に遡り、clock=‘1’且つSTAT
E=ST0と推定される。
めには、1クロック前の時刻t−1において、STAT
E=ST3と推定される。このとき、iの書込ノードは
割当決定されていないので、STATE=ST3且つi
=‘0011’と推定される。さらに、STATE=S
T3となるためには、clock!=‘1’且つSTA
TE=ST0、または、STATE=ST2と推定され
る。ここで、時刻t−1のSTATE=ST0ではcl
ock=‘1’、すなわち、次の時刻tを待っている状
態であるから、時刻を遡って、時刻t−1のSTATE
=ST2と推定する。
前段の割当決定ノード,その入力の接続先ノードへそれ
ぞれ遡り、次の5パターンの条件および動作が推定候補
となる。 パターン1 「STATE=ST2」且つ「count=‘1’」且
つ「up=‘1’」且つ「i=‘1111’」の条件
で、iの書込ノード前段の割当決定ノードが‘000
0’を割り当て決定 パターン2 「STATE=ST2」且つ「count=‘1’」且
つ「up=‘1’」且つ「i!=‘1111’」の条件
で、iの書込ノード前段の割当決定ノードが「i+1」
を割り当て決定 パターン3 「STATE=ST2」且つ「count=‘1’」且
つ「up!=‘1’」且つ「i=‘0000’」の条件
で、iの書込ノード前段の割当決定ノードが‘111
1’を割り当て決定 パターン4 「STATE=ST2」且つ「count=‘1’」且
つ「up!=‘1’」且つ「i!=‘0000’」の条
件で、iの書込ノード前段の割当決定ノードが「i−
1」を割り当て決定 パターン5 「STATE=ST2」且つ「count!=‘1’」
の条件で、iの書込ノード前段の割当決定ノードがco
untinを割り当て決定 ここで、STATE=ST3且つi=‘0011’と推
定されてきたので、パターン1および3の場合は成立し
ない。パターン2の場合は、「STATE=ST2」且
つ「count=‘1’」且つ「up=‘1’」且つ
「i=‘0010’」と推定される。パターン4の場合
は、「STATE=ST2」且つ「count=
‘1’」且つ「up!=‘1’」且つ「i=‘010
0’」と推定される。パターン5の場合は、「STAT
E=ST2」且つ「count!=‘1’」且つ「co
untin=‘0011’」と推定される。
となるためには、時刻t−1でSTATE=ST1が推
定され、状態ST1では、countoutの書込ノー
ド前段の割当決定ノードがiを割り当て決定し、書込ノ
ードが出力する。すなわち、1クロック前の時刻t−1
のcountoutが出力される。
書込ノードの時刻tの出力から、時刻t−1の各ノード
の出力が推定され、時刻t−1のSTATE=ST1で
は、「count=‘1’且つup=‘1’且つi=
‘0010’」、「count=‘1’且つup!=
‘1’且つi=‘0100’」、または、「count
!=‘1’且つcountin=‘0011’」と推定
される。
フェイル推定出力ポートに対応したノードおよびベクタ
を起点として、決定グラフの各ノードの出力を推定しな
がら、未推定の読出ノードの出力を順次推定し、推定結
果と、フェイル情報もしくは期待値とを比較し、各ノー
ドのフェイル推定を行い、フェイル伝搬経路を推定する
ことができる。また、このフェイル伝搬経路のフェイル
伝搬元ノードと入力ポートとの対応に基づき、対応しな
いノードの情報を前記故障箇所推定情報として登録し、
対応した入力ポートの情報をフェイル伝搬推定情報とし
て登録する。
ド全てが入力ポートと対応しなくなるまで、フェイル伝
搬のフェイル推定回路ブロックを抽出し、追加説明した
決定グラフ作成およびフェイル伝搬経路推定を繰り返
し、故障箇所推定情報をリスト出力する。
所推定方法は、論理回路の記述情報から抽出したフェイ
ル推定回路ブロックごとに、決定グラフ作成と、決定グ
ラフを用いたフェイル伝搬経路推定を行い、回路ブロッ
ク単位の機能レベルで故障箇所を推定することができ、
ゲートレベルでの故障推定に比べて、基本要素が少なく
なるため、推定処理数が少なくなり、推定処理時間が短
縮できる。
定方法では、フェイル推定回路ブロックに対応した決定
グラフのノードの情報を故障箇所推定情報として登録し
リスト出力するとして説明したが、本実施形態の変形例
として、故障箇所推定情報として登録された、決定グラ
フのノードの情報をハードウェア記述言語の記述情報へ
変換しリスト出力することもできる。これにより、故障
箇所推定結果を機能設計へフィードバックすることが容
易になる。
理回路の故障箇所推定方法は、論理回路をハードウェア
記述言語で回路ブロック単位に機能記述した記述情報か
らフェイル推定回路ブロックを抽出し、抽出したフェイ
ル推定回路ブロックごとに、決定グラフ作成と、決定グ
ラフを用いたフェイル伝搬経路推定を行い、回路ブロッ
ク単位の機能レベルで故障箇所を推定することができ、
ゲートレベルでの故障推定に比べて、基本要素が少なく
なるため、推定処理数が少なくなり、推定処理時間が短
縮できるなどの効果がある。
施形態を示す流れ図である。
述例を示す説明図である。
の例を示す説明図である。
された決定グラフ例を示す説明図である。
を示す流れ図である。
Claims (10)
- 【請求項1】 論理回路のテスト結果から取得されたフ
ェイル情報に基づき前記論理回路の故障箇所を推定す
る、論理回路の故障箇所推定方法において、前記論理回
路をハードウェア記述言語で回路ブロック単位に機能記
述した記述情報から前記フェイル情報またはフェイル伝
搬推定情報に基づき、フェイル出力ポートまたはフェイ
ル推定出力ポートを有するフェイル推定回路ブロックを
抽出し、前記フェイル推定回路ブロックの回路記述部を
データ処理単位のノードおよび結線によりデータフロー
表示して全条件に対する動作を決定する決定グラフをそ
れぞれ作成し、前記フェイル出力ポートおよび前記フェ
イル推定出力ポートに対応したノードを起点としてフェ
イルベクタに基づき各ノードの出力推定および期待値比
較により各ノードのフェイル推定を入力方向に行い、フ
ェイル伝搬経路を推定し、このフェイル伝搬経路のフェ
イル伝搬元ノードと入力ポートとの対応に基づき、対応
しないノードの情報を故障箇所推定情報として登録し、
対応した入力ポートの情報を前記フェイル伝搬推定情報
として登録し、前記フェイル伝搬元ノード全てが入力ポ
ートと対応しなくなるまで、これら処理を繰り返し、前
記故障箇所推定情報をリスト出力することを特徴とす
る、論理回路の故障箇所推定方法。 - 【請求項2】 前記記述情報に基づき機能シミュレーシ
ョンしてテスト入力に対する全回路ブロックの入出力ポ
ートまたはラッチの期待値を取得するステップと、前記
フェイル情報または前記フェイル伝搬推定情報に基づき
前記記述情報から接続元の前記フェイル出力ポートまた
は前記フェイル推定出力ポートを検索し前記フェイル推
定回路ブロックを抽出する抽出ステップと、前記フェイ
ル推定回路ブロックごとに前記決定グラフをそれぞれ作
成する作成ステップと、前記決定グラフを用いて前記フ
ェイル推定回路ブロックの入出力ポートまたはラッチの
期待値に基づき機能シミュレーションし前記決定グラフ
の全ノードの期待値をそれぞれ取得するステップと、前
記フェイル出力ポートおよび前記フェイル推定出力ポー
トに対応したノードを起点としてフェイルベクタに基づ
き各ノードの出力推定および期待値比較により各ノード
のフェイル推定を入力方向に行い、フェイル伝搬経路を
推定し、このフェイル伝搬経路のフェイル伝搬元ノード
と入力ポートとの対応に基づき、対応しないノードの情
報を故障箇所推定情報として登録し、対応した入力ポー
トの情報を前記フェイル伝搬推定情報として登録する推
定ステップと、前記フェイル伝搬元ノード全てが入力ポ
ートと対応しないか判定し、入力ポートと対応するフェ
イル伝搬元ノードが有る場合、前記抽出ステップに戻る
判定ステップと、前記故障箇所推定情報をリスト出力す
る出力ステップとを含む、請求項1記載の、論理回路の
故障箇所推定方法。 - 【請求項3】 前記作成ステップが、前記フェイル推定
回路ブロックの回路記述部に対し、その処理順序に従っ
て状態を割り当て、現状態,状態遷移条件,次の状態お
よび動作でテーブル構成される状態テーブルを作成し、
前記状態テーブルに記述された入力ポート,ラッチ,状
態の変数または値を読み出す処理をそれぞれ読出ノード
として設定し、前記状態テーブルに記述された論理演算
子,算術演算子,比較演算子の処理をそれぞれ操作ノー
ドとして設定し、前記状態テーブルに記述された出力ポ
ート,ラッチ,状態の変数への代入に対応して、前記読
出ノードまたは前記操作ノードの出力の1つを他の出力
の2値制御により選択割り当て決定し書き込む処理をそ
れぞれ割当決定ノードおよび書込ノードとして設定す
る、請求項2記載の、論理回路の故障箇所推定方法。 - 【請求項4】 前記推定ステップが、前記フェイル出力
ポートおよび前記フェイル推定出力ポートに対応した書
込ノードを起点としてフェイルベクタに基づき、入力方
向に時刻を遡って、各ノードの出力を推定し、各ノード
の期待値と比較して、各ノードのフェイル推定を行い、
フェイル伝搬経路を推定し、このフェイル伝搬経路のフ
ェイル伝搬元ノードと入力ポートとの対応に基づき、対
応しないノードの情報を前記故障箇所推定情報として登
録し、対応した入力ポートの情報を前記フェイル伝搬推
定情報として登録する、請求項3記載の、論理回路の故
障箇所推定方法。 - 【請求項5】 前記出力ステップが、前記故障箇所推定
情報をハードウェア記述言語の記述情報へ変換しリスト
出力する、請求項2,3または4記載の、論理回路の故
障箇所推定方法。 - 【請求項6】 論理回路のテスト結果から取得されたフ
ェイル情報に基づき前記論理回路の故障箇所を推定する
推定処理をコンピュータに実行させる、論理回路の故障
箇所推定プログラムにおいて、前記推定処理が、前記論
理回路をハードウェア記述言語で回路ブロック単位に機
能記述した記述情報から前記フェイル情報またはフェイ
ル伝搬推定情報に基づき、フェイル出力ポートまたはフ
ェイル推定出力ポートを有するフェイル推定回路ブロッ
クを抽出し、前記フェイル推定回路ブロックの回路記述
部をデータ処理単位のノードおよび結線によりデータフ
ロー表示して全条件に対する動作を決定する決定グラフ
をそれぞれ作成し、前記フェイル出力ポートおよび前記
フェイル推定出力ポートに対応したノードを起点として
フェイルベクタに基づき各ノードの出力推定および期待
値比較により各ノードのフェイル推定を入力方向に行
い、フェイル伝搬経路を推定し、このフェイル伝搬経路
のフェイル伝搬元ノードと入力ポートとの対応に基づ
き、対応しないノードの情報を故障箇所推定情報として
登録し、対応した入力ポートの情報を前記フェイル伝搬
推定情報として登録し、前記フェイル伝搬元ノード全て
が入力ポートと対応しなくなるまで、これら処理を繰り
返し、前記故障箇所推定情報をリスト出力することを特
徴とする、論理回路の故障箇所推定プログラム。 - 【請求項7】 前記推定処理が、前記記述情報に基づき
機能シミュレーションしてテスト入力に対する全回路ブ
ロックの入出力ポートまたはラッチの期待値を取得する
ステップと、前記フェイル情報または前記フェイル伝搬
推定情報に基づき前記記述情報から接続元の前記フェイ
ル出力ポートまたは前記フェイル推定出力ポートを検索
し前記フェイル推定回路ブロックを抽出する抽出ステッ
プと、前記フェイル推定回路ブロックごとに前記決定グ
ラフをそれぞれ作成する作成ステップと、前記決定グラ
フを用いて前記フェイル推定回路ブロックの入出力ポー
トまたはラッチの期待値に基づき機能シミュレーション
し前記決定グラフの全ノードの期待値をそれぞれ取得す
るステップと、前記フェイル出力ポートおよび前記フェ
イル推定出力ポートに対応したノードを起点としてフェ
イルベクタに基づき各ノードの出力推定および期待値比
較により各ノードのフェイル推定を入力方向に行い、フ
ェイル伝搬経路を推定し、このフェイル伝搬経路のフェ
イル伝搬元ノードと入力ポートとの対応に基づき、対応
しないノードの情報を故障箇所推定情報として登録し、
対応した入力ポートの情報を前記フェイル伝搬推定情報
として登録する推定ステップと、前記フェイル伝搬元ノ
ード全てが入力ポートと対応しないか判定し、入力ポー
トと対応するフェイル伝搬元ノードが有る場合、前記抽
出ステップに戻る判定ステップと、前記故障箇所推定情
報をリスト出力する出力ステップとを含む、請求項6記
載の、論理回路の故障箇所推定プログラム。 - 【請求項8】 前記作成ステップが、前記フェイル推定
回路ブロックの回路記述部に対し、その処理順序に従っ
て状態を割り当て、現状態,状態遷移条件,次の状態お
よび動作でテーブル構成される状態テーブルを作成し、
前記状態テーブルに記述された入力ポート,ラッチ,状
態の変数または値を読み出す処理をそれぞれ読出ノード
として設定し、前記状態テーブルに記述された論理演算
子,算術演算子,比較演算子の処理をそれぞれ操作ノー
ドとして設定し、前記状態テーブルに記述された出力ポ
ート,ラッチ,状態の変数への代入に対応して、前記読
出ノードまたは前記操作ノードの出力の1つを他の出力
の2値制御により選択割り当て決定し書き込む処理をそ
れぞれ割当決定ノードおよび書込ノードとして設定す
る、請求項6記載の、論理回路の故障箇所推定プログラ
ム。 - 【請求項9】 前記推定ステップが、前記フェイル出力
ポートおよび前記フェイル推定出力ポートに対応した書
込ノードを起点としてフェイルベクタに基づき、入力方
向に時刻を遡って、各ノードの出力を推定し、各ノード
の期待値と比較して、各ノードのフェイル推定を行い、
フェイル伝搬経路を推定し、このフェイル伝搬経路のフ
ェイル伝搬元ノードと入力ポートとの対応に基づき、対
応しないノードの情報を前記故障箇所推定情報として登
録し、対応した入力ポートの情報を前記フェイル伝搬推
定情報として登録する、請求項8記載の、論理回路の故
障箇所推定プログラム。 - 【請求項10】 前記出力ステップが、前記故障箇所推
定情報をハードウェア記述言語の記述情報へ変換しリス
ト出力する、請求項6,7,8または9記載の、論理回
路の故障箇所推定プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001383335A JP3863423B2 (ja) | 2001-12-17 | 2001-12-17 | 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001383335A JP3863423B2 (ja) | 2001-12-17 | 2001-12-17 | 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003185705A true JP2003185705A (ja) | 2003-07-03 |
JP3863423B2 JP3863423B2 (ja) | 2006-12-27 |
Family
ID=27593416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001383335A Expired - Fee Related JP3863423B2 (ja) | 2001-12-17 | 2001-12-17 | 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3863423B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015207079A (ja) * | 2014-04-18 | 2015-11-19 | 富士通株式会社 | 分析方法、分析装置、及び分析プログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104520778B (zh) | 2012-08-08 | 2016-10-05 | 三菱电机株式会社 | 逻辑图错误位置推测装置及其方法 |
-
2001
- 2001-12-17 JP JP2001383335A patent/JP3863423B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015207079A (ja) * | 2014-04-18 | 2015-11-19 | 富士通株式会社 | 分析方法、分析装置、及び分析プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP3863423B2 (ja) | 2006-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7308660B2 (en) | Calculation system of fault coverage and calculation method of the same | |
JP2000268080A (ja) | 静的・動的タイミング検証方法及び記憶媒体 | |
JP3018996B2 (ja) | 故障個所特定化方法 | |
JPH11328251A (ja) | モデル検査のための動作環境を自動的に生成する方法 | |
US7292970B1 (en) | Finding unexercised logic for use in code coverage testing | |
JP3515727B2 (ja) | 論理回路の故障箇所推定システムおよびその方法並びにプログラムを記録した機械読み取り可能な記録媒体 | |
JP2007108863A (ja) | 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 | |
US5802075A (en) | Distributed test pattern generation | |
US6836856B2 (en) | Methods for characterizing, generating test sequences for, and/or simulating integrated circuit faults using fault tuples and related systems and computer program products | |
JPH10283394A (ja) | 故障シミュレーション方法 | |
US20010049802A1 (en) | Fault analyzing system, method for pursuing fault origin and information storage medium for storing computer program representative of the method | |
Westerman et al. | Discrete event system approach for delay fault analysis in digital circuits | |
US8943457B2 (en) | Simulating scan tests with reduced resources | |
US7555687B2 (en) | Sequential scan technique for testing integrated circuits with reduced power, time and/or cost | |
JP2003185705A (ja) | 論理回路の故障箇所推定方法、および、論理回路の故障箇所推定プログラム | |
JPH08146093A (ja) | 順序回路の故障箇所推定方法 | |
JP2001021618A (ja) | 故障伝搬経路推定方法、故障伝搬経路推定装置及び記録媒体 | |
Boubezari et al. | Testability analysis and test-point insertion in RTL VHDL specifications for scan-based BIST | |
Ramchandani et al. | Behavioral test generation using mixed integer nonlinear programming | |
JP2701753B2 (ja) | Lsiの故障箇所推定方法 | |
US7120829B2 (en) | Failure propagation path estimate system | |
Oh et al. | Efficient logic-level timing analysis using constraint-guided critical path search | |
Lioy | On the equivalence of fanout-point faults | |
Gharaybeh et al. | A parallel-vector concurrent-fault simulator and generation of single-input-change tests for path-delay faults | |
Gharaybeh et al. | Parallel concurrent path-delay fault simulation using single-input change patterns |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |