JPH09288591A - テストデータ作成装置およびその方法 - Google Patents
テストデータ作成装置およびその方法Info
- Publication number
- JPH09288591A JPH09288591A JP8102205A JP10220596A JPH09288591A JP H09288591 A JPH09288591 A JP H09288591A JP 8102205 A JP8102205 A JP 8102205A JP 10220596 A JP10220596 A JP 10220596A JP H09288591 A JPH09288591 A JP H09288591A
- Authority
- JP
- Japan
- Prior art keywords
- functional block
- instruction
- output signal
- test pattern
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
を検出するテストデータの作成コストを大幅に低減す
る。 【解決手段】LSIの持つ命令により決まる機能ブロッ
クの入力信号条件と出力信号条件を入力し、機能ブロッ
ク論理データに対して該入力信号条件と該出力信号条件
を満たすテストパターン生成を行い機能ブロック境界に
おけるテストパターンを作成するテストパターン生成部
と、該機能ブロック境界におけるテストパターンを命令
列に変換してテストデータを作成する命令列生成部を有
する。 【効果】テストパターンの作成対象をLSIの機能ブロ
ックの論理データを対象とするため、テストパターンの
作成時間が短くて済み、また、作成されたテストパター
ンは該入力信号条件と該出力信号条件を満たすため、容
易に命令列に変換できる。これにより、テストデータの
作成コストを低減できる。
Description
良故障を検出するテストデータ作成に関して、特にプロ
セッサLSI中の機能ブロック単位の不良検出を対象と
したテストデータの作成装置及び方法に関する。
製造不良を検出するためのテストデータの作成コストが
上昇している。テストデータ作成コストを削減するた
め、一般にはテスト用付加回路を導入し、テストデータ
作成を容易にしたうえでテストパターン生成を行いテス
トデータを得ている。しかし、プロセッサLSIにおい
ては、高速な回路動作が要求されたり、回路面積を可能
な限り小さくすることを要求されることが多い。
は、テスト用付加回路の信号遅延が許容を超えるためテ
スト用付加回路の組み込みが困難な箇所が生じる。ま
た、回路面積の最小化が求められる回路においても、テ
スト用付加回路の面積が許容を超えてしまうとテスト用
付加回路の組み込みが困難である。このテスト用付加回
路の組み込みが困難な度合いおよびその可否は、プロセ
ッサLSI毎あるいはプロセッサLSIの構成要素であ
る機能ブロック毎に異なる。
路に対するテストデータを作成する方法については、多
くの方法が提案されているが、論理回路の製造不良を高
い割合で検出できるテストデータを実用時間内に作成す
る技術は確立しておらず、実用性のあるテストデータ作
成方法の提供が望まれている。
ストデータを作成する従来技術の一例は、1989年8
月開催のインターナショナルテストコンファレンス(Int
ernational Test Conference 1989)の論文集第28頁か
ら第37頁に記載された M.H.Schulz、E.Auth の論
文“ESSENTIAL:AN EFFICIENT SELF-LEARNINGTEST PATT
ERN GENERATION ALGORITHM FOR SEQUENTIAL CIRCUITS”
において論じられている。この従来技術は、論理回路
のテストデータ作成問題を信号値の組合せ問題として取
り扱うアルゴリズムを用いている。そのため、テストデ
ータ作成対象の論理回路について、そのゲートレベルの
論理データを解析し、該回路中の検出対象故障を1つ選
択し、回路端子及び内部信号線に対する信号値の設定と
設定取消を繰り返し、該選択故障を検出するテストデー
タとなる信号値の組合せを探索する。この処理を該回路
中に想定する全故障を対象に行う。また、この従来技術
では、設定した信号プロセッサLSI中の機能ブロック
を対象としたテストデータの作成を行う場合において
も、該プロセッサLSI全体の論理データをアルゴリズ
ムによる探索対象とする必要があった。
セッサLSI中の機能ブロックを対象としたテストデー
タの作成を行う場合においても、プロセッサLSI全体
の論理データをアルゴリズムによる探索対象とするた
め、プロセッサLSIのような論理規模が大きい回路に
なると、信号値の組合せの探索における場合の数が膨大
になり、論理回路の製造不良を高い割合で検出できるテ
ストデータを実用時間内に作成することが困難であると
いう問題点があった。
し、プロセッサLSI中の機能ブロックを対象としたテ
ストデータの作成を短時間に効率良く作成できる装置お
よびその方法として、テストデータ作成装置およびその
方法を提供することにある。
に本発明のテストデータ作成装置は、プロセッサLSI中
のテストデータ作成対象とする機能ブロックを動作させ
る該プロセッサLSIの1オペレーションに対して、該
オペレーションに基づく命令を実行するときの該機能ブ
ロックのブロックエッジにおける入力信号の条件と該命
令を実行するときに該プロセッサLSI外部で観測が可
能となる該機能ブロックエッジにおける出力信号の条件
と該機能ブロックの論理データとを参照することによ
り、該機能ブロックエッジにおいて機能ブロック内の故
障を検出できかつ該入力信号の条件および該出力信号の
条件を満たす該機能ブロックエッジにおけるテストパタ
ーンを作成するテストパターン生成部と、該テストパタ
ーンに基づき、該機能ブロックエッジにおいて検出され
る故障をプロセッサLSIの外部端子において検出可能
とする命令列を作成する命令列生成部とで構成する。
は、プロセッサLSI中のテストデータ作成対象とする
機能ブロックを動作させる該プロセッサLSIの1オペ
レーションに対して、該オペレーションに基づく命令を
実行するときの該機能ブロックのブロックエッジにおけ
る入力信号の条件と該命令を実行するときに該プロセッ
サLSI外部で観測が可能となる該機能ブロックエッジ
における出力信号の条件と該機能ブロックの論理データ
とを参照することにより、該機能ブロックエッジにおい
て機能ブロック内の故障を検出できかつ該入力信号の条
件および該出力信号の条件を満たす該機能ブロックエッ
ジにおけるテストパターンを作成し、該テストパターン
に基づき、該機能ブロックエッジにおいて検出される故
障をプロセッサLSIの外部端子において検出可能とす
る命令列を作成することにより、テストデータを作成す
る。
タ作成対象とする機能ブロックのテストデータ作成にお
いて、該プロセッサLSIの1オペレーションに対し
て、該オペレーションに基づく命令を実行するときの該
機能ブロックのブロックエッジにおける入力信号の条件
と該命令を実行するときに該プロセッサLSI外部で観
測が可能となる該機能ブロックエッジにおける出力信号
の条件を参照し、両条件を満たす該機能ブロックのブロ
ック端子におけるテストパターンを作成することで、作
成されたテストパターンは該命令に変換可能なテストパ
ターンとなる。また、該命令を実行するために必要な記
憶素子の状態を設定する命令と実行結果を外部に出力さ
せる命令を組み合わせることでプロセッサLSI中の機
能ブロック中の製造不良を検出するための命令列を作成
できる。
明する。
ータ作成装置の構成図である。
による故障を検出するためのテストデータ作成を行う装
置であり、検査対象となる機能ブロックに対するテスト
データ作成を行う。プロセッサLSIは、一般に様々な
機能を持つ論理回路の集合から構成され、これを論理ブ
ロックと呼ぶ。そしてプロセッサLSIの設計において
はこれらの機能(機能ブロック)を単位に設計を行う。
11はこれら機能ブロックに対するテストパターンを生
成するテストパターン生成部である。ここではプロセッ
サのゲートレベル論理情報に基づきプロセッサの内部故
障を想定して、その内部故障による影響がプロセッサL
SIの外部端子で検出できるような、機能ブロックのブ
ロックエッジへの入力信号の組合せを求めてテストパタ
ーンを生成する。12は生成されたテストパターンに基
づいて、機能ブロックのブロックエッジで検出された故
障をプロセッサの外部端子で検出するための命令列を作
成する命令列生成部である。ここではアセンブラレベル
で、テスト状態をレジスタ等にセットして機能ブロック
の動作をプロセッサLSI外部端子から観測するための
テストデータを生成する。また、13は入力信号条件、
14は出力信号条件、15はゲートレベルでの機能ブロ
ック論理データ、16は機能ブロックエッジにおけるテ
ストパターン、17は命令生成部12で生成された命令
列からなるテストデータである。本発明においては、プ
ロセッサLSIの外部からは直接この機能ブロックにア
クセスできないものと想定しており、機能ブロックに対
してプロセッサLSI外部からテスト用の信号を設定す
るために、プロセッサLSI全体のゲートレベル論理設
計情報を解析することなく、プロセッサLSIの命令に
対応した入出力信号条件を用いることにより機能ブロッ
ク単位のテストデータを生成している。
1オペレーションに基づく命令を実行する時の、機能ブ
ロックのブロックエッジにおける入力信号の条件であ
る。出力信号条件14は、この命令を実行した時にプロ
セッサLSIで観測可能となる機能ブロックのブロック
エッジにおける出力信号の条件である。機能ブロック論
理データ15は、各機能ブロックにおけるゲートレベル
の論理設計情報である。テストパターン生成部11は、
テスト対象の機能ブロックについて機能ブロック内の故
障をブロックエッジで検出することができ、かつ与えら
れた入力信号条件13および出力信号条件14の両方を
満たす機能ブロックエッジにおける信号パターンを作成
し、これを機能ブロックにおけるテストパターン16と
して出力する。命令列生成部12は、機能ブロックエッ
ジにおけるテストパターン16に基づいて、機能ブロッ
クのブロックエッジにおいて検出される故障をプロセッ
サ外部端子において検出可能とする機械語命令列を作成
し、テストデータ17として保存する。
である。21は従来のテストデータ作成技術により仮の
テストパターンを生成する仮テストパターン生成部、2
2は入力信号条件チェック部、23は出力信号条件チェ
ック部、24は機能ブロックにおける仮テストパターン
である。仮テストパターン生成部21では、従来のテス
トデータ作成技術により、図1の機能ブロック論理デー
タ15から機能ブロックのブロックエッジで機能ブロッ
ク内の故障を検出できるような信号パターンを作成し、
機能ブロックエッジにおける仮テストパターン24とす
る。入力信号条件チェック部22は、この仮テストパタ
ーン24の信号パターンが入力信号条件13を満たすか
否かをチェックし、満たさない場合はこの仮テストパタ
ーンは破棄され、仮テストパターン生成部21において
別の仮テストパターンが作成される。同様に出力信号条
件チェック部23は、入力信号条件13を満たした仮テ
ストパターンが、出力信号条件14を満たすか否かをチ
ェックし、満たす場合は、この仮テストパターンを機能
ブロックエッジにおけるテストパターン16とする。満
たさない場合はこの仮テストパターンは破棄され、仮テ
ストパターン生成部21において再び別の仮テストパタ
ーンが作成される。
14を説明するものである。31はテストデータ作成対
象の機能ブロックを動作させるプロセッサLSIのオペ
レーションと、このオペレーションに基づく命令の命令
形式を対応付けたものであり、入力信号組合せ32はこ
の内、命令形式に対応して一意に設定される機能ブロッ
クのブロックエッジとそのブロックエッジにおける入力
信号の組合せを併記したものである。
を実行した結果として得られる機能ブロックのブロック
エッジにおける出力信号がプロセッサLSIの外部端子
において観測可能であるような機能ブロックのブロック
エッジを要素とする集合の中から、全部または一部の要
素を取り出して併記したものである。プロセッサLSIで
は、ある機能ブロックに対して規定外の信号が入力され
出力信号が保証できないとき、または単に出力信号が保
証できない時などの入出力信号の組合せが生じた場合、
その機能ブロックを制御する回路が出力信号をLSIの
外部に伝えないように設計する場合があり、この場合、
機能ブロックの出力信号はプロセッサLSIの外部から
は観察できなくなり、観測不能の状態になる。例えば演
算実行の際にオーバーフローが発生した場合、演算結果
をレジスタに転送しないといった機能がこれに相当す
る。
号により機能ブロックがこの観測不能の状態となる観測
不能条件であり、33で指定した機能ブロックのブロッ
クエッジの出力信号がプロセッサLSIの外部から観測
できなくなる結果をもたらすような、機能ブロックのブ
ロックエッジとそのブロックエッジにおける入力信号値
の組合せを論理式で表現したものである。
クエッジ名=入力信号値)は、機能ブロックエッジ名で
指定される機能ブロックのブロックエッジの信号値が入
力信号値で指定される値と等しい場合を真,等しくない
場合を偽とする。この論理式の結果が真となる場合、3
3で指定した機能ブロックのブロックエッジの出力信号
が観測できないことを示す。
ロックのブロックエッジにおける出力信号による観測不
能条件であり、命令を実行した結果として得られる機能
ブロックのブロックエッジにおける出力信号が、33で
指定した機能ブロックのブロックエッジの出力信号をプ
ロセッサLSIの外部端子から観測できなくなる結果と
なるようなブロックエッジにおける出力信号の組合せを
論理式で表現したものである。
クエッジ名=出力信号値)は機能ブロックエッジ名で指
定される機能ブロックのブロックエッジにおいて、命令
実行の結果として得られる信号値が出力信号値で指定さ
れる値と等しい場合を真,等しくない場合を偽とする。
論理式の結果が真となる場合、33で指定した機能ブロ
ックのブロックエッジの出力信号が観測できないことを
示す。
信号値が入力信号組合せ32に固定されることを入力信
号条件13とし、機能ブロック内の故障の影響による故
障信号が観測可能ブロックエッジ33で指定する機能ブ
ロックのブロックエッジに現われることを出力信号条件
14とすることで、テストパターン生成部11は命令に
適合した機能ブロックエッジにおけるテストパターンを
生成できる。
入力信号による観測不能条件を表す34の論理式が偽と
なることを条件に加えたり、出力信号条件14に対し
て、出力信号による観測不能条件を表す35の論理式が
偽となることを条件に加えて、テストパターン生成部1
1で機能ブロックのブロックエッジにおけるテストパタ
ーンを生成することにより、命令列生成部12が機能ブ
ロックの欠陥検出が不可能な命令列を生成してしまうこ
とを防ぐことができる。
件14について、具体的な例を示す。
ックとその動作について説明する。図4は機能ブロック
例と機能ブロックの動作とオペレーションおよびオペレ
ーションに伴う命令について示したものである。41
は、テストデータ作成対象の機能ブロックであり、OP
ID(0),OPID(1),D1(0)〜D1(7),D
2(0)〜D2(7),OUT(0)〜OUT(7),
OVERは、それぞれ機能ブロック41のブロックエッ
ジ名を示す。42は、機能ブロックの入出力信号を保存
する4つの8ビットレジスタ(レジスタ1〜レジスタ
4)からなる記憶素子であり、43は、機能ブロックの
動作状態を示す8ビットの状態レジスタで、演算結果が
オーバーフローとなったことを示すオーバーフロービッ
トであるOビットを持っている。44は、機能ブロック
を動作させるオペレーションと対応する命令の命令形式
のアセンブラ記述であり、45は、42のレジスタのデ
ータ形式に対応するビット位置を表したものであり、4
6は、記憶素子42および状態レジスタ43の各レジス
タに対する信号設定とプロセッサLSIの外部端子から
観測を行うための、オペレーションと命令形式のアセン
ブラ記述を示している。
(0)〜D1(7)に入力された数値データとD2
(0)〜D2(7)に入力された数値データに対して、
ブロックエッジOPID(0)とOPID(1)で指定
する4つの演算を行う。演算は、ブロックエッジOPI
D(0)とOPID(1)の値の組(OPID(0),
OPID(1))が(0,0)の時は8ビット加算、
(0,1)の時は4ビット加算、(1,0)の時には8
ビット減算、(1,1)の時には4ビット減算を表す。
機能ブロック41の演算結果は、ブロックエッジOUT
(0)〜OUT(7)に出力される。また演算結果がオー
バーフローとなる時には、ブロックエッジOVERに1
が出力され、それ以外は0が出力される。
に示すデータ形式のビット位置が、D1(0)〜D1
(7),D2(0)〜D2(7),OUT(0)〜OU
T(7)にそれぞれ対応しており、D1(0),D2
(0),OUT(0)はデータの第0ビット目を表して
いる。8ビットデータでは、第0ビットを符号ビット,
第1〜第7ビットを数値ビットとし、負数を2の補数表
現として表すものとする。4ビットデータでは、第0ビ
ットを符号ビット,第1〜第3ビットを数値ビットと
し、負数を2の補数表現として表す。データ形式を10
進表現になおすと、8ビットでは−128〜127の整
数、4ビットでは−8〜7の整数が取り扱う範囲とな
り、演算結果がこの範囲を超えた場合はオーバーフロー
となる。また、4ビットの演算を行うときは、D1
(4)〜D1(7),D2(4)〜D2(7)には、全
て0が入力されていない場合の演算結果は保証されない
こととする。
ョンは44に示す4種があるものとする。オペレーショ
ンに対応する各命令は、命令形式中のr1とr2で指定
される記憶素子42の内の2つのレジスタに格納された
データどうしの、それぞれ8ビット加算,4ビット加
算,8ビット減算,4ビット減算を行い、その演算結果
をr3で指定する記憶素子42の内のレジスタに格納す
る。また、これらの命令による演算結果が、オーバーフ
ローした場合は、状態レジスタ43のオーバーフロービ
ットにオーバーフロー状態をセットし、演算結果をr3
で指定するレジスタに転送しないものとする。機能ブロ
ックのオペレーションに対応する各命令が取り扱うデー
タ形式は、記憶素子42に示すレジスタにおいて、8ビ
ットデータでは、第0ビットを符号ビット,第1から第
7ビットを数値ビットとし、負数を2の補数表現として
表す。4ビットデータでは、第0ビットを符号ビット,
第1から第3ビットを数値ビットとし、負数を2の補数
表現として表すものとする。次に命令の実行時における
動作について説明する。まず、命令形式のr1に相当す
るレジスタの第0〜第7ビットの信号を機能ブロック4
1のブロックエッジD1(0)〜D1(7)にセット
し、r2で指定したレジスタの第0〜第7ビットの信号
をD2(0)〜D2(7)にセットする。(OPID
(0),OPID(1))に対しては、ADDL命令の
ときは(0,0)、ADDS命令のときは(0,1)、
SUBL命令のときは(1,0)、SUBS命令のとき
は(1,1)がセットされる。機能ブロック41に演算を
実行させ、OUT(0)〜OUT(7)に演算結果の数値を
得る。また演算結果がオーバーフローとなるか否かの判
定結果をOVERに得る。次にOUT(0)〜OUT
(7)の出力信号は、r3で指定したレジスタの第0か
ら第7ビットに対応して格納され、OVERの出力信号
は、状態レジスタ43のオーバーフロービットOに格納
される。また、4ビット演算を行うときは、レジスタの
第4から第7ビットの信号値を全て0にマスクして、D
1(4)〜D1(7)およびD2(4)〜D2(7)に
値0をセットする。OUT(4)〜OUT(7)の出力
信号についても、全てを0にマスクして値をレジスタに
セットする。
ドは、機能ブロック41を含むプロセッサLSIに接続
する外部メモリのデータをレジスタに転送するもので、
命令形式のadrで指定するアドレスのメモリ内容をr
で指定するレジスタに転送する。これにより、テストの
ためのレジスタへの値の設定が行われる。また、メモリ
ストアは、レジスタのデータを外部メモリに転送するも
ので、命令形式のrで指定するレジスタ内容をadrで
指定するアドレスのメモリに転送する。これにより、機
能ブロック41のブロックエッジにおける出力信号がr
3で指定されるレジスタを経由してプロセッサLSIに
外部端子から観測することができる。
ョンとその命令について、その入力信号条件と出力信号
条件の具体例を図5に示す。
一意に設定される機能ブロック41のブロックエッジと
このブロックエッジにおける入力信号値の組合せを併記
した入力信号条件である。例えば、命令形式ADDS
r1,r2,r3では、4ビット加算を機能ブロックに
実行させるために、OPID(0)=0,OPID(0)=
1を入力信号条件として定義し、さらに4ビット演算を
行うときに、D1(4)〜D1(7)およびD2(4)〜
D2(7)は、0にセットされるため、D1(4−7)
=0,D2(4−7)=0を入力信号条件とする。ここ
で、D1(x−y)は、D1(x)〜D1(y)までのブ
ロックエッジの端子を示す。52は、命令を実行した結
果として得られる機能ブロックのブロックエッジにおけ
る出力信号が、プロセッサLSIの外部端子から観測可
能であるようなブロックエッジを要素とする集合から、
全部または一部の要素を取り出して併記した出力信号条
件である。例えば、命令形式ADDS r1,r2,r
3では、4ビット演算ではOUT(4−7)が、0にマ
スクされてレジスタに転送されるため、観測可能なブロ
ックエッジはOUT(0−3)とOVERであるが、そ
のなかから、OUT(0−3)を出力信号条件とする。
外部端子において観測不能となる信号条件であり、52
の命令形式ADDS r1,r2,r3に対応して指定
したOUT(0−3)の出力信号が観測できなくなる入
力信号の組合せを定義した観測不能条件(入力信号)で
ある。この場合、4ビット加算の演算結果がオーバーフ
ローとなる入力信号の組合せを論理式で表現したもので
ある。
て観測不能となる条件を出力信号により表したものであ
り、52の命令形式ADDS r1,r2,r3に対応
して指定したOUT(0−3)の出力信号が観測できな
くなる出力信号の組合せを定義した観測不能条件(出力
信号)である。この場合、オーバーフローを示す出力信
号OVER=1を指定する。前記命令形式ADDS r
1,r2,r3に対応する入力信号条件51と出力信号
条件52の信号の組合せを用いてテストパターン生成を
行うことにより、作成したブロックエッジにおけるテス
トパターンから、このテストパターンを機能ブロックへ
印加する命令に変換可能となる。また、53を入力信号
条件に加えるか、または、54を出力信号条件に加えて
テストパターン生成を行うことによって、機能ブロック
に対しテストパターンを印加し機能ブロックを動作させ
た際、その出力結果を必ずプロセッサLSIの外部端子
から観測できる命令列に変換できる。
予め指定した命令形式ADDSr1,r2,r3に対す
る入力信号条件51と出力信号条件52及び、53を入
力信号条件に加えるかまたは54を出力信号条件に加え
た場合の入力信号条件および出力信号条件を満たすテス
トパターンの例である。テストパターンは、OPID
(0)=0,OPID(0)=1,D1(4−7)=
0,D2(4−7)=0を満たし、加算結果がオーバーフ
ローとならないパターンである。
クを動作させるプロセッサLSIのオペレーションに基
づく命令に、命令形式以外で指定される動作モードがあ
る場合の入力信号条件13と出力信号条件14の例を説
明する。
対象の機能ブロックを動作させるプロセッサLSIのオ
ペレーションとこのオペレーションに基づく命令の命令
形式を組合せたものであり、72は、命令を実行する時
に命令形式以外の条件で決まる1からnまでの動作モー
ド(動作モード1〜動作モードn)を表し、73は、命
令形式と動作モードの組合せに対応して一意に設定され
る機能ブロックのブロックエッジとエッジにおける入力
信号組合せを併記したものである。観測可能ブロックエ
ッジ74は、72の動作モードが動作モード1の場合に
命令を実行した結果として得られる機能ブロックのブロ
ックエッジにおける出力信号が、プロセッサLSIの外
部端子にて観測可能であるような機能ブロックのブロッ
クエッジを要素とする集合から、全部または一部の要素
を取り出して併記したものである。上記入力信号組合せ
73を入力信号条件13とし、観測可能ブロックエッジ
74を出力信号条件14とすることで、テストパターン
生成部11は命令形式以外で指定される動作モードを持
つ命令に適合した機能ブロックエッジにおけるテストパ
ターンを生成できる。また、命令を動作モードで実行し
た場合の入力信号による観測不能条件を34と同様に定
義して入力信号条件13に加え、また出力信号による観
測不能条件を35と同様に定義して出力信号条件14に
加えることにより、命令列生成部12において、テスト
パターン生成部11が生成する機能ブロックのブロック
エッジにおけるテストパターンから検出不可能な命令列
生成を行ってしまうことを防ぐことができる。
入力信号条件と出力信号条件について、具体的な例を示
す。
ロックとオペレーション及び命令形式,動作モードを説
明するものである。81は、テストデータ作成対象の機
能ブロックであり、OPID(0),OPID(1),
D1(0)〜D1(7),D2(0)〜D2(7),O
UT(0)〜OUT(7),OVER,MODEは、そ
れぞれ機能ブロック81のブロックエッジを示す。82
は、機能ブロックの入出力信号を保存する4つの8ビッ
トレジスタ(レジスタ1〜レジスタ4)からなる記憶素
子、83は、機能ブロックの動作状態を示す8ビットの
状態レジスタで、演算結果がオーバーフローとなったこ
とを示すオーバーフロービットであるOビットと命令の
動作モードを指定するモード指定ビットのmビットがあ
る。
ペレーションと、これに対応する命令の命令形式のアセ
ンブラ記述と、各命令の動作モードを示したものであ
る。
ロック41とほぼ同様の動作を行うものとする。D1
(0)〜D1(7)に入力された数値データとD2
(0)〜D2(7)に入力された数値データに対して、
OPID(0)とOPID(1)で指定する4つの演算
を行う。演算は、ブロックエッジの端子OPID(0)
とOPID(1)の信号値の組(OPID(0),OP
ID(1))が(0,0)のとき8ビット加算,(0,
1)のとき4ビット加算,(1,0)のとき8ビット減
算,(1,1)のとき4ビット減算を行うものとする。
機能ブロック81の演算結果は、OUT(0)〜OUT
(7)に出力される。また演算結果がオーバーフローと
なるときはOVERに1を出力し、それ以外は0を出力
する。機能ブロック41との動作の違いは、機能ブロッ
ク81が、演算を2つの動作モードで実行できることで
ある。動作モードの1つは、図4の機能ブロックと全く
同様の符号付きの数値データの演算を行うモードであ
り、機能ブロック81のMODEが0にセットされてい
るときにこのモードとなるものとする。もう1つの動作
モードは、機能ブロック81のMODEが1にセットさ
れている場合で、符号なしの数値データの演算を行うモ
ードである。符号なし数値データは、図4の45の第0
ビットを符号ビットとしてではなく数値データとして使
用するもので、10進表現では4ビットでは0〜15、
8ビットでは0〜255の整数が取り扱い範囲であり、
機能ブロック81の演算結果がこの範囲を超えた場合、
オーバーフローとなる。ブロックエッジMODEは、命
令実行時に状態レジスタ83のモード指定ビット(mビ
ット)の信号値が転送され、設定される。
ョンおよび、オペレーションに対応する命令と命令形式
は、84に示すとおり、図4の44に示すものと同じで
あるものとする。また、命令の動作もMODEで指定さ
れる2種類の数値データを扱うことを除いて同じとす
る。また、各レジスタへの信号値設定のための命令とし
て、図4の46に示す命令が存在するものとする。
81のオペレーションとその命令と動作モードについ
て、入力信号条件の具体例を図9に示す。図9は、命令
形式と命令の動作モードに対応して一意に設定される機
能ブロック81のブロックエッジとエッジにおける入力
信号値の組合せとを併記した入力信号条件を表したもの
である。例えば、命令形式SUBL r1,r2,r3
で動作モードが符号なしのときは、8ビット減算を機能
ブロックに実行させるため、入力信号値OPID(0)
=1,OPID(1)=0を定義し、さらに符号なしモ
ードで演算させるためにMODE=1を定義に入れて、
これら入力信号値の組合せを入力信号条件とする。
は、図5の52に示したものと同様に、8ビット減算の
結果がレジスタに転送されるOUT(0−7)を定義で
きる。また、入力信号による観測不能条件としては、符
号なし8ビット減算の場合には、演算結果がオーバーフ
ローとなる条件である減算結果が負となる数値の組合せ
による信号値を定義すればよく、この観測不能条件を入
力信号条件に加えることで、オーバーフローによりOU
T(0−7)が観測不能になるテストパターンの生成を
抑止できる。さらに、出力信号による観測不能条件とし
て、OVER=1を指定して出力信号条件に加えること
でも、OUT(0−7)が観測不能になるテストパター
ンの生成を抑止できる。
r2,r3で動作モードが符号なしの時に、上述のよう
にして定めた入力信号条件と出力信号条件とを満たすテ
ストパターンの例である。テストパターンは、OPID
(0)=1,OPID(1)=0,MODE=1を満た
し、かつ減算結果が負とならないブロックエッジにおけ
る信号パターンである。
の詳細な構成を示したものである。命令列生成部は大き
く分けて、状態設定命令列作成部1101,パターン印
加命令作成部1102,観測命令列作成部1103の3
つの部分からなり、図1のテストパターン生成部11が
作成した機能ブロックエッジにおけるテストパターン1
6に基づき、予め定められているテストパターンの作成
対象となる命令を実行する際に、アセンブラレベルでレ
ジスタにデータをセットすることにより機能ブロックの
エッジデータを制御し、機能ブロックの動作結果をレジ
スタに反映させ、これをプロセッサLSIの外部端子に
出力することにより機能ブロックのブロックエッジのデ
ータを観測するテストデータ17とを作成する。
ブロックエッジにおけるテストパターン16と、このテ
ストパターンの作成対象となった命令をテスト対象の機
能ブロックで実行する時に、機能ブロックのブロックエ
ッジにおける入力信号とこの入力信号をブロックエッジ
に印加するために必要な記憶素子の信号との対応関係を
表す情報である入力信号対応情報1106を状態参照部
1104が照らし合わせ、テストパターンを機能ブロッ
クに印加するために必要なプロセッサLSI内の各種記
憶素子の状態を算出し、記憶素子状態1114に出力す
る。記憶素子状態1114と記憶素子に対して値を設定
するオペレーションに対応した命令の定義が保存されて
いる状態設定命令1107を命令参照部1105が参照
して、各レジスタに記憶素子状態1114の状態を設定
する状態設定命令列1111を作成し、テストデータ1
7として保存する。
信号対応情報1106と予め定められているテストパタ
ーン作成対象命令の命令形式1108を参照し、機能ブ
ロックエッジにおけるテストパターン16で指定された
信号を機能ブロックに印加して機能ブロックを動作させ
る機械語命令を作成し、これをパターン印加命令1112と
してテストデータ17に追加保存する。
れているテストパターン作成対象の命令を実行した時の
ブロックエッジにおける出力信号とこの出力信号が転送
される記憶素子との対応関係を表す情報である出力信号
対応情報1109と、転送される記憶素子の信号を観測
するための命令の定義が保存されている観測命令1110を
参照することにより、予め定められた命令実行後の機能
ブロックエッジにおける出力信号がプロセッサLSIの
外部端子で観測可能となるような機械語命令列を作成し
て、これを観測命令列1113とし、テストデータ17
に追加保存する。
明する。説明には、図8の機能ブロック81を対象にし
て、機能ブロックエッジにおけるテストパターンとして
図10に示したテストパターンを用いることとする。こ
れにより、状態設定命令1107と観測命令1110に
は、図4の46の命令が対応し、命令形式1108には、図
8の84が対応する。入力信号対応情報1106を図1
2の121に、出力信号対応情報1109を図12の1
22に示す。
1,r2,r3という命令形式の命令を実行した時に機
能ブロックのブロックエッジD1(0−7)には、r1
で指定するレジスタの信号値がセットされることを示
し、そのレジスタとしてレジスタ1を割り当てることを
表している。同様にD1(0−7)には、r2で指定す
るレジスタの信号値がセットされることを示し、そのレ
ジスタとしてレジスタ2を割り当てることを表し、ブロ
ックエッジMODEには、状態レジスタの第7ビットが
モード指定ビット(mビット)であるものとして、この
第7ビットの信号値がセットされることを定義してい
る。図12の122は、機能ブロックに信号を印加する
命令を実行することにより機能ブロックのブロックエッ
ジOUT(0−7)で得られる信号値が、r3で指定さ
れるレジスタに転送されることを示し、そのレジスタと
してレジスタ3を割り当てることが定義されている。
す機能ブロックエッジにおけるテストパターンに基づい
て作成したテストデータの具体例である。図13はこの
テストデータの機械語命令列をアセンブラレベルで表し
たものであり、図14はこのテストデータの実行前・実
行後の外部メモリのアドレスとそこに格納されたデータ
を示すものである。
態設定命令列作成部1101では、状態参照部1104
が図12の121に示す入力信号対応情報1106と図
10に示す機能ブロックエッジにおけるテストパターン
16を参照して、レジスタ1に信号(10101100)を、レ
ジスタ2に信号(00011110)を、状態レジスタに信号
(00000001)をセットすることを算出し、これらの信号
の組合せを記憶素子状態1114とする。命令参照部1
105は、この記憶素子状態1114と状態設定命令1
107に登録されている図4の46に示す命令を参照
し、状態設定命令列の原形である状態設定命令の基とし
てレジスタ1に対しては、機械語命令LOADadr1、レ
ジスタ1を、レジスタ2に対しては、機械語命令LOA
D adr2、レジスタ2を、状態レジスタに対しては機械
語命令LOAD adr3、状態レジスタを得て、ad
r1,adr2,adr3には使用可能な外部メモリの
アドレスをそれぞれ定め、これら外部メモリに設定デー
タの格納を定義する。この例では、adr1であるアド
レス100番のメモリには値(10101100)、adr2で
ある101番には値(00011110)、adr3である10
2番には値(00000001)を格納しておくことが定義され
る。このアドレス定義を上記状態設定命令の基にあては
め、定義された外部メモリの格納データと共に状態設定
命令列1111として保存し、テストデータとする。
の121に示す入力信号対応情報1106と図8の84
に示される命令形式1108を参照し、パターン印加命
令1112として機械語命令SUBL レジスタ1,レ
ジスタ2,レジスタ3を得て、テストデータとして追加
登録する。
の122に示す出力信号対応情報1109と観測命令1
110に登録されている図4の46に示す命令を参照し
て観測命令列1113の原形となる観測命令列の基とし
てSTORE レジスタ3、adrを得て、このadr
に対して使用可能な外部メモリのアドレスを定め、この
アドレスを上記観測命令列の基にあてはめて、外部メモ
リに転送されるデータ(10001110)と共に観測命令列1
113とし、テストデータとして追加登録する。この例
では、アドレスadrを103番とする。
令列作成部1101が作成した状態設定命令列111
1、4の命令がパターン印加命令作成部1102が作成
したパターン印加命令1112、5の命令が観測命令列
作成部1103が作成した観測命令列1113である。
また、図14の実行前の外部メモリの信号データは、状
態設定命令列作成部1101が作成した状態設定のため
の信号データであり、実行後の信号データは、観測命令
列作成部1103が作成した外部メモリに転送されるデ
ータが付加されたものである。
SIの製造不良による故障検出を目的とした、プロセッ
サLSI中の機能ブロックに対するテストデータを作成
する際に、プロセッサLSIのアーキテクチャ情報を用
いることにより、機能ブロック単位の小規模な論理デー
タのみを対象とするテストパターン生成が可能となり、
プロセッサLSI全体の大規模な論理データを対象とし
たテストデータ作成を行わずに済むため、プロセッサL
SI中の機能ブロックにおける製造不良を機能ブロック
エッジにおいて検出するテストパターンの作成時間が短
くて済む。また、生成されるテストパターンは、プロセ
ッサLSIのオペレーションに基づく命令から生じる条
件を満たしたものであるため、容易に機械語命令に変換
できる。また、変換された機械語命令を実行する際に必
要な記憶素子の状態を設定する命令と機能ブロックの実
行結果をプロセッサLSIの外部に出力させる機械語命
令として、プロセッサLSIに予め用意されている命令
を組合せることにより、容易にプロセッサLSI中の機
能ブロック中の製造不良を検出するための機械語命令列
を作成できる。そのため、プロセッサLSIの製造不良
を高い割合で検出できるテストデータ作成時間を大幅に
短縮できる。
部の構成図である。
説明する図である。
信号条件を説明するための機能ブロックとそのオペレー
ションと命令を示す図である。
信号条件を示す図である。
信号条件に基づき作成される機能ブロックエッジにおけ
るテストパターンの例である。
条件を示す図である。
出力信号条件を説明するための機能ブロックとそのオペ
レーションと命令を示す図である。
力信号条件を示す図である。
出力信号条件に基づき作成した機能ブロックエッジにお
けるテストパターンの例である。
な構成図である。
信号対応情報と出力信号対応情報の具体例である。
語命令列を示す図である。
メモリデータを示す図である。
3…入力信号条件、14…出力信号条件、15…機能ブ
ロック論理データ、16…機能ブロックエッジにおける
テストパターン、17…テストデータ。
Claims (10)
- 【請求項1】プロセッサLSI中の機能ブロックの製造
不良検出に用いるテストデータを作成するテストデータ
作成装置であって、 テストデータ作成対象の機能ブロックを動作させる前記
プロセッサLSIの一操作に対して、 前記機能ブロックの論理データに基づき、 前記機能ブロックのブロック端において前記機能ブロッ
ク内の故障を検出し、 かつ、前記一操作に基づく命令を実行する時の前記機能
ブロックのブロック端に対する入力信号の条件および当
該命令を実行した時に該プロセッサLSI外部で前記機
能ブロックのブロック端における出力信号が観測可能と
なる出力信号の条件を満たす前記機能ブロックのブロッ
ク端におけるテストパターンを作成するテストパターン
生成部と、 前記テストパターン生成部により生成されたテストパタ
ーンに基づき、前記機能ブロック端の出力を前記プロセ
ッサLSIの外部端子で検出可能とする前記プロセッサ
LSIの機械語命令列を生成する命令列生成部とを有す
ることを特徴とするテストデータ作成装置。 - 【請求項2】前記命令列生成部は、 前記機能ブロック端における入力信号と該入力信号を印
加するために必要な記憶素子の信号との対応関係を表す
情報と前記テストパターンに応じて、該テストパターン
を前記記憶素子から当該機能ブロックに印加するために
必要な前記記憶素子の状態を設定する当該プロセッサL
SIの第1の機械語命令列を作成する状態設定命令列作
成部と、 前記記憶素子の状態と前記命令の命令形式に基づき、前
記テストパターンを機能ブロックに印加するプロセッサ
LSIの機械語命令を作成するパターン印加命令作成部
と、 前記機能ブロックにおける前記機械語命令の実行結果で
ある出力信号を当該プロセッサLSI外部で観測するた
めの当該プロセッサLSIの第2の機械語命令列を作成
する観測命令列作成部とを有することを特徴とする請求
項1に記載のテストデータ作成装置。 - 【請求項3】前記テストパターン生成部における前記入
力信号の条件は、前記命令の命令形式に対応して定まる
前記機能ブロックのブロック端における入力信号値の組
合せであって、 前記命令を実行した結果として得られる当該ブロック端
における出力信号のうち、プロセッサLSIの外部端子
にて観測可能な当該機能ブロック端における出力信号の
集合から一つまたは全ての要素を取り出し、該要素を前
記出力信号の条件とすることを特徴とする請求項1に記
載のテストデータ作成装置。 - 【請求項4】前記テストパターン生成部における前記入
力信号の条件に対して、前記出力信号の条件に含まれる
前記機能ブロック端の出力信号が観測できなくなる入力
信号値の組合せを加えることを特徴とする請求項3に記
載のテストデータ作成装置。 - 【請求項5】前記テストパターン生成部における前記出
力信号の条件に対して、前記命令を実行した結果として
得られる前記機能ブロック端における出力信号が、前記
出力信号の条件に含まれる前記機能ブロック端の出力信
号が当該プロセッサLSIの外部端子で観測不能となる
出力信号値と該機能ブロック端の組合せを加えることを
特徴とする請求項3に記載のテストデータ作成装置。 - 【請求項6】プロセッサLSI中の機能ブロックの製造
不良検出に用いるテストデータを作成するテストデータ
作成方法において、 テストデータ作成対象の機能ブロックを動作させる前記
プロセッサLSIの一操作に対して、 前記機能ブロックの論理データに基づき、 前記機能ブロックのブロック端において前記機能ブロッ
ク内の故障を検出し、 かつ、前記一操作に基づく命令を実行する時の前記機能
ブロックのブロック端に対する入力信号の条件および当
該命令を実行した時に該プロセッサLSI外部で前記機
能ブロックのブロック端における出力信号が観測可能と
なる出力信号の条件を満たす 前記機能ブロックのブロック端におけるテストパターン
を作成し、 作成された前記テストパターンに基づき、前記機能ブロ
ック端の出力を前記プロセッサLSIの外部端子で検出
可能とする前記プロセッサLSIの機械語命令列を生成
することを特徴とするテストデータ作成方法。 - 【請求項7】前記機能ブロック端における入力信号と該
入力信号を印加するために必要な記憶素子の信号との対
応関係を表す情報と前記テストパターンに応じて、該テ
ストパターンを前記記憶素子から当該機能ブロックに印
加するために必要な前記記憶素子の状態を設定する当該
プロセッサLSIの第1の機械語命令列を作成し、 前記記憶素子の状態と前記命令の命令形式に基づき、前
記テストパターンを機能ブロックに印加するプロセッサ
LSIの機械語命令を作成し、 前記機能ブロックにおける前記機械語命令の実行結果で
ある出力信号を当該プロセッサLSI外部で観測するた
めの当該プロセッサLSIの第2の機械語命令列を作成
することを特徴とする請求項6に記載のテストデータ作
成方法。 - 【請求項8】前記命令の命令形式に対応して定まる前記
機能ブロックのブロック端における入力信号値の組合せ
を該入力信号の条件とし、 当該命令を実行した結果として得られる当該ブロック端
における出力信号のうち、プロセッサLSIの外部端子
にて観測可能な当該ブロック端における出力信号の集合
を前記出力信号の条件とすることを特徴とする請求項6
に記載のテストデータ作成方法。 - 【請求項9】前記出力信号の条件に含まれる前記機能ブ
ロック端の出力信号が観測できなくなる入力信号値の組
合せを、前記入力信号の条件に加えることを特徴とする
請求項8に記載のテストデータ作成方法。 - 【請求項10】前記命令を実行した結果として得られる
前記機能ブロック端における出力信号が、前記出力信号
の条件に含まれる前記機能ブロック端の出力信号が当該
プロセッサLSIの外部端子で観測不能となる出力信号
値と該機能ブロック端の組合せを前記出力信号の条件に
加えることを特徴とする請求項8に記載のテストデータ
作成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10220596A JP3201258B2 (ja) | 1996-04-24 | 1996-04-24 | テストデータ作成装置およびその方法 |
US08/847,592 US6317853B1 (en) | 1996-04-24 | 1997-04-24 | Apparatus for making test data and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10220596A JP3201258B2 (ja) | 1996-04-24 | 1996-04-24 | テストデータ作成装置およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09288591A true JPH09288591A (ja) | 1997-11-04 |
JP3201258B2 JP3201258B2 (ja) | 2001-08-20 |
Family
ID=14321170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10220596A Expired - Fee Related JP3201258B2 (ja) | 1996-04-24 | 1996-04-24 | テストデータ作成装置およびその方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6317853B1 (ja) |
JP (1) | JP3201258B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7325176B2 (en) * | 2004-02-25 | 2008-01-29 | Dell Products L.P. | System and method for accelerated information handling system memory testing |
JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4996659A (en) * | 1986-08-20 | 1991-02-26 | Hitachi, Ltd. | Method of diagnosing integrated logic circuit |
JPH07167920A (ja) * | 1993-10-18 | 1995-07-04 | Fujitsu Ltd | Lsi |
JP2953975B2 (ja) * | 1995-02-09 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | テストパタン生成装置およびテストパタン生成方法 |
-
1996
- 1996-04-24 JP JP10220596A patent/JP3201258B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-24 US US08/847,592 patent/US6317853B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3201258B2 (ja) | 2001-08-20 |
US6317853B1 (en) | 2001-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03118488A (ja) | 故障シミュレーション方式 | |
US20010049802A1 (en) | Fault analyzing system, method for pursuing fault origin and information storage medium for storing computer program representative of the method | |
JPH0743429A (ja) | 物理アドレス変換回路 | |
US5613062A (en) | Logic simulator | |
JPH09288591A (ja) | テストデータ作成装置およびその方法 | |
JPS62123301A (ja) | 半導体露光パタンデータ検査方法及び検査装置 | |
US5446748A (en) | Apparatus for performing logic simulation | |
JPH09159726A (ja) | スキャンテスト装置 | |
JP2648528B2 (ja) | Lsi設計方法 | |
JP3144617B2 (ja) | 論理回路の検証方法 | |
JPH0283473A (ja) | Ic試験装置 | |
KR100195199B1 (ko) | 메타얼라인 모드 데스티네이션 어드레스 발생회로 및 이를 이용한 그래픽 콘트롤러 | |
Li et al. | Dynamic reconfiguration of Petri net logic controllers based on modified net rewriting systems | |
JP2797127B2 (ja) | 論理シミュレータ | |
JPH0320872A (ja) | 回路合成システムにおける素子対応管理方式 | |
JPH06131407A (ja) | 図形処理装置 | |
JPH04301780A (ja) | 治具ボード作成用データ出力方法 | |
de Jong et al. | IEEE P1581: to live or let die? | |
JPH06266792A (ja) | 故障シミュレーション処理方法 | |
JPH056407A (ja) | 故障シミユレーシヨン方式 | |
JPH0785129A (ja) | テストパターン生成方法 | |
JPH10340283A (ja) | Lsi設計検証方法及び装置 | |
JP2004118301A (ja) | 展開型試験プログラムツールの生成方法及び装置 | |
JPH0675017A (ja) | テストベクトル生成方法およびテストベクトル生成装置 | |
JPH0231244A (ja) | プログラム検査履歴管理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |