KR100615708B1 - 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 - Google Patents

동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 Download PDF

Info

Publication number
KR100615708B1
KR100615708B1 KR1020050010770A KR20050010770A KR100615708B1 KR 100615708 B1 KR100615708 B1 KR 100615708B1 KR 1020050010770 A KR1020050010770 A KR 1020050010770A KR 20050010770 A KR20050010770 A KR 20050010770A KR 100615708 B1 KR100615708 B1 KR 100615708B1
Authority
KR
South Korea
Prior art keywords
current
output
digital
voltage
analog converter
Prior art date
Application number
KR1020050010770A
Other languages
English (en)
Other versions
KR20060089506A (ko
Inventor
이한승
김훈태
이정은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050010770A priority Critical patent/KR100615708B1/ko
Priority to US11/347,218 priority patent/US7342526B2/en
Publication of KR20060089506A publication Critical patent/KR20060089506A/ko
Application granted granted Critical
Publication of KR100615708B1 publication Critical patent/KR100615708B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27M—WORKING OF WOOD NOT PROVIDED FOR IN SUBCLASSES B27B - B27L; MANUFACTURE OF SPECIFIC WOODEN ARTICLES
    • B27M1/00—Working of wood not provided for in subclasses B27B - B27L, e.g. by stretching
    • B27M1/003—Mechanical surface treatment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27K—PROCESSES, APPARATUS OR SELECTION OF SUBSTANCES FOR IMPREGNATING, STAINING, DYEING, BLEACHING OF WOOD OR SIMILAR MATERIALS, OR TREATING OF WOOD OR SIMILAR MATERIALS WITH PERMEANT LIQUIDS, NOT OTHERWISE PROVIDED FOR; CHEMICAL OR PHYSICAL TREATMENT OF CORK, CANE, REED, STRAW OR SIMILAR MATERIALS
    • B27K5/00—Treating of wood not provided for in groups B27K1/00, B27K3/00
    • B27K5/02—Staining or dyeing wood; Bleaching wood
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Wood Science & Technology (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

디지털 입력신호를 아날로그 신호로 변환하는 디지털/아날로그 컨버터가 개시된다. 본 디지털/아날로그 컨버터는, 복수개의 출력단자를 통해서, 각각 상이한 크기의 전압을 출력하는 전원부, 복수개의 출력단자에 각각 연결되며, 외부 입력신호에 의해 온/오프(ON/OFF)제어되어 전원부의 출력전압 및 그라운드 전압 중 하나를 후단으로 인가하는 복수개의 스위치, 및, 복수개의 스위치 중 연결된 소정 스위치로부터 인가되는 전압에 대응되는 소정 크기의 전류를 각각 출력하는 복수개의 소스 트랜지스터를 포함한다. 이 경우, 복수개의 소스 트랜지스터는 동일한 동작특성으로 설계할 수 있게 되어, 글리치 특성을 향상시킬 수 있게 된다.
디지털/아날로그 컨버터, MOS 트랜지스터, 글리치 특성

Description

동일한 동작특성을 가지는 복수개의 트랜지스터를 이용하는 디지털/아날로그 컨버터 { Digital/Analog converter for using plural transistor having same operating characteristics }
도 1은 종래의 디지털/아날로그 컨버터의 구성을 나타내는 회로도,
도 2는 도 1의 디지털/아날로그 컨버터의 스위칭 딜레이 현상을 설명하기 위한 모식도,
도 3은 종래의 또다른 디지털/아날로그 컨버터의 구성을 나타내는 회로도,
도 4는 본 발명의 일실시예에 따른 디지털/아날로그 컨버터의 구성을 나타내는 블럭도,
도 5는 도 4의 디지털/아날로그 컨버터에서 사용되는 전원부 구성의 일예를 나타내는 회로도,
도 6은 도 4의 디지털/아날로그 컨버터에서 사용되는 전류생성부 및 출력부 구성의 일예를 나타내는 회로도,
도 7은 도 4의 디지털/아날로그 컨버터에서 사용되는 스위치 구성의 일예를 나타내는 회로도, 그리고,
도 8은 본 디지털/아날로그 컨버터의 글리치 개선 현상을 설명하기 위한 시뮬레이션 결과를 나타내는 모식도이다.
* 도면 주요 부분에 대한 부호의 설명 *
100 : 전원 110 : 전류원
120 내지 140 : 전압공급회로 200 : 스위치부
210 내지 240 : 스위치 300 : 전류생성부
310 내지 340 : 트랜지스터 400 : 출력부
본 발명은 글리치 특성이 향상된 디지털/아날로그 컨버터에 관한 것으로, 보다 상세하게는, 동작특성이 동일한 복수개의 MOS 트랜지스터에 상이한 게이트 전압을 인가함으로써 디지털/아날로그 컨버팅 작업을 수행하는 디지털/아날로그 컨버터에 관한 것이다.
디지털 신호를 아날로그 신호로 변환하는 장치가 디지털/아날로그 컨버터이다. 다양한 전자칩에서 디지털/아날로그 컨버터가 사용되고 있다. 디지털/아날로그 컨버터에서 출력되는 전류는 다음 수식으로 정의될 수 있다.
Io=Iref*(b0*20+b1*21+b2*22+b3*23+....+bn-1*2n-1 )
상술한 수학식 1에서, Io는 디지털/아날로그 컨버터 출력전류, bn은 비트값(0 또는 1), Iref는 레퍼런스 레벨을 의미한다. 구체적인 예를 들면, 입력신호가 1100인 경우, 디지털/아날로그 컨버터의 출력전류는 Iref(0*1+0*1+1*4+1*8)=12*Iref와 같이 계산될 수 있다.
수학식 1과 같은 전류를 출력하기 위해서, 디지털/아날로그 컨버터는 2n 크기의 전류를 공급하는 복수개의 전류소스를 이용한다. 전류 소스로는 소정의 바이어스 신호에 의해 바이어싱되는 MOS 트랜지스터를 사용할 수 있다. 한편, MOS 트랜지스터에서 출력되는 전류는 아래의 수학식으로 표현될 수 있다.
Figure 112005006953912-pat00001
수학식 2에서 μ는 MOS-채널에서의 전자 이동도(mobility), C는 게이트 전극과 채널에 의해 형성되는 평행판 커패시터의 단위면적당 커패시턴스, W는 게이트 전극의 폭, L은 게이트 전극의 길이, Vgs는 게이트-소스간 전위차, Vt는 문턱전압(threshold voltage)을 의미한다. 수학식 2에 따르면, 동일한 물질을 이용하여 제작되는 MOS 트랜지스터의 경우, 출력전류의 크기는 게이트 전극의 폭, 길이, 및, 게이트-소스 전압에 의해 변화될 수 있다.
도 1은 미국특허 US6577260호에서 공개된 디지털/아날로그 컨버터의 구성을 나타내는 회로도이다. 도 1에 따르면, 종래의 디지털/아날로그 컨버터는 전류소스(10), 스위치부(20), 및, 클럭 피드-쓰루 제거 스위치(30)를 포함한다.
전류소스(10)는 복수개의 전류 미러 회로로 구현된다. TC 및 TC0의 게이트 단자가 서로 연결되어, TC에 흐르는 전류 I와 동일한 크기의 전류 I가 TC0으로부터 출력된다. 한편, TC0과 동일한 구조로 연결되는 TC1 내지 TCn의 게이트 전극의 폭 또는 길이를 서로 다르게 설계함으로써, 각 트랜지스터로부터 출력되는 전류의 크기가 2n*I 형태가 되도록 할 수 있다. 결과적으로, 전류소스(10)로부터 출력되는 전류의 크기는 I, 2I, 4I, 8I, ... 과 같게 된다.
스위치부(20)는 전류소스(10)의 각 트랜지스터와 연결되는 복수개의 제1스위치(TS0 내지 TSn)를 포함한다. 각 제1스위치(TS0 내지 TSn)는 디지털 입력 신호(D0 내지 Dn)에 의해 온/오프 제어된다. 디지털 입력신호는 입력 바이너리 코드인 0 및 1에 대응되는 로우펄스 및 하이펄스 중 하나가 될 수 있다. 하이펄스가 인가된 제1 스위치는 턴-온된다. 이에 따라, 전류소스(10) 중 제1 스위치가 연결된 트랜지스터로부터 출력되는 전류를 후단으로 통과시킨다.
클럭 피드-쓰루 제거 스위치(30)는 스위치부(20)의 각 제1 스위치(TS0 내지 TSn)와 연결되는 복수개의 제2 스위치(DT0 내지 DTn)를 포함한다. 스위치부(20)의 각 제1스위치(TS0 내지 TSn)는 MOS 트랜지스터를 사용하여, 소정의 입력 클럭(clock)에 따라 스위칭 동작을 하는 바, 채널 내에 축적되는 전하로 인한 피드-쓰루(feed-through)가 발생할 수 있다. 이에 따라, 각 제2 스위치(DT0 내지 DTn)로 디지털 인버팅 입력신호를 인가함으로써, 축적된 전하로 인한 피드-쓰루 현상을 제거할 수 있게 된다.
도 2는 도 1의 디지털/아날로그 컨버터의 문제점을 설명하기 위한 모식도이다. 도 2에 따르면, 디지털 입력 신호가 "0111"이 입력되다가, "1000"으로 입력되 는 경우를 예로 들어 설명한다. 수학식 1에 따르면, "0111"에 대응되는 아날로그 전류의 크기는 7Iref이고, "1000"에 대응되는 아날로그 전류의 크기는 8Iref이다.
한편, 각 제1스위치(TS0 내지 TSn)를 구현하기 위한 MOS 트랜지스터가 전류소스(10) 내의 각 트랜지스터(TC0 내지 TCn)로부터 출력되는 전류를 그대로 후단으로 통과시키기 위해서는, 트랜지스터(TC0 내지 TCn)와 동일한 동작특성을 가져야 한다. 이에 따라, 상대적으로 큰 전류를 통과시키는 스위치의 경우, 스위치 로드가 그에 비례하여 증가하게 되고, 스위칭 속도는 그에 비례하여 감소하게 된다. 따라서, D0>D1>D2>D3와 같은 순으로 스위칭 속도가 달라지므로, 0111 에서 1000으로 변환된 경우, D0 내지 D3는 각각 t1 내지 t4시점에서 턴-온되게 된다. 이 경우, 출력되는 전류 Io는 각 스위치로부터 출력되는 전류의 합과 같으므로, t1-t2 구간에서는 0110, t2-t3 구간에서는 0100, t3-t4 구간에서는 0000과 대응되는 크기가 되고, t4 시점이 지나고 나서야 1000에 대응되는 크기가 된다. 따라서, t1-t4만큼의 시간 동안 에러값을 출력하게 되므로, 글리치(glitch) 특성이 나쁘다는 문제점이 있었다.
도 3은 미국특허 US5969658호에 개시된 디지털/아날로그 컨버터의 구성을 간략하게 재구성한 회로도이다. 도 3에 따른 디지털/아날로그 컨버터는 복수개의 저항을 조합한 회로로 구성된다. 즉, 동일한 저항값 R을 가지는 복수개의 제1 저항을 직렬로 배치한 후, 각 저항 간의 연결노드 각각에 2R의 크기를 가지는 제2 저항을 연결한다. 이에 따라, 제1 저항의 일단으로 인가된 Vref는 제1 저항 및 제2 저항에 의해 전압 분배된다. 결과적으로 복수개의 제2 저항을 통해 I, (1/2)I, (1/4)I, (1/8)I와 같은 전류를 출력할 수 있게 된다. 이 경우, 각 제2 저항에 연결된 스위치(미도시)를 디지털 입력 신호에 따라 온/오프 제어하면, 디지털 입력 신호에 대응되는 소정 크기의 아날로그 전류를 출력할 수 있게 된다.
하지만, 각 스위치가 턴-온되는 경우, 소정 크기의 턴-온 저항을 가지게 된다. 결과적으로, 디지털/아날로그 컨버터 설계 시에 맞추어 둔 저항 비율을 유지하기 어렵게 되므로, 디지털/아날로그 컨버팅 동작이 정밀하게 이루어지기 어렵다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 동일한 동작특성을 가지는 복수개의 트랜지스터를 이용하여 디지털/아날로그 컨버팅 작업을 수행함으로써, 컨버팅 시간을 줄이고 글리치 특성을 향상시킬 수 있는 디지털/아날로그 컨버터를 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일실시예에 따른 디지털/아날로그 컨버터는, 복수개의 출력단자를 통해서, 각각 상이한 크기의 전압을 출력하는 전원부, 상기 복수개의 출력단자에 각각 연결되며, 외부 입력신호에 의해 온/오프(ON/OFF)제어되어 상기 전원부의 출력전압 및 그라운드 전압 중 하나를 후단으로 인가하는 복수개의 스위치, 및, 상기 복수개의 스위치 각각과 연결되며, 연결된 소정 스위치로부터 인가되는 전압에 대응되는 소정 크기의 전류를 각각 출력하는 복수개의 소스 트랜지스터를 포함한다.
바람직하게는, 상기 복수개의 소스 트랜지스터는 동일한 동작특성을 가지도록 설계할 수 있다. 이 경우, 상기 복수개의 소스 트랜지스터 각각은, MOS-채널에서의 전자 이동도(mobility), 게이트 전극의 단위면적당 커패시턴스, 게이트 전극의 폭, 게이트 전극의 길이, 및, 문턱전압(threshold voltage)이 동일하도록 설계할 수 있다. 또한 바람직하게는, 상기 복수개의 소스 트랜지스터는 2의 거듭제곱 형태의 크기를 가지는 전류를 각각 출력할 수 있다.
보다 바람직하게는, 상기 전원부는, 소정 크기의 기준전류를 출력하는 전류원, 상기 전류원으로부터 순차적으로 배치되며, 상기 기준전류를 상기 전류원으로부터의 배치순서에 비례하는 소정 크기의 전류로 각각 변환하여 출력하는 복수개의 전류 미러 회로, 및, 상기 복수개의 전류 미러 회로 각각과 연결되어, 연결된 전류 미러 회로로부터 출력되는 전류에 대응되는 소정 크기의 전압을 출력하는 복수개의 트랜지스터를 포함할 수 있다.
이 경우, 상기 복수개의 전류미러회로는, 상기 기준전류를 미러링함으로써 상기 기준전류에 2의 거듭제곱값을 승산한 크기의 전류를 출력할 수 있다.
또한 바람직하게는, 상기 복수개의 소스 트랜지스터는, 상기 복수개의 스위치 각각의 출력전압이 게이트 단자로 인가되는 MOS 트랜지스터가 될 수 있다.
보다 바람직하게는, 상기 복수개의 소스 트랜지스터 각각으로부터 출력되는 전류를 가산한 크기의 전류를 출력하는 출력부를 더 포함할 수 있다.
한편, 상기 복수개의 스위치는, 디지털 입력 신호 0 및 1에 각각 대응되는 로우펄스 및 하이펄스 중 하나의 펄스를 상기 외부 입력신호로써 입력받는 것이 바 람직하다.
보다 바람직하게는, 상기 복수개의 스위치 각각은, 상호 마주보는 형태로 연결된 제1 nMOS 및 제1 pMOS를 포함하며, 상기 제1 nMOS 및 제1 pMOS가 턴-온되면 상기 전원부의 출력전압을 후단으로 전달하는 소스 트랜지스터단, 및, 상호 마주보는 형태로 연결된 제2 nMOS 및 제2 pMOS를 포함하며, 상기 제2 nMOS 및 제2 pMOS가 턴-온되면 상기 그라운드 전압을 후단으로 전달하는 제2 트랜지스터단을 포함할 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 4는 본 발명의 일실시예에 따른 디지털/아날로그 컨버터의 구성을 나타내는 블럭도이다. 도 4에 따르면, 본 디지털/아날로그 컨버터는 전원부(100), 스위치부(200), 전류생성부(300), 및, 출력부(400)를 포함한다.
전원부(100)는 복수개의 출력단자를 통해서, 각각 상이한 크기의 전압을 출력한다. 이 경우, 전원부(100)로부터 출력되는 전압의 크기는 출력단자의 순서에 따라 비례하여 커지도록 설계한다.
스위치부(200)는 전원부(100)의 각 출력단자에 연결되는 복수개의 스위치를 포함한다. 각 스위치는 외부 입력신호에 따라 온/오프 제어된다. 이 경우, 외부 입력신호는 디지털 입력 0 및 1에 각각 대응되는 로우레벨 펄스 및 하이레벨 펄스 중 하나의 펄스가 될 수 있다. 하이레벨 펄스가 입력되는 스위치는 턴-온되어, 전원부(100)로부터 공급되는 전압을 후단으로 인가한다. 반면에, 로우레벨 펄스가 입력되는 스위치는 턴-오프되어, 그라운드 전압을 후단으로 인가한다.
전류생성부(300)는 스위치부(200) 내의 각 스위치의 후단에 연결되는 복수개의 트랜지스터를 포함한다. 각 트랜지스터는 MOS 트랜지스터로 구현할 수 있다. 각 MOS 트랜지스터의 동작특성은 동일하게 설계한다. 즉, MOS-채널에서의 전자 이동도(mobility), 게이트 전극의 단위면적당 커패시턴스, 게이트 전극의 폭, 게이트 전극의 길이, 및, 문턱전압(threshold voltage) 등이 서로 동일한 복수개의 MOS 트랜지스터를 이용한다.
한편, 스위치부(200)의 각 스위치로부터 출력되는 전압은 각 MOS 트랜지스터의 게이트 단자로 인가된다. 만약, 소정의 제1 MOS 트랜지스터와 연결된 제1 스위치가 턴-온되면, 전원부(100)의 출력전압이 제1 MOS 트랜지스터의 게이트 단자에 인가되어, 소정 크기의 전류를 출력하게 된다. 출력전류의 크기는 상술한 수학식 2를 이용하여 연산할 수 있다. 이 경우, 소정의 제2 MOS 트랜지스터에 연결된 스위치도 턴-온 된 경우, 제1 MOS 트랜지스터와 동작특성이 동일하고 게이트 전압이 상이하므로, 결과적으로 출력전류의 크기가 변하게 된다. 결과적으로, 전류생성부(300)의 각 MOS 트랜지스터로부터 출력되는 전류의 크기는 각각 상이해지게 된다. 전류생성부(300)에서 출력되는 전체 전류의 크기는 상술한 수학식 1과 같이 표현될 수 있다. 이 경우, 동작특성이 모두 동일한 MOS 트랜지스터를 사용하게 되므로, 스위칭 딜레이 현상이 없어지게 되고 결과적으로 글리치 특성이 향상된다.
한편, 출력부(400)는 전류생성부(300) 내의 각 MOS 트랜지스터로부터 출력되는 전류를 가산한 크기의 전류를 출력하는 역할을 한다. 이에 따라, 출력부(400)는 디지털 입력신호에 대응되는 크기의 전류를 출력할 수 있게 된다.
도 5는 도 4의 디지털/아날로그 컨버터 중 전원부(100) 구성의 일예를 나타내는 회로도이다. 도 5에 따르면, 전원부(100)는 전류원(110) 및 4개의 전압공급회로(120 내지 150)를 포함한다. 각 전압공급회로(120 내지 150)는 전류미러회로(120a 내지 150a) 및 트랜지스터(120b 내지 150b)를 포함한다. 도 5에서는 전압공급회로(120 내지 150)를 4개로 구현하였으나, 그 개수는 컨버팅하고자 하는 디지털 신호의 비트 수에 따라 달라질 수 있다.
전류원(110)은 소정 크기의 기준전류 Iref를 공급한다. Iref는 MOS 트랜지스터 MN70, MN68, MN71에 의해 미러링(mirroring)되어, 제1 전압공급회로(120)로 유입된다. 이 경우, MN70, MN68, MN71의 동작특성이 각각 4x, 4x, 1x이므로, 미러링된 전류의 크기는 (1/4)*Iref와 같다. 여기서, 4x 나 1x는 게이트 단자의 폭 W나 길이 L의 차이로 인한 증폭배수를 의미한다. 즉, L이 같은 상태에서 W만 두배로 키우면 2x가 되고, 4배로 키우면 4x가 된다.
한편, 제1 전압공급회로(120)에 포함된 MP69, MN71, MP73도 전류미러회로(제1 전류미러회로 : 120a)를 형성한다. MP69, MN71, MP73의 동작특성은 각각 8x, 1x, 1x이므로, 제1 전류미러회로(120a)에서 미러링된 전류의 크기는 (1/32)*Iref와 같다. 이하에서는, 제1 전류미러회로(120a)에 의해 미러링된 전류를 I로 표기한다. I는 제1 전압공급회로(120) 중의 제1 트랜지스터(120b)로 인가된다. 이에 따라, I의 크기에 대응되는 소정 크기의 게이트 전압 Vg<0>이 출력된다.
한편, 제2 전압공급회로(130)에 포함된 MN74, MN75, MP77도 전압미러회로(제2 전압미러회로 : 130a)를 형성한다. MN74, MN75, MP77의 동작특성은 각각 2x, 1x, 1x이므로, 제2 전압미러회로(130a)에 의해 미러링되는 전류의 크기는 2I와 같다. 이에 따라, 2I에 대응되는 소정 크기의 게이트 전압 Vg<1>이 제2 트랜지스터(130b)로부터 출력된다.
마찬가지로, 제3 및 제4 전압공급회로(140, 150)에 의해서도, 게이트 전압 Vg<2> 및 Vg<3>이 각각 출력된다. 이 경우, 제3 및 제4 전압공급회로(140, 150)에서 사용되는 각 트랜지스터의 동작특성은 제2 전압공급회로(130)의 각 트랜지스터와 동일하다.
결과적으로, 각 전류미러회로(120a, 130a, 140a, 150a)에서 출력하는 전류 I는 아래의 수식과 같이 정리할 수 있다.
I = 2n-1 *α*Iref
수학식 3에서, Iref는 기준전류, n은 자연수, 그리고, α는 소정 상수를 의미한다. 도 5의 회로에서는 α는 1/32와 같다. n은 각 전류미러회로(120a, 130a, 140a, 150a)가 전류원(110)으로부터 배치되는 배치순서를 나타낸다. 결과적으로, 각 전류미러회로(120a, 130a, 140a, 150a)에서 출력되는 전류는 2의 거듭제곱 형태의 크기를 가지며, 그 크기는 전류원(110)으로부터의 배치순서에 비례하여 커지게 된다. 또한, 각 전류미러회로(120a, 130a, 140a, 150a)로부터 출력되는 전류가 유입되는 트랜지스터(120b, 130b, 140b, 150b)의 출력전압도 배치순서에 비례하여 커 지게 된다. 즉, Vg<0>, Vg<1>, Vg<2>, Vg<3>는 각각 20I, 21 I, 22I, 23I에 대응되는 크기임을 알 수 있다.
도 6은 도 4의 디지털/아날로그 컨버터에서 사용되는 전류생성부(300) 및 출력부(400) 구성의 일예를 나타내는 회로도이다. 도 6에 따르면, 전류생성부(300)는 복수개의 MOS 트랜지스터(310 내지 340)를 포함한다. 도 6에서는, 도 5의 전압생성회로(120 내지 150)의 개수에 맞추어, 4개의 MOS 트랜지스터(310 내지 340)로 구현되었다.
각 MOS 트랜지스터(310 내지 340)의 게이트 단자에는 스위치(210 내지 240)가 연결된다. 각 스위치(210 내지 240)는 외부 입력신호 D<0> 내지 D<3>, 외부 입력 인버팅 신호 DB<0> 내지 DB<3>에 의해 온/오프 제어된다. 이에 따라, 전원부(100)의 출력전압 및 그라운드 전압 중 하나의 전압을 각 MOS 트랜지스터(310 내지 340)로 인가한다.
구체적으로는, 제1 스위치(210)의 경우, 턴-온 되면 Vg<0>을 제1 MOS 트랜지스터(310)의 게이트로 인가한다. 이에 따라, 제1 MOS 트랜지스터(310)에 의해 Vg<0>에 대응되는 크기의 전류 I가 생성된다. I는 상술한 수학식 2에 의해 연산될 수 있다. 턴-오프 되면 그라운드 전압 0V가 인가되므로, I가 생성되지 않는다.
제2 스위치(220)가 턴-온되면, Vg<1>이 제2 MOS 트랜지스터(320)의 게이트 단자에 인가된다. 이에 따라, Vg<1>에 대응되는 전류 2I가 생성된다. 마찬가지로, 턴-오프되면 2I가 생성되지 않는다. 이상과 같이, 제3 MOS 트랜지스터 및 제4 MOS 트랜지스터도, 제3 스위치(230) 및 제4 스위치(240)가 각각 턴-온되면 4I, 8I크기의 전류를 생성할 수 있다.
출력부(400)는 복수개의 트랜지스터 MP10, MP9, MN8로 이루어진 전류 미러 회로로 구현될 수 있다. 이에 따라, 제1 내지 제4 MOS 트랜지스터(310 내지 340) 각각에 의해 생성되는 전체 전류를 가산한 크기의 전류를 미러링하여 출력할 수 있다. 출력부(400)에서 출력되는 전류는 아래의 수식으로 표현될 수 있다.
Io=α*Iref*(b0*20+b1*21+b2*22+b3*23+....+bn-1*2 n-1)
수학식 4에서, Io는 디지털 입력 신호에 대응되는 아날로그 출력전류, Iref는 기준전류, b0 내지 bn은 디지털 입력 바이너리 코드, 그리고, n은 자연수를 의미한다.
수학식 4에 따르면, 디지털 입력 신호가 1111 인 경우에는, 제1 내지 제4 스위치(210 내지 240)가 전부 턴-온되므로, 15I 크기의 전류가 출력된다. 디지털 입력 신호가 1100인 경우, 제3 및 제4 스위치(230, 240)만 턴-온되므로, 12I 크기의 전류가 출력된다. 이에 따라, 디지털 입력 신호를 아날로그 신호로 컨버팅할 수 있게 된다.
한편, 제1 내지 제4 MOS 트랜지스터(310 내지 340)는 전부 동일한 동작특성으로 구현된다. 따라서, 제1 내지 제4 MOS 트랜지스터(310 내지 340)에 연결되는 제1 내지 제4스위치(210 내지 240)도 동일한 동작특성으로 구현된다. 동일한 동작 특성을 구현하기 위해서, MOS-채널에서의 전자 이동도(mobility), 게이트 전극의 단위면적당 커패시턴스, 게이트 전극의 폭, 게이트 전극의 길이, 및, 문턱전압(threshold voltage) 등이 동일한 트랜지스터를 사용한다.
이에 따라, 각 스위치(210 내지 240)의 스위칭 로드가 동일하므로 스위칭 딜레이가 사라지게 된다.
도 7은 본 디지털/아날로그 컨버터에서 사용되는 복수개의 스위치(210 내지 240) 중 하나의 스위치 구성의 일예를 나타낸다. 도 7에 따르면, 본 스위치(210)는제1 트랜지스터단(211), 제2 트랜지스터단(212), 및, 인버팅 회로(213)를 포함한다.
제1 및 제2 트랜지스터단(211, 212)은 각각 서로 마주보는 형태로 연결된 nMOS 및 pMOS로 구성된다. 제1 트랜지스터단(211)의 nMOS 게이트에는 외부 입력신호(Selection)가 인가된다. 이 경우, 외부 입력신호는 디지털 입력 1 또는 0에 대응되는 하이펄스 또는 로우펄스가 될 수 있다. 이러한 펄스 신호는 본 디지털/아날로그 컨버터가 사용되는 장치(미도시)의 제어부(미도시) 등에서 생성하여 각 스위치로 출력할 수 있다.
한편, 제1 트랜지스터단(211)의 pMOS 게이트에는 외부 입력에 대한 인버팅 신호가 인가된다. 이를 위해, 인버팅 회로(213)가 pMOS 게이트에 연결된다. 인버팅 회로(213)는 외부 입력 신호를 반전시켜 pMOS 게이트로 인가하게 된다. 이러한 상태에서, 하이펄스 신호가 외부 입력신호로 인가되면(즉, 디지털 입력이 1인 경우), 제1 트랜지스터단(211)의 nMOS 및 pMOS는 각각 턴-온 되어, 전원부(100)로부터 공 급되는 전압을 후단으로 출력한다.
제2 트랜지스터단(212)의 nMOS 게이트는 인버팅 회로(213)의 출력단에 연결된다. 또한, 제2 트랜지스터단(212)의 pMOS 게이트에는 외부 입력신호(Selection)가 인가된다. 이에 따라, 하이펄스 신호가 외부 입력신호로 인가되는 경우에는, 제2 트랜지스터단(212)의 nMOS 및 pMOS는 각각 턴-오프된다. 반면, 로우펄스 신호가 외부 입력신호로 인가되는 경우에는 제2 트랜지스터단(212)의 nMOS 및 pMOS는 각각 턴-온 된다. 이에 따라, 그라운드 전압을 후단으로 출력하게 된다.
도 8은 본 디지털/아날로그 컨버터의 글리치 특성 향상 정도를 종래 발명과 대비하여 설명하기 위한 시뮬레이션 결과를 나타내는 모식도이다. 도 8의 (a)는 종래 디지털/아날로그 컨버터의 출력상태를 나타낸다. 80ns까지는 57㎶정도의 아날로그 전압을 출력하다가, 디지털 입력 신호가 바뀌면 44㎶까지 출력값이 떨어지게 된다. 이후에, 서서히 출력값이 다시 증가하여, 새로운 디지털 입력 신호에 대응되는 67㎶가 출력되게 된다. 결과적으로, 정상적인 컨버팅이 이루어지기까지 대략 4.7ns 정도의 시간이 경과한다.
도 8의 (b)는 본 디지털/아날로그 컨버터의 출력상태를 나타낸다. 80ns 지점에서 디지털 입력 신호가 바뀌면 출력값이 떨어졌다가, 급속하게 다시 증가하게 된다. 결과적으로, 정상적인 컨버팅이 이루어지기까지 대략 1.25ns 정도의 시간이 걸리게 된다. 즉, 에러값을 출력하는 기간이 종래 발명보다 짧아지게 되므로 글리치 특성이 향상된다.
이상 설명한 바와 같이, 본 발명에 따르면 동일한 동작특성의 트랜지스터를 복수개 사용하여 디지털/아날로그 컨버터를 구현할 수 있게 된다. 결과적으로, 각 트랜지스터로부터 출력되는 전류를 스위칭함에 있어 발생하는 스위칭 타임 딜레이를 줄일 수 있게 되므로, 컨버팅 시간을 줄일 수 있게 된다. 이에 따라, 글리치 특성이 향상된다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (11)

  1. 복수개의 출력단자를 통해서, 각각 상이한 크기의 전압을 출력하는 전원부;
    상기 복수개의 출력단자에 각각 연결되며, 외부 입력신호에 의해 온/오프(ON/OFF)제어되어 상기 전원부의 출력전압 및 그라운드 전압 중 하나를 후단으로 인가하는 복수개의 스위치; 및,
    상기 복수개의 스위치 각각과 연결되며, 연결된 소정 스위치로부터 인가되는 전압에 대응되는 소정 크기의 전류를 각각 출력하는 복수개의 소스 트랜지스터;를 포함하는 것을 특징으로 하는 디지털/아날로그 컨버터.
  2. 제1항에 있어서,
    상기 복수개의 소스 트랜지스터는 동일한 동작특성을 가지는 것을 특징으로 하는 디지털/아날로그 컨버터.
  3. 제2항에 있어서,
    상기 복수개의 소스 트랜지스터 각각은,
    MOS-채널에서의 전자 이동도(mobility), 게이트 전극의 단위면적당 커패시턴스, 게이트 전극의 폭, 게이트 전극의 길이, 및, 문턱전압(threshold voltage)이 동일한 것을 특징으로 하는 디지털/아날로그 컨버터.
  4. 제2항에 있어서,
    상기 복수개의 소스 트랜지스터는 2의 거듭제곱 형태의 크기를 가지는 전류를 각각 출력하는 것을 특징으로 하는 디지털/아날로그 컨버터.
  5. 제4항에 있어서,
    상기 전원부는,
    소정 크기의 기준전류를 출력하는 전류원;
    상기 전류원으로부터 순차적으로 배치되며, 상기 기준전류를 상기 전류원으로부터의 배치순서에 비례하는 소정 크기의 전류로 각각 변환하여 출력하는 복수개의 전류 미러 회로; 및,
    상기 복수개의 전류 미러 회로 각각과 연결되어, 연결된 전류 미러 회로로부터 출력되는 전류에 대응되는 소정 크기의 전압을 출력하는 복수개의 트랜지스터;를 포함하는 것을 특징으로 하는 디지털/아날로그 컨버터.
  6. 제5항에 있어서,
    상기 복수개의 전류미러회로는,
    상기 기준전류를 미러링하여 아래의 수식으로 표현되는 전류로 변환하는 것을 특징으로 하는 디지털/아날로그 컨버터:
    I = 2n-1 *α*Iref
    Iref는 기준전류, n은 자연수, 그리고, α는 소정 상수.
  7. 제6항에 있어서,
    상기 복수개의 소스 트랜지스터는,
    상기 복수개의 스위치 각각의 출력전압이 게이트 단자로 인가되는 MOS 트랜지스터인 것을 특징으로 하는 디지털/아날로그 컨버터.
  8. 제4항에 있어서,
    상기 복수개의 소스 트랜지스터 각각으로부터 출력되는 전류를 가산한 크기의 전류를 출력하는 출력부;를 더 포함하는 것을 특징으로 하는 디지털/아날로그 컨버터.
  9. 제8항에 있어서,
    상기 출력부는, 아래 수식으로 표현되는 전류를 출력하는 것을 특징으로 하는 디지털/아날로그 컨버터:
    Io=α*Iref*(b0*20+b1*21+b2*22+b3*23+....+bn-1*2 n-1)
    상기 수식에서, Io는 디지털 입력 신호에 대응되는 아날로그 출력전류, Iref는 기준전류, b0 내지 bn은 디지털 입력 바이너리 코드, 그리고, n은 자연수.
  10. 제9항에 있어서,
    상기 복수개의 스위치는,
    디지털 입력 신호 0 및 1에 각각 대응되는 로우펄스 및 하이펄스 중 하나의 펄스를 상기 외부 입력신호로써 입력받는 것을 특징으로 하는 디지털/아날로그 컨버터.
  11. 제10항에 있어서,
    상기 복수개의 스위치 각각은,
    상호 마주보는 형태로 연결된 제1 nMOS 및 제1 pMOS를 포함하며, 상기 제1 nMOS 및 제1 pMOS가 턴-온되면 상기 전원부의 출력전압을 후단으로 전달하는 제1 트랜지스터단; 및,
    상호 마주보는 형태로 연결된 제2 nMOS 및 제2 pMOS를 포함하며, 상기 제2 nMOS 및 제2 pMOS가 턴-온되면 상기 그라운드 전압을 후단으로 전달하는 제2 트랜지스터단;을 포함하는 것을 특징으로 하는 디지털/아날로그 컨버터.
KR1020050010770A 2005-02-04 2005-02-04 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터 KR100615708B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050010770A KR100615708B1 (ko) 2005-02-04 2005-02-04 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터
US11/347,218 US7342526B2 (en) 2005-02-04 2006-02-06 Digital-to-analog converter using plural transistors having the same operating characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010770A KR100615708B1 (ko) 2005-02-04 2005-02-04 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터

Publications (2)

Publication Number Publication Date
KR20060089506A KR20060089506A (ko) 2006-08-09
KR100615708B1 true KR100615708B1 (ko) 2006-08-25

Family

ID=36779408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010770A KR100615708B1 (ko) 2005-02-04 2005-02-04 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터

Country Status (2)

Country Link
US (1) US7342526B2 (ko)
KR (1) KR100615708B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951188A (zh) * 2019-04-04 2019-06-28 杭州闪亿半导体有限公司 用于运算的存储器阵列的信号输入装置、存储器***
US10778193B1 (en) * 2019-11-27 2020-09-15 Microelectronics Technology, Inc. Resampling apparatus and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11239059A (ja) 1998-02-20 1999-08-31 Hitachi Ltd ディジタル・アナログ変換器
JP2000068836A (ja) 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体集積回路
KR20020095740A (ko) * 2001-06-15 2002-12-28 엘지전자 주식회사 디지탈/아날로그변환기의 전류원회로
US6509854B1 (en) 1997-03-16 2003-01-21 Hitachi, Ltd. DA conversion circuit
WO2004102516A1 (ja) 2003-05-16 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置及びデジタルアナログ変換器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775322B2 (ja) * 1990-02-22 1995-08-09 富士通株式会社 半導体集積回路装置
JP2942589B2 (ja) * 1990-05-25 1999-08-30 富士通株式会社 半導体集積回路
JPH08149011A (ja) * 1994-11-18 1996-06-07 Mitsubishi Electric Corp 電流加算型ディジタル／アナログ変換器
JPH0946230A (ja) * 1995-07-27 1997-02-14 Yamaha Corp Ｄ／ａコンバータ
EP0821490B1 (en) * 1996-02-09 2005-11-02 Seiko Epson Corporation Potential generating device
US5831566A (en) * 1996-05-07 1998-11-03 Vlsi Technology, Inc. Low voltage digital-to-analog converter
JP2994309B2 (ja) * 1997-06-25 1999-12-27 山形日本電気株式会社 スイッチト・キャパシタ型ｄａ変換回路及びその制御方法及びｌｃｄ駆動制御回路及びｌｃｄ駆動制御方法及びｌｃｄ駆動制御用集積回路
US5898342A (en) * 1998-01-20 1999-04-27 Advanced Micro Devices Power amplifier arrangement and method for data signal interface
JP3169884B2 (ja) * 1998-02-26 2001-05-28 日本電気アイシーマイコンシステム株式会社 ディジタル・アナログ変換器及びそのテスト方法
JP3820375B2 (ja) * 2002-02-14 2006-09-13 フリースケール セミコンダクター インコーポレイテッド デジタル・アナログ変換回路
US6664814B1 (en) * 2002-07-18 2003-12-16 Cadence Design Systems, Inc. Output driver for an integrated circuit
DE60312641T2 (de) * 2003-03-31 2007-11-29 Ami Semiconductor Belgium Bvba Ein stromgesteuerter Digital Analog Wandler mit gleichbleibender Genauigkeit
JP4143588B2 (ja) * 2003-10-27 2008-09-03 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置
US6917319B1 (en) * 2004-03-30 2005-07-12 International Business Machines Corporation Digital to analog converter using tunneling current element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509854B1 (en) 1997-03-16 2003-01-21 Hitachi, Ltd. DA conversion circuit
JPH11239059A (ja) 1998-02-20 1999-08-31 Hitachi Ltd ディジタル・アナログ変換器
JP2000068836A (ja) 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体集積回路
KR20020095740A (ko) * 2001-06-15 2002-12-28 엘지전자 주식회사 디지탈/아날로그변환기의 전류원회로
WO2004102516A1 (ja) 2003-05-16 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. アクティブマトリクス型表示装置及びデジタルアナログ変換器

Also Published As

Publication number Publication date
US20060176202A1 (en) 2006-08-10
US7342526B2 (en) 2008-03-11
KR20060089506A (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
US6469647B1 (en) High-precision D-A converter circuit
US8089388B2 (en) Folding analog-to-digital converter
US7382117B2 (en) Delay circuit and test apparatus using delay element and buffer
US20100117730A1 (en) D/A converter circuit and digital input class-D amplifier
KR20080070596A (ko) Ａ/ｄ 변환기
US7541844B2 (en) Current weighted voltage interpolation buffer
KR100831359B1 (ko) 스큐 및 글리치가 적은 디지털 아날로그 변환장치
TWI603587B (zh) 數位類比轉換器
EP0466145B1 (en) D/A converter
KR20070092100A (ko) 전류구동회로
US10340941B1 (en) Trim digital-to-analog converter (DAC) for an R2R ladder DAC
KR100615708B1 (ko) 동일한 동작특성을 가지는 복수개의 트랜지스터를이용하는 디지털/아날로그 컨버터
US6459399B1 (en) A/D converter circuit
JP2000323991A (ja) 電圧発生回路及びｄ／ａ変換回路
WO2005060098A1 (ja) 遅延回路、及び試験装置
US7423571B2 (en) Resistor-string digital/analog converter circuit and semiconductor device including the same circuit
US20100289683A1 (en) Reference voltage generation circuit, a/d converter and d/a converter
JPWO2010137095A1 (ja) 抵抗型デジタル／アナログ変換器
JP2005295315A (ja) 逐次比較型ａ／ｄ変換器およびコンパレータ
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
CN112398443A (zh) 运算放大器的降电容方案
JP2007243656A (ja) Ａ／ｄ変換器
KR100282443B1 (ko) 디지탈/아날로그 컨버터
US20220239258A1 (en) Amplifier circuit
JP2005057739A (ja) 精密な振幅と長さを有する高電圧パルスを低電圧エッジから生成するための回路および方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee