JP3168874B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3168874B2 JP3168874B2 JP12331195A JP12331195A JP3168874B2 JP 3168874 B2 JP3168874 B2 JP 3168874B2 JP 12331195 A JP12331195 A JP 12331195A JP 12331195 A JP12331195 A JP 12331195A JP 3168874 B2 JP3168874 B2 JP 3168874B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- anode
- cathode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000002344 surface layer Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000013021 overheating Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、温度検出機能を有す
る絶縁ゲート型の半導体装置に関する。
る絶縁ゲート型の半導体装置に関する。
【０００２】
【従来の技術】近年、絶縁ゲート型バイポーラトランジ
スタ（以下ＩＧＢＴという）やＭＯＳＦＥＴなどの絶縁
ゲート型素子であるパワーデバイスを用いたモジュール
において、絶縁ゲート型素子と温度検出素子などの各種
検出素子を同一パッケージに収納し、各種保護機能を持
たせたインテリジェントパワーモジュール（以下ＩＰＭ
という）が多く用いられるようになった。このＩＰＭに
おいて、温度検出素子にはサーミスタが用いられ、絶縁
ゲート型素子のチップを接着している金属ベースに張り
つけたり、絶縁ゲート型素子の近傍に張りつけたりし
て、温度を検出している。
スタ（以下ＩＧＢＴという）やＭＯＳＦＥＴなどの絶縁
ゲート型素子であるパワーデバイスを用いたモジュール
において、絶縁ゲート型素子と温度検出素子などの各種
検出素子を同一パッケージに収納し、各種保護機能を持
たせたインテリジェントパワーモジュール（以下ＩＰＭ
という）が多く用いられるようになった。このＩＰＭに
おいて、温度検出素子にはサーミスタが用いられ、絶縁
ゲート型素子のチップを接着している金属ベースに張り
つけたり、絶縁ゲート型素子の近傍に張りつけたりし
て、温度を検出している。
【０００３】
【発明が解決しようとする課題】しかし、近年、ＩＰＭ
は大容量化されており、１個のパッケージ内に通常６個
の絶縁ゲート型素子が収納され、そのため、１個のサー
ミスタで温度検出をするとサーミスタから離れた絶縁ゲ
ート型素子の温度を正確に検出できず、また即応性がな
いため、過熱防止の点から好ましくない。一方、正確で
即応性のある温度検出をするために、各絶縁ゲート型素
子にサーミスタを取り付けると、製造コストが増大す
る。
は大容量化されており、１個のパッケージ内に通常６個
の絶縁ゲート型素子が収納され、そのため、１個のサー
ミスタで温度検出をするとサーミスタから離れた絶縁ゲ
ート型素子の温度を正確に検出できず、また即応性がな
いため、過熱防止の点から好ましくない。一方、正確で
即応性のある温度検出をするために、各絶縁ゲート型素
子にサーミスタを取り付けると、製造コストが増大す
る。
【０００４】この発明は、前記課題を解決するために、
絶縁ゲート型素子と温度検出素子を同一半導体基板に集
積し、短時間で高精度の過熱保護ができる半導体装置を
提供することを目的とする。
絶縁ゲート型素子と温度検出素子を同一半導体基板に集
積し、短時間で高精度の過熱保護ができる半導体装置を
提供することを目的とする。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、一導電形の半導体基板に絶縁ゲート型素子を形成
し、該素子の一導電形のエミッタ領域を形成する半導体
基板の主面の表面層に、該絶縁ゲート型素子の他導電形
ウェル領域と離して、ｐｎダイオードが形成されるよう
に、他導電形のアノード領域を選択的に形成し、該アノ
ード領域の表面層に一導電形のカソード領域を選択的に
形成して、ｐｎダイオードを形成し、エミッタ領域上に
エミッタ電極とカソード領域上にカソード電極とを形成
し、エミッタ電極とカソード電極とを接続し、アノード
端子をアノード電極と、エミッタ端子をエミッタ電極と
それぞれ接続し、ｐｎダイオードのアノード領域からカ
ソード領域に電流が流れるように、電流源の正極をアノ
ード端子と、負極をエミッタ端子とそれぞれ接続し、ア
ノード電位から温度を検出する温度検出端子をアノード
電極と接続する。
に、一導電形の半導体基板に絶縁ゲート型素子を形成
し、該素子の一導電形のエミッタ領域を形成する半導体
基板の主面の表面層に、該絶縁ゲート型素子の他導電形
ウェル領域と離して、ｐｎダイオードが形成されるよう
に、他導電形のアノード領域を選択的に形成し、該アノ
ード領域の表面層に一導電形のカソード領域を選択的に
形成して、ｐｎダイオードを形成し、エミッタ領域上に
エミッタ電極とカソード領域上にカソード電極とを形成
し、エミッタ電極とカソード電極とを接続し、アノード
端子をアノード電極と、エミッタ端子をエミッタ電極と
それぞれ接続し、ｐｎダイオードのアノード領域からカ
ソード領域に電流が流れるように、電流源の正極をアノ
ード端子と、負極をエミッタ端子とそれぞれ接続し、ア
ノード電位から温度を検出する温度検出端子をアノード
電極と接続する。
【０００６】この絶縁ゲート型素子の他導電形ウェル領
域および一導電形のエミッタ領域と、前記のｐｎダイオ
ードのアノード領域およびカソード領域とをそれぞれ同
じ濃度、同じ深さとすると効果的である。ｐｎダイオー
ドのアノード領域およびカソード領域を、同心円状に形
成するとよい。
域および一導電形のエミッタ領域と、前記のｐｎダイオ
ードのアノード領域およびカソード領域とをそれぞれ同
じ濃度、同じ深さとすると効果的である。ｐｎダイオー
ドのアノード領域およびカソード領域を、同心円状に形
成するとよい。
【０００７】このｐｎダイオードのアノード領域を取り
囲む他導電形ｐ領域を、半導体基板の表面層に、絶縁ゲ
ート型素子と分離して形成し、この他導電形領域上に金
属電極を形成し、金属電極をカソード電極およびエミッ
タ電極に接続する。半導体基板上にｐｎダイオードを複
数個形成し、この半導体基板上に選択的に形成した絶縁
膜を介して金属膜を形成し、複数のｐｎダイオードが直
列接続されるように、この金属膜で一方のｐｎダイオー
ドのアノード電極と他方のｐｎダイオードのカソード電
極とを接続する。
囲む他導電形ｐ領域を、半導体基板の表面層に、絶縁ゲ
ート型素子と分離して形成し、この他導電形領域上に金
属電極を形成し、金属電極をカソード電極およびエミッ
タ電極に接続する。半導体基板上にｐｎダイオードを複
数個形成し、この半導体基板上に選択的に形成した絶縁
膜を介して金属膜を形成し、複数のｐｎダイオードが直
列接続されるように、この金属膜で一方のｐｎダイオー
ドのアノード電極と他方のｐｎダイオードのカソード電
極とを接続する。
【０００８】電流源を定電流電源とする。
【０００９】
【作用】絶縁ゲート型素子と温度検出素子を同一半導体
基板に集積することで、パワーデバイスである絶縁ゲー
ト型素子で発生した熱が短時間に正確に温度検出素子に
伝達する。更に温度検出素子としてｐｎダイオードを半
導体基板に形成し、定電流電源から順方向に微弱な一定
電流を流し、ｐｎダイオードの順電圧を検出すること
で、温度が分かる。これは、温度が上昇すると順電圧が
低下するという順電圧の温度依存性を利用し、順電圧を
検出することで温度を知ることができる。またｐｎダイ
オードを直列に複数個接続すると、全体の順電圧の値は
増大し、温度変化による全体の順電圧値の変化は大きく
なり、より一層高精度な温度検出が可能となる。
基板に集積することで、パワーデバイスである絶縁ゲー
ト型素子で発生した熱が短時間に正確に温度検出素子に
伝達する。更に温度検出素子としてｐｎダイオードを半
導体基板に形成し、定電流電源から順方向に微弱な一定
電流を流し、ｐｎダイオードの順電圧を検出すること
で、温度が分かる。これは、温度が上昇すると順電圧が
低下するという順電圧の温度依存性を利用し、順電圧を
検出することで温度を知ることができる。またｐｎダイ
オードを直列に複数個接続すると、全体の順電圧の値は
増大し、温度変化による全体の順電圧値の変化は大きく
なり、より一層高精度な温度検出が可能となる。
【００１０】
【実施例】図１はこの発明の第１実施例の要部断面図を
示す。低濃度のｎ形の半導体基板１（各領域形成後はｎ
- 領域１０１となる）の一方の主面の表面層にｐウェル
領域２を選択的に形成し、ｐウェル領域２の表面層にｎ
+ 領域であるエミッタ領域３を選択的に形成し、エミッ
タ領域３とｎ- 領域１０１に挟まれたｐウェル領域２の
表面にゲート絶縁膜４を介してゲート電極５を形成し、
エミッタ領域３上とｐウェル領域２のコンタクト領域２
０上にエミッタ電極６を形成する。他方の主面の表面層
にｐ+ またはｎ+ のコレクタ領域７を形成し、コレクタ
領域７の表面にコレクタ電極８を形成する。また半導体
基板１の表面層にｐウェル領域２と離れて、ｐ形である
アノード領域９を選択的に形成し、アノード領域９の表
面層にｎ形であるカソード領域１０を形成し、アノード
領域９の表面にアノード電極１１を形成し、カソード領
域１０の表面にカソード電極１２を形成する。このアノ
ード領域９とカソード領域１０とで温度検出素子である
ｐｎダイオードを構成する。カソード電極１２はエミッ
タ電極６と接続し、エミッタ電極６はエミッタ端子１３
と接続する。またゲート電極５はゲート端子１４と接続
し、アノード電極１１は温度検出端子１５と接続する。
またコレクタ電極８はコレクタ端子１６と接続する。こ
の構造で、コレクタ領域７がｐ+ である場合、つまりパ
ワーデバイスがＩＧＢＴである場合は、温度検出素子の
カソード領域１０、アノード領域９、半導体基板１のｎ
- 領域１０１、ｐ+ のコレクタ領域７でｎｐｎｐの４層
構造の寄生サイリスタが形成されるが、アノード領域９
とカソード領域１０との接合部の濃度が極めて高いた
め、カソード領域１０からの電子の注入が低く抑えら
れ、例え、アノード領域９からカソード領域に数ｍＡか
ら数１０ｍＡの電流を流しても、アノード領域９とカソ
ード領域１０との間のｐｎ接合の部分でラッチアップす
ることはない。一方、コレクタ領域７がｎ+ である場合
はパワーデバイスはＭＯＳＦＥＴとなり、上記の寄生サ
イリスタは構成されないのでラッチアップすることはな
い。
示す。低濃度のｎ形の半導体基板１（各領域形成後はｎ
- 領域１０１となる）の一方の主面の表面層にｐウェル
領域２を選択的に形成し、ｐウェル領域２の表面層にｎ
+ 領域であるエミッタ領域３を選択的に形成し、エミッ
タ領域３とｎ- 領域１０１に挟まれたｐウェル領域２の
表面にゲート絶縁膜４を介してゲート電極５を形成し、
エミッタ領域３上とｐウェル領域２のコンタクト領域２
０上にエミッタ電極６を形成する。他方の主面の表面層
にｐ+ またはｎ+ のコレクタ領域７を形成し、コレクタ
領域７の表面にコレクタ電極８を形成する。また半導体
基板１の表面層にｐウェル領域２と離れて、ｐ形である
アノード領域９を選択的に形成し、アノード領域９の表
面層にｎ形であるカソード領域１０を形成し、アノード
領域９の表面にアノード電極１１を形成し、カソード領
域１０の表面にカソード電極１２を形成する。このアノ
ード領域９とカソード領域１０とで温度検出素子である
ｐｎダイオードを構成する。カソード電極１２はエミッ
タ電極６と接続し、エミッタ電極６はエミッタ端子１３
と接続する。またゲート電極５はゲート端子１４と接続
し、アノード電極１１は温度検出端子１５と接続する。
またコレクタ電極８はコレクタ端子１６と接続する。こ
の構造で、コレクタ領域７がｐ+ である場合、つまりパ
ワーデバイスがＩＧＢＴである場合は、温度検出素子の
カソード領域１０、アノード領域９、半導体基板１のｎ
- 領域１０１、ｐ+ のコレクタ領域７でｎｐｎｐの４層
構造の寄生サイリスタが形成されるが、アノード領域９
とカソード領域１０との接合部の濃度が極めて高いた
め、カソード領域１０からの電子の注入が低く抑えら
れ、例え、アノード領域９からカソード領域に数ｍＡか
ら数１０ｍＡの電流を流しても、アノード領域９とカソ
ード領域１０との間のｐｎ接合の部分でラッチアップす
ることはない。一方、コレクタ領域７がｎ+ である場合
はパワーデバイスはＭＯＳＦＥＴとなり、上記の寄生サ
イリスタは構成されないのでラッチアップすることはな
い。
【００１１】図２は第１実施例の半導体装置を製造する
主要工程図を示し、同図（ａ）はｐ形不純物を導入する
工程図、同図（ｂ）はｎ形不純物を導入する工程図を示
す。同図（ａ）において、半導体基板１の一方の表面層
にホウ素（Ｂ）を選択的にイオン注入し、その後熱拡散
して、ｐウェル領域２とアノード領域９とを同時に形成
する。イオン注入用のマスクとしては、ｐウェル領域２
形成ではゲート電極となるポリシリコン１７を用い、ア
ノード領域９形成ではレジスト膜１８を用いる。
主要工程図を示し、同図（ａ）はｐ形不純物を導入する
工程図、同図（ｂ）はｎ形不純物を導入する工程図を示
す。同図（ａ）において、半導体基板１の一方の表面層
にホウ素（Ｂ）を選択的にイオン注入し、その後熱拡散
して、ｐウェル領域２とアノード領域９とを同時に形成
する。イオン注入用のマスクとしては、ｐウェル領域２
形成ではゲート電極となるポリシリコン１７を用い、ア
ノード領域９形成ではレジスト膜１８を用いる。
【００１２】同図（ｂ）において、ｐウェル領域２とア
ノード領域９の表面層に選択的にヒ素（Ａｓ）をイオン
注入し、エミッタ領域３とカソード領域１０とを同時に
形成する。イオン注入用のマスクとしては、エミッタ領
域３形成ではゲート電極５となるポリシリコン膜１７と
コンタクト領域２０を覆うレジスト膜１８とを用い、カ
ソード領域１０形成ではレジスト膜１８を用いる。エミ
ッタ領域３のある部分はＩＧＢＴとなり、カソード領域
１０のある部分は温度検出素子となる。
ノード領域９の表面層に選択的にヒ素（Ａｓ）をイオン
注入し、エミッタ領域３とカソード領域１０とを同時に
形成する。イオン注入用のマスクとしては、エミッタ領
域３形成ではゲート電極５となるポリシリコン膜１７と
コンタクト領域２０を覆うレジスト膜１８とを用い、カ
ソード領域１０形成ではレジスト膜１８を用いる。エミ
ッタ領域３のある部分はＩＧＢＴとなり、カソード領域
１０のある部分は温度検出素子となる。
【００１３】図３はこの発明の第２実施例の要部構造図
を示し、同図の（ａ）は平面図、（ｂ）は上図のＡ−Ａ
線切断部の要部断面図を示す。カソード領域１０とアノ
ード領域９とを同心円状に形成し、アノード領域９を取
り囲んでｐ領域２１を形成する。カソード領域１０上に
カソード電極１２が形成され、カソード電極１２と図示
されていないＩＧＢＴのエミッタ電極とは金属膜２２で
接続される。アノード領域９上に形成されたアノード電
極１１の表面、ｐ領域２１上に形成された金属電極２３
の表面、および半導体基板１の表面を通る金属膜２２
は、層間絶縁膜（図示されていない）を介して形成され
る。また（ｂ）においてはコレクタ領域は省略されてい
る。
を示し、同図の（ａ）は平面図、（ｂ）は上図のＡ−Ａ
線切断部の要部断面図を示す。カソード領域１０とアノ
ード領域９とを同心円状に形成し、アノード領域９を取
り囲んでｐ領域２１を形成する。カソード領域１０上に
カソード電極１２が形成され、カソード電極１２と図示
されていないＩＧＢＴのエミッタ電極とは金属膜２２で
接続される。アノード領域９上に形成されたアノード電
極１１の表面、ｐ領域２１上に形成された金属電極２３
の表面、および半導体基板１の表面を通る金属膜２２
は、層間絶縁膜（図示されていない）を介して形成され
る。また（ｂ）においてはコレクタ領域は省略されてい
る。
【００１４】図４はＩＧＢＴを含めた図３の要部断面図
を示す。同図もコレクタ領域は省略されている。カソー
ド電極１２、金属電極２３およびエミッタ電極６は図３
で示した金属膜２２によって互いに接続し、さらにエミ
ッタ端子１３と接続する。アノード電極１１は温度検出
端子１５と接続する。図示したように左側からＩＧＢＴ
部、ｐ領域、温度検出素子、ｐ領域が形成される。同図
は紙面の都合で右側の構造は矢印で示すように下側に示
した。
を示す。同図もコレクタ領域は省略されている。カソー
ド電極１２、金属電極２３およびエミッタ電極６は図３
で示した金属膜２２によって互いに接続し、さらにエミ
ッタ端子１３と接続する。アノード電極１１は温度検出
端子１５と接続する。図示したように左側からＩＧＢＴ
部、ｐ領域、温度検出素子、ｐ領域が形成される。同図
は紙面の都合で右側の構造は矢印で示すように下側に示
した。
【００１５】図５はこの発明の第３実施例で、ｐｎダイ
オードを直列に接続し、温度検出素子とした場合の要部
断面図を示す。一方のｐｎダイオードのカソード電極１
２は他方のｐｎダイオードのアノード電極１１と接続
し、一方のｐｎダイオードのアノード電極１１は温度検
出端子１５と接続し、他方のｐｎダイオードのカソード
電極１２はエミッタ電極６と接続する。同図もコレクタ
領域は省略されている。また、同図では２個のｐｎダイ
オードを直列接続したが、さらに多数のｐｎダイオード
を形成し、直列接続してもよい。
オードを直列に接続し、温度検出素子とした場合の要部
断面図を示す。一方のｐｎダイオードのカソード電極１
２は他方のｐｎダイオードのアノード電極１１と接続
し、一方のｐｎダイオードのアノード電極１１は温度検
出端子１５と接続し、他方のｐｎダイオードのカソード
電極１２はエミッタ電極６と接続する。同図もコレクタ
領域は省略されている。また、同図では２個のｐｎダイ
オードを直列接続したが、さらに多数のｐｎダイオード
を形成し、直列接続してもよい。
【００１６】図６は図５の等価回路図を示す。温度検出
素子５０のアノード側は温度検出端子１５にカソード側
はエミッタ電極６と接続する。図７はこの発明の第４実
施例で、定電流電源を含む等価回路図を示す。半導体装
置３０は点線内であり、左側はＩＧＢＴ４０を示し、そ
の隣に温度検出素子５０であるｐｎダイオードを示す。
また温度検出端子１５に定電流電源２４の正極を接続
し、負極にエミッタ端子１３を接続し、ｐｎダイオード
のアノードからカソードに微弱な一定電流（ｉ）を流
す。
素子５０のアノード側は温度検出端子１５にカソード側
はエミッタ電極６と接続する。図７はこの発明の第４実
施例で、定電流電源を含む等価回路図を示す。半導体装
置３０は点線内であり、左側はＩＧＢＴ４０を示し、そ
の隣に温度検出素子５０であるｐｎダイオードを示す。
また温度検出端子１５に定電流電源２４の正極を接続
し、負極にエミッタ端子１３を接続し、ｐｎダイオード
のアノードからカソードに微弱な一定電流（ｉ）を流
す。
【００１７】図８はこの発明のｐ領域を有する半導体装
置の等価回路に定電流電源を接続した回路図を示す。同
図は図４に対応する等価回路である。同図の左側からＩ
ＧＢＴ４０、ｐ領域２１、温度検出素子５０を示し、温
度検出素子５０は寄生のｐｎｐトランジスタと寄生のｎ
ｐｎトランジスタでｐｎｐｎ構造の寄生サイリスタが形
成される。また図示するように定電流電源２４が接続さ
れる。またＩＧＢＴ４０に主電流を流すための別のエミ
ッタ端子１３ａが接続される。この別のエミッタ端子１
３ａの接続は特に大電流を流すＩＧＢＴの場合には必要
になる。
置の等価回路に定電流電源を接続した回路図を示す。同
図は図４に対応する等価回路である。同図の左側からＩ
ＧＢＴ４０、ｐ領域２１、温度検出素子５０を示し、温
度検出素子５０は寄生のｐｎｐトランジスタと寄生のｎ
ｐｎトランジスタでｐｎｐｎ構造の寄生サイリスタが形
成される。また図示するように定電流電源２４が接続さ
れる。またＩＧＢＴ４０に主電流を流すための別のエミ
ッタ端子１３ａが接続される。この別のエミッタ端子１
３ａの接続は特に大電流を流すＩＧＢＴの場合には必要
になる。
【００１８】図９は温度検出素子の順電圧と順電流の関
係を温度をパラメータとして示した図で、同図（ａ）は
順電流が２０ｍＡまでの図、同図（ｂ）は２ｍＡまでの
図を示す。同図（ａ）では横軸は０．２Ｖ／ｄｉｖで、
同図（ｂ）は０．１Ｖ／ｄｉｖである。図１０は図９の
データを基に、順電圧の温度依存性を示した図である。
この順電圧の値から温度を検出するため、順電圧が温度
で大きく変化する電流値が好ましく、同図から０．２ｍ
Ａの定電流電源の電流値（検出電流値のこと）を採用し
た。この場合、温度検出素子の順電圧値（検出電圧値の
こと）が０．６Ｖのとき、温度検出素子の温度、つまり
ＩＧＢＴの温度が１２５℃となっていることを示す。従
って、順電圧が所定の電圧値になったとき、たとえば
０．６Ｖになったとき、外部の保護回路を動作させ、Ｉ
ＧＢＴの温度が１２５℃を越えないようにでき、過熱に
よる破壊からＩＧＢＴを保護することができる。
係を温度をパラメータとして示した図で、同図（ａ）は
順電流が２０ｍＡまでの図、同図（ｂ）は２ｍＡまでの
図を示す。同図（ａ）では横軸は０．２Ｖ／ｄｉｖで、
同図（ｂ）は０．１Ｖ／ｄｉｖである。図１０は図９の
データを基に、順電圧の温度依存性を示した図である。
この順電圧の値から温度を検出するため、順電圧が温度
で大きく変化する電流値が好ましく、同図から０．２ｍ
Ａの定電流電源の電流値（検出電流値のこと）を採用し
た。この場合、温度検出素子の順電圧値（検出電圧値の
こと）が０．６Ｖのとき、温度検出素子の温度、つまり
ＩＧＢＴの温度が１２５℃となっていることを示す。従
って、順電圧が所定の電圧値になったとき、たとえば
０．６Ｖになったとき、外部の保護回路を動作させ、Ｉ
ＧＢＴの温度が１２５℃を越えないようにでき、過熱に
よる破壊からＩＧＢＴを保護することができる。
【００１９】また、ｐ形の半導体基板を用いて、各領域
の導電形を逆にしても同様の働きと効果をもつＩＰＭを
製作することができる。
の導電形を逆にしても同様の働きと効果をもつＩＰＭを
製作することができる。
【００２０】
【発明の効果】この発明では、温度検出素子とＩＧＢＴ
が同一の半導体基板に集積されているので、ＩＧＢＴの
温度を短時間に精度良く検出でき、確実にＩＧＢＴを過
熱から保護できる。また温度検出用のｐｎダイオードを
複数個直列に接続して温度検出素子とすることで、より
一層効果を上げることができる。
が同一の半導体基板に集積されているので、ＩＧＢＴの
温度を短時間に精度良く検出でき、確実にＩＧＢＴを過
熱から保護できる。また温度検出用のｐｎダイオードを
複数個直列に接続して温度検出素子とすることで、より
一層効果を上げることができる。
【図１】この発明の第１実施例の要部断面図
【図２】第１実施例の半導体装置を製造する主要工程図
を示し、（ａ）はｐ形不純物を導入する工程図、（ｂ）
はｎ形不純物を導入する工程図
を示し、（ａ）はｐ形不純物を導入する工程図、（ｂ）
はｎ形不純物を導入する工程図
【図３】この発明の第２実施例の要部構造図を示し、
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線切断部の要
部断面図
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線切断部の要
部断面図
【図４】ＩＧＢＴを含めた図３の要部断面図
【図５】この発明の第３実施例で、ｐｎダイオードを直
列に接続し、温度検出素子とした場合の要部断面図
列に接続し、温度検出素子とした場合の要部断面図
【図６】図５の等価回路図
【図７】この発明の第４実施例で、定電流電源を含む等
価回路図
価回路図
【図８】この発明のｐ領域を有する半導体装置の等価回
路に定電流電源を接続した回路図
路に定電流電源を接続した回路図
【図９】温度検出素子の順電圧と順電流の関係を温度を
パラメータとして示した図で、（ａ）は順電流が２０ｍ
Ａまでの図、（ｂ）は２ｍＡまでの図
パラメータとして示した図で、（ａ）は順電流が２０ｍ
Ａまでの図、（ｂ）は２ｍＡまでの図
【図１０】図９のデータを基に、順電圧の温度依存性を
示した図
示した図
１ 半導体基板 １０１ ｎ- 領域 ２ ｐウェル領域 ３ エミッタ領域 ４ ゲート絶縁膜 ５ ゲート電極 ６ エミッタ電極 ７ コレクタ領域 ８ コレクタ電極 ９ アノード領域 １０ カソード領域 １１ アノード電極 １２ カソード電極 １３ エミッタ端子 １３ａ 別のエミッタ端子 １４ ゲート端子 １５ 温度検出端子 １６ コレクタ端子 １７ ポリシリコン膜 １８ レジスト膜 ２０ コンタクト領域 ２１ ｐ領域 ２２ 金属膜 ２３ 金属電極 ２４ 定電流電源 ３０ 半導体装置 ４０ ＩＧＢＴ ５０ 温度検出素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−203380（ＪＰ，Ａ) 特開 昭63−229757（ＪＰ，Ａ) 特開 平５−129598（ＪＰ，Ａ) 特開 平３−57314（ＪＰ，Ａ) 特開 平７−15006（ＪＰ，Ａ) 特開 平３−57267（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/06
Claims (6)
- 【請求項１】一導電形の半導体基板に絶縁ゲート型素子
を形成し、該素子の一導電形のエミッタ領域を形成する
半導体基板の主面の表面層に、該素子の他導電形ウェル
領域と離して、ｐｎダイオードが形成されるように、他
導電形のアノード領域を選択的に形成し、該アノード領
域の表面層に一導電形のカソード領域を選択的に形成
し、エミッタ領域上にエミッタ電極とカソード領域上に
カソード電極とが形成され、エミッタ電極とカソード電
極とが接続され、アノード端子がアノード電極と、エミ
ッタ端子がエミッタ電極とそれぞれ接続され、ｐｎダイ
オードのアノード領域からカソード領域に電流が流れる
ように、電流源の正極がアノード端子と、負極がエミッ
タ端子とそれぞれ接続され、アノード電位から温度を検
出する温度検出端子がアノード電極と接続されることを
特徴とする半導体装置。 - 【請求項２】絶縁ゲート型素子の他導電形ウェル領域お
よび一導電形のエミッタ領域と、ｐｎダイオードのアノ
ード領域およびカソード領域とがそれぞれ同じ濃度、同
じ深さであることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】ｐｎダイオードのアノード領域およびカソ
ード領域が、同心円状に形成されてなることを特徴とす
る請求項１又は２記載の半導体装置。 - 【請求項４】半導体基板上にｐｎダイオードが複数個形
成され、該半導体基板上に選択的に形成された絶縁膜を
介して金属膜が形成され、複数のｐｎダイオードが直列
接続されるように、該金属膜で一方のｐｎダイオードの
アノード電極と他方のｐｎダイオードのカソード電極と
が接続されることを特徴とする請求項１記載の半導体装
置。 - 【請求項５】電流源が定電流電源であることを特徴とす
る請求項１ないし４のいずれかに記載の半導体装置。 - 【請求項６】一導電形の半導体基板に絶縁ゲート型素子
を形成し、該素子の一導電形のエミッタ領域を形成する
半導体基板の主面の表面層に、該素子の他導電形ウェル
領域と離して、ｐｎダイオードが形成されるように、他
導電形のアノ ード領域を選択的に形成し、該アノード領
域の表面層に一導電形のカソード領域を選択的に形成
し、エミッタ領域上にエミッタ電極とカソード領域上に
カソード電極とが形成され、エミッタ電極とカソード電
極とが接続され、ｐｎダイオードのアノード領域を取り
囲む他導電形領域を、半導体基板の表面層に、絶縁ゲー
ト型素子と分離して形成し、他導電形領域上に金属電極
を形成し、該金属電極がカソード電極およびエミッタ電
極に接続されることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12331195A JP3168874B2 (ja) | 1995-05-23 | 1995-05-23 | 半導体装置 |
| EP96303575A EP0744770A3 (en) | 1995-05-23 | 1996-05-20 | Semiconductor device |
| US08/652,115 US5736769A (en) | 1995-05-23 | 1996-05-23 | Semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12331195A JP3168874B2 (ja) | 1995-05-23 | 1995-05-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316471A JPH08316471A (ja) | 1996-11-29 |
| JP3168874B2 true JP3168874B2 (ja) | 2001-05-21 |
Family
ID=14857413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12331195A Expired - Fee Related JP3168874B2 (ja) | 1995-05-23 | 1995-05-23 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5736769A (ja) |
| EP (1) | EP0744770A3 (ja) |
| JP (1) | JP3168874B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133616A (en) * | 1998-10-02 | 2000-10-17 | International Rectifier Corp. | Tempsense FET with implanted line of diodes (EPS) |
| JP4093678B2 (ja) * | 1999-05-11 | 2008-06-04 | 三菱電機株式会社 | 電動機制御装置 |
| DE10042022A1 (de) * | 2000-08-08 | 2002-03-07 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Messung der Temperatur des laseraktiven Bereiches einer Halbleiterlaserdiode |
| JP4620889B2 (ja) * | 2001-03-22 | 2011-01-26 | 三菱電機株式会社 | 電力用半導体装置 |
| US6806772B2 (en) | 2002-11-06 | 2004-10-19 | Itt Manufacturing Enterprises, Inc. | Power transistor array temperature control system |
| JP4097613B2 (ja) * | 2004-03-09 | 2008-06-11 | 三菱電機株式会社 | 半導体装置 |
| JP5028748B2 (ja) * | 2005-04-15 | 2012-09-19 | 富士電機株式会社 | パワー半導体デバイスの温度計測装置 |
| KR100880231B1 (ko) * | 2007-06-20 | 2009-01-28 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
| JP2009289791A (ja) * | 2008-05-27 | 2009-12-10 | Nec Electronics Corp | 半導体装置 |
| US9520486B2 (en) | 2009-11-04 | 2016-12-13 | Analog Devices, Inc. | Electrostatic protection device |
| US10199482B2 (en) | 2010-11-29 | 2019-02-05 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
| US8803193B2 (en) | 2011-05-11 | 2014-08-12 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
| US8816389B2 (en) | 2011-10-21 | 2014-08-26 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
| US8742455B2 (en) * | 2011-05-11 | 2014-06-03 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
| US10132696B2 (en) * | 2014-07-11 | 2018-11-20 | Infineon Technologies Ag | Integrated temperature sensor for discrete semiconductor devices |
| US9484739B2 (en) | 2014-09-25 | 2016-11-01 | Analog Devices Global | Overvoltage protection device and method |
| US10181719B2 (en) | 2015-03-16 | 2019-01-15 | Analog Devices Global | Overvoltage blocking protection device |
| JP2017005153A (ja) * | 2015-06-11 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2018098375A (ja) | 2016-12-14 | 2018-06-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および保護素子 |
| JP6508255B2 (ja) * | 2017-05-17 | 2019-05-08 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| JP7080166B2 (ja) * | 2018-12-21 | 2022-06-03 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
| CN114420561B (zh) * | 2022-03-31 | 2022-07-15 | 深圳市威兆半导体有限公司 | 一种igbt器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181376A (ja) * | 1987-01-23 | 1988-07-26 | Toshiba Corp | 半導体装置 |
| GB2204445B (en) * | 1987-03-06 | 1991-04-24 | Texas Instruments Ltd | Semiconductor switch |
| US5049961A (en) * | 1989-01-10 | 1991-09-17 | Ixys Corporation | Monolithic temperature sensing device |
| US4970497A (en) * | 1989-11-22 | 1990-11-13 | Westinghouse Electric Corp. | Method and apparatus for sensing thermal stress in integrated circuits |
| US5313088A (en) * | 1990-09-19 | 1994-05-17 | Nec Corporation | Vertical field effect transistor with diffused protection diode |
-
1995
- 1995-05-23 JP JP12331195A patent/JP3168874B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-20 EP EP96303575A patent/EP0744770A3/en not_active Withdrawn
- 1996-05-23 US US08/652,115 patent/US5736769A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5736769A (en) | 1998-04-07 |
| EP0744770A3 (en) | 1997-10-22 |
| JPH08316471A (ja) | 1996-11-29 |
| EP0744770A2 (en) | 1996-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3168874B2 (ja) | 半導体装置 | |
| JP3161508B2 (ja) | 半導体装置 | |
| US4027325A (en) | Integrated full wave diode bridge rectifier | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| US5798560A (en) | Semiconductor integrated circuit having a spark killer diode | |
| US5171696A (en) | Semiconductor device and method of manufacturing the same | |
| JPH0324791B2 (ja) | ||
| JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
| JP2001257366A (ja) | 半導体装置 | |
| JP3302275B2 (ja) | 半導体デバイス | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JP2000114266A (ja) | 高耐圧ダイオードとその製造方法 | |
| JPH09293856A (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP2001102575A (ja) | 半導体装置とその温度検出方法 | |
| JP2526960B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0691206B2 (ja) | 半導体装置 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JPH08172180A (ja) | ４領域（ｐｎｐｎ）半導体デバイスおよびその製造方法 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JP2003204069A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |