JP2000114266A - 高耐圧ダイオードとその製造方法 - Google Patents
高耐圧ダイオードとその製造方法Info
- Publication number
- JP2000114266A JP2000114266A JP10288061A JP28806198A JP2000114266A JP 2000114266 A JP2000114266 A JP 2000114266A JP 10288061 A JP10288061 A JP 10288061A JP 28806198 A JP28806198 A JP 28806198A JP 2000114266 A JP2000114266 A JP 2000114266A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- concentration
- voltage diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 67
- 230000005684 electric field Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 工程を追加しないで保護する高耐圧のトラン
ジスタより耐圧の低い高耐圧ダイオードを形成し、以
て、高圧トランジスタを確実に保護することを可能にし
た高耐圧ダイオードを提供する。 【解決手段】 一導電型の半導体基板１上に形成した他
導電型の第一領域２と、前記第一領域２の表面に形成し
た高濃度の他導電型の第二領域５と、前記第一領域２に
隣接して形成した一導電型の第三領域３と、前記第三領
域３の表面に形成した高濃度の一導電型の第四領域４
と、第一領域２と第三領域３とにまたがり、基板表面上
にゲート酸化膜を介して設けたゲート電極７と、このゲ
ート電極７が第四領域４と電気的に接続したことを特徴
とする。
ジスタより耐圧の低い高耐圧ダイオードを形成し、以
て、高圧トランジスタを確実に保護することを可能にし
た高耐圧ダイオードを提供する。 【解決手段】 一導電型の半導体基板１上に形成した他
導電型の第一領域２と、前記第一領域２の表面に形成し
た高濃度の他導電型の第二領域５と、前記第一領域２に
隣接して形成した一導電型の第三領域３と、前記第三領
域３の表面に形成した高濃度の一導電型の第四領域４
と、第一領域２と第三領域３とにまたがり、基板表面上
にゲート酸化膜を介して設けたゲート電極７と、このゲ
ート電極７が第四領域４と電気的に接続したことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧ダイオード
とその製造方法に係わり、特に、高圧トランジスタを保
護するのに好適な高耐圧ダイオード、即ち、プラズマデ
ィスプレイパネルのドライバーＩＣの保護用に用いられ
る耐圧６０Ｖ〜３００Ｖの高耐圧ダイオード、電源用Ｉ
Ｃ用の保護用に用いられる耐圧２００Ｖ〜１０００Ｖの
保護用ダイオードとして用いられる高耐圧ダイオードと
その製造方法に関する。
とその製造方法に係わり、特に、高圧トランジスタを保
護するのに好適な高耐圧ダイオード、即ち、プラズマデ
ィスプレイパネルのドライバーＩＣの保護用に用いられ
る耐圧６０Ｖ〜３００Ｖの高耐圧ダイオード、電源用Ｉ
Ｃ用の保護用に用いられる耐圧２００Ｖ〜１０００Ｖの
保護用ダイオードとして用いられる高耐圧ダイオードと
その製造方法に関する。
【０００２】
【従来の技術】従来技術を図３（ａ）に示したＰ型半導
体基板上に作成した１５０Ｖダイオードを例に説明す
る。この高耐圧ダイオードは、１×１０14ａｔｏｍｓ／
ｃｍ3 のＰ型サブストレート基板３１上にカソードとし
て作用する表面濃度が１×１０16ａｔｏｍｓ／ｃｍ 3 で
拡散層深さが１５μｍほどのＮ型拡散層３２を形成し、
その表面上にアノードとなる高濃度Ｐ型拡散層３４、カ
ソードとなる高濃度Ｎ型拡散層３５を１５μｍ程度離し
て形成する。アノードの高濃度Ｐ型拡散層３４の周りに
は電界を緩和するため、低濃度Ｐ型拡散層３３を形成す
る構造となっていた。
体基板上に作成した１５０Ｖダイオードを例に説明す
る。この高耐圧ダイオードは、１×１０14ａｔｏｍｓ／
ｃｍ3 のＰ型サブストレート基板３１上にカソードとし
て作用する表面濃度が１×１０16ａｔｏｍｓ／ｃｍ 3 で
拡散層深さが１５μｍほどのＮ型拡散層３２を形成し、
その表面上にアノードとなる高濃度Ｐ型拡散層３４、カ
ソードとなる高濃度Ｎ型拡散層３５を１５μｍ程度離し
て形成する。アノードの高濃度Ｐ型拡散層３４の周りに
は電界を緩和するため、低濃度Ｐ型拡散層３３を形成す
る構造となっていた。
【０００３】なお３８は高濃度Ｎ型拡散層３５上に形成
したカソード電極、３９は高濃度Ｐ型拡散層３４上に形
成したアノード電極、３６はフィールド絶縁膜である。
しかし、上記した高耐圧ダイオードは、高圧トランジス
タを保護するためのダイオードとして使用する際には、
ダイオードの耐圧をトランジスタの耐圧よりも低く設定
する必要があるため、耐圧が決定しているＮ型拡散層３
２の濃度を調整する必要がある。このため、高圧トラン
ジスタ保護用の前記高圧ダイオードを同一チップ上に形
成する場合、濃度の異なる高耐圧ダイオード用のＮ型拡
散層３２とトランジスタ用のＮ型拡散層とを別々にしな
ければならないという問題があり、その結果工程数が増
加し、コストアップとなっていた。
したカソード電極、３９は高濃度Ｐ型拡散層３４上に形
成したアノード電極、３６はフィールド絶縁膜である。
しかし、上記した高耐圧ダイオードは、高圧トランジス
タを保護するためのダイオードとして使用する際には、
ダイオードの耐圧をトランジスタの耐圧よりも低く設定
する必要があるため、耐圧が決定しているＮ型拡散層３
２の濃度を調整する必要がある。このため、高圧トラン
ジスタ保護用の前記高圧ダイオードを同一チップ上に形
成する場合、濃度の異なる高耐圧ダイオード用のＮ型拡
散層３２とトランジスタ用のＮ型拡散層とを別々にしな
ければならないという問題があり、その結果工程数が増
加し、コストアップとなっていた。
【０００４】又、図３（ｂ）に示すものは、高圧トラン
ジスタのゲート電極４７とソース電極４９とをショート
して、高圧トランジスタを保護ダイオードとして使用す
る例である。同図において、４２はＰ型サブストレート
基板４１に形成されたＮ型拡散層、４３はＮ型拡散層４
２に隣接して形成された低濃度Ｐ型拡散層、４４は低濃
度Ｐ型拡散層４３の表面に形成した高濃度Ｐ型拡散層、
５０は低濃度Ｐ型拡散層４３の表面に形成した高濃度Ｎ
型拡散層、４５はＮ型拡散層４２の表面に形成した高濃
度Ｎ型拡散層、４７は低濃度Ｐ型拡散層４３とＮ型拡散
層４２にまたがり形成され、且つ、高濃度Ｎ型拡散層５
０に電気的に接続し、ゲート酸化膜を介して形成したゲ
ート電極、４８は高濃度Ｎ型拡散層４５上に形成したド
レイン電極、４９は高濃度Ｐ型拡散層４４と高濃度Ｎ型
拡散層５０上に形成したソース電極、４６はフィールド
酸化膜である。
ジスタのゲート電極４７とソース電極４９とをショート
して、高圧トランジスタを保護ダイオードとして使用す
る例である。同図において、４２はＰ型サブストレート
基板４１に形成されたＮ型拡散層、４３はＮ型拡散層４
２に隣接して形成された低濃度Ｐ型拡散層、４４は低濃
度Ｐ型拡散層４３の表面に形成した高濃度Ｐ型拡散層、
５０は低濃度Ｐ型拡散層４３の表面に形成した高濃度Ｎ
型拡散層、４５はＮ型拡散層４２の表面に形成した高濃
度Ｎ型拡散層、４７は低濃度Ｐ型拡散層４３とＮ型拡散
層４２にまたがり形成され、且つ、高濃度Ｎ型拡散層５
０に電気的に接続し、ゲート酸化膜を介して形成したゲ
ート電極、４８は高濃度Ｎ型拡散層４５上に形成したド
レイン電極、４９は高濃度Ｐ型拡散層４４と高濃度Ｎ型
拡散層５０上に形成したソース電極、４６はフィールド
酸化膜である。
【０００５】しかし、図３（ｂ）の場合、保護されるト
ランジスタと保護するダイオードの耐圧が等しくなるた
め、サージ等の電流をダイオードを通して逃がすのでは
なく、保護するトランジスタと保護用ダイオードとにサ
ージ等の電流を並行して流すことで、トランジスタへ流
れるサージ電流を減らしてサージに対する破壊耐量を向
上させるものである。
ランジスタと保護するダイオードの耐圧が等しくなるた
め、サージ等の電流をダイオードを通して逃がすのでは
なく、保護するトランジスタと保護用ダイオードとにサ
ージ等の電流を並行して流すことで、トランジスタへ流
れるサージ電流を減らしてサージに対する破壊耐量を向
上させるものである。
【０００６】このため、より大きな保護ダイオードが必
要となり、チップコストが増大していた。また、図３
（ｂ）のダイオードでは、アノード−カソード間にＮ型
拡散層４２、Ｐ型拡散層４３、Ｎ型拡散層５０で構成さ
れる寄生ＮＰＮトランジスタが形成される。このため、
このダイオードのブレークダウン後の耐電流は、寄生す
るＮＰＮトランジスタがオンすると電流が集中し破壊す
るため、Ｐ−Ｎ接合だけのダイオードより弱いという欠
点があった。
要となり、チップコストが増大していた。また、図３
（ｂ）のダイオードでは、アノード−カソード間にＮ型
拡散層４２、Ｐ型拡散層４３、Ｎ型拡散層５０で構成さ
れる寄生ＮＰＮトランジスタが形成される。このため、
このダイオードのブレークダウン後の耐電流は、寄生す
るＮＰＮトランジスタがオンすると電流が集中し破壊す
るため、Ｐ−Ｎ接合だけのダイオードより弱いという欠
点があった。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、工程を追加しない
で保護する高耐圧トランジスタより耐圧の低い高耐圧ダ
イオードを形成し、以て、高圧トランジスタを確実に保
護することを可能にした新規な高耐圧ダイオードとその
製造方法を提供するものである。
した従来技術の欠点を改良し、特に、工程を追加しない
で保護する高耐圧トランジスタより耐圧の低い高耐圧ダ
イオードを形成し、以て、高圧トランジスタを確実に保
護することを可能にした新規な高耐圧ダイオードとその
製造方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる高
耐圧ダイオードの第１態様は、一導電型の半導体基板上
に形成した他導電型の第一領域と、前記第一領域の表面
に形成した高濃度の他導電型の第二領域と、この第二領
域上に形成されるカソード電極と、前記第一領域に隣接
して形成した一導電型の第三領域と、前記第三領域の表
面に形成した高濃度の一導電型の第四領域と、この第四
領域上に形成されたアノード電極と、前記第一領域と第
三領域とにまたがり、前記基板表面上にゲート酸化膜を
介して設けたゲート電極と、このゲート電極が第四領域
と電気的に接続したことを特徴とするものであり、又、
第２態様は、一導電型の半導体基板上に形成した他導電
型の第一領域と、前記第一領域の表面に形成した高濃度
の他導電型の第二領域と、前記第二領域に形成したドレ
イン電極と、前記第一領域に隣接して形成した一導電型
の第三領域と、前記第三領域の表面に形成した高濃度の
一導電型の第四領域と、前記第三領域の表面に形成した
高濃度の他導電型の第五領域と、少なくとも前記第五領
域上に形成したソース電極と、前記第一領域と第三領域
とにまたがり、前記基板表面上にゲート酸化膜を介して
ゲート電極を設けると共に、上記ゲート電極が前記第五
領域と電気的に接続された高圧トランジスタを保護する
高耐圧ダイオードにおいて、前記半導体基板上に前記高
圧トランジスタの第一領域と同時に形成した高耐圧ダイ
オードの他導電型の第一領域と、前記高圧トランジスタ
の第三領域と同時に形成され、且つ、前記高耐圧ダイオ
ードの第一領域に隣接して形成される第三領域と、前記
高圧トランジスタの第二領域と同時に形成され、且つ、
前記高耐圧ダイオードの第一領域内に形成される高濃度
の他導電型の第二領域と、この第二領域上に形成される
カソード電極と、前記高圧トランジスタの第四領域と同
時に形成され、且つ、前記高耐圧ダイオードの第三領域
内に形成される高濃度の一導電型の第四領域と、この第
四領域上に形成されたアノード電極とで構成したことを
特徴とするものであり、又、第３態様は、前記高耐圧ダ
イオードの第一領域のエッジから第二領域迄の長さは、
前記高圧トランジスタの第一領域のエッジから第二領域
迄の長さよりも小であることを特徴とするものであり、
又、第４態様は、前記高耐圧ダイオードをＳＯＩ基板上
に形成したことを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる高
耐圧ダイオードの第１態様は、一導電型の半導体基板上
に形成した他導電型の第一領域と、前記第一領域の表面
に形成した高濃度の他導電型の第二領域と、この第二領
域上に形成されるカソード電極と、前記第一領域に隣接
して形成した一導電型の第三領域と、前記第三領域の表
面に形成した高濃度の一導電型の第四領域と、この第四
領域上に形成されたアノード電極と、前記第一領域と第
三領域とにまたがり、前記基板表面上にゲート酸化膜を
介して設けたゲート電極と、このゲート電極が第四領域
と電気的に接続したことを特徴とするものであり、又、
第２態様は、一導電型の半導体基板上に形成した他導電
型の第一領域と、前記第一領域の表面に形成した高濃度
の他導電型の第二領域と、前記第二領域に形成したドレ
イン電極と、前記第一領域に隣接して形成した一導電型
の第三領域と、前記第三領域の表面に形成した高濃度の
一導電型の第四領域と、前記第三領域の表面に形成した
高濃度の他導電型の第五領域と、少なくとも前記第五領
域上に形成したソース電極と、前記第一領域と第三領域
とにまたがり、前記基板表面上にゲート酸化膜を介して
ゲート電極を設けると共に、上記ゲート電極が前記第五
領域と電気的に接続された高圧トランジスタを保護する
高耐圧ダイオードにおいて、前記半導体基板上に前記高
圧トランジスタの第一領域と同時に形成した高耐圧ダイ
オードの他導電型の第一領域と、前記高圧トランジスタ
の第三領域と同時に形成され、且つ、前記高耐圧ダイオ
ードの第一領域に隣接して形成される第三領域と、前記
高圧トランジスタの第二領域と同時に形成され、且つ、
前記高耐圧ダイオードの第一領域内に形成される高濃度
の他導電型の第二領域と、この第二領域上に形成される
カソード電極と、前記高圧トランジスタの第四領域と同
時に形成され、且つ、前記高耐圧ダイオードの第三領域
内に形成される高濃度の一導電型の第四領域と、この第
四領域上に形成されたアノード電極とで構成したことを
特徴とするものであり、又、第３態様は、前記高耐圧ダ
イオードの第一領域のエッジから第二領域迄の長さは、
前記高圧トランジスタの第一領域のエッジから第二領域
迄の長さよりも小であることを特徴とするものであり、
又、第４態様は、前記高耐圧ダイオードをＳＯＩ基板上
に形成したことを特徴とするものである。
【０００９】又、本発明に係わる高耐圧ダイオードの製
造方法の第１態様は、一導電型の半導体基板上に形成し
た他導電型の第一領域と、前記第一領域の表面に形成し
た高濃度の他導電型の第二領域と、この第二領域上に形
成されるカソード電極と、前記第一領域に隣接して形成
した一導電型の第三領域と、前記第三領域の表面に形成
した高濃度の一導電型の第四領域と、この第四領域上に
形成されたアノード電極と、第一領域と第三領域とにま
たがり、前記基板表面上にゲート酸化膜を介して設けた
ゲート電極と、このゲート電極が第四領域と電気的に接
続された高耐圧ダイオードであって、前記第一領域のエ
ッジから第二領域迄の長さを所定の長さにすることで耐
圧を調整することを特徴とするものであり、又、第２態
様は、一導電型の半導体基板上に形成した他導電型の第
一領域と、前記第一領域の表面に形成した高濃度の他導
電型の第二領域と、前記第二領域上に形成したドレイン
電極と、前記第一領域に隣接して形成した一導電型の第
三領域と、前記第三領域の表面に形成した高濃度の一導
電型の第四領域と、前記第三領域の表面に形成した高濃
度の他導電型の第五領域と、少なくとも前記第五領域上
に形成したソース電極と、前記第一領域と第三領域とに
またがり、前記基板表面上にゲート酸化膜を介してゲー
ト電極を設けると共に、上記ゲート電極が前記第五領域
と電気的に接続された高耐圧ダイオードの製造方法にお
いて、前記高耐圧ダイオードは、前記一導電型の半導体
基板上に形成した他導電型の第一領域と、前記第一領域
の表面に形成した高濃度の他導電型の第二領域と、この
第二領域上に形成されるカソード電極と、前記第一領域
に隣接して形成した一導電型の第三領域と、前記第三領
域の表面に形成した高濃度の一導電型の第四領域と、こ
の第四領域上に形成されたアノード電極と、前記第一領
域と第三領域とにまたがり、前記基板表面上にゲート酸
化膜を介して設けたゲート電極とからなり、このゲート
電極が第四領域と電気的に接続されたものであり、且
つ、前記高圧トランジスタの第一領域と高耐圧ダイオー
ドの第一領域、前記高圧トランジスタの第三領域と高耐
圧ダイオードの第三領域、前記高圧トランジスタの第二
領域と高耐圧ダイオードの第二領域とは、夫々同時に形
成されることを特徴とするものであり、又、第３態様
は、前記高耐圧ダイオードをＳＯＩ基板上に形成したこ
とを特徴とするものである。
造方法の第１態様は、一導電型の半導体基板上に形成し
た他導電型の第一領域と、前記第一領域の表面に形成し
た高濃度の他導電型の第二領域と、この第二領域上に形
成されるカソード電極と、前記第一領域に隣接して形成
した一導電型の第三領域と、前記第三領域の表面に形成
した高濃度の一導電型の第四領域と、この第四領域上に
形成されたアノード電極と、第一領域と第三領域とにま
たがり、前記基板表面上にゲート酸化膜を介して設けた
ゲート電極と、このゲート電極が第四領域と電気的に接
続された高耐圧ダイオードであって、前記第一領域のエ
ッジから第二領域迄の長さを所定の長さにすることで耐
圧を調整することを特徴とするものであり、又、第２態
様は、一導電型の半導体基板上に形成した他導電型の第
一領域と、前記第一領域の表面に形成した高濃度の他導
電型の第二領域と、前記第二領域上に形成したドレイン
電極と、前記第一領域に隣接して形成した一導電型の第
三領域と、前記第三領域の表面に形成した高濃度の一導
電型の第四領域と、前記第三領域の表面に形成した高濃
度の他導電型の第五領域と、少なくとも前記第五領域上
に形成したソース電極と、前記第一領域と第三領域とに
またがり、前記基板表面上にゲート酸化膜を介してゲー
ト電極を設けると共に、上記ゲート電極が前記第五領域
と電気的に接続された高耐圧ダイオードの製造方法にお
いて、前記高耐圧ダイオードは、前記一導電型の半導体
基板上に形成した他導電型の第一領域と、前記第一領域
の表面に形成した高濃度の他導電型の第二領域と、この
第二領域上に形成されるカソード電極と、前記第一領域
に隣接して形成した一導電型の第三領域と、前記第三領
域の表面に形成した高濃度の一導電型の第四領域と、こ
の第四領域上に形成されたアノード電極と、前記第一領
域と第三領域とにまたがり、前記基板表面上にゲート酸
化膜を介して設けたゲート電極とからなり、このゲート
電極が第四領域と電気的に接続されたものであり、且
つ、前記高圧トランジスタの第一領域と高耐圧ダイオー
ドの第一領域、前記高圧トランジスタの第三領域と高耐
圧ダイオードの第三領域、前記高圧トランジスタの第二
領域と高耐圧ダイオードの第二領域とは、夫々同時に形
成されることを特徴とするものであり、又、第３態様
は、前記高耐圧ダイオードをＳＯＩ基板上に形成したこ
とを特徴とするものである。
【００１０】
【発明の実施の形態】本発明に係わる高耐圧ダイオード
は、一導電型の半導体基板上に形成した他導電型の第一
領域と、前記第一領域の表面に形成した高濃度の他導電
型の第二領域と、この第二領域上に形成されるカソード
電極と、前記第一領域に隣接して形成した一導電型の第
三領域と、前記第三領域の表面に形成した高濃度の一導
電型の第四領域と、この第四領域上に形成されたアノー
ド電極と、前記第一領域と第三領域とにまたがり、前記
基板表面上にゲート酸化膜を介して設けたゲート電極
と、このゲート電極が第四領域と電気的に接続したこと
を特徴とするものである。
は、一導電型の半導体基板上に形成した他導電型の第一
領域と、前記第一領域の表面に形成した高濃度の他導電
型の第二領域と、この第二領域上に形成されるカソード
電極と、前記第一領域に隣接して形成した一導電型の第
三領域と、前記第三領域の表面に形成した高濃度の一導
電型の第四領域と、この第四領域上に形成されたアノー
ド電極と、前記第一領域と第三領域とにまたがり、前記
基板表面上にゲート酸化膜を介して設けたゲート電極
と、このゲート電極が第四領域と電気的に接続したこと
を特徴とするものである。
【００１１】このように構成した高耐圧ダイオードで
は、前記第一領域のエッジから第二領域迄の長さを所定
の長さにすることで耐圧を調整することが出来るから、
保護する高圧トランジスタの耐圧に較べ確実に耐圧を小
さくした高耐圧ダイオードを形成することが出来る。
は、前記第一領域のエッジから第二領域迄の長さを所定
の長さにすることで耐圧を調整することが出来るから、
保護する高圧トランジスタの耐圧に較べ確実に耐圧を小
さくした高耐圧ダイオードを形成することが出来る。
【００１２】
【実施例】以下に、本発明に係わる高耐圧ダイオードと
その製造方法の具体例を図面を参照しながら詳細に説明
する。図１（ａ）は、本発明に係わる高耐圧ダイオード
の具体例の構造を示す断面図であって、これらの図に
は、一導電型の半導体基板１上に形成した他導電型の第
一領域２と、前記第一領域２の表面に形成した高濃度の
他導電型の第二領域５と、この第二領域５上に形成され
るカソード電極８と、前記第一領域２に隣接して形成し
た一導電型の第三領域３と、前記第三領域３の表面に形
成した高濃度の一導電型の第四領域４と、この第四領域
４上に形成されたアノード電極９と、第一領域２と第三
領域３とにまたがり、前記基板表面上にゲート酸化膜を
介して設けたゲート電極７と、このゲート電極７が第四
領域４と電気的に接続した高耐圧ダイオードが示されて
いる。
その製造方法の具体例を図面を参照しながら詳細に説明
する。図１（ａ）は、本発明に係わる高耐圧ダイオード
の具体例の構造を示す断面図であって、これらの図に
は、一導電型の半導体基板１上に形成した他導電型の第
一領域２と、前記第一領域２の表面に形成した高濃度の
他導電型の第二領域５と、この第二領域５上に形成され
るカソード電極８と、前記第一領域２に隣接して形成し
た一導電型の第三領域３と、前記第三領域３の表面に形
成した高濃度の一導電型の第四領域４と、この第四領域
４上に形成されたアノード電極９と、第一領域２と第三
領域３とにまたがり、前記基板表面上にゲート酸化膜を
介して設けたゲート電極７と、このゲート電極７が第四
領域４と電気的に接続した高耐圧ダイオードが示されて
いる。
【００１３】以下に、本発明を更に詳細に説明する。図
１（ａ）は本発明の高耐圧ダイオードの断面図、図１
（ｂ）は保護する高圧トランジスタの断面図であり、こ
の高耐圧ダイオードと高圧トランジスタとは同一基板上
に同時に形成される。図１（ａ）において、本発明の高
耐圧ダイオードは、Ｐ型サブストレート１上に形成した
Ｎ型拡散層２と、前記Ｎ型拡散層２の表面に形成した高
濃度のＮ型拡散層５と、このＮ型拡散層５上に形成した
カソード電極８と、前記Ｎ型拡散層２に隣接して形成し
た低濃度のＰ型拡散層３と、前記Ｐ型拡散層３の表面に
形成した高濃度のＰ型拡散層４と、ゲートポリシリコン
（ゲート電極）７とからなり、このゲートポリシリコン
は、Ｐ型拡散層３とＮ型拡散層２とにまたがり前記基板
表面１上に設けられ、このポリシリコン７が第四領域４
と電気的に接続した高耐圧ダイオードである。
１（ａ）は本発明の高耐圧ダイオードの断面図、図１
（ｂ）は保護する高圧トランジスタの断面図であり、こ
の高耐圧ダイオードと高圧トランジスタとは同一基板上
に同時に形成される。図１（ａ）において、本発明の高
耐圧ダイオードは、Ｐ型サブストレート１上に形成した
Ｎ型拡散層２と、前記Ｎ型拡散層２の表面に形成した高
濃度のＮ型拡散層５と、このＮ型拡散層５上に形成した
カソード電極８と、前記Ｎ型拡散層２に隣接して形成し
た低濃度のＰ型拡散層３と、前記Ｐ型拡散層３の表面に
形成した高濃度のＰ型拡散層４と、ゲートポリシリコン
（ゲート電極）７とからなり、このゲートポリシリコン
は、Ｐ型拡散層３とＮ型拡散層２とにまたがり前記基板
表面１上に設けられ、このポリシリコン７が第四領域４
と電気的に接続した高耐圧ダイオードである。
【００１４】一方、保護される高圧トランジスタは、図
１（ｂ）に示すように、Ｐ型サブストレート１上に形成
され、且つ、高耐圧ダイオードのＮ型拡散層２と同時に
形成されるＮ型拡散層１２と、Ｎ型拡散層１２に隣接し
て形成され、且つ、高耐圧ダイオードのＰ型拡散層３と
同時に形成される低濃度Ｐ型拡散層１３と、低濃度Ｐ型
拡散層１３の表面に形成され、且つ、高耐圧ダイオード
の高濃度のＰ型拡散層４と同時に形成される高濃度Ｐ型
拡散層１４と、Ｎ型拡散層２の表面に形成され、且つ、
高耐圧ダイオードのＮ型拡散層５と同時に形成されるし
た高濃度Ｎ型拡散層１５と、低濃度Ｐ型拡散層１３の表
面に形成され、且つ、高濃度Ｎ型拡散層１５と同時に形
成される高濃度Ｎ型拡散層２０と、低濃度Ｐ型拡散層１
３とＮ型拡散層１２にまたがり形成され、且つ、高濃度
Ｎ型拡散層２０に電気的に接続し、高耐圧ダイオードの
ゲート電極７と同時にゲート酸化膜上に形成されるゲー
ト電極１７と、高濃度Ｎ型拡散層１５上に形成され、且
つ、高耐圧ダイオードのカソード電極８と同時に形成さ
れるドレイン電極１８と、高濃度Ｐ型拡散層１４と高濃
度Ｎ型拡散層２０上に形成され、且つ、高耐圧ダイオー
ドのアノード電極９と同時に形成されるソース電極１９
と、フィールド酸化膜６とで構成されている。
１（ｂ）に示すように、Ｐ型サブストレート１上に形成
され、且つ、高耐圧ダイオードのＮ型拡散層２と同時に
形成されるＮ型拡散層１２と、Ｎ型拡散層１２に隣接し
て形成され、且つ、高耐圧ダイオードのＰ型拡散層３と
同時に形成される低濃度Ｐ型拡散層１３と、低濃度Ｐ型
拡散層１３の表面に形成され、且つ、高耐圧ダイオード
の高濃度のＰ型拡散層４と同時に形成される高濃度Ｐ型
拡散層１４と、Ｎ型拡散層２の表面に形成され、且つ、
高耐圧ダイオードのＮ型拡散層５と同時に形成されるし
た高濃度Ｎ型拡散層１５と、低濃度Ｐ型拡散層１３の表
面に形成され、且つ、高濃度Ｎ型拡散層１５と同時に形
成される高濃度Ｎ型拡散層２０と、低濃度Ｐ型拡散層１
３とＮ型拡散層１２にまたがり形成され、且つ、高濃度
Ｎ型拡散層２０に電気的に接続し、高耐圧ダイオードの
ゲート電極７と同時にゲート酸化膜上に形成されるゲー
ト電極１７と、高濃度Ｎ型拡散層１５上に形成され、且
つ、高耐圧ダイオードのカソード電極８と同時に形成さ
れるドレイン電極１８と、高濃度Ｐ型拡散層１４と高濃
度Ｎ型拡散層２０上に形成され、且つ、高耐圧ダイオー
ドのアノード電極９と同時に形成されるソース電極１９
と、フィールド酸化膜６とで構成されている。
【００１５】このように構成した高耐圧ダイオードにお
いて、カソードである高濃度Ｎ型拡散層５に電界が印加
されると、電界緩和層として働くＮ型拡散層２が所定の
耐圧を確保するのに十分な空乏層を伸ばすことができる
濃度であれば、この高耐圧ダイオードの耐圧は、Ｎ型拡
散層２のエッジから高濃度Ｎ型拡散層５までの距離Ｘで
決定される。
いて、カソードである高濃度Ｎ型拡散層５に電界が印加
されると、電界緩和層として働くＮ型拡散層２が所定の
耐圧を確保するのに十分な空乏層を伸ばすことができる
濃度であれば、この高耐圧ダイオードの耐圧は、Ｎ型拡
散層２のエッジから高濃度Ｎ型拡散層５までの距離Ｘで
決定される。
【００１６】同様に、図１（ｂ）の高圧トランジスタの
耐圧は、Ｎ型拡散層１２のエッジから高濃度Ｎ型拡散層
１５までの距離Ｙで決定される。従って、保護しようと
する高圧トランジスタの電界緩和層として働くＮ型拡散
層１２のエッジから高濃度Ｎ型拡散層５までの距離Ｙよ
りも前記距離Ｘを小さくすれば、高圧トランジスタの耐
圧より本発明のダイオードの耐圧を確実に小さくするこ
とができる。
耐圧は、Ｎ型拡散層１２のエッジから高濃度Ｎ型拡散層
１５までの距離Ｙで決定される。従って、保護しようと
する高圧トランジスタの電界緩和層として働くＮ型拡散
層１２のエッジから高濃度Ｎ型拡散層５までの距離Ｙよ
りも前記距離Ｘを小さくすれば、高圧トランジスタの耐
圧より本発明のダイオードの耐圧を確実に小さくするこ
とができる。
【００１７】従って、拡散層２、１２の濃度を変更しな
いで、ダイオードの耐圧を高圧トランジスタの耐圧より
低くすることができる。更に、アノードにはＮ型拡散層
が存在しないため、寄生ＮＰＮトランジスタも形成され
ない。この為、ブレークダウン後、電流集中も起こらな
いから、耐電流も大きいものとなる。図２は上記した高
耐圧ダイオードと高圧トランジスタとをＳＯＩ（Ｓｉｌ
ｏｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成し
たものである。
いで、ダイオードの耐圧を高圧トランジスタの耐圧より
低くすることができる。更に、アノードにはＮ型拡散層
が存在しないため、寄生ＮＰＮトランジスタも形成され
ない。この為、ブレークダウン後、電流集中も起こらな
いから、耐電流も大きいものとなる。図２は上記した高
耐圧ダイオードと高圧トランジスタとをＳＯＩ（Ｓｉｌ
ｏｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成し
たものである。
【００１８】なお、図１と同一部分には同一符号を付し
てその説明を省略する。図において、５１はＳＯＩ基
板、５２はＳＯＩ基板５１の貼り合わせ酸化膜、５３は
各素子を分離しているトレンチ分離酸化膜である。図１
の高耐圧ダイオードの場合、アノード電極をＧＮＤレベ
ルとして用いなければならなかったが、この構成の場
合、基板と素子部が電気的に分離しているから、高耐圧
ダイオードの各電極の電位を自由に設定出来る。
てその説明を省略する。図において、５１はＳＯＩ基
板、５２はＳＯＩ基板５１の貼り合わせ酸化膜、５３は
各素子を分離しているトレンチ分離酸化膜である。図１
の高耐圧ダイオードの場合、アノード電極をＧＮＤレベ
ルとして用いなければならなかったが、この構成の場
合、基板と素子部が電気的に分離しているから、高耐圧
ダイオードの各電極の電位を自由に設定出来る。
【００１９】更に、電界緩和層として働くＮ型拡散層
２、１２内に形成される空乏層の制御性が向上するか
ら、バラツキの少ない高耐圧ダイオードと高圧トランジ
スタとを得ることが出来る。又、本発明の高耐圧ダイオ
ードで、高耐圧ＩＧＢＴを保護するように構成してもよ
い。
２、１２内に形成される空乏層の制御性が向上するか
ら、バラツキの少ない高耐圧ダイオードと高圧トランジ
スタとを得ることが出来る。又、本発明の高耐圧ダイオ
ードで、高耐圧ＩＧＢＴを保護するように構成してもよ
い。
【００２０】
【発明の効果】本発明に係わる高耐圧ダイオードとその
製造方法は、上述のように構成したので、工程を追加す
ることなく、保護する高耐圧のトランジスタより耐圧の
低い高耐圧ダイオードを形成することが出来るから、安
価に製造でき、しかも高圧トランジスタを確実に保護す
ることが出来る。
製造方法は、上述のように構成したので、工程を追加す
ることなく、保護する高耐圧のトランジスタより耐圧の
低い高耐圧ダイオードを形成することが出来るから、安
価に製造でき、しかも高圧トランジスタを確実に保護す
ることが出来る。
【図１】本発明に係わる高耐圧ダイオードと保護される
高圧トランジスタを示す断面図である。
高圧トランジスタを示す断面図である。
【図２】本発明に係わる他の具体例の高耐圧ダイオード
と保護される高圧トランジスタを示す断面図である。
と保護される高圧トランジスタを示す断面図である。
【図３】従来技術の高耐圧ダイオードと保護される高圧
トランジスタを示す断面図である。
トランジスタを示す断面図である。
１ Ｐ型サブストレート（半導体層） ２、１２ Ｎ型拡散層（第一領域） ３、１３ 低濃度Ｐ型拡散層（第三領域） ４、１４ 高濃度Ｐ型拡散層（第四領域） ５、１５ 高濃度Ｎ型拡散層（第二領域） ６ フィールド酸化膜 ７、１７ ポリシリコン（ゲート電極） ８ カソード電極 ９ アノード電極 １８ ドレイン電極 １９ ソース電極 ２０ 高濃度Ｎ型拡散層（第五領域） ５１ Ｐ型半導体基板 ５２ 貼り合わせ酸化膜 ５３ トレンチ分離酸化膜
Claims (7)
- 【請求項１】 一導電型の半導体基板上に形成した他導
電型の第一領域と、前記第一領域の表面に形成した高濃
度の他導電型の第二領域と、この第二領域上に形成され
るカソード電極と、前記第一領域に隣接して形成した一
導電型の第三領域と、前記第三領域の表面に形成した高
濃度の一導電型の第四領域と、この第四領域上に形成さ
れたアノード電極と、前記第一領域と第三領域とにまた
がり、前記基板表面上にゲート酸化膜を介して設けたゲ
ート電極と、このゲート電極が第四領域と電気的に接続
したことを特徴とする高耐圧ダイオード。 - 【請求項２】 一導電型の半導体基板上に形成した他導
電型の第一領域と、前記第一領域の表面に形成した高濃
度の他導電型の第二領域と、前記第二領域に形成したド
レイン電極と、前記第一領域に隣接して形成した一導電
型の第三領域と、前記第三領域の表面に形成した高濃度
の一導電型の第四領域と、前記第三領域の表面に形成し
た高濃度の他導電型の第五領域と、少なくとも前記第五
領域上に形成したソース電極と、前記第一領域と第三領
域とにまたがり、前記基板表面上にゲート酸化膜を介し
てゲート電極を設けると共に、上記ゲート電極が前記第
五領域と電気的に接続された高圧トランジスタを保護す
る高耐圧ダイオードにおいて、 前記半導体基板上に前記高圧トランジスタの第一領域と
同時に形成した高耐圧ダイオードの他導電型の第一領域
と、前記高圧トランジスタの第三領域と同時に形成さ
れ、且つ、前記高耐圧ダイオードの第一領域に隣接して
形成される第三領域と、前記高圧トランジスタの第二領
域と同時に形成され、且つ、前記高耐圧ダイオードの第
一領域内に形成される高濃度の他導電型の第二領域と、
この第二領域上に形成されるカソード電極と、前記高圧
トランジスタの第四領域と同時に形成され、且つ、前記
高耐圧ダイオードの第三領域内に形成される高濃度の一
導電型の第四領域と、この第四領域上に形成されたアノ
ード電極とで構成したことを特徴とする高耐圧ダイオー
ド。 - 【請求項３】 前記高耐圧ダイオードの第一領域のエッ
ジから第二領域迄の長さは、前記高圧トランジスタの第
一領域のエッジから第二領域迄の長さよりも小であるこ
とを特徴とする請求項２記載の高耐圧ダイオード。 - 【請求項４】 前記高耐圧ダイオードをＳＯＩ基板上に
形成したことを特徴とする請求項１乃至３の何れかに記
載の高耐圧ダイオード。 - 【請求項５】 一導電型の半導体基板上に形成した他導
電型の第一領域と、前記第一領域の表面に形成した高濃
度の他導電型の第二領域と、この第二領域上に形成され
るカソード電極と、前記第一領域に隣接して形成した一
導電型の第三領域と、前記第三領域の表面に形成した高
濃度の一導電型の第四領域と、この第四領域上に形成さ
れたアノード電極と、第一領域と第三領域とにまたが
り、前記基板表面上にゲート酸化膜を介して設けたゲー
ト電極と、このゲート電極が第四領域と電気的に接続さ
れた高耐圧ダイオードであって、前記第一領域のエッジ
から第二領域迄の長さを所定の長さにすることで耐圧を
調整することを特徴とする高耐圧ダイオードの製造方
法。 - 【請求項６】 一導電型の半導体基板上に形成した他導
電型の第一領域と、前記第一領域の表面に形成した高濃
度の他導電型の第二領域と、前記第二領域上に形成した
ドレイン電極と、前記第一領域に隣接して形成した一導
電型の第三領域と、前記第三領域の表面に形成した高濃
度の一導電型の第四領域と、前記第三領域の表面に形成
した高濃度の他導電型の第五領域と、少なくとも前記第
五領域上に形成したソース電極と、前記第一領域と第三
領域とにまたがり、前記基板表面上にゲート酸化膜を介
してゲート電極を設けると共に、上記ゲート電極が前記
第五領域と電気的に接続された高耐圧ダイオードの製造
方法において、 前記高耐圧ダイオードは、前記一導電型の半導体基板上
に形成した他導電型の第一領域と、前記第一領域の表面
に形成した高濃度の他導電型の第二領域と、この第二領
域上に形成されるカソード電極と、前記第一領域に隣接
して形成した一導電型の第三領域と、前記第三領域の表
面に形成した高濃度の一導電型の第四領域と、この第四
領域上に形成されたアノード電極と、前記第一領域と第
三領域とにまたがり、前記基板表面上にゲート酸化膜を
介して設けたゲート電極とからなり、このゲート電極が
第四領域と電気的に接続されたものであり、且つ、前記
高圧トランジスタの第一領域と高耐圧ダイオードの第一
領域、前記高圧トランジスタの第三領域と高耐圧ダイオ
ードの第三領域、前記高圧トランジスタの第二領域と高
耐圧ダイオードの第二領域とは、夫々同時に形成される
ことを特徴とする高耐圧ダイオードの製造方法。 - 【請求項７】 前記高耐圧ダイオードをＳＯＩ基板上に
形成したことを特徴とする請求項５又は６記載の高耐圧
ダイオードの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28806198A JP3275850B2 (ja) | 1998-10-09 | 1998-10-09 | 高耐圧ダイオードとその製造方法 |
| US09/411,364 US6384453B1 (en) | 1998-10-09 | 1999-10-04 | High withstand voltage diode and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28806198A JP3275850B2 (ja) | 1998-10-09 | 1998-10-09 | 高耐圧ダイオードとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114266A true JP2000114266A (ja) | 2000-04-21 |
| JP3275850B2 JP3275850B2 (ja) | 2002-04-22 |
Family
ID=17725335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28806198A Expired - Fee Related JP3275850B2 (ja) | 1998-10-09 | 1998-10-09 | 高耐圧ダイオードとその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6384453B1 (ja) |
| JP (1) | JP3275850B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794719B2 (en) * | 2001-06-28 | 2004-09-21 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
| US8546213B2 (en) | 2009-12-11 | 2013-10-01 | Hitachi, Ltd. | Method of manufacturing semiconductor device having high voltage ESD protective diode |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505160B1 (en) * | 1995-07-27 | 2003-01-07 | Digimarc Corporation | Connected audio and other media objects |
| US8095796B2 (en) * | 1999-05-19 | 2012-01-10 | Digimarc Corporation | Content identifiers |
| US7095092B2 (en) * | 2004-04-30 | 2006-08-22 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming the same |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
| DE102018002190B4 (de) | 2018-03-17 | 2020-02-06 | Hess GmbH Licht + Form | Leuchtenmast |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2770341B1 (fr) * | 1997-10-24 | 2000-01-14 | Sgs Thomson Microelectronics | Dispositif de protection contre des decharges electrostatiques a faible niveau de seuil |
| JP2882291B2 (ja) | 1994-10-31 | 1999-04-12 | 関西日本電気株式会社 | 高耐圧ダイオード及びその製造方法 |
| EP0757389B1 (en) * | 1995-07-31 | 2001-09-26 | STMicroelectronics S.r.l. | High voltage driver circuit for inductive loads |
| JP3283736B2 (ja) | 1995-09-30 | 2002-05-20 | 日本電気株式会社 | 半導体集積回路装置 |
-
1998
- 1998-10-09 JP JP28806198A patent/JP3275850B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-04 US US09/411,364 patent/US6384453B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794719B2 (en) * | 2001-06-28 | 2004-09-21 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
| KR100904783B1 (ko) | 2001-06-28 | 2009-06-25 | 엔엑스피 비 브이 | 혼성 반도체 디바이스 및 혼성 횡형 박막 실리콘-온-인슐레이터 디바이스 |
| US8546213B2 (en) | 2009-12-11 | 2013-10-01 | Hitachi, Ltd. | Method of manufacturing semiconductor device having high voltage ESD protective diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3275850B2 (ja) | 2002-04-22 |
| US6384453B1 (en) | 2002-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7715159B2 (en) | ESD protection circuit | |
| KR100780967B1 (ko) | 고전압용 쇼트키 다이오드 구조체 | |
| JPH0982814A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0324791B2 (ja) | ||
| JPH11274495A (ja) | Ｖｄｍｏｓトランジスタ | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| JPH11168183A (ja) | 半導体集積回路及び保護素子の使用方法 | |
| US20020153564A1 (en) | Semiconductor device | |
| JPH0923017A (ja) | Ｓｏｉ入力保護回路 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| JP2001345376A (ja) | 半導体装置 | |
| US6525392B1 (en) | Semiconductor power device with insulated circuit | |
| US6433393B1 (en) | Semiconductor protective device and method for manufacturing same | |
| JP2006179632A (ja) | 半導体装置およびその製造方法 | |
| WO2019239084A1 (en) | A power semiconductor device with a temperature sensor | |
| JPH1174530A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH09162399A (ja) | 半導体装置 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| US7195961B2 (en) | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure | |
| JP2001168321A (ja) | 半導体保護装置とその保護方法 | |
| JP3838156B2 (ja) | 半導体集積回路装置 | |
| JP2001257348A (ja) | 半導体装置及びその製造方法 | |
| JP2000252463A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| JPS61174672A (ja) | 縦型ｍｏｓトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |