JP3163576B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP3163576B2 JP3163576B2 JP16000395A JP16000395A JP3163576B2 JP 3163576 B2 JP3163576 B2 JP 3163576B2 JP 16000395 A JP16000395 A JP 16000395A JP 16000395 A JP16000395 A JP 16000395A JP 3163576 B2 JP3163576 B2 JP 3163576B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- insulating substrate
- drive circuit
- crystal display
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置に関し、とくにその開口率の向上と工程の
削減をはかったアクティブマトリクス型液晶表示装置に
関する。
液晶表示装置に関し、とくにその開口率の向上と工程の
削減をはかったアクティブマトリクス型液晶表示装置に
関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置と
は、マトリクスの各交差部に画素が配置され、すべの画
素にはスイッチング用の素子が設けられており、画素情
報はスイッチング素子のオン／オフによって制御される
ものをいう。このような表示装置の表示媒体としては液
晶を用いる。本発明ではスイッチング素子として、特に
三端子素子、すなわち、ゲート、ソース、ドレインを有
する薄膜トランジスタを用いる。
は、マトリクスの各交差部に画素が配置され、すべの画
素にはスイッチング用の素子が設けられており、画素情
報はスイッチング素子のオン／オフによって制御される
ものをいう。このような表示装置の表示媒体としては液
晶を用いる。本発明ではスイッチング素子として、特に
三端子素子、すなわち、ゲート、ソース、ドレインを有
する薄膜トランジスタを用いる。
【０００３】また、本発明の記述においては、マトリク
スにおける行とは、当該行に平行に配置された走査線
（ゲート線）が当該行の薄膜トランジスタのゲート電極
に接続されているものを言い、列とは当該行に平行に配
置された信号線（ソース線）が当該列の薄膜トランジス
タのソース（もしくはドレイン）電極に接続されている
ものを言う。さらに、走査線を駆動する回路を走査線駆
動回路、信号線を駆動する回路を信号線駆動回路と称す
る。また、薄膜トランジスタをTFT と称する。近年、ビ
デオカメラのビュウファインダやプロジェクタの市場に
おいて、駆動回路をポリシリコンTFT を用いてガラス基
板上に画素TFT と同時形成した液晶表示装置が主流にな
りつつある。さらに、その液晶表示装置の信頼性向上、
基板サイズの縮小のため駆動回路を画素TFT と同様に液
晶領域内に設けることがおこなわれている。
スにおける行とは、当該行に平行に配置された走査線
（ゲート線）が当該行の薄膜トランジスタのゲート電極
に接続されているものを言い、列とは当該行に平行に配
置された信号線（ソース線）が当該列の薄膜トランジス
タのソース（もしくはドレイン）電極に接続されている
ものを言う。さらに、走査線を駆動する回路を走査線駆
動回路、信号線を駆動する回路を信号線駆動回路と称す
る。また、薄膜トランジスタをTFT と称する。近年、ビ
デオカメラのビュウファインダやプロジェクタの市場に
おいて、駆動回路をポリシリコンTFT を用いてガラス基
板上に画素TFT と同時形成した液晶表示装置が主流にな
りつつある。さらに、その液晶表示装置の信頼性向上、
基板サイズの縮小のため駆動回路を画素TFT と同様に液
晶領域内に設けることがおこなわれている。
【０００４】図２に示すのはアクティブマトリクス型液
晶表示装置の第一の従来例である。この例にあるように
アクティブマトリクス型液晶表示装置は図２の上方に信
号線駆動回路、左方に走査線駆動回路を配置し、信号
線、走査線の駆動をおこなっている。図３は、図２の画
素マトリクスの一部を拡大したものである。図３は対向
基板上のブラックマトリクスとITO 画素電極が重なるこ
とによってITO 画素電極間の光を通さない領域を示して
いる。ブラックマトリクスとは画素電極間の隙間やTFT
エリアの光を遮る層で、パネルの開口率を決定し、表示
輝度に重大な影響を与える。開口率とはブラックマトリ
クスの開口面積を画素セルの面積で割ったもので値が大
きいほど表示には有利である。この例の断面図を図４に
示す。カラー表示では輝度の向上が大きな課題であり、
開口率を上げる必要がある。また、開口率を向上させる
ことでバックライト等の光源の明るさを小さくすること
ができ、液晶表示装置の消費電力を低減させることがで
きる。
晶表示装置の第一の従来例である。この例にあるように
アクティブマトリクス型液晶表示装置は図２の上方に信
号線駆動回路、左方に走査線駆動回路を配置し、信号
線、走査線の駆動をおこなっている。図３は、図２の画
素マトリクスの一部を拡大したものである。図３は対向
基板上のブラックマトリクスとITO 画素電極が重なるこ
とによってITO 画素電極間の光を通さない領域を示して
いる。ブラックマトリクスとは画素電極間の隙間やTFT
エリアの光を遮る層で、パネルの開口率を決定し、表示
輝度に重大な影響を与える。開口率とはブラックマトリ
クスの開口面積を画素セルの面積で割ったもので値が大
きいほど表示には有利である。この例の断面図を図４に
示す。カラー表示では輝度の向上が大きな課題であり、
開口率を上げる必要がある。また、開口率を向上させる
ことでバックライト等の光源の明るさを小さくすること
ができ、液晶表示装置の消費電力を低減させることがで
きる。
【０００５】
【発明が解決しようとする課題】ブラックマトリクスを
対向基板に作る場合、TFT 基板と対向基板との張り合せ
精度から、図３に示すようにブラックマトリクスはITO
画素電極に5 〜7 μｍ程度入り込んでいるため開口部の
面積を大きくできないという問題点があった。
対向基板に作る場合、TFT 基板と対向基板との張り合せ
精度から、図３に示すようにブラックマトリクスはITO
画素電極に5 〜7 μｍ程度入り込んでいるため開口部の
面積を大きくできないという問題点があった。
【０００６】図５に示すのはその問題の解決策を施した
第二の従来例である。この例では、ブラックマトリクス
を対向基板からTFT 基板に移した。このとき、ブラック
マトリクスとITO 画素電極を同一基板上に形成するた
め、張り合せ精度が向上し重なり領域が2 μm 程度で済
む。よって、ブラックマトリクスをTFT 基板に移すこと
で、図３の例では、図３（Ａ）に示す、開口率が約15％
（重なり領域７μｍ）から、図３（Ｂ）に示す、約40％
（重なり領域２μｍ）に大きく向上した。特に、前述し
た様に、対向基板を、駆動回路に対向する大きさを有す
るものとし、駆動回路を液晶領域の中に設けたもので
は、駆動回路領域と画素領域が近接となるため、駆動回
路においても遮光の必要が発生する。
第二の従来例である。この例では、ブラックマトリクス
を対向基板からTFT 基板に移した。このとき、ブラック
マトリクスとITO 画素電極を同一基板上に形成するた
め、張り合せ精度が向上し重なり領域が2 μm 程度で済
む。よって、ブラックマトリクスをTFT 基板に移すこと
で、図３の例では、図３（Ａ）に示す、開口率が約15％
（重なり領域７μｍ）から、図３（Ｂ）に示す、約40％
（重なり領域２μｍ）に大きく向上した。特に、前述し
た様に、対向基板を、駆動回路に対向する大きさを有す
るものとし、駆動回路を液晶領域の中に設けたもので
は、駆動回路領域と画素領域が近接となるため、駆動回
路においても遮光の必要が発生する。
【０００７】画素の遮光のためのブラックマトリクスを
TFT 基板に移し、その遮光膜にて駆動回路の遮光を行っ
た場合、遮光に関しては問題ないが、駆動回路のTFT と
ブラックマトリクスとの間の層間絶縁膜の容量が無視で
きなくなる。層間膜の厚さを3000Åとし、窒化膜を使用
すると単位面積当りの絶縁膜の容量は2.50×10-16 〔F/
μm2〕となり、たとえば、駆動回路のクロックライン等
に巾100 μm 、長さ50000 μm の配線があった場合、駆
動回路の配線とブラックマトリクスの間の容量は1.25×
10-9〔Ｆ〕となる。このとき、駆動回路の配線の遅延時
間は配線のシート抵抗を０．２〔Ω/ μm2〕とすると1.
25×10-7〔ｓ〕となり、数MHz で配線を駆動する場合に
問題となる。駆動回路は画素TFT と比較して回路特性が
重要で改善が必要である。
TFT 基板に移し、その遮光膜にて駆動回路の遮光を行っ
た場合、遮光に関しては問題ないが、駆動回路のTFT と
ブラックマトリクスとの間の層間絶縁膜の容量が無視で
きなくなる。層間膜の厚さを3000Åとし、窒化膜を使用
すると単位面積当りの絶縁膜の容量は2.50×10-16 〔F/
μm2〕となり、たとえば、駆動回路のクロックライン等
に巾100 μm 、長さ50000 μm の配線があった場合、駆
動回路の配線とブラックマトリクスの間の容量は1.25×
10-9〔Ｆ〕となる。このとき、駆動回路の配線の遅延時
間は配線のシート抵抗を０．２〔Ω/ μm2〕とすると1.
25×10-7〔ｓ〕となり、数MHz で配線を駆動する場合に
問題となる。駆動回路は画素TFT と比較して回路特性が
重要で改善が必要である。
【０００８】図６に示すのはブラックマトリクスを対向
基板からTFT 基板に移すことで駆動回路特性が悪くなる
問題の解決策を施した第三の従来例である。この例で
は、画素部のブラックマトリクスのみTFT 基板に移し、
駆動部のブラックマトリクスは対向基板に形成する。し
かし、この場合、開口率は向上するものの、ブラックマ
トリクスをTFT 基板と対向基板の両方に形成するため工
程数が増えることになる。
基板からTFT 基板に移すことで駆動回路特性が悪くなる
問題の解決策を施した第三の従来例である。この例で
は、画素部のブラックマトリクスのみTFT 基板に移し、
駆動部のブラックマトリクスは対向基板に形成する。し
かし、この場合、開口率は向上するものの、ブラックマ
トリクスをTFT 基板と対向基板の両方に形成するため工
程数が増えることになる。
【０００９】本発明は、工程数を増やさずに、開口率を
向上させた液晶表示装置を提供することを目的とする。
本発明は、工程数を増やさずに、駆動回路部の遮光でき
る液晶表示装置を提供することを目的とする。
向上させた液晶表示装置を提供することを目的とする。
本発明は、工程数を増やさずに、駆動回路部の遮光でき
る液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、薄膜トランジスタが接続された画素が複
数マトリクス状に配置された画素部と、活性層として結
晶化されたシリコン膜を有する薄膜トランジスタにより
構成された前記画素部を駆動する駆動回路部とを、同一
面上に有する第一の絶縁基板と、前記画素部に対向する
位置に設けられたカラーフィルタを有する、前記第一の
絶縁基板に対向する第二の絶縁基板と、前記第一の絶縁
基板と前記第二の絶縁基板との間に充填された液晶材
と、を少なくとも有するアクティブマトリクス型液晶表
示装置において、前記画素部には、ブラックマトリクス
が設けられ、前記第二の絶縁基板上の前記駆動回路部に
対向する位置に、R（赤）、G（緑）、B（青）の三種の
カラーフィルタが重ねて設けられることにより構成され
る遮光膜が設けられていることを特徴とするアクティブ
マトリクス型液晶表示装置である。
に、本発明は、薄膜トランジスタが接続された画素が複
数マトリクス状に配置された画素部と、活性層として結
晶化されたシリコン膜を有する薄膜トランジスタにより
構成された前記画素部を駆動する駆動回路部とを、同一
面上に有する第一の絶縁基板と、前記画素部に対向する
位置に設けられたカラーフィルタを有する、前記第一の
絶縁基板に対向する第二の絶縁基板と、前記第一の絶縁
基板と前記第二の絶縁基板との間に充填された液晶材
と、を少なくとも有するアクティブマトリクス型液晶表
示装置において、前記画素部には、ブラックマトリクス
が設けられ、前記第二の絶縁基板上の前記駆動回路部に
対向する位置に、R（赤）、G（緑）、B（青）の三種の
カラーフィルタが重ねて設けられることにより構成され
る遮光膜が設けられていることを特徴とするアクティブ
マトリクス型液晶表示装置である。
【００１１】また、本発明の他の構成は、薄膜トランジ
スタが接続された画素が複数マトリクス状に配置された
画素部と、活性層として結晶化されたシリコン膜を有す
る薄膜トランジスタにより構成された前記画素部を駆動
する駆動回路部とを、同一面上に有する第一の絶縁基板
と、前記画素部に対向する位置に設けられたカラーフィ
ルタを有する、前記第一の絶縁基板に対向する第二の絶
縁基板と、前記第一の絶縁基板と前記第二の絶縁基板と
の間に充填された液晶材と、を少なくとも有するアクテ
ィブマトリクス型液晶表示装置において、前記画素部に
は、ブラックマトリクスが設けられ、前記駆動回路部
は、前記ブラックマトリクスと同一材料によって構成さ
れる配線材を有し、前記第二の絶縁基板上の前記駆動回
路部に対向する位置に、R（赤）、G（緑）、B（青）の
三種のカラーフィルタが重ねて設けられることにより構
成される遮光膜が設けられていることを特徴とするアク
ティブマトリクス型液晶表示装置である。
スタが接続された画素が複数マトリクス状に配置された
画素部と、活性層として結晶化されたシリコン膜を有す
る薄膜トランジスタにより構成された前記画素部を駆動
する駆動回路部とを、同一面上に有する第一の絶縁基板
と、前記画素部に対向する位置に設けられたカラーフィ
ルタを有する、前記第一の絶縁基板に対向する第二の絶
縁基板と、前記第一の絶縁基板と前記第二の絶縁基板と
の間に充填された液晶材と、を少なくとも有するアクテ
ィブマトリクス型液晶表示装置において、前記画素部に
は、ブラックマトリクスが設けられ、前記駆動回路部
は、前記ブラックマトリクスと同一材料によって構成さ
れる配線材を有し、前記第二の絶縁基板上の前記駆動回
路部に対向する位置に、R（赤）、G（緑）、B（青）の
三種のカラーフィルタが重ねて設けられることにより構
成される遮光膜が設けられていることを特徴とするアク
ティブマトリクス型液晶表示装置である。
【００１２】また、本発明の他の構成は、上記の各構成
において、遮光膜を構成する、R（赤）、G（緑）、B
（青）の三種のカラーフィルタのそれぞれは、前記画素
部に対向する位置に設けられた同種のカラーフィルタと
同一組成を有していることを特徴とするアクティブマト
リクス型液晶表示装置である。
において、遮光膜を構成する、R（赤）、G（緑）、B
（青）の三種のカラーフィルタのそれぞれは、前記画素
部に対向する位置に設けられた同種のカラーフィルタと
同一組成を有していることを特徴とするアクティブマト
リクス型液晶表示装置である。
【００１３】また、本発明の他の構成は、上記の各構成
に置いてにおいて、駆動回路は、直接または薄膜を介し
て前記液晶材に接していることを特徴とするアクティブ
マトリクス型液晶表示装置である。
に置いてにおいて、駆動回路は、直接または薄膜を介し
て前記液晶材に接していることを特徴とするアクティブ
マトリクス型液晶表示装置である。
【００１４】
【００１５】
【００１６】
【００１７】本発明は上記の課題を克服した、工程数を
増やさないで開口率を向上させるものであり、その構成
を図１に示す。この例では、画素部のブラックマトリク
スを、開口率向上のためTFT 基板上に設け、駆動回路部
の遮光膜としてカラーフィルタR 、G 、B を、対向基板
上の同一位置に三枚重ねて設ける。図10にカラーフィル
タR 、G 、B の分光特性を示す。カラーフィルタR 、G
、B を三枚重ねると、図10に示すように可視光が透過
せず、遮光膜として用いることができる。また、駆動回
路上に、画素部のブラックマトリクスと同層の遮光膜を
作る必要がないため、画素部では、ブラックマトリクス
として用いられている材料を、駆動回路部の配線材を構
成する材料として用いることが可能である。
増やさないで開口率を向上させるものであり、その構成
を図１に示す。この例では、画素部のブラックマトリク
スを、開口率向上のためTFT 基板上に設け、駆動回路部
の遮光膜としてカラーフィルタR 、G 、B を、対向基板
上の同一位置に三枚重ねて設ける。図10にカラーフィル
タR 、G 、B の分光特性を示す。カラーフィルタR 、G
、B を三枚重ねると、図10に示すように可視光が透過
せず、遮光膜として用いることができる。また、駆動回
路上に、画素部のブラックマトリクスと同層の遮光膜を
作る必要がないため、画素部では、ブラックマトリクス
として用いられている材料を、駆動回路部の配線材を構
成する材料として用いることが可能である。
【００１８】以下に本実施例におけるアクティブマトリ
クス回路を用いた液晶表示装置の基板の作製方法の説明
を行う。以下、本実施例のモノリシック型アクティブマ
トリクス回路を得る制作工程について、図７を用いて説
明する。この工程は低温ポリシリコンプロセスのもので
ある。図7 の左側に駆動回路のTFT の作製工程を、右側
にアクティブマトリクス回路のTFT の作製工程をそれぞ
れ示す。まず、第一の絶縁基板としてガラス基板（701)
の上に、下地酸化膜（702)として厚さ1000〜3000Åの酸
化珪素膜を形成した。この酸化珪素膜の形成方法として
は、酸素雰囲気中でのスパッタ法やプラズマCVD 法を用
いればよい。
クス回路を用いた液晶表示装置の基板の作製方法の説明
を行う。以下、本実施例のモノリシック型アクティブマ
トリクス回路を得る制作工程について、図７を用いて説
明する。この工程は低温ポリシリコンプロセスのもので
ある。図7 の左側に駆動回路のTFT の作製工程を、右側
にアクティブマトリクス回路のTFT の作製工程をそれぞ
れ示す。まず、第一の絶縁基板としてガラス基板（701)
の上に、下地酸化膜（702)として厚さ1000〜3000Åの酸
化珪素膜を形成した。この酸化珪素膜の形成方法として
は、酸素雰囲気中でのスパッタ法やプラズマCVD 法を用
いればよい。
【００１９】その後、プラズマCVD 法やLPCVD 法によっ
てアモルファスのシリコン膜を300〜1500Å、好ましく
は500 〜1000Åに形成した。そして、500 ℃以上、好ま
しくは、500 〜600 ℃の温度で熱アニールを行い、シリ
コン膜を結晶化させた、もしくは、結晶性を高めた。熱
アニールによって結晶化ののち、光（レーザーなど）ア
ニールをおこなって、さらに結晶化を高めてもよい。ま
た、熱アニールによる結晶化の際に特開平6-244103、同
6-244104に記述されているように、ニッケル等のシリコ
ンの結晶化を促進させる元素（触媒元素）を添加しても
よい。
てアモルファスのシリコン膜を300〜1500Å、好ましく
は500 〜1000Åに形成した。そして、500 ℃以上、好ま
しくは、500 〜600 ℃の温度で熱アニールを行い、シリ
コン膜を結晶化させた、もしくは、結晶性を高めた。熱
アニールによって結晶化ののち、光（レーザーなど）ア
ニールをおこなって、さらに結晶化を高めてもよい。ま
た、熱アニールによる結晶化の際に特開平6-244103、同
6-244104に記述されているように、ニッケル等のシリコ
ンの結晶化を促進させる元素（触媒元素）を添加しても
よい。
【００２０】次にシリコン膜をエッチングして、島状の
駆動回路のＴＦＴの活性層（７０３）（ｐチャネル型Ｔ
ＦＴ用）、（７０４）（Ｎチャネル型ＴＦＴ用）とマト
リクス回路のＴＦＴ（画素ＴＦＴ）の活性層（７０５）
を形成した。さらに、酸素雰囲気中でのスパッタ法によ
って厚さ５００〜２０００Åの酸化珪素のゲート絶縁膜
（７０６）を形成した。ゲート絶縁膜の形成方法として
は、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ
法によって酸化珪素膜を形成する場合には、原料ガスと
して、一酸化二窒素（Ｎ２Ｏ）もしくは酸素（Ｏ２）と
モノシラン（ＳｉＨ４）を用いることが好ましかった。
駆動回路のＴＦＴの活性層（７０３）（ｐチャネル型Ｔ
ＦＴ用）、（７０４）（Ｎチャネル型ＴＦＴ用）とマト
リクス回路のＴＦＴ（画素ＴＦＴ）の活性層（７０５）
を形成した。さらに、酸素雰囲気中でのスパッタ法によ
って厚さ５００〜２０００Åの酸化珪素のゲート絶縁膜
（７０６）を形成した。ゲート絶縁膜の形成方法として
は、プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ
法によって酸化珪素膜を形成する場合には、原料ガスと
して、一酸化二窒素（Ｎ２Ｏ）もしくは酸素（Ｏ２）と
モノシラン（ＳｉＨ４）を用いることが好ましかった。
【００２１】その後、厚さ2000〜6000Åのアルミニウム
をスパッタ法によって基板全面に形成した。ここでアル
ミニウムはその後の熱プロセスによってヒロックが発生
するのを防止するため、シリコンまたはスカンジウム、
パラジウムなどを含有するものを用いてもよい。そして
これをエッチングしてゲート電極（707 、708 、709）
を形成する。（図7 （A ）） 次に、このアルミニウムを陽極酸化する。陽極酸化によ
ってアルミニウムの表面は酸化アルミニウム（710 、71
1 、712 ）となり、絶縁物としての効果を有する様にな
る。（図7 （B ））
をスパッタ法によって基板全面に形成した。ここでアル
ミニウムはその後の熱プロセスによってヒロックが発生
するのを防止するため、シリコンまたはスカンジウム、
パラジウムなどを含有するものを用いてもよい。そして
これをエッチングしてゲート電極（707 、708 、709）
を形成する。（図7 （A ）） 次に、このアルミニウムを陽極酸化する。陽極酸化によ
ってアルミニウムの表面は酸化アルミニウム（710 、71
1 、712 ）となり、絶縁物としての効果を有する様にな
る。（図7 （B ））
【００２２】次に、Ｐチャネル型ＴＦＴの活性層を覆う
フォトレジストのマスク（７１３）を形成する。そして
イオンドーピング法によってフォスフィンをドーピング
ガスとして燐を注入する。ドーズ量は１×１０１２〜５
×１０ １３ 原子／ｃｍ２とする。この結果として、強い
Ｎ型領域（ソース、ドレイン）（７１４、７１５）が形
成される。（図７（Ｃ））次に、Ｎチャネル型ＴＦＴの
活性層および画素ＴＦＴの活性層を覆うフォトレジスト
のマスク（７１６）を形成する。そして再びイオンドー
ピング法によってジボラン（Ｂ２Ｈ６）をドーピングガ
スとしてホウ素を注入する。ドーズ量は５×１０１４〜
８×１０１５原子／ｃｍ２とする。この結果として、Ｐ
型領域（７１７）が形成される。以上のドーピングによ
り、強いＮ型領域（ソース、ドレイン）（７１４、７１
５）、強いＰ型領域（ソース、ドレイン）（７１７）が
形成される。（図７（Ｄ））
フォトレジストのマスク（７１３）を形成する。そして
イオンドーピング法によってフォスフィンをドーピング
ガスとして燐を注入する。ドーズ量は１×１０１２〜５
×１０ １３ 原子／ｃｍ２とする。この結果として、強い
Ｎ型領域（ソース、ドレイン）（７１４、７１５）が形
成される。（図７（Ｃ））次に、Ｎチャネル型ＴＦＴの
活性層および画素ＴＦＴの活性層を覆うフォトレジスト
のマスク（７１６）を形成する。そして再びイオンドー
ピング法によってジボラン（Ｂ２Ｈ６）をドーピングガ
スとしてホウ素を注入する。ドーズ量は５×１０１４〜
８×１０１５原子／ｃｍ２とする。この結果として、Ｐ
型領域（７１７）が形成される。以上のドーピングによ
り、強いＮ型領域（ソース、ドレイン）（７１４、７１
５）、強いＰ型領域（ソース、ドレイン）（７１７）が
形成される。（図７（Ｄ））
【００２３】その後、450 〜850 ℃で0.5 〜3 時間の熱
アニールを施すことにより、ドーピングによるダメージ
を回復せしめ、ドーピング不純物を活性化、シリコンの
結晶性を回復させた。その後、全面に層間絶縁物（718
）として、プラズマCVD 法によって酸化珪素膜を厚さ3
000〜6000Å形成した。これは、窒化珪素膜あるいは酸
化珪素膜と窒化珪素膜の多層膜であってもよい。そし
て、層間絶縁膜（718 ）をウエットエッチング法または
ドライエッチング法によって、エッチングして、ソース
/ ドレインにコンタクトホールを形成した。
アニールを施すことにより、ドーピングによるダメージ
を回復せしめ、ドーピング不純物を活性化、シリコンの
結晶性を回復させた。その後、全面に層間絶縁物（718
）として、プラズマCVD 法によって酸化珪素膜を厚さ3
000〜6000Å形成した。これは、窒化珪素膜あるいは酸
化珪素膜と窒化珪素膜の多層膜であってもよい。そし
て、層間絶縁膜（718 ）をウエットエッチング法または
ドライエッチング法によって、エッチングして、ソース
/ ドレインにコンタクトホールを形成した。
【００２４】そして、スパッタ法によって厚さ2000〜60
00Åのアルミニウム膜、もしくはチタンとアルミニウム
の多層膜を形成する。これをエッチングして、周辺回路
の電極・配線（719 、720 、721 ）および画素TFT の電
極・配線（722 、723 ）を形成した。（図7 （E ））さ
らに、プラズマCVD 法によって、厚さ1000〜3000Åの窒
化珪素膜（724 ）をパッシベーション膜として形成し、
これをエッチングして、画素TFT の電極（723 ）に達す
るコンタクトホールを形成した。次に、スパッタ法で成
膜した厚さ500 〜1500ÅのITO(インジウム錫酸化物）膜
をエッチングして、画素電極（725 ）を形成した。そし
て、プラズマCVD 法によって、厚さ2000Åの窒化珪素膜
（726 ）を形成し、これをエッチングして層間膜とし
た。
00Åのアルミニウム膜、もしくはチタンとアルミニウム
の多層膜を形成する。これをエッチングして、周辺回路
の電極・配線（719 、720 、721 ）および画素TFT の電
極・配線（722 、723 ）を形成した。（図7 （E ））さ
らに、プラズマCVD 法によって、厚さ1000〜3000Åの窒
化珪素膜（724 ）をパッシベーション膜として形成し、
これをエッチングして、画素TFT の電極（723 ）に達す
るコンタクトホールを形成した。次に、スパッタ法で成
膜した厚さ500 〜1500ÅのITO(インジウム錫酸化物）膜
をエッチングして、画素電極（725 ）を形成した。そし
て、プラズマCVD 法によって、厚さ2000Åの窒化珪素膜
（726 ）を形成し、これをエッチングして層間膜とし
た。
【００２５】最後に、スパッタ法によって厚さ2000Åの
チタンかクロム膜を形成する。これをエッチングして画
素部ブラックマトリクス（727 ）を形成した。ここで
は、ブラックマトリクスが最上層であるがITO とブラッ
クマトリクスは逆でもよい。
チタンかクロム膜を形成する。これをエッチングして画
素部ブラックマトリクス（727 ）を形成した。ここで
は、ブラックマトリクスが最上層であるがITO とブラッ
クマトリクスは逆でもよい。
【００２６】次に、対向基板の製造方法について、図８
を用いて説明する。図８に、実施例１における対向基板
の工程断面図を示す。第二の絶縁基板としてガラス基板
（８０１）の上に、カラーフィルタ（８０２）として厚
さ１．６μｍの赤のカラーレジストをスピナーを用いて
塗布する。次に９０℃の温度で乾燥し、露光、現像、水
洗を行い、２１０℃の温度で乾燥する。それにより、第
一の絶縁基板上に形成された、駆動回路部の全面、及び
画素部のＲ（赤）領域に対向する、対向基板上の位置
に、赤（Ｒ）のカラーフィルタが形成される。次に、同
じ方法で、前工程により駆動回路の全面に対向する赤
（Ｒ）を塗布した領域、及び画素部のＧ（緑）領域に対
向する、対向基板上の位置に、厚さ１．４μｍのＧ
（緑）のカラーフィルタ（８０３）を形成する。次に、
同じ方法で、前工程により駆動回路の全面に対向するＧ
（緑）を塗布した領域、及び画素部のＧ（緑）領域に対
向する、対向基板上の位置に、厚さ１．５μｍのＢ
（青）のカラーフィルタ（８０４）を形成する。その
後、残差除去のためにＯ２アッシングを行い、次にカラ
ーフィルタを保護するための厚さ１．１μｍのオーバー
コート膜を形成する。最後に、スパッタ法で全面に厚さ
５００〜１５００ÅのＩＴＯ（インジウム錫酸化物）膜
を成膜して、対向電極（８０５）を形成する。
を用いて説明する。図８に、実施例１における対向基板
の工程断面図を示す。第二の絶縁基板としてガラス基板
（８０１）の上に、カラーフィルタ（８０２）として厚
さ１．６μｍの赤のカラーレジストをスピナーを用いて
塗布する。次に９０℃の温度で乾燥し、露光、現像、水
洗を行い、２１０℃の温度で乾燥する。それにより、第
一の絶縁基板上に形成された、駆動回路部の全面、及び
画素部のＲ（赤）領域に対向する、対向基板上の位置
に、赤（Ｒ）のカラーフィルタが形成される。次に、同
じ方法で、前工程により駆動回路の全面に対向する赤
（Ｒ）を塗布した領域、及び画素部のＧ（緑）領域に対
向する、対向基板上の位置に、厚さ１．４μｍのＧ
（緑）のカラーフィルタ（８０３）を形成する。次に、
同じ方法で、前工程により駆動回路の全面に対向するＧ
（緑）を塗布した領域、及び画素部のＧ（緑）領域に対
向する、対向基板上の位置に、厚さ１．５μｍのＢ
（青）のカラーフィルタ（８０４）を形成する。その
後、残差除去のためにＯ２アッシングを行い、次にカラ
ーフィルタを保護するための厚さ１．１μｍのオーバー
コート膜を形成する。最後に、スパッタ法で全面に厚さ
５００〜１５００ÅのＩＴＯ（インジウム錫酸化物）膜
を成膜して、対向電極（８０５）を形成する。
【００２７】このようにして、画素部に対向する、対向
基板上の位置には、個々の画素に対応した、Ｒ、Ｇ、Ｂ
の三色のカラーフィルタを設け、駆動回路部全面に対向
する、対向基板上の領域には、Ｒ、Ｇ、Ｂの三種（三
色）のカラーフィルタが重ねて設けられる。Ｒ、Ｇ、Ｂ
の三種（三色）のカラーフィルターを重ねると、可視光
をほとんど通さなくなるため、視覚において黒表示とな
り、実質的な遮光膜を構成することができる。
基板上の位置には、個々の画素に対応した、Ｒ、Ｇ、Ｂ
の三色のカラーフィルタを設け、駆動回路部全面に対向
する、対向基板上の領域には、Ｒ、Ｇ、Ｂの三種（三
色）のカラーフィルタが重ねて設けられる。Ｒ、Ｇ、Ｂ
の三種（三色）のカラーフィルターを重ねると、可視光
をほとんど通さなくなるため、視覚において黒表示とな
り、実質的な遮光膜を構成することができる。
【００２８】次に、アクティブマトリクス型液晶表示装
置の組立工程を以下に説明する。TFT 基板、対向基板を
洗浄し、薬液等を十分におとす。次に、配向膜をTFT 基
板、対向基板に付着させる。配向膜はある一定の溝が刻
まれ、その溝にそって、液晶分子が均一に配列する。配
向膜材料にはブチルセルソングかn-メチルピロリドンと
いった溶媒に溶媒の約10重量％のポリイミドを溶解した
ものを用いる。これをポリイミドワニスと呼ぶ。ポリイ
ミドワニスはフレキソ印刷装置によって印刷する。
置の組立工程を以下に説明する。TFT 基板、対向基板を
洗浄し、薬液等を十分におとす。次に、配向膜をTFT 基
板、対向基板に付着させる。配向膜はある一定の溝が刻
まれ、その溝にそって、液晶分子が均一に配列する。配
向膜材料にはブチルセルソングかn-メチルピロリドンと
いった溶媒に溶媒の約10重量％のポリイミドを溶解した
ものを用いる。これをポリイミドワニスと呼ぶ。ポリイ
ミドワニスはフレキソ印刷装置によって印刷する。
【００２９】そして、TFT 基板、対向基板の両基板に付
着した配向膜を加熱、硬化させる。これをベークとよ
び、最高温度約300 ℃の熱風を送り加熱し、ポリイミド
ワニスを焼成、硬化させるものである。その次に配向膜
の付着したガラス基板を毛足の長さ2 〜3mm のバフ布
（レイヨン、ナイロン等の繊維）で一定方向にこすり、
微細な溝をつくるラビング工程を行う。そして、TFT 基
板もしくは対向基板のいずれかに、ポリマー系、ガラス
系、シリカ系等の球のスペーサを散布する。スペーサの
散布の方式としては純水、アルコール等の溶媒にスペー
サをまぜ、ガラス基板上に散布するウエット方式と、溶
媒を一切使用せずスペーサを散布するドライ方式があ
る。
着した配向膜を加熱、硬化させる。これをベークとよ
び、最高温度約300 ℃の熱風を送り加熱し、ポリイミド
ワニスを焼成、硬化させるものである。その次に配向膜
の付着したガラス基板を毛足の長さ2 〜3mm のバフ布
（レイヨン、ナイロン等の繊維）で一定方向にこすり、
微細な溝をつくるラビング工程を行う。そして、TFT 基
板もしくは対向基板のいずれかに、ポリマー系、ガラス
系、シリカ系等の球のスペーサを散布する。スペーサの
散布の方式としては純水、アルコール等の溶媒にスペー
サをまぜ、ガラス基板上に散布するウエット方式と、溶
媒を一切使用せずスペーサを散布するドライ方式があ
る。
【００３０】その次に、TFT 基板の画素部の外枠に封止
材を塗布する。封止材塗布にはTFT基板と対向基板を接
着する役割と注入した液晶材が外部に流出するのを防ぐ
目的がある。封止材の材料はエポキシ樹脂とフェノール
硬化材をエチルセルソルブの溶媒に溶かしたものが使用
される。封止材塗布に2 枚のガラス基板の張り合わせを
行う。方法は約160 ℃の高温プレスによって、約3 時間
で封止材を硬化する加熱硬化方式をとる。次に、TFT 基
板と対向基板を張り合せ、液晶注入口より液晶材をいれ
て、液晶材注入口を封止する。以上、述べたようにして
本実施例の液晶表示装置は構成される。
材を塗布する。封止材塗布にはTFT基板と対向基板を接
着する役割と注入した液晶材が外部に流出するのを防ぐ
目的がある。封止材の材料はエポキシ樹脂とフェノール
硬化材をエチルセルソルブの溶媒に溶かしたものが使用
される。封止材塗布に2 枚のガラス基板の張り合わせを
行う。方法は約160 ℃の高温プレスによって、約3 時間
で封止材を硬化する加熱硬化方式をとる。次に、TFT 基
板と対向基板を張り合せ、液晶注入口より液晶材をいれ
て、液晶材注入口を封止する。以上、述べたようにして
本実施例の液晶表示装置は構成される。
【００３１】〔実施例２〕図９に、本発明の第二の実施
例であり、画素部のブラックマトリクスを構成する材料
と、同じ材料を使用して駆動回路の配線材を形成する例
を示す。すなわち、画素部のブラックマトリクスを構成
するために形成した、チタンやクロム等の薄膜を、ブラ
ックマトリクスのみならず、駆動回路の配線材として用
いるものである。
例であり、画素部のブラックマトリクスを構成する材料
と、同じ材料を使用して駆動回路の配線材を形成する例
を示す。すなわち、画素部のブラックマトリクスを構成
するために形成した、チタンやクロム等の薄膜を、ブラ
ックマトリクスのみならず、駆動回路の配線材として用
いるものである。
【００３２】この様にブラックマトリクスがTFT 基板に
存在する場合、前述した様に駆動回路上には容量結合の
発生を防ぐため、画素部のブラックマトリクスと同一材
料の、チタンやクロムの薄膜を加工して、遮光膜を形成
することはできない。しかし、チタンやクロムの薄膜
を、駆動回路全体を覆うようにして設けるのではなく、
容量結合が問題にならない程度に、駆動回路の一部を覆
う程度に設けることは、何ら問題がない。チタンやクロ
ムの薄膜は、高い導電性を有しているので、この膜を使
用し配線材を形成することにより、駆動回路の多層配線
化及び、素子密度の向上による面積の縮小が可能であ
る。
存在する場合、前述した様に駆動回路上には容量結合の
発生を防ぐため、画素部のブラックマトリクスと同一材
料の、チタンやクロムの薄膜を加工して、遮光膜を形成
することはできない。しかし、チタンやクロムの薄膜
を、駆動回路全体を覆うようにして設けるのではなく、
容量結合が問題にならない程度に、駆動回路の一部を覆
う程度に設けることは、何ら問題がない。チタンやクロ
ムの薄膜は、高い導電性を有しているので、この膜を使
用し配線材を形成することにより、駆動回路の多層配線
化及び、素子密度の向上による面積の縮小が可能であ
る。
【００３３】図１２に、インバーターチェーンの構成を
示す。図１２（Ｂ）は、ブラックマトリクスを形成する
ために成膜されるチタンやクロム等の薄膜を、ブラック
スマトリクスのみでなく、駆動回路の配線材に使用し
て、インバーターチェーンを構成した例を示す。図１２
（Ａ）に示すように、インバータチェーンを他の配線が
横切る場合、配線材を使用しない場合は、インバータと
インバータの間に配線を通さなければならない。しか
し、図１２（Ｂ）に示すように、ブラックマトリクスを
形成する際に同時に配線材を形成し、これを用いてイン
バーターチェーンを横切る配線を形成することで、イン
バータに配線を重ねることができる。これにより、駆動
回路の多層配線化、素子密度向上による、駆動回路の面
積の縮小が可能となる。
示す。図１２（Ｂ）は、ブラックマトリクスを形成する
ために成膜されるチタンやクロム等の薄膜を、ブラック
スマトリクスのみでなく、駆動回路の配線材に使用し
て、インバーターチェーンを構成した例を示す。図１２
（Ａ）に示すように、インバータチェーンを他の配線が
横切る場合、配線材を使用しない場合は、インバータと
インバータの間に配線を通さなければならない。しか
し、図１２（Ｂ）に示すように、ブラックマトリクスを
形成する際に同時に配線材を形成し、これを用いてイン
バーターチェーンを横切る配線を形成することで、イン
バータに配線を重ねることができる。これにより、駆動
回路の多層配線化、素子密度向上による、駆動回路の面
積の縮小が可能となる。
【００３４】〔実施例３〕図11に示すのは、本発明の第
三の実施例であり、カラーフィルタを使用しない場合の
TFT 基板の例である。一般に、三板式の液晶プロジェク
タ等ではカラーフィルタを使用しない。この場合は、対
向基板上に、通常の遮光膜を形成し、画素のブラックマ
トリクスと同一膜で駆動回路の配線材を形成することに
より、駆動回路の多層配線化、素子密度向上による面積
の縮小が可能となる。また、この例ではITO を最上層に
形成した場合を示してある。
三の実施例であり、カラーフィルタを使用しない場合の
TFT 基板の例である。一般に、三板式の液晶プロジェク
タ等ではカラーフィルタを使用しない。この場合は、対
向基板上に、通常の遮光膜を形成し、画素のブラックマ
トリクスと同一膜で駆動回路の配線材を形成することに
より、駆動回路の多層配線化、素子密度向上による面積
の縮小が可能となる。また、この例ではITO を最上層に
形成した場合を示してある。
【００３５】
【発明の効果】以上述べたように、本発明では、画素部
の遮光膜としてブラックマトリクスを用いてTFT 基板上
に設け、駆動回路部の遮光膜としてカラーフィルタR 、
G 、Bを対向基板上の同一位置に三枚重ねて設けること
により、工程数を増やさないで開口率を向上させること
ができる。また、ブラックマトリクスと同じ膜を配線材
として使うことにより、駆動回路の高密度化が可能であ
る。
の遮光膜としてブラックマトリクスを用いてTFT 基板上
に設け、駆動回路部の遮光膜としてカラーフィルタR 、
G 、Bを対向基板上の同一位置に三枚重ねて設けること
により、工程数を増やさないで開口率を向上させること
ができる。また、ブラックマトリクスと同じ膜を配線材
として使うことにより、駆動回路の高密度化が可能であ
る。
【図１】 アクティブマトリクス型液晶表示装置の断面
図の一例を示す図
図の一例を示す図
【図２】 アクティブマトリクス型液晶表示装置の第一
従来例を示す図
従来例を示す図
【図３】 アクティブマトリクス型液晶表示装置の第一
従来例の拡大図
従来例の拡大図
【図４】 アクティブマトリクス型液晶表示装置の第一
従来例の断面図
従来例の断面図
【図５】 アクティブマトリクス型液晶表示装置の第二
従来例の断面図
従来例の断面図
【図６】 アクティブマトリクス型液晶表示装置の第三
従来例の断面図
従来例の断面図
【図７】 本発明の低温ポリシリコンプロセスの工程断
面図（TFT 基板）
面図（TFT 基板）
【図８】 本発明の対向基板の工程断面図
【図９】 本発明の第二の実施例を示す図
【図１０】 カラーフィルタ（R,G,B ）の分光特性を示
す図
す図
【図１１】 本発明の第三の実施例を示す図
【図１２】 本発明を使用した駆動回路のパターン例を
示す図
示す図
701 、801 ガラス基板 702 下地酸化珪素 703 〜705 シリコン活性層 706 ゲート絶縁膜 707 〜709 Alゲート端子 710 〜712 陽極酸化膜 713 〜716 フォトレジスト 714 〜715 強いＮ型領域（ソー
ス、ドレイン） 717 強いＰ型領域（ソー
ス、ドレイン） 718 、726 層間絶縁膜 719 〜724 Al電極 725 画素透明電極 727 ブラックマトリクス 802 〜804 カラーフィルタ
ス、ドレイン） 717 強いＰ型領域（ソー
ス、ドレイン） 718 、726 層間絶縁膜 719 〜724 Al電極 725 画素透明電極 727 ブラックマトリクス 802 〜804 カラーフィルタ
フロントページの続き 合議体 審判長 松本 邦夫 審判官 吉田 禎治 審判官 東森 秀朋 (56)参考文献 特開 昭58−85478（ＪＰ，Ａ) 特開 平６−331975（ＪＰ，Ａ) 特開 昭62−250416（ＪＰ，Ａ) 特開 平４−362924（ＪＰ，Ａ) 特開 平５−134272（ＪＰ，Ａ) 特開 平７−56160（ＪＰ，Ａ) 実開 昭58−54679（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1335 G02F 1/136
Claims (4)
- 【請求項１】薄膜トランジスタが接続された画素が複数
マトリクス状に配置された画素部と、活性層として結晶
化されたシリコン膜を有する薄膜トランジスタにより構
成された前記画素部を駆動する駆動回路部とを、同一面
上に有する第一の絶縁基板と、 前記画素部に対向する位置に設けられたカラーフィルタ
を有する、前記第一の絶縁基板に対向する第二の絶縁基
板と、 前記第一の絶縁基板と前記第二の絶縁基板との間に充填
された液晶材と、 を少なくとも有するアクティブマトリクス型液晶表示装
置において、 前記画素部には、ブラックマトリクスが設けられ、 前記第二の絶縁基板上の前記駆動回路部に対向する位置
に、R（赤）、G（緑）、B（青）の三種のカラーフィル
タが重ねて設けられることにより構成される遮光膜が設
けられていることを特徴とするアクティブマトリクス型
液晶表示装置。 - 【請求項２】薄膜トランジスタが接続された画素が複数
マトリクス状に配置された画素部と、活性層として結晶
化されたシリコン膜を有する薄膜トランジスタにより構
成された前記画素部を駆動する駆動回路部とを、同一面
上に有する第一の絶縁基板と、 前記画素部に対向する位置に設けられたカラーフィルタ
を有する、前記第一の絶縁基板に対向する第二の絶縁基
板と、 前記第一の絶縁基板と前記第二の絶縁基板との間に充填
された液晶材と、 を少なくとも有するアクティブマトリクス型液晶表示装
置において、 前記画素部には、ブラックマトリクスが設けられ、 前記駆動回路部は、前記ブラックマトリクスと同一材料
によって構成される配線材を有し、 前記第二の絶縁基板上の前記駆動回路部に対向する位置
に、R（赤）、G（緑）、B（青）の三種のカラーフィル
タが重ねて設けられることにより構成される遮光膜が設
けられていることを特徴とするアクティブマトリクス型
液晶表示装置。 - 【請求項３】請求項1または２において、前記遮光膜を
構成する、R（赤）、G（緑）、B（青）の三種のカラー
フィルタのそれぞれは、前記画素部に対向する位置に設
けられた同種のカラーフィルタと同一組成を有している
ことを特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項４】請求項1乃至３のいずれか一において、前
記駆動回路は、直接または薄膜を介して前記液晶材に接
していることを特徴とするアクティブマトリクス型液晶
表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16000395A JP3163576B2 (ja) | 1995-06-01 | 1995-06-01 | アクティブマトリクス型液晶表示装置 |
| JP2000005318A JP3594863B2 (ja) | 1995-06-01 | 2000-01-14 | アクティブマトリクス型表示装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16000395A JP3163576B2 (ja) | 1995-06-01 | 1995-06-01 | アクティブマトリクス型液晶表示装置 |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11303197A Division JP2000131678A (ja) | 1999-10-25 | 1999-10-25 | アクティブマトリクス型液晶表示装置 |
| JP2000005314A Division JP3327281B2 (ja) | 1995-06-01 | 2000-01-14 | アクティブマトリクス型表示装置 |
| JP2000005318A Division JP3594863B2 (ja) | 1995-06-01 | 2000-01-14 | アクティブマトリクス型表示装置の作製方法 |
| JP2000005322A Division JP2000155313A (ja) | 2000-01-01 | 2000-01-14 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08328000A JPH08328000A (ja) | 1996-12-13 |
| JP3163576B2 true JP3163576B2 (ja) | 2001-05-08 |
Family
ID=15705882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16000395A Expired - Fee Related JP3163576B2 (ja) | 1995-06-01 | 1995-06-01 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163576B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465268B2 (en) | 1997-05-22 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an electro-optical device |
| JP4053136B2 (ja) | 1998-06-17 | 2008-02-27 | 株式会社半導体エネルギー研究所 | 反射型半導体表示装置 |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP4536198B2 (ja) * | 1999-03-15 | 2010-09-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TWI245950B (en) | 1999-03-19 | 2005-12-21 | Sharp Kk | Liquid crystal display apparatus |
| JP2001175198A (ja) | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2008083731A (ja) * | 2000-01-26 | 2008-04-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2002040486A (ja) | 2000-05-19 | 2002-02-06 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| TW525216B (en) | 2000-12-11 | 2003-03-21 | Semiconductor Energy Lab | Semiconductor device, and manufacturing method thereof |
| US7081704B2 (en) | 2002-08-09 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5478817B2 (ja) * | 2007-08-30 | 2014-04-23 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
| JP2009116335A (ja) * | 2008-11-12 | 2009-05-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2009230152A (ja) * | 2009-06-04 | 2009-10-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置の作製方法 |
| JP2010152376A (ja) * | 2010-02-02 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014016631A (ja) * | 2013-09-05 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| JP2017010039A (ja) * | 2016-08-25 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854679U (ja) * | 1981-10-09 | 1983-04-13 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS5885478A (ja) * | 1981-11-16 | 1983-05-21 | ソニー株式会社 | 液晶表示装置 |
| JPS62250416A (ja) * | 1986-04-23 | 1987-10-31 | Stanley Electric Co Ltd | Ｔｆｔ組込型カラ−液晶表示素子 |
| JPS64930A (en) * | 1987-06-24 | 1989-01-05 | Alps Electric Co Ltd | Liquid crystal element |
| JPH0385768A (ja) * | 1989-08-30 | 1991-04-10 | Sumitomo Metal Ind Ltd | 薄膜半導体素子 |
| JP2967126B2 (ja) * | 1990-09-05 | 1999-10-25 | セイコーインスツルメンツ株式会社 | 平板型光弁基板用半導体集積回路装置 |
| JP3120879B2 (ja) * | 1991-11-08 | 2000-12-25 | キヤノン株式会社 | アクティブマトリクス型液晶表示素子の駆動用半導体装置の製造方法 |
| JP2638713B2 (ja) * | 1992-07-16 | 1997-08-06 | 株式会社フロンテック | アクティブマトリックス液晶表示装置 |
| JP3244552B2 (ja) * | 1992-12-09 | 2002-01-07 | セイコーエプソン株式会社 | アクティブ・マトリックス型表示装置及びその製造方法 |
| JP2806741B2 (ja) * | 1993-05-24 | 1998-09-30 | 日本電気株式会社 | カラー液晶ディスプレイ |
| JP3352778B2 (ja) * | 1993-08-23 | 2002-12-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス液晶表示素子 |
| JPH07248507A (ja) * | 1994-03-10 | 1995-09-26 | Matsushita Electron Corp | 液晶表示装置 |
-
1995
- 1995-06-01 JP JP16000395A patent/JP3163576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08328000A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| JP3163576B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09179130A (ja) | 液晶表示装置 | |
| JP2600929B2 (ja) | 液晶画像表示装置およびその製造方法 | |
| JPH1010582A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| JP4220030B2 (ja) | 液晶表示素子の製造方法 | |
| KR100305523B1 (ko) | 액정표시장치및액정표시장치의제조방법 | |
| JP2914559B2 (ja) | 液晶パネル用基板とその製造方法 | |
| KR100626347B1 (ko) | 티에프티 엘시디 판넬의 제작방법 | |
| JPH08220560A (ja) | アクティブマトリクス表示装置 | |
| JP3067938B2 (ja) | 液晶パネル用基板とその製造方法 | |
| JP3327281B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3594863B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| JP2000155313A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3552086B2 (ja) | 液晶表示装置 | |
| JP2000131678A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4156722B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2001215529A (ja) | 反射型液晶表示装置 | |
| JP2000187223A (ja) | 液晶表示素子 | |
| JPH09101544A (ja) | 液晶表示装置 | |
| JP2999117B2 (ja) | 液晶装置およびその製造方法 | |
| JP3059049B2 (ja) | 液晶電気光学装置及びその製造方法 | |
| JPH034214A (ja) | 液晶表示装置 | |
| JP3218308B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |