JPH08220560A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH08220560A JPH08220560A JP5052795A JP5052795A JPH08220560A JP H08220560 A JPH08220560 A JP H08220560A JP 5052795 A JP5052795 A JP 5052795A JP 5052795 A JP5052795 A JP 5052795A JP H08220560 A JPH08220560 A JP H08220560A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- active matrix
- matrix display
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 画素領域と周辺駆動回路領域とが集積化され
たアクティブマトリクス型の液晶表示装置の信頼性を向
上させる。 【構成】 周辺駆動回路を構成する薄膜トランジスタ２
０８を封止材２１０よりも内側（液晶側）に配置するこ
とで、周辺駆動回路を外部より保護する。こうすること
で、周辺駆動回路の長期にわたる信頼性を高めることが
できる。また、周辺駆動回路を構成する薄膜トランジス
タ２０８から画素領域に配置される薄膜トランジスタ２
０７への配線も短くなり、配線抵抗の低減による表示特
性の向上を果たすことができる。
たアクティブマトリクス型の液晶表示装置の信頼性を向
上させる。 【構成】 周辺駆動回路を構成する薄膜トランジスタ２
０８を封止材２１０よりも内側（液晶側）に配置するこ
とで、周辺駆動回路を外部より保護する。こうすること
で、周辺駆動回路の長期にわたる信頼性を高めることが
できる。また、周辺駆動回路を構成する薄膜トランジス
タ２０８から画素領域に配置される薄膜トランジスタ２
０７への配線も短くなり、配線抵抗の低減による表示特
性の向上を果たすことができる。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
表示装置の小型化、及び高信頼性を得るための技術に関
する。
表示装置の小型化、及び高信頼性を得るための技術に関
する。
【０００２】
【従来の技術】従来のアクティブマトリクス表示装置を
構成するパネルの状態を示す断面図を図４に示す。図４
から明らかなように、封止材（４０２）（シール材とも
いう）で画素領域（４０４）を取り囲んでいるため、ア
クティブマトリクス表示装置の画素領域（４０４）のみ
が液晶に接しており、周辺駆動回路領域（４０３）のＴ
ＦＴは大気に接している。これは、以前アクティブマト
リクス表示装置の基板上に画素ＴＦＴしか存在せず、駆
動回路が外付けＩＣであった頃の名残である。このよう
に従来の技術においては、画素領域（４０４）と周辺駆
動回路領域（４０３）とが同一ガラス基板（４０１）上
に形成される場合の駆動回路の実装位置の最適化が行わ
れていなかった。
構成するパネルの状態を示す断面図を図４に示す。図４
から明らかなように、封止材（４０２）（シール材とも
いう）で画素領域（４０４）を取り囲んでいるため、ア
クティブマトリクス表示装置の画素領域（４０４）のみ
が液晶に接しており、周辺駆動回路領域（４０３）のＴ
ＦＴは大気に接している。これは、以前アクティブマト
リクス表示装置の基板上に画素ＴＦＴしか存在せず、駆
動回路が外付けＩＣであった頃の名残である。このよう
に従来の技術においては、画素領域（４０４）と周辺駆
動回路領域（４０３）とが同一ガラス基板（４０１）上
に形成される場合の駆動回路の実装位置の最適化が行わ
れていなかった。
【０００３】
【発明が解決しようとする課題】従来のアクティブマト
リクス表示装置では、駆動回路ＴＦＴが外部に剥き出し
になっていたため、パネル組立工程中のアクティブマト
リクス表示装置の基板のハンドリングに細心の注意が必
要であった。このような状況において、その作製プロセ
スにおいて、ハンドリングが楽なアクティブマトリクス
表示装置の形態が望まれていた。また、信頼性上の点か
らも画素が液晶材、シール材等で保護されているのに対
して、駆動回路は薄い酸化膜で覆われているのみであ
り、耐温性や汚染に対して弱くなっている。
リクス表示装置では、駆動回路ＴＦＴが外部に剥き出し
になっていたため、パネル組立工程中のアクティブマト
リクス表示装置の基板のハンドリングに細心の注意が必
要であった。このような状況において、その作製プロセ
スにおいて、ハンドリングが楽なアクティブマトリクス
表示装置の形態が望まれていた。また、信頼性上の点か
らも画素が液晶材、シール材等で保護されているのに対
して、駆動回路は薄い酸化膜で覆われているのみであ
り、耐温性や汚染に対して弱くなっている。
【０００４】
【課題を解決するための手段】アクティブマトリクス表
示装置の駆動回路のパネル組立工程中における損傷を最
小限にし、信頼性上の問題を解決するには、前記アクテ
ィブマトリクス表示装置の駆動回路が直接触れられない
形態であればよい。従って、図１に示すように前記アク
ティブマトリクス表示装置の周辺駆動回路領域（１０
３）を液晶材中または封止材中に実装する。
示装置の駆動回路のパネル組立工程中における損傷を最
小限にし、信頼性上の問題を解決するには、前記アクテ
ィブマトリクス表示装置の駆動回路が直接触れられない
形態であればよい。従って、図１に示すように前記アク
ティブマトリクス表示装置の周辺駆動回路領域（１０
３）を液晶材中または封止材中に実装する。
【０００５】以下に本明細書で開示する発明を示す。本
明細書で開示する発明の一つは、アクティブマトリクス
表示装置において、前記アクティブマトリクス表示装置
の画素薄膜トランジスタと前記画素の駆動回路薄膜トラ
ンジスタが同一の基板上に存在し、前記画素薄膜トラン
ジスタと駆動回路薄膜トランジスタの双方が直接または
薄膜を介して液晶材に接するように液晶封入が行われて
いることを特徴とする。
明細書で開示する発明の一つは、アクティブマトリクス
表示装置において、前記アクティブマトリクス表示装置
の画素薄膜トランジスタと前記画素の駆動回路薄膜トラ
ンジスタが同一の基板上に存在し、前記画素薄膜トラン
ジスタと駆動回路薄膜トランジスタの双方が直接または
薄膜を介して液晶材に接するように液晶封入が行われて
いることを特徴とする。
【０００６】一般には、薄膜トランジスタは酸化珪素膜
等でなる層間絶縁膜で覆われているので、この絶縁膜を
介して、液晶に接することとなる。上記のような構成を
採用することで、周辺駆動回路の薄膜トランジスタを実
質的に液晶中に封入するとができる。即ち、周辺駆動回
路の薄膜トランジスタを液晶で封止した状態とすること
ができる。
等でなる層間絶縁膜で覆われているので、この絶縁膜を
介して、液晶に接することとなる。上記のような構成を
採用することで、周辺駆動回路の薄膜トランジスタを実
質的に液晶中に封入するとができる。即ち、周辺駆動回
路の薄膜トランジスタを液晶で封止した状態とすること
ができる。
【０００７】他の発明の構成は、一対の透光性基板間に
液晶を保持した構成を有し、前記一対の基板の一方の表
面上には、マトリクス状に配置された薄膜トランジスタ
回路と、前記マトリクス回路に接続された薄膜トランジ
スタで構成された周辺駆動回路と、が形成されており、
前記周辺駆動回路の上面には液晶または封止材が存在し
ており、前記一対の基板間には、前記周辺駆動回路に接
続される集積回路を配置するための空隙が形成されてい
ることを特徴とするアクティブマトリクス表示装置。
液晶を保持した構成を有し、前記一対の基板の一方の表
面上には、マトリクス状に配置された薄膜トランジスタ
回路と、前記マトリクス回路に接続された薄膜トランジ
スタで構成された周辺駆動回路と、が形成されており、
前記周辺駆動回路の上面には液晶または封止材が存在し
ており、前記一対の基板間には、前記周辺駆動回路に接
続される集積回路を配置するための空隙が形成されてい
ることを特徴とするアクティブマトリクス表示装置。
【０００８】上記構成の具体的な例を図２に示す。図２
に示すのは、一対のガラス基板２０２間に液晶２０９を
挟持したアクティブマトリクス型の液晶表示装置の概略
の構成を示す断面図である。図２に示す構成において
は、２０７で示されるアクティブマトリクス回路の薄膜
トランジスタと、この薄膜トランジスタ２０７を駆動す
るための周辺駆動回路の薄膜トランジスタ２０８と、こ
の周辺駆動回路の薄膜トランジスタ２０８にビデオ信号
や各種制御信号を送る集積回路（ＩＣ）２１１を有して
いる。
に示すのは、一対のガラス基板２０２間に液晶２０９を
挟持したアクティブマトリクス型の液晶表示装置の概略
の構成を示す断面図である。図２に示す構成において
は、２０７で示されるアクティブマトリクス回路の薄膜
トランジスタと、この薄膜トランジスタ２０７を駆動す
るための周辺駆動回路の薄膜トランジスタ２０８と、こ
の周辺駆動回路の薄膜トランジスタ２０８にビデオ信号
や各種制御信号を送る集積回路（ＩＣ）２１１を有して
いる。
【０００９】図２に示す構成においては、周辺駆動回路
の薄膜トランジスタ２０８の上面には、液晶が存在して
いる。また、封止材２１０で封止された集積回路２１１
は、一対のガラス基板２０２間に形成された空隙に配置
されている。
の薄膜トランジスタ２０８の上面には、液晶が存在して
いる。また、封止材２１０で封止された集積回路２１１
は、一対のガラス基板２０２間に形成された空隙に配置
されている。
【００１０】他の発明の構成は、アクティブマトリクス
表示装置において、前記アクティブマトリクス表示装置
の画素薄膜トランジスタと前記画素の駆動回路薄膜トラ
ンジスタが同一の基板上に存在し、前記駆動回路薄膜ト
ランジスタを封止材によって封入したことを特徴とす
る。
表示装置において、前記アクティブマトリクス表示装置
の画素薄膜トランジスタと前記画素の駆動回路薄膜トラ
ンジスタが同一の基板上に存在し、前記駆動回路薄膜ト
ランジスタを封止材によって封入したことを特徴とす
る。
【００１１】上記構成の具体的な例を図３に示す。図３
に示す構成においては、周辺駆動回路を構成する薄膜ト
ランジスタ３０８が、封止材３１０によって封止された
構成となっている。
に示す構成においては、周辺駆動回路を構成する薄膜ト
ランジスタ３０８が、封止材３１０によって封止された
構成となっている。
【００１２】
【作用】周辺駆動回路領域を液晶が存在している領域、
あるいは封止材中に存在させることにより、周辺駆動回
路領域が実質的に液晶材料や封止材料中に封止された状
態とすることができる。そして、実装密度の高い周辺駆
動回路領域に外部から水分が進入したりすることを防ぐ
ことができる。また応力の影響を緩和することができ
る。
あるいは封止材中に存在させることにより、周辺駆動回
路領域が実質的に液晶材料や封止材料中に封止された状
態とすることができる。そして、実装密度の高い周辺駆
動回路領域に外部から水分が進入したりすることを防ぐ
ことができる。また応力の影響を緩和することができ
る。
【００１３】
〔実施例１〕本発明によるアクティブマトリクス表示装
置の断面図を図２に示す。アクティブマトリクス表示装
置では、ガラス基板（２０２）には画素ＴＦＴ（２０
７）の上に透明電極（２０４）と配向膜（２０５）が付
けられている。このガラス基板はＴＦＴ基板と呼ぶ。Ｔ
ＦＴ基板は液晶材（２０９）に遠い方から偏光板（２０
１）、ガラス基板（２０２）の順で並んでいる。また、
他方のガラス基板はカラーフィルタ基板と呼ぶ。液晶材
（２０９）に近い方から配向膜（２０５）、透明電極
（２０４）、カラーフィルタ（２０３）、ガラス基板
（２０２）、偏光板（２０１）と並んでいる。そして、
２枚のガラス基板の間隔を一定に保つためのガラスまた
は樹脂製のスペーサ（２０６）が液晶材（２０９）中に
多数散布されている。
置の断面図を図２に示す。アクティブマトリクス表示装
置では、ガラス基板（２０２）には画素ＴＦＴ（２０
７）の上に透明電極（２０４）と配向膜（２０５）が付
けられている。このガラス基板はＴＦＴ基板と呼ぶ。Ｔ
ＦＴ基板は液晶材（２０９）に遠い方から偏光板（２０
１）、ガラス基板（２０２）の順で並んでいる。また、
他方のガラス基板はカラーフィルタ基板と呼ぶ。液晶材
（２０９）に近い方から配向膜（２０５）、透明電極
（２０４）、カラーフィルタ（２０３）、ガラス基板
（２０２）、偏光板（２０１）と並んでいる。そして、
２枚のガラス基板の間隔を一定に保つためのガラスまた
は樹脂製のスペーサ（２０６）が液晶材（２０９）中に
多数散布されている。
【００１４】偏光板（２０１）は通過させる光の振動方
向を限定する厚さ８０〜２１０μｍ程度のフィルタであ
る。偏光板の構造は図６のように、真中にＰＶＡ（ポリ
ビニルアルコール）製の偏光フィルム６０４があり、さ
らにセルロース系の保護層６０３が付けられている。さ
らにその外側は液晶材に近い方には粘着層６０２と離型
フィルム６０１、反対側には表面を保護する保護フィル
ム６０５が取りつけられている。その使用に際しては、
離型フィルム６０１を剥がしガラス基板に粘着層６０２
を張りつけて使用する。配向膜（２０５）の役割は、液
晶分子が電圧ＯＦＦ時に配向膜（２０５）に刻まれた溝
に入り込んで一定方向に配列させることである。配向膜
材料には、ポリイミドやポリアミド酸を溶媒に５〜１０
重量％溶解させたものが用いられる。また、配向膜（２
０５）の厚さは０．０５〜０．１μｍ程度で膜厚が均一
であることが要求される。液晶材（２０９）は、アクテ
ィブマトリクス表示装置の真中にあり、電圧がＯＮの場
合には立ち、ＯＦＦの場合は捩れることにより、光の通
過・遮断を制御するスイッチの役割を果たす。液晶材
（２０９）の原料は、ベンゼン、トルエン等である。カ
ラーフィルタ（２０３）は、モノクロの液晶表示をカラ
ー化するための色合成フィルタである。カラーフィルタ
（２０３）はＲＧＢ（Red,Green,Blue）の３色から成
り、画素ＴＦＴの１個とカラーフィルタ（２０３）の１
個の色が重なるようになっている。封止材（２１０）
は、２枚のガラス基板を貼り付ける接着剤の役割を果た
す。封止材（２１０）の原料としては、シリコン、アク
リル、エポキシ等がある。
向を限定する厚さ８０〜２１０μｍ程度のフィルタであ
る。偏光板の構造は図６のように、真中にＰＶＡ（ポリ
ビニルアルコール）製の偏光フィルム６０４があり、さ
らにセルロース系の保護層６０３が付けられている。さ
らにその外側は液晶材に近い方には粘着層６０２と離型
フィルム６０１、反対側には表面を保護する保護フィル
ム６０５が取りつけられている。その使用に際しては、
離型フィルム６０１を剥がしガラス基板に粘着層６０２
を張りつけて使用する。配向膜（２０５）の役割は、液
晶分子が電圧ＯＦＦ時に配向膜（２０５）に刻まれた溝
に入り込んで一定方向に配列させることである。配向膜
材料には、ポリイミドやポリアミド酸を溶媒に５〜１０
重量％溶解させたものが用いられる。また、配向膜（２
０５）の厚さは０．０５〜０．１μｍ程度で膜厚が均一
であることが要求される。液晶材（２０９）は、アクテ
ィブマトリクス表示装置の真中にあり、電圧がＯＮの場
合には立ち、ＯＦＦの場合は捩れることにより、光の通
過・遮断を制御するスイッチの役割を果たす。液晶材
（２０９）の原料は、ベンゼン、トルエン等である。カ
ラーフィルタ（２０３）は、モノクロの液晶表示をカラ
ー化するための色合成フィルタである。カラーフィルタ
（２０３）はＲＧＢ（Red,Green,Blue）の３色から成
り、画素ＴＦＴの１個とカラーフィルタ（２０３）の１
個の色が重なるようになっている。封止材（２１０）
は、２枚のガラス基板を貼り付ける接着剤の役割を果た
す。封止材（２１０）の原料としては、シリコン、アク
リル、エポキシ等がある。
【００１５】画素ＴＦＴが液晶領域にあることは、従来
のアクティブマトリクス表示装置と同様であるが、本発
明では、従来封入の外にあった駆動回路ＴＦＴ（２０
８）を液晶封入領域内に配置している。この液晶封入領
域内に駆動回路を入れることは、以下のような利点を得
ることができる。 １．耐汚染性の向上。 ２．画素に接続される信号線の短縮による画質向上。 ３．液晶材料が緩衝材となり、不要な応力が薄膜トラン
ジスタに加わることを抑制することができる。 また、本実施例では駆動回路を液晶封入領域に入れるの
みなるず、駆動回路を制御するマイクロプロセッサ（２
１１）等の制御用集積回路を封入材の中にいれることに
よって、駆動回路と制御用集積回路との距離を小さく抑
え、信号の不要ノイズを軽減する等の効果を得ることが
できる。ここで、制御用集積回路を封入する場合、対向
側の基板を一部厚みを薄くすることにより、実装し易く
することも行っている。制御用集積回路は封止領域に入
れることによって、従来の構造と比較して、信頼性が向
上される。またここでいう制御回路は、シリコン端結晶
ウエハーを用いて形成された集積回路であり、その具体
的な例として、メモリ、Ｉ／Ｏポート、その他各種制御
回路、ビデオ信号を扱う回路、さらにはそれらの任意の
組み合わせを有する集積回路を挙げることができる。勿
論、これら集積回路は必要とする数でもって配置され
る。
のアクティブマトリクス表示装置と同様であるが、本発
明では、従来封入の外にあった駆動回路ＴＦＴ（２０
８）を液晶封入領域内に配置している。この液晶封入領
域内に駆動回路を入れることは、以下のような利点を得
ることができる。 １．耐汚染性の向上。 ２．画素に接続される信号線の短縮による画質向上。 ３．液晶材料が緩衝材となり、不要な応力が薄膜トラン
ジスタに加わることを抑制することができる。 また、本実施例では駆動回路を液晶封入領域に入れるの
みなるず、駆動回路を制御するマイクロプロセッサ（２
１１）等の制御用集積回路を封入材の中にいれることに
よって、駆動回路と制御用集積回路との距離を小さく抑
え、信号の不要ノイズを軽減する等の効果を得ることが
できる。ここで、制御用集積回路を封入する場合、対向
側の基板を一部厚みを薄くすることにより、実装し易く
することも行っている。制御用集積回路は封止領域に入
れることによって、従来の構造と比較して、信頼性が向
上される。またここでいう制御回路は、シリコン端結晶
ウエハーを用いて形成された集積回路であり、その具体
的な例として、メモリ、Ｉ／Ｏポート、その他各種制御
回路、ビデオ信号を扱う回路、さらにはそれらの任意の
組み合わせを有する集積回路を挙げることができる。勿
論、これら集積回路は必要とする数でもって配置され
る。
【００１６】また集積回路の配置方法は、ＣＯＧ（Chip
On Glass ）で基板上に実装されることが望ましい。し
かし、ワイヤボンディング形式で配線を形成しても、配
線が封止材によって実質的に封止されるので、その信頼
性は高いものとすることができる。
On Glass ）で基板上に実装されることが望ましい。し
かし、ワイヤボンディング形式で配線を形成しても、配
線が封止材によって実質的に封止されるので、その信頼
性は高いものとすることができる。
【００１７】また、図には示されていないが、周辺駆動
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
回路領域の上面には光を遮蔽するクロム膜やアルミ膜等
の遮蔽膜を形成する必要がある。
【００１８】また、図２における構成では、ガラス基板
２０２の一部を薄くし、その部分に集積回路２１１を配
置している。これは、液晶が注入されるギャップが数μ
ｍ程度にあるのに対して、集積回路の厚さが数百μｍ程
度あるからである。図２においては、上側のガラス基板
２０２側の一部を薄くしているが、ＴＦＴが配置された
ガラス基板２０２側の一部を薄くしてもよい。また両方
のガラス基板を薄くし、その部分に集積回路を配置する
構成としてもよい。
２０２の一部を薄くし、その部分に集積回路２１１を配
置している。これは、液晶が注入されるギャップが数μ
ｍ程度にあるのに対して、集積回路の厚さが数百μｍ程
度あるからである。図２においては、上側のガラス基板
２０２側の一部を薄くしているが、ＴＦＴが配置された
ガラス基板２０２側の一部を薄くしてもよい。また両方
のガラス基板を薄くし、その部分に集積回路を配置する
構成としてもよい。
【００１９】本実施例のアクティブマトリクス回路を得
る作製工程について、図５を用いて説明する。図の左側
に周辺駆動回路のＴＦＴの作製工程を、右側にアクティ
ブマトリクス回路のＴＦＴの作製工程を、それぞれ示
す。まず、石英基板またはガラス基板（５０１）上に下
地酸化膜（５０２）として厚さ１０００〜３０００Åの
酸化珪素膜を形成する。この酸化珪素膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法
を用いればよい。
る作製工程について、図５を用いて説明する。図の左側
に周辺駆動回路のＴＦＴの作製工程を、右側にアクティ
ブマトリクス回路のＴＦＴの作製工程を、それぞれ示
す。まず、石英基板またはガラス基板（５０１）上に下
地酸化膜（５０２）として厚さ１０００〜３０００Åの
酸化珪素膜を形成する。この酸化珪素膜の形成方法とし
ては、酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法
を用いればよい。
【００２０】次に、プラズマＣＶＤ法やＬＰＣＶＤ法に
よってアモルファスもしくは多結晶のシリコン膜を３０
０〜１５００Å、好ましくは５００〜１０００Å形成す
る。そして、５００℃以上、好ましくは、８００〜９５
０℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。熱アニールによって結晶化させたのち、光ア
ニールをおこなって、さらに結晶性を高めてもよい。ま
た、熱アニールによる結晶化の際に、特開平６−２４４
１０３、同６−２４４１０４に記述されているように、
ニッケル等のシリコンの結晶化を促進させる元素（触媒
元素）を添加してもよい。
よってアモルファスもしくは多結晶のシリコン膜を３０
０〜１５００Å、好ましくは５００〜１０００Å形成す
る。そして、５００℃以上、好ましくは、８００〜９５
０℃の温度で熱アニールをおこない、シリコン膜を結晶
化させる。熱アニールによって結晶化させたのち、光ア
ニールをおこなって、さらに結晶性を高めてもよい。ま
た、熱アニールによる結晶化の際に、特開平６−２４４
１０３、同６−２４４１０４に記述されているように、
ニッケル等のシリコンの結晶化を促進させる元素（触媒
元素）を添加してもよい。
【００２１】次にシリコン膜をエッチングして、島状の
周辺駆動回路のＴＦＴの活性層（５０３）（Ｐチャネル
型ＴＦＴ用）、（５０４）（Ｎチャネル型ＴＦＴ用）と
マトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（５０
５）を形成する。さらに、酸素雰囲気中でのスパッタ法
によって、厚さ５００〜２０００Åの酸化珪素のゲイト
絶縁膜（５０６）を形成する。ゲイト絶縁膜の形成方法
としては、プラズマＣＶＤ法を用いてもよい。プラズマ
ＣＶＤ法によって酸化珪素膜を形成する場合には、原料
ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ
2 ）とモンシラン（ＳｉＨ4 ）を用いることが好まし
い。
周辺駆動回路のＴＦＴの活性層（５０３）（Ｐチャネル
型ＴＦＴ用）、（５０４）（Ｎチャネル型ＴＦＴ用）と
マトリクス回路のＴＦＴ（画素ＴＦＴ）の活性層（５０
５）を形成する。さらに、酸素雰囲気中でのスパッタ法
によって、厚さ５００〜２０００Åの酸化珪素のゲイト
絶縁膜（５０６）を形成する。ゲイト絶縁膜の形成方法
としては、プラズマＣＶＤ法を用いてもよい。プラズマ
ＣＶＤ法によって酸化珪素膜を形成する場合には、原料
ガスとして、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ
2 ）とモンシラン（ＳｉＨ4 ）を用いることが好まし
い。
【００２２】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極（５０７、５０８、５０９）を形成す
る。（図５（Ａ）） その後、イオンドーピング法によって、全ての島状活性
層に、ゲイト電極をマスクとして自己整合的にフォスフ
ィン（ＰＨ3 ）をドーピングガスとして燐を注入する。
ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。
この結果、弱いＮ型領域（５１０、５１１、５１２）が
形成される。（図５（Ｂ））
くは２０００〜６０００Åの多結晶シリコン膜（導電性
を高めるため微量の燐を含有する）をＬＰＣＶＤ法によ
って基板全面に形成する。そして、これをエッチングし
て、ゲイト電極（５０７、５０８、５０９）を形成す
る。（図５（Ａ）） その後、イオンドーピング法によって、全ての島状活性
層に、ゲイト電極をマスクとして自己整合的にフォスフ
ィン（ＰＨ3 ）をドーピングガスとして燐を注入する。
ドーズ量は１×１０12〜５×１０13原子／ｃｍ2 する。
この結果、弱いＮ型領域（５１０、５１１、５１２）が
形成される。（図５（Ｂ））
【００２３】次に、Ｐチャネル型ＴＦＴの活性層（５０
３）を覆うフォトレジストのマスク（５１３）、およ
び、画素ＴＦＴの活性層（５０５）のうち、ゲイト電極
に平行にゲイト電極（５０９）の端から３μｍ離れた部
分までを覆うフォトレジストのマスク（５１４）を形成
する。そして、再び、イオンドーピング法によって、フ
ォスフィンをドーピングガスとして燐を注入する。ドー
ズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。こ
の結果、強いＮ型領域（ソース／ドレイン）（５１５、
５１６）が形成される。画素ＴＦＴの活性層（５０５）
の弱いＮ型領域（５１２）のうち、マスク（５１４）に
覆われていた領域（５１７）は今回のドーピングでは燐
が注入されないので、弱いＮ型のままでとなる。（図５
（Ｃ））
３）を覆うフォトレジストのマスク（５１３）、およ
び、画素ＴＦＴの活性層（５０５）のうち、ゲイト電極
に平行にゲイト電極（５０９）の端から３μｍ離れた部
分までを覆うフォトレジストのマスク（５１４）を形成
する。そして、再び、イオンドーピング法によって、フ
ォスフィンをドーピングガスとして燐を注入する。ドー
ズ量は１×１０14〜５×１０15原子／ｃｍ2 とする。こ
の結果、強いＮ型領域（ソース／ドレイン）（５１５、
５１６）が形成される。画素ＴＦＴの活性層（５０５）
の弱いＮ型領域（５１２）のうち、マスク（５１４）に
覆われていた領域（５１７）は今回のドーピングでは燐
が注入されないので、弱いＮ型のままでとなる。（図５
（Ｃ））
【００２４】次に、Ｎチャネル型ＴＦＴの活性層（５０
４、５０５）をフォトレジストのマスク（５１８）で覆
い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イ
オンドーピング法により、島状領域（５０３）に硼素を
注入する。ドーズ量は５×１０14〜８×１０15原子／ｃ
ｍ2 とする。このドーピングでは、硼素のドーズ量が図
５（Ｃ）における燐のドーズ量を上回るため、先に形成
されていた弱いＮ型領域（５１０）は強いＰ型領域（５
１９）に反転する。以上のドーピングにより、強いＮ型
領域（ソース／ドレイン）（５１５、５１６）、強いＰ
型領域（ソース／ドレイン）（５１９）、弱いＮ型領域
（低濃度不純物領域）（５１７）が形成される。本実施
例においては、低濃度不純物領域（５１７）の幅ｘは、
約３μｍとする。（図５（Ｄ））
４、５０５）をフォトレジストのマスク（５１８）で覆
い、ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとして、イ
オンドーピング法により、島状領域（５０３）に硼素を
注入する。ドーズ量は５×１０14〜８×１０15原子／ｃ
ｍ2 とする。このドーピングでは、硼素のドーズ量が図
５（Ｃ）における燐のドーズ量を上回るため、先に形成
されていた弱いＮ型領域（５１０）は強いＰ型領域（５
１９）に反転する。以上のドーピングにより、強いＮ型
領域（ソース／ドレイン）（５１５、５１６）、強いＰ
型領域（ソース／ドレイン）（５１９）、弱いＮ型領域
（低濃度不純物領域）（５１７）が形成される。本実施
例においては、低濃度不純物領域（５１７）の幅ｘは、
約３μｍとする。（図５（Ｄ））
【００２５】その後、４５０〜８５０℃で０．５〜３時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
（５２０）として、プラズマＣＶＤ法によって酸化珪素
膜を厚さ３０００〜６０００Å形成する。これは、窒化
珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっ
てもよい。そして、層間絶縁物（５２０）をウェットエ
ッチング法によってエッチングして、ソース／ドレイン
にコンタクトホールを形成する。
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させる。その後、全面に層間絶縁物
（５２０）として、プラズマＣＶＤ法によって酸化珪素
膜を厚さ３０００〜６０００Å形成する。これは、窒化
珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっ
てもよい。そして、層間絶縁物（５２０）をウェットエ
ッチング法によってエッチングして、ソース／ドレイン
にコンタクトホールを形成する。
【００２６】そして、スパッタ法によって、厚さ２００
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線（５２１、５２２、５２
３）および画素ＴＦＴの電極・配線（５２４、５２５）
を形成する。さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜（５２６）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（５２５）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッ
チングして、画素電極（５２７）を形成する。このよう
にして、周辺論理回路とアクティブマトリクス回路を一
体化して形成する。（図５（Ｅ））
０〜６０００Åのチタン膜を形成し、これをエッチング
して、周辺回路の電極・配線（５２１、５２２、５２
３）および画素ＴＦＴの電極・配線（５２４、５２５）
を形成する。さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜（５２６）をパッシ
ベーション膜として形成し、これをエッチングして、画
素ＴＦＴの電極（５２５）に達するコンタクトホールを
形成する。最後に、スパッタ法で成膜した厚さ５００〜
１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエッ
チングして、画素電極（５２７）を形成する。このよう
にして、周辺論理回路とアクティブマトリクス回路を一
体化して形成する。（図５（Ｅ））
【００２７】本実施例のアクティブマトリクス表示装置
の組立工程を以下に説明する。ＴＦＴ基板・カラーフィ
ルタ基板は、各々表面処理に用いられたエッチング液レ
ジスト剥離液等の各種薬品を十分に洗浄する。次に配向
膜をカラーフィルタ基板及びＴＦＴ基板に付着させる。
配向膜はある一定の溝が刻まれ、その溝に沿って液晶分
子が均一に配列する。配向膜材料にはブチルセルソング
かｎ−メチルピロリドンといった溶媒に、溶媒の約１０
重量％のポリイミドを溶解したものを用いる。これをポ
リイミドワニスと呼ぶ。ポリイミドワニスは図＊に示す
ようにフレキソ印刷装置によって印刷する。そして、Ｔ
ＦＴ基板・カラーフィルタ基板の両基板に付着した配向
膜を加熱・硬化させる。これをベークと呼ぶ。ベークは
最高使用温度約３００℃の熱風を送り加熱し、ポリイミ
ドワニスを焼成・硬化させるものである。その次に、配
向膜の付着したガラス基板表面を毛足の長さ２〜３ｍｍ
のバフ布（レイヨン・ナイロン等の繊維）で一定方向に
擦り、微細な溝を作るラビング工程を行う。そして、Ｔ
ＦＴ基板もしくはカラーフィルタ基板のいずれかに、ポ
リマー系・ガラス系・シリカ系等の球のスペーサを散布
する。スペーサ散布の方式としては純水・アルコール等
の溶媒にスペーサを混ぜ、ガラス基板上に散布するウェ
ット方式と、溶媒を一切使用せずスペーサを散布するド
ライ方式がある。その次に、ＴＦＴ基板の外枠に封止材
を塗布する。封止材塗布には、ＴＦＴ基板とカラーフィ
ルタ基板を接着する役割と注入する液晶材が外部に流出
するのを防ぐ目的がある。封止材の材料は、エポキシ樹
脂とフェノール硬化剤をエチルセルソルブの溶媒に溶か
したものが使用される。封止材塗布後に２枚のガラス基
板の貼り合わせを行う。方法は約１６０℃の高温プレス
によって、約３時間で封止材を硬化する加熱硬化方式を
とる。最後に、ＴＦＴ基板とカラーフィルタ基板を貼り
合わせたアクティブマトリクス表示装置の液晶注入口よ
り液晶材を入れて、液晶材注入後エポキシ系樹脂で液晶
注入口を封止する。以上のようにして、アクティブマト
リクス表示装置が組み立てられる。
の組立工程を以下に説明する。ＴＦＴ基板・カラーフィ
ルタ基板は、各々表面処理に用いられたエッチング液レ
ジスト剥離液等の各種薬品を十分に洗浄する。次に配向
膜をカラーフィルタ基板及びＴＦＴ基板に付着させる。
配向膜はある一定の溝が刻まれ、その溝に沿って液晶分
子が均一に配列する。配向膜材料にはブチルセルソング
かｎ−メチルピロリドンといった溶媒に、溶媒の約１０
重量％のポリイミドを溶解したものを用いる。これをポ
リイミドワニスと呼ぶ。ポリイミドワニスは図＊に示す
ようにフレキソ印刷装置によって印刷する。そして、Ｔ
ＦＴ基板・カラーフィルタ基板の両基板に付着した配向
膜を加熱・硬化させる。これをベークと呼ぶ。ベークは
最高使用温度約３００℃の熱風を送り加熱し、ポリイミ
ドワニスを焼成・硬化させるものである。その次に、配
向膜の付着したガラス基板表面を毛足の長さ２〜３ｍｍ
のバフ布（レイヨン・ナイロン等の繊維）で一定方向に
擦り、微細な溝を作るラビング工程を行う。そして、Ｔ
ＦＴ基板もしくはカラーフィルタ基板のいずれかに、ポ
リマー系・ガラス系・シリカ系等の球のスペーサを散布
する。スペーサ散布の方式としては純水・アルコール等
の溶媒にスペーサを混ぜ、ガラス基板上に散布するウェ
ット方式と、溶媒を一切使用せずスペーサを散布するド
ライ方式がある。その次に、ＴＦＴ基板の外枠に封止材
を塗布する。封止材塗布には、ＴＦＴ基板とカラーフィ
ルタ基板を接着する役割と注入する液晶材が外部に流出
するのを防ぐ目的がある。封止材の材料は、エポキシ樹
脂とフェノール硬化剤をエチルセルソルブの溶媒に溶か
したものが使用される。封止材塗布後に２枚のガラス基
板の貼り合わせを行う。方法は約１６０℃の高温プレス
によって、約３時間で封止材を硬化する加熱硬化方式を
とる。最後に、ＴＦＴ基板とカラーフィルタ基板を貼り
合わせたアクティブマトリクス表示装置の液晶注入口よ
り液晶材を入れて、液晶材注入後エポキシ系樹脂で液晶
注入口を封止する。以上のようにして、アクティブマト
リクス表示装置が組み立てられる。
【００２８】〔実施例２〕本発明によるアクティブマト
リクス表示装置の断面図を図３に示す。図からも明らか
なように、アクティブマトリクス表示装置を制御するマ
イクロプロセッサ（３１１）と駆動回路ＴＦＴ（３０
８）を封止材（３１０）で封入することで、駆動回路Ｔ
ＦＴ（３０８）を保護し、外部に剥き出しにならないよ
うにしている。本実施例は封止材（３１０）で封入する
回路量（駆動回路ＴＦＴ（３０８））が異なる以外は、
実施例（その１）と構成及び作製工程は同じである。
リクス表示装置の断面図を図３に示す。図からも明らか
なように、アクティブマトリクス表示装置を制御するマ
イクロプロセッサ（３１１）と駆動回路ＴＦＴ（３０
８）を封止材（３１０）で封入することで、駆動回路Ｔ
ＦＴ（３０８）を保護し、外部に剥き出しにならないよ
うにしている。本実施例は封止材（３１０）で封入する
回路量（駆動回路ＴＦＴ（３０８））が異なる以外は、
実施例（その１）と構成及び作製工程は同じである。
【００２９】〔実施例３〕本実施例は、予備の周辺回路
（冗長回路）を設けた構成に関する。図７に本実施例で
示す液晶表示パネルの概略の上面図を示す。図７は上面
から見た図であるので、ガラス基板としては、７０１が
１枚だけ示されている。しかし、実際には、ガラス基板
７０１と対となってもう１枚のガラス基板がガラス基板
７０１に張り合わせてある。図７に示す構成において
は、周辺駆動回路領域７０３とマトリクス状に配置され
た画素領域７０４とが封止材７０２の内側に配置されて
いる。封止材７０２の内側が液晶で充填されているわけ
であるから、周辺駆動回路領域７０３と画素領域７０４
に配置された薄膜トランジスタは、その上面に液晶が存
在している状態となっている。
（冗長回路）を設けた構成に関する。図７に本実施例で
示す液晶表示パネルの概略の上面図を示す。図７は上面
から見た図であるので、ガラス基板としては、７０１が
１枚だけ示されている。しかし、実際には、ガラス基板
７０１と対となってもう１枚のガラス基板がガラス基板
７０１に張り合わせてある。図７に示す構成において
は、周辺駆動回路領域７０３とマトリクス状に配置され
た画素領域７０４とが封止材７０２の内側に配置されて
いる。封止材７０２の内側が液晶で充填されているわけ
であるから、周辺駆動回路領域７０３と画素領域７０４
に配置された薄膜トランジスタは、その上面に液晶が存
在している状態となっている。
【００３０】また周辺駆動回路に接続される各種制御回
路を構成する集積回路（ＩＣ）は封止材７０２内に配置
され、丁度封止材７０２によってモールドされた状態と
なっている。
路を構成する集積回路（ＩＣ）は封止材７０２内に配置
され、丁度封止材７０２によってモールドされた状態と
なっている。
【００３１】７０５で示されるのが、予備の周辺駆動回
路の領域であり、７０３で示される領域に配置された周
辺駆動回路に不良が発生した場合に利用される。７０６
で示されるのは、外部との接続端子であり、この端子を
介して、ビデオ信号や必要とする信号が回部から入力さ
れる。図７に示す液晶表示パネルは、一対のガラス基板
間に必要とする回路が全て収められている。しかもそれ
ら回路の全てが封止材または液晶によって封止ざれてい
る状態となっているので、信頼性を極めて高いものとす
ることができる。
路の領域であり、７０３で示される領域に配置された周
辺駆動回路に不良が発生した場合に利用される。７０６
で示されるのは、外部との接続端子であり、この端子を
介して、ビデオ信号や必要とする信号が回部から入力さ
れる。図７に示す液晶表示パネルは、一対のガラス基板
間に必要とする回路が全て収められている。しかもそれ
ら回路の全てが封止材または液晶によって封止ざれてい
る状態となっているので、信頼性を極めて高いものとす
ることができる。
【００３２】また、図面ではその寸法比が正確ではない
が、周辺駆動回路の幅は数ミリ程度である。また封止材
の幅も周辺駆動回路に接続される集積回路によってその
幅が決まるとはいえ、その幅を数ｍｍ程度以下（集積回
路を小さくできれば、１ｍｍ程度とすることができる）
とすることができる。従って、実際に液晶表示が行われ
る領域の周囲に数ｍｍ〜１ｃｍ程度の縁が存在するだけ
で、しかも外部出力端子を除けば、外見上一対のガラス
基板で構成されるという極めてシンプルな外観とするこ
とができる。
が、周辺駆動回路の幅は数ミリ程度である。また封止材
の幅も周辺駆動回路に接続される集積回路によってその
幅が決まるとはいえ、その幅を数ｍｍ程度以下（集積回
路を小さくできれば、１ｍｍ程度とすることができる）
とすることができる。従って、実際に液晶表示が行われ
る領域の周囲に数ｍｍ〜１ｃｍ程度の縁が存在するだけ
で、しかも外部出力端子を除けば、外見上一対のガラス
基板で構成されるという極めてシンプルな外観とするこ
とができる。
【００３３】
【発明の効果】上記のように、アクティブマトリクス表
示装置の駆動回路ＴＦＴを封止材領域より内側に配置す
ることにより、駆動回路ＴＦＴの耐温性や耐汚染性を向
上させることができる。またアクティブマトリクス表示
装置の小型化を計ることができる。また、画像信号線の
短縮による電圧降下を低減させることができ、特性の向
上を計ることができる。
示装置の駆動回路ＴＦＴを封止材領域より内側に配置す
ることにより、駆動回路ＴＦＴの耐温性や耐汚染性を向
上させることができる。またアクティブマトリクス表示
装置の小型化を計ることができる。また、画像信号線の
短縮による電圧降下を低減させることができ、特性の向
上を計ることができる。
【００３４】また周辺駆動回路領域を液晶領域あるいは
封止材が設けられた領域に配置することにより、周辺駆
動回路領域が液晶あるいは封止材によって封止されるこ
とになり、水分の影響による信頼性の低下を防ぐことが
できる。また、液晶あるいは封止材が緩衝材となるこ
で、周辺駆動回路領域に不要な応力が加わることを防ぐ
ことができる。
封止材が設けられた領域に配置することにより、周辺駆
動回路領域が液晶あるいは封止材によって封止されるこ
とになり、水分の影響による信頼性の低下を防ぐことが
できる。また、液晶あるいは封止材が緩衝材となるこ
で、周辺駆動回路領域に不要な応力が加わることを防ぐ
ことができる。
【００３５】さらに周辺駆動回路に接続される制御用の
集積回路を封止材中に配置することで、水分の影響によ
る信頼性の低下を防ぐことができる。また、１対のガラ
ス基板間に必要とする回路を配置することができるの
で、信頼性を高めることができるとともに、不要な凹凸
等がないシンプルな外観を有した小型化された液晶表示
装置を得ることができる。
集積回路を封止材中に配置することで、水分の影響によ
る信頼性の低下を防ぐことができる。また、１対のガラ
ス基板間に必要とする回路を配置することができるの
で、信頼性を高めることができるとともに、不要な凹凸
等がないシンプルな外観を有した小型化された液晶表示
装置を得ることができる。
【図１】 本発明によるアクティブマトリクス表示装置
の概略図
の概略図
【図２】 実施例（その１）におけるアクティブマトリ
クス表示装置の断面図
クス表示装置の断面図
【図３】 実施例（その２）におけるアクティブマトリ
クス表示装置の断面図
クス表示装置の断面図
【図４】 従来のアクティブマトリクス表示装置の概略
図
図
【図５】 実施例（その１）の作製工程
【図６】 偏光板の構成
【図７】 実施例のアクティブマトリクス表示装置の概
略図
略図
１０１、２０２、３０２、４０１ ガラス基板 １０２、２１０、３１０、４０２ 封止材 １０３、２０８、３０８、４０３ 駆動回路ＴＦＴ １０４、２０７、３０７、４０４ 画素ＴＦＴ ２０１、３０１ 偏光板 ２０３、３０３ カラーフィルタ ２０４、３０４ 透明電極 ２０５、３０５ 配向膜 ２０６、３０６ スペーサ ２０９、３０９ 液晶材 ２１１、３１１ マイクロプロセッ
サ ５０１ 基板 ５０２ 下地膜（酸化珪
素） ５０３〜５０５ 活性層（シリコ
ン） ５０６ ゲイト絶縁膜（酸
化珪素） ５０７〜５０９ ゲイト電極・ゲイ
ト線 ５１０〜５１２ 弱いＮ型領域 ５１３、５１４ フォトレジストの
マスク ５１５、５１６ 強いＮ型領域（ソ
ース／ドレイン） ５１７ 低濃度不純物領域 ５１８ フォトレジストの
マスク ５１９ 強いＰ型領域（ソ
ース／ドレイン） ５２０ 層間絶縁物（酸化
珪素） ５２１〜５２５ 金属配線・電極 ５２６ パッシベーション
膜（窒化珪素） ５２７ 画素電極（ＩＴ
Ｏ）
サ ５０１ 基板 ５０２ 下地膜（酸化珪
素） ５０３〜５０５ 活性層（シリコ
ン） ５０６ ゲイト絶縁膜（酸
化珪素） ５０７〜５０９ ゲイト電極・ゲイ
ト線 ５１０〜５１２ 弱いＮ型領域 ５１３、５１４ フォトレジストの
マスク ５１５、５１６ 強いＮ型領域（ソ
ース／ドレイン） ５１７ 低濃度不純物領域 ５１８ フォトレジストの
マスク ５１９ 強いＰ型領域（ソ
ース／ドレイン） ５２０ 層間絶縁物（酸化
珪素） ５２１〜５２５ 金属配線・電極 ５２６ パッシベーション
膜（窒化珪素） ５２７ 画素電極（ＩＴ
Ｏ）
フロントページの続き (72)発明者 小沼 利光 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 寺本 聡 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (10)
- 【請求項１】 アクティブマトリクス表示装置におい
て、前記アクティブマトリクス表示装置の画素薄膜トラ
ンジスタと前記画素の駆動回路薄膜トランジスタが同一
の基板上に存在し、前記画素薄膜トランジスタと駆動回
路薄膜トランジスタの双方が直接または薄膜を介して液
晶材に接するように液晶封入が行われていることを特徴
とするアクティブマトリクス表示装置。 - 【請求項２】 請求項１において、周辺回路が封止材の
内側の液晶領域に設けられていることを特徴とするアク
ティブマトリクス表示装置。 - 【請求項３】 請求項１において、アクティブマトリク
ス表示装置を制御する制御回路をＣＯＧ（Chip On Glas
s ）で基板上に実装しており、尚かつ前記制御回路は前
記アクティブマトリクス表示装置の液晶の封止材中に封
入されていることを特徴とするアクティブマトリクス表
示装置。 - 【請求項４】 請求項３において、アクティブマトリク
ス表示装置を制御する制御回路をＣＯＧ（Chip On Glas
s ）で基板上に実装するため、前記制御回路を実装する
側の基板において、実装位置の基板の厚さを薄くしたこ
とを特徴とするアクティブマトリクス表示装置。 - 【請求項５】 請求項３において、アクティブマトリク
ス表示装置を制御する制御回路をＣＯＧ（Chip On Glas
s ）で基板上に実装するため、制御回路を実装する対向
側の基板において、実装位置の基板の厚さを薄くしたこ
とを特徴とするアクティブマトリクス表示装置。 - 【請求項６】 請求項３において、制御回路は単結晶シ
リコン基板を用いて作製された集積回路であることを特
徴とするアクティブマトリクス表示装置。 - 【請求項７】 一対の透光性基板間に液晶を保持した構
成を有し、 前記一対の基板の一方の表面上には、マトリクス状に配
置された薄膜トランジスタ回路と、 前記マトリクス回路に接続された薄膜トランジスタで構
成された周辺駆動回路と、 が形成されており、 前記周辺駆動回路の上面には液晶または封止材が存在し
ており、 前記一対の基板間には、前記周辺駆動回路に接続される
集積回路を配置するための空隙が形成されていることを
特徴とするアクティブマトリクス表示装置。 - 【請求項８】 アクティブマトリクス表示装置におい
て、前記アクティブマトリクス表示装置の画素薄膜トラ
ンジスタと前記画素の駆動回路薄膜トランジスタが同一
の基板上に存在し、前記駆動回路薄膜トランジスタを封
止材によって封入したことを特徴とするアクティブマト
リクス表示装置。 - 【請求項９】 請求項８において、アクティブマトリク
ス表示装置を制御する制御回路をＣＯＧ（Chip On Glas
s ）で基板上に実装するため、前記制御回路を実装する
側の基板において、実装位置の基板の厚さを薄くしたこ
とを特徴とするアクティブマトリクス表示装置。 - 【請求項１０】請求項８において、アクティブマトリク
ス表示装置を制御する制御回路をＣＯＧ（Chip On Glas
s ）で基板上に実装するため、前記制御回路を実装する
対向側の基板において、実装位置の基板の厚さを薄くし
たことを特徴とするアクティブマトリクス表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052795A JP3778964B2 (ja) | 1995-02-15 | 1995-02-15 | アクティブマトリクス表示装置 |
| US08/601,956 US6011607A (en) | 1995-02-15 | 1996-02-15 | Active matrix display with sealing material |
| US09/287,551 US6355942B1 (en) | 1995-02-15 | 1999-04-05 | Active matrix display and forming method thereof |
| US10/037,103 US6703643B2 (en) | 1995-02-15 | 2001-12-31 | Active matrix display device with an integrated circuit covered with a sealing material |
| US10/754,702 US7538849B2 (en) | 1995-02-15 | 2004-01-12 | Active matrix display and forming method thereof |
| US12/469,773 US7924392B2 (en) | 1995-02-15 | 2009-05-21 | Active matrix display and forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5052795A JP3778964B2 (ja) | 1995-02-15 | 1995-02-15 | アクティブマトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08220560A true JPH08220560A (ja) | 1996-08-30 |
| JP3778964B2 JP3778964B2 (ja) | 2006-05-24 |
Family
ID=12861469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5052795A Expired - Lifetime JP3778964B2 (ja) | 1995-02-15 | 1995-02-15 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778964B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10148842A (ja) * | 1996-11-18 | 1998-06-02 | Hitachi Ltd | 液晶表示装置 |
| JP2000275669A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 液晶表示装置とその製造方法 |
| JP2002072233A (ja) * | 2000-08-24 | 2002-03-12 | Sony Corp | 液晶表示装置および携帯端末 |
| JP2004335267A (ja) * | 2003-05-08 | 2004-11-25 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| KR100472998B1 (ko) * | 2001-04-16 | 2005-03-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| EP1562231A3 (en) * | 1999-06-04 | 2005-10-26 | Sel Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP2007059890A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| EP1033755A3 (en) * | 1999-03-04 | 2009-09-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101010509B1 (ko) * | 2004-05-31 | 2011-01-21 | 엘지디스플레이 주식회사 | 구동 회로가 내장된 액정 표시 패널 |
| US8557699B2 (en) | 2005-07-29 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640879A (en) * | 1979-09-07 | 1981-04-17 | Philips Nv | Diaplay unit |
| JPS58160923A (ja) * | 1982-03-19 | 1983-09-24 | Sharp Corp | 液晶表示装置付電子機器の製造方法 |
| JPS61177481A (ja) * | 1985-02-01 | 1986-08-09 | セイコーインスツルメンツ株式会社 | 液晶表示装置の封止構造 |
| JPS62251723A (ja) * | 1986-04-25 | 1987-11-02 | Seiko Epson Corp | ドライバ−内蔵液晶パネル |
| JPS6468725A (en) * | 1987-09-09 | 1989-03-14 | Seiko Epson Corp | Liquid crystal display device with built-in driver |
| JPH0242420A (ja) * | 1988-04-25 | 1990-02-13 | Hitachi Ltd | 表示装置及び液晶表示装置 |
| JPH02242230A (ja) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置 |
| JPH03110486U (ja) * | 1990-02-27 | 1991-11-13 | ||
| JPH046030U (ja) * | 1990-05-01 | 1992-01-21 | ||
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
| WO1994000795A1 (fr) * | 1992-06-26 | 1994-01-06 | Thomson-Lcd | Dispositif d'encapsulation et de passivation de circuit pour ecrans plats |
| JPH06118404A (ja) * | 1992-10-09 | 1994-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
| JPH06202160A (ja) * | 1992-10-12 | 1994-07-22 | Seiko Instr Inc | 光弁装置、立体画像表示装置および画像プロジェクタ |
-
1995
- 1995-02-15 JP JP5052795A patent/JP3778964B2/ja not_active Expired - Lifetime
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5640879A (en) * | 1979-09-07 | 1981-04-17 | Philips Nv | Diaplay unit |
| JPS58160923A (ja) * | 1982-03-19 | 1983-09-24 | Sharp Corp | 液晶表示装置付電子機器の製造方法 |
| JPS61177481A (ja) * | 1985-02-01 | 1986-08-09 | セイコーインスツルメンツ株式会社 | 液晶表示装置の封止構造 |
| JPS62251723A (ja) * | 1986-04-25 | 1987-11-02 | Seiko Epson Corp | ドライバ−内蔵液晶パネル |
| JPS6468725A (en) * | 1987-09-09 | 1989-03-14 | Seiko Epson Corp | Liquid crystal display device with built-in driver |
| JPH0242420A (ja) * | 1988-04-25 | 1990-02-13 | Hitachi Ltd | 表示装置及び液晶表示装置 |
| JPH02242230A (ja) * | 1989-03-16 | 1990-09-26 | Matsushita Electron Corp | 液晶表示装置 |
| JPH03110486U (ja) * | 1990-02-27 | 1991-11-13 | ||
| JPH046030U (ja) * | 1990-05-01 | 1992-01-21 | ||
| JPH04362924A (ja) * | 1990-09-05 | 1992-12-15 | Seiko Instr Inc | 平板型光弁基板用半導体集積回路装置 |
| WO1994000795A1 (fr) * | 1992-06-26 | 1994-01-06 | Thomson-Lcd | Dispositif d'encapsulation et de passivation de circuit pour ecrans plats |
| JPH08500910A (ja) * | 1992-06-26 | 1996-01-30 | トムソン−エルセーデー | 平面スクリーン用回路の封止・パッシベーション装置 |
| JPH06118404A (ja) * | 1992-10-09 | 1994-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JPH06202160A (ja) * | 1992-10-12 | 1994-07-22 | Seiko Instr Inc | 光弁装置、立体画像表示装置および画像プロジェクタ |
| JPH06138488A (ja) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | 液晶表示装置 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10148842A (ja) * | 1996-11-18 | 1998-06-02 | Hitachi Ltd | 液晶表示装置 |
| US8854593B2 (en) | 1997-05-22 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| EP1033755A3 (en) * | 1999-03-04 | 2009-09-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2000275669A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 液晶表示装置とその製造方法 |
| JP4498489B2 (ja) * | 1999-03-19 | 2010-07-07 | シャープ株式会社 | 液晶表示装置とその製造方法 |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| EP1562231A3 (en) * | 1999-06-04 | 2005-10-26 | Sel Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| US9123854B2 (en) | 1999-06-04 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| US9368680B2 (en) | 1999-06-04 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP2002072233A (ja) * | 2000-08-24 | 2002-03-12 | Sony Corp | 液晶表示装置および携帯端末 |
| KR100472998B1 (ko) * | 2001-04-16 | 2005-03-08 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| JP4518747B2 (ja) * | 2003-05-08 | 2010-08-04 | 三洋電機株式会社 | 有機ｅｌ表示装置 |
| JP2004335267A (ja) * | 2003-05-08 | 2004-11-25 | Sanyo Electric Co Ltd | 有機ｅｌ表示装置 |
| KR101010509B1 (ko) * | 2004-05-31 | 2011-01-21 | 엘지디스플레이 주식회사 | 구동 회로가 내장된 액정 표시 패널 |
| JP2007059890A (ja) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8557699B2 (en) | 2005-07-29 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9059098B2 (en) | 2005-07-29 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9437620B2 (en) | 2005-07-29 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3778964B2 (ja) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477301B2 (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JP3406727B2 (ja) | 表示装置 | |
| US7956978B2 (en) | Liquid-crystal display device having a particular conductive layer | |
| US7023518B1 (en) | Semiconductor device having a non-conductive material or a weakly conductive material applied to a side edge of a substrate and a method of fabricating the same | |
| JPH11112002A (ja) | 半導体装置およびその製造方法 | |
| JPH08248427A (ja) | 液晶表示装置 | |
| JP3163576B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06289413A (ja) | 液晶表示装置 | |
| JPH08220560A (ja) | アクティブマトリクス表示装置 | |
| US5764320A (en) | Liquid crystal display device | |
| KR100961931B1 (ko) | 액정 표시장치 | |
| JP3983316B2 (ja) | 液晶表示装置の作製方法 | |
| JP3706867B2 (ja) | 表示装置の作製方法 | |
| JPH10268326A (ja) | 液晶表示装置用基板 | |
| JP3799021B2 (ja) | 液晶表示装置 | |
| JP3594863B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JP3406894B2 (ja) | 表示装置の作製方法 | |
| JP3327281B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2000155313A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3470776B2 (ja) | 液晶表示装置の作製方法 | |
| JP3442726B2 (ja) | 表示装置の半導体集積回路の実装方法 | |
| JP3406893B2 (ja) | 表示装置の作製方法 | |
| JP2007004205A (ja) | 電気光学装置の製造方法、及び電気光学装置 | |
| JPH0272329A (ja) | 液晶表示装置 | |
| JP2000131678A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |