JP3163568B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3163568B2 JP3163568B2 JP29471291A JP29471291A JP3163568B2 JP 3163568 B2 JP3163568 B2 JP 3163568B2 JP 29471291 A JP29471291 A JP 29471291A JP 29471291 A JP29471291 A JP 29471291A JP 3163568 B2 JP3163568 B2 JP 3163568B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- data
- measurement
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＩＣ試験装置に関し、
特に被試験ＩＣに電圧／電流を印加した時点から、一定
時間後に電流／電圧を測定するために必要なタイミング
信号を発生する回路に関する。
特に被試験ＩＣに電圧／電流を印加した時点から、一定
時間後に電流／電圧を測定するために必要なタイミング
信号を発生する回路に関する。
【０００２】
【従来の技術】ＩＣ試験装置では、図３に示すようにコ
ンピュータを使用したコントローラ１により多数の測定
用ユニット３1 ，３2 ，…を制御する場合、バス構造が
用いられる。バス２を経由して各測定用ユニット３i を
選択したり、各測定ユニット内の動作を選択するための
アドレス信号Ａと、データ（並列データ）Ｃと、各測定
ユニット３i がデータＣを取り込んだり、その他の動作
を行うタイミングを指定するコマンドＢとが転送され
る。これらの各信号を図３Ｂに示してある。アドレス信
号Ａの時間長Ｔ1 ，Ｔ2 …は、次に述べる動作例から明
らかにされるが、コントローラ１の命令１，２，…とそ
の実行期間に対応するものである。
ンピュータを使用したコントローラ１により多数の測定
用ユニット３1 ，３2 ，…を制御する場合、バス構造が
用いられる。バス２を経由して各測定用ユニット３i を
選択したり、各測定ユニット内の動作を選択するための
アドレス信号Ａと、データ（並列データ）Ｃと、各測定
ユニット３i がデータＣを取り込んだり、その他の動作
を行うタイミングを指定するコマンドＢとが転送され
る。これらの各信号を図３Ｂに示してある。アドレス信
号Ａの時間長Ｔ1 ，Ｔ2 …は、次に述べる動作例から明
らかにされるが、コントローラ１の命令１，２，…とそ
の実行期間に対応するものである。
【０００３】ＩＣ試験装置では、被試験ＩＣ４に電圧又
は電流を印加しそして発生した電流又は電圧をそれぞれ
測定する所謂直流動作試験が行われる。この動作を図４
を参照して説明する。コントローラ１の測定ユニット３
i （ｉ＝１，２，…）に対する命令１，２，…に対応し
て、バス２を介して、アドレス信号Ａ、コマンドＢ及び
データＣが転送される。 Ｔ1 期間：一致検出回路５でアドレス信号Ａが、あ
らかじめ設定されたデータｎに等しいことが検出される
と、対応する出力端子よりＨ（高）レベルの信号がアン
ドゲート６の一方の入力端子に与えられ、ゲートが開か
れる。コマンドＢとして書込み信号Ｗ1 （例えば並列ビ
ット０，１で表す）がデコーダ７に与えられデコードさ
れて、ほぼ同じタイミングでＬ（低）レベルの信号
Ｗ1 ′がデコーダ７よりアンドゲート６の他方の入力端
子に与えられる。アンドゲード６は開かれているので、
書込み信号Ｗ1 ′はアンドゲード６を通過してレジスタ
８のクロック端子に与えられる。これによりレジスタ８
にはその時点にデータ入力端子に入力されているデータ
（被試験ＩＣ４に印加する試験電圧値を示す）Ｃ1 が格
納され、またそれと同時に、格納データＣ1 がＤ／Ａコ
ンバータ９に供給される。
は電流を印加しそして発生した電流又は電圧をそれぞれ
測定する所謂直流動作試験が行われる。この動作を図４
を参照して説明する。コントローラ１の測定ユニット３
i （ｉ＝１，２，…）に対する命令１，２，…に対応し
て、バス２を介して、アドレス信号Ａ、コマンドＢ及び
データＣが転送される。 Ｔ1 期間：一致検出回路５でアドレス信号Ａが、あ
らかじめ設定されたデータｎに等しいことが検出される
と、対応する出力端子よりＨ（高）レベルの信号がアン
ドゲート６の一方の入力端子に与えられ、ゲートが開か
れる。コマンドＢとして書込み信号Ｗ1 （例えば並列ビ
ット０，１で表す）がデコーダ７に与えられデコードさ
れて、ほぼ同じタイミングでＬ（低）レベルの信号
Ｗ1 ′がデコーダ７よりアンドゲート６の他方の入力端
子に与えられる。アンドゲード６は開かれているので、
書込み信号Ｗ1 ′はアンドゲード６を通過してレジスタ
８のクロック端子に与えられる。これによりレジスタ８
にはその時点にデータ入力端子に入力されているデータ
（被試験ＩＣ４に印加する試験電圧値を示す）Ｃ1 が格
納され、またそれと同時に、格納データＣ1 がＤ／Ａコ
ンバータ９に供給される。
【０００４】Ｄ／Ａコンバータ９でアナログ信号に変換
された信号は、電圧印加電流測定回路１０に入力され、
同回路１０より被試験ＩＣ４の所定端子ｐ1に直流の試
験電圧Ｖ1 が印加される。また、Ｖ1 が印加された所定
端子ｐ1 を流れる電流Ｉ1 が同回路１０で測定される。
以上の説明から明らかなように、期間Ｔ1 はコントロー
ラ１が所定の測定ユニット３i に対して所定のタイミン
グで、所定の大きさの試験電圧Ｖ1 を印加する命令１を
出し、それを実行させた期間に他ならない。 Ｔ2 期間：コントローラ１は所定の測定ユニット３
i の一致検出回路５に設定されているアドレスデータと
同じ信号を送出しないので、同回路５より一致検出出力
は発生されない。従って、このＴ2 期間は、被試験ＩＣ
４に試験電圧Ｖ1 を印加した状態で次の命令を待ってい
る待機期間とされる。
された信号は、電圧印加電流測定回路１０に入力され、
同回路１０より被試験ＩＣ４の所定端子ｐ1に直流の試
験電圧Ｖ1 が印加される。また、Ｖ1 が印加された所定
端子ｐ1 を流れる電流Ｉ1 が同回路１０で測定される。
以上の説明から明らかなように、期間Ｔ1 はコントロー
ラ１が所定の測定ユニット３i に対して所定のタイミン
グで、所定の大きさの試験電圧Ｖ1 を印加する命令１を
出し、それを実行させた期間に他ならない。 Ｔ2 期間：コントローラ１は所定の測定ユニット３
i の一致検出回路５に設定されているアドレスデータと
同じ信号を送出しないので、同回路５より一致検出出力
は発生されない。従って、このＴ2 期間は、被試験ＩＣ
４に試験電圧Ｖ1 を印加した状態で次の命令を待ってい
る待機期間とされる。
【０００５】即ち、Ｔ2 期間は“待機しろ”と言う命令
２とその実行期間と言うことができる。 Ｔ3 期間：コントローラ１よりアドレス信号Ａとし
てＡ＝ｍが、またコマンドＢとして書込み信号Ｗが送出
される。一致検出回路５でＡ＝ｍが検出されると、対応
する出力端子よりアンドゲート１２の一方の入力端子に
Ｈレベルの信号が与えられ、ゲートが開とされる。デコ
ーダ７でコマンドＢの書込み信号Ｗ2 が検出され、同回
路７よりほぼ同じタイミングでＬレベルの書込み信号Ｗ
2 ′がアンドゲート１２を介してＡ／Ｄコンバータ１３
に供給される。Ａ／Ｄコンバータ１３では、電圧印加電
流測定回路１０より入力される電流Ｉ1 の測定アナログ
データをディジタルデータに変換したデータが内蔵のレ
ジスタに格納される。このようにＴ3 期間は、コントロ
ーラ１が“電流Ｉ1 を測定せよ”と言う命令３を発し、
それを実行した期間である。 Ｔ4 期間：コントローラ１よりアドレス信号Ａ＝ｘ
及びコマンドＢとして読出し信号Ｒが出力される。一致
検出回路５でアドレスＡ＝ｘが検出されて、アンドゲー
ト１５が開かれる。デコーダ７で読出し信号Ｒ（例えば
並列ビット１，０で表す）が検出されると、ほぼ同じタ
イミングＬレベルの信号Ｒ′が出力され、アンドゲート
１５を介してアンドゲート１６の一方の入力端子に与え
られ、ゲート１６が開とされる。これによりＡ／Ｄコン
バータ１３内のレジスタに格納されていた電流Ｉ1 の測
定ディジタルデータがアンドゲート１６を通じ、更にバ
ス２を通じてコントローラ１に転送される。このＴ4 期
間は、コントローラ１が測定ユニット３i に対して“電
流Ｉ1 の測定データを転送せよ”と言う命令４を発し、
それが実行された期間である。
２とその実行期間と言うことができる。 Ｔ3 期間：コントローラ１よりアドレス信号Ａとし
てＡ＝ｍが、またコマンドＢとして書込み信号Ｗが送出
される。一致検出回路５でＡ＝ｍが検出されると、対応
する出力端子よりアンドゲート１２の一方の入力端子に
Ｈレベルの信号が与えられ、ゲートが開とされる。デコ
ーダ７でコマンドＢの書込み信号Ｗ2 が検出され、同回
路７よりほぼ同じタイミングでＬレベルの書込み信号Ｗ
2 ′がアンドゲート１２を介してＡ／Ｄコンバータ１３
に供給される。Ａ／Ｄコンバータ１３では、電圧印加電
流測定回路１０より入力される電流Ｉ1 の測定アナログ
データをディジタルデータに変換したデータが内蔵のレ
ジスタに格納される。このようにＴ3 期間は、コントロ
ーラ１が“電流Ｉ1 を測定せよ”と言う命令３を発し、
それを実行した期間である。 Ｔ4 期間：コントローラ１よりアドレス信号Ａ＝ｘ
及びコマンドＢとして読出し信号Ｒが出力される。一致
検出回路５でアドレスＡ＝ｘが検出されて、アンドゲー
ト１５が開かれる。デコーダ７で読出し信号Ｒ（例えば
並列ビット１，０で表す）が検出されると、ほぼ同じタ
イミングＬレベルの信号Ｒ′が出力され、アンドゲート
１５を介してアンドゲート１６の一方の入力端子に与え
られ、ゲート１６が開とされる。これによりＡ／Ｄコン
バータ１３内のレジスタに格納されていた電流Ｉ1 の測
定ディジタルデータがアンドゲート１６を通じ、更にバ
ス２を通じてコントローラ１に転送される。このＴ4 期
間は、コントローラ１が測定ユニット３i に対して“電
流Ｉ1 の測定データを転送せよ”と言う命令４を発し、
それが実行された期間である。
【０００６】
【発明が解決しようとする課題】電圧Ｖ1 を印加させる
命令１と、電流Ｉ1 を測定させる命令３とがそれぞれ実
行される間の間隔ｔ（図４Ｂ参照）は、コントローラ１
内コンピュータの機種の違いや、命令１〜３間にコント
ローラ１の割込み処理があると変化する。電流Ｉ 1 が図
４ＢのＩ1 ′のような場合にはｔが長くなっても測定値
は変化しないが、Ｉ1 ″のような場合にはｔが長くなる
と測定値が変化してしまい、正確な測定ができない問題
があった。
命令１と、電流Ｉ1 を測定させる命令３とがそれぞれ実
行される間の間隔ｔ（図４Ｂ参照）は、コントローラ１
内コンピュータの機種の違いや、命令１〜３間にコント
ローラ１の割込み処理があると変化する。電流Ｉ 1 が図
４ＢのＩ1 ′のような場合にはｔが長くなっても測定値
は変化しないが、Ｉ1 ″のような場合にはｔが長くなる
と測定値が変化してしまい、正確な測定ができない問題
があった。
【０００７】また、デバイスを効率よく試験するため、
命令１〜３間の時間ｔの最適値を求めたり、電流Ｉ1 の
変化状態を測定するような場合にも、時間ｔが変化する
と、正確な測定ができず不便であった。この発明の目的
は、これら従来の問題を解決して、電圧印加より電流測
定迄の時間ｔを一定にし、測定精度を向上させることに
ある。
命令１〜３間の時間ｔの最適値を求めたり、電流Ｉ1 の
変化状態を測定するような場合にも、時間ｔが変化する
と、正確な測定ができず不便であった。この発明の目的
は、これら従来の問題を解決して、電圧印加より電流測
定迄の時間ｔを一定にし、測定精度を向上させることに
ある。
【０００８】
【課題を解決するための手段】（１）被試験ＩＣの所定
の端子に所定の試験電圧又は電流を印加し、所定の端子
の電流又は電圧を測定する複数の測定ユニットと、それ
ら測定ユニットを選択し、また測定ユニット内の動作を
選択するためのアドレス信号Ａ、データＣ及び測定ユニ
ット内の動作のタイミングを指定するコマンドＢを、デ
ータバスを通じて測定ユニットに転送するコントローラ
とを具備するＩＣ試験装置において、請求項１の発明で
は、前記コントローラより、被試験ＩＣに試験電圧又は
電流を印加した時点より電流又は電圧をそれぞれ測定す
る迄の時間間隔ｔを指定するデータを送出する。
の端子に所定の試験電圧又は電流を印加し、所定の端子
の電流又は電圧を測定する複数の測定ユニットと、それ
ら測定ユニットを選択し、また測定ユニット内の動作を
選択するためのアドレス信号Ａ、データＣ及び測定ユニ
ット内の動作のタイミングを指定するコマンドＢを、デ
ータバスを通じて測定ユニットに転送するコントローラ
とを具備するＩＣ試験装置において、請求項１の発明で
は、前記コントローラより、被試験ＩＣに試験電圧又は
電流を印加した時点より電流又は電圧をそれぞれ測定す
る迄の時間間隔ｔを指定するデータを送出する。
【０００９】また、前記コントローラより転送される前
記アドレス信号Ａ、コマンドＢ及びデータＣ（前記時間
間隔ｔのデータを含む）とを入力して、被試験ＩＣに電
圧又は電流を印加する時点を検出し、その時点より前記
時間間隔ｔだけ遅れた時点に測定タイミング信号Ｄを前
記データバスを通じて前記測定ユニットに転送する測定
タイミング信号発生回路を備える。
記アドレス信号Ａ、コマンドＢ及びデータＣ（前記時間
間隔ｔのデータを含む）とを入力して、被試験ＩＣに電
圧又は電流を印加する時点を検出し、その時点より前記
時間間隔ｔだけ遅れた時点に測定タイミング信号Ｄを前
記データバスを通じて前記測定ユニットに転送する測定
タイミング信号発生回路を備える。
【００１０】前記アドレス信号Ａによって指定された所
定の測定ユニットが、前記測定タイミング信号Ｄに同期
して被試験ＩＣの電流又は電圧を測定する。 （２） 請求項２の発明では、前記タイミング信号発生
回路が、前記データＣの一部をアドレスとして記憶する
レジスタと、前記時間間隔ｔを示すデータに基づいて遅
延時間をその時間間隔ｔに等しく設定される遅延回路
と、前記レジスタの記憶データと、前記アドレス信号Ａ
との一致を検出し、これにより被試験ＩＣに電圧又は電
流を印加する時点を検出する一致検出回路とを備える。
その一致検出回路の検出出力を前記遅延回路に入力し、
その遅延回路の出力より前記測定タイミング信号Ｄを得
る。
定の測定ユニットが、前記測定タイミング信号Ｄに同期
して被試験ＩＣの電流又は電圧を測定する。 （２） 請求項２の発明では、前記タイミング信号発生
回路が、前記データＣの一部をアドレスとして記憶する
レジスタと、前記時間間隔ｔを示すデータに基づいて遅
延時間をその時間間隔ｔに等しく設定される遅延回路
と、前記レジスタの記憶データと、前記アドレス信号Ａ
との一致を検出し、これにより被試験ＩＣに電圧又は電
流を印加する時点を検出する一致検出回路とを備える。
その一致検出回路の検出出力を前記遅延回路に入力し、
その遅延回路の出力より前記測定タイミング信号Ｄを得
る。
【００１１】
【実施例】被試験ＩＣ４に試験電圧Ｖ1 を印加してより
一定時間（ｔ）経過後の電流Ｉ1 を測定できるようにす
るには、図５に示すように、命令１を実行した時点（図
４Ｂのｔ1 ）より、ｔ時間後にパルスを出力する遅延回
路２２を各測定ユニット３ i に追加することが考えられ
る。図５では従来と同じ動作もできるように切換回路２
１を設けて、一致検出回路５がＡ＝ｍを検出したときの
出力と、Ａ＝ｎを検出したときの出力とのいずれかをコ
ントローラ１からのデータにより選択する。また切換回
路２１より遅延回路２２の遅延時間を設定する。
一定時間（ｔ）経過後の電流Ｉ1 を測定できるようにす
るには、図５に示すように、命令１を実行した時点（図
４Ｂのｔ1 ）より、ｔ時間後にパルスを出力する遅延回
路２２を各測定ユニット３ i に追加することが考えられ
る。図５では従来と同じ動作もできるように切換回路２
１を設けて、一致検出回路５がＡ＝ｍを検出したときの
出力と、Ａ＝ｎを検出したときの出力とのいずれかをコ
ントローラ１からのデータにより選択する。また切換回
路２１より遅延回路２２の遅延時間を設定する。
【００１２】ところで、ＩＣの直流動作試験では、図６
に示すように最初の命令でピンｐ1 に試験電圧Ｖ1 を印
加し、次の命令で所定のピン、例えばピンｐ2 に試験電
圧Ｖ 2 を印加し、その時点よりｔ時間後にピンｐ1 の電
流Ｉ1 を測定する場合も考慮するのが望ましい。その場
合には一致検出回路５及び切換回路２１が拡張される。
図７にこの場合の測定ユニットを示している。電圧Ｖ2
印加後電流Ｉ1 を測定する場合には、測定ユニット３1
の一致検出回路５では、ｍ12＝ｎ2 に設定される。任意
のＶi 印加後Ｉ1 を測定できるようにするには、ｍ1i＝
ｎi （ｉ＝２〜ｎ）に設定される。なおＡ＝ｍ11，Ａ＝
ｍ21の検出出力は従来の図４Ａと同じ動作をさせるとき
に使用する。
に示すように最初の命令でピンｐ1 に試験電圧Ｖ1 を印
加し、次の命令で所定のピン、例えばピンｐ2 に試験電
圧Ｖ 2 を印加し、その時点よりｔ時間後にピンｐ1 の電
流Ｉ1 を測定する場合も考慮するのが望ましい。その場
合には一致検出回路５及び切換回路２１が拡張される。
図７にこの場合の測定ユニットを示している。電圧Ｖ2
印加後電流Ｉ1 を測定する場合には、測定ユニット３1
の一致検出回路５では、ｍ12＝ｎ2 に設定される。任意
のＶi 印加後Ｉ1 を測定できるようにするには、ｍ1i＝
ｎi （ｉ＝２〜ｎ）に設定される。なおＡ＝ｍ11，Ａ＝
ｍ21の検出出力は従来の図４Ａと同じ動作をさせるとき
に使用する。
【００１３】しかし、このような方法では、各測定ユニ
ットの一致検出回路５及び切換回路２１が複雑となり、
装置が大型で、高価となる欠点がある。そこでこの発明
では、図１に示すように、個数の多い（例えば数１０〜
数１００個）測定ユニットの一致検出回路５及び切換回
路２１はできるだけ簡単なものとし、コントローラ１側
に隣接して、各測定ユニットに共通に測定タイミング信
号発生回路（以下ＴＧと言う）３１を設ける。図１には
図３〜図７と対応する部分に同じ符号を付してある。図
の要部に符号ａ，ｂ，ｃ及びＡ，Ｂ，Ｃ等を付し、これ
ら要部の波形を図２のタイミングチャートに示してい
る。次にこれら図１、図２を参照して装置の動作を説明
する。 アドレス信号Ａ＝Ｙになると、ＴＧ３１の一致検出
回路３２はこれを検出して、Ｈレベルの出力がアンドゲ
ート３３の一方の入力端子に入力され、ゲートが開とさ
れる。アンドゲート３３の他方の入力端子に印加される
コマンドＢ1がアンドゲート３３を通過して、レジスタ
３４のクロック端子に供給され、レジスタ３４にデータ
Ｃ＝ｎ′が格納される。その格納されたデータｎ′は同
時に一致検出回路３７の一方の入力端子Ｆに印加され
る。 アドレス信号Ａ＝Ｚになると、一致検出回路３２よ
りＨレベルの出力がアンドゲート３５の一方の入力端子
に与えられ、ゲートが開とされる。他方の入力端子に印
加されるコマンドＢ2 がアンドゲート３５を通過して、
レジスタ３６のクロック端子に供給され、レジスタ３５
にデータＣ＝ｔが格納される。その格納されたデータｔ
は同時に遅延回路３９に供給されその遅延時間がｔに設
定される。 データｎ′は、一致検出回路３７において、他方の
入力端子Ｅに入力されるアドレス信号Ａと比較され、Ａ
＝ｎ′が検出されると、アンドゲート３８の一方の入力
端子にＨレベルの出力が与えられ、ゲートが開とされ、
他方の入力端子に印加されるコマンドＢ4 が、アンドゲ
ート３８を通過して遅延回路３９に供給される。 遅延回路３９では、アンドゲート３８の出力Ｂ4 ′
が入力されてよりｔ時間経過後に、測定タイミング信号
Ｄが出力され、バス２を介して各測定ユニット３ i に供
給される。 測定ユニット３1 の一致検出回路５で、Ａ＝ｎが検
出されると、アンドゲート６よりコマンドＢ3 と同じタ
イミングでクロック信号がレジスタ８に印加され、その
時のデータＣ＝ｖ1 （Ｖ1 と対応するデータ）がレジス
タ８に格納され、同時にその格納データｖ1 がＤ／Ａ変
換器９に入力され、Ｄ／Ａ変換されて、電圧印加電流測
定回路１０に供給される。同回路１０より試験電圧Ｖ1
が被測定ＩＣ４の端子ｐ1 に印加される。 と同様に、測定ユニット３2 では、アドレスＡ＝
ｎ′が検出され、コマンドＢ4 と同じタイミングでデー
タＣ＝ｖ2 （Ｖ2 と対応するデータ）がレジスタ８に格
納されると共に試験電圧Ｖ2 が端子ｐ2 に印加される。 遅延回路３９より測定ユニット３1 に供給され測定
タイミング信号Ｄは、切換回路２１で選択されて、Ａ／
Ｄコンバータ１３に印加され、その時点のＡ／Ｄ変換さ
れたディジタルデータが内蔵のレジスタに格納される。 アドレス信号Ａ＝ｘが測定ユニット３1 で検出され
ると、コマンドＢ5 のタイミングで、アンドゲート１５
より書込み信号がアンドゲート１６に入力されてゲート
が開とされ、Ａ／Ｄコンバータ１３のレジスタに格納さ
れた電流Ｉ1 の測定データがアンドゲート１６及びバス
２を介してコントローラ１に転送される。
ットの一致検出回路５及び切換回路２１が複雑となり、
装置が大型で、高価となる欠点がある。そこでこの発明
では、図１に示すように、個数の多い（例えば数１０〜
数１００個）測定ユニットの一致検出回路５及び切換回
路２１はできるだけ簡単なものとし、コントローラ１側
に隣接して、各測定ユニットに共通に測定タイミング信
号発生回路（以下ＴＧと言う）３１を設ける。図１には
図３〜図７と対応する部分に同じ符号を付してある。図
の要部に符号ａ，ｂ，ｃ及びＡ，Ｂ，Ｃ等を付し、これ
ら要部の波形を図２のタイミングチャートに示してい
る。次にこれら図１、図２を参照して装置の動作を説明
する。 アドレス信号Ａ＝Ｙになると、ＴＧ３１の一致検出
回路３２はこれを検出して、Ｈレベルの出力がアンドゲ
ート３３の一方の入力端子に入力され、ゲートが開とさ
れる。アンドゲート３３の他方の入力端子に印加される
コマンドＢ1がアンドゲート３３を通過して、レジスタ
３４のクロック端子に供給され、レジスタ３４にデータ
Ｃ＝ｎ′が格納される。その格納されたデータｎ′は同
時に一致検出回路３７の一方の入力端子Ｆに印加され
る。 アドレス信号Ａ＝Ｚになると、一致検出回路３２よ
りＨレベルの出力がアンドゲート３５の一方の入力端子
に与えられ、ゲートが開とされる。他方の入力端子に印
加されるコマンドＢ2 がアンドゲート３５を通過して、
レジスタ３６のクロック端子に供給され、レジスタ３５
にデータＣ＝ｔが格納される。その格納されたデータｔ
は同時に遅延回路３９に供給されその遅延時間がｔに設
定される。 データｎ′は、一致検出回路３７において、他方の
入力端子Ｅに入力されるアドレス信号Ａと比較され、Ａ
＝ｎ′が検出されると、アンドゲート３８の一方の入力
端子にＨレベルの出力が与えられ、ゲートが開とされ、
他方の入力端子に印加されるコマンドＢ4 が、アンドゲ
ート３８を通過して遅延回路３９に供給される。 遅延回路３９では、アンドゲート３８の出力Ｂ4 ′
が入力されてよりｔ時間経過後に、測定タイミング信号
Ｄが出力され、バス２を介して各測定ユニット３ i に供
給される。 測定ユニット３1 の一致検出回路５で、Ａ＝ｎが検
出されると、アンドゲート６よりコマンドＢ3 と同じタ
イミングでクロック信号がレジスタ８に印加され、その
時のデータＣ＝ｖ1 （Ｖ1 と対応するデータ）がレジス
タ８に格納され、同時にその格納データｖ1 がＤ／Ａ変
換器９に入力され、Ｄ／Ａ変換されて、電圧印加電流測
定回路１０に供給される。同回路１０より試験電圧Ｖ1
が被測定ＩＣ４の端子ｐ1 に印加される。 と同様に、測定ユニット３2 では、アドレスＡ＝
ｎ′が検出され、コマンドＢ4 と同じタイミングでデー
タＣ＝ｖ2 （Ｖ2 と対応するデータ）がレジスタ８に格
納されると共に試験電圧Ｖ2 が端子ｐ2 に印加される。 遅延回路３９より測定ユニット３1 に供給され測定
タイミング信号Ｄは、切換回路２１で選択されて、Ａ／
Ｄコンバータ１３に印加され、その時点のＡ／Ｄ変換さ
れたディジタルデータが内蔵のレジスタに格納される。 アドレス信号Ａ＝ｘが測定ユニット３1 で検出され
ると、コマンドＢ5 のタイミングで、アンドゲート１５
より書込み信号がアンドゲート１６に入力されてゲート
が開とされ、Ａ／Ｄコンバータ１３のレジスタに格納さ
れた電流Ｉ1 の測定データがアンドゲート１６及びバス
２を介してコントローラ１に転送される。
【００１４】電圧Ｖ1 ，Ｖ2 を印加してから電流Ｉ1を
測定する動作の説明はこれで終るが、この発明の測定タ
イミング信号発生回路を用いると、Ｖ1 を印加してより
一定時間ｔ後にＩ1 を測定することも勿論できる。次に
それを簡単に説明しよう。この場合には、図２の命令１
において、データｎ′の代りにｎを設定し、命令４は削
除される。このようにすると、命令３のタイミングで一
致検出回路３７の出力がＨとなり、コマンドＢ3 のタイ
ミングでアンドゲート３８よりトリガ信号（図２ｈに点
線で示す）が遅延回路３９に入力され、それよりｔ時間
後に測定タイミング信号Ｄが遅延回路３９より出力さ
れ、測定ユニット３1 において電流Ｉ 1 が測定される。
測定する動作の説明はこれで終るが、この発明の測定タ
イミング信号発生回路を用いると、Ｖ1 を印加してより
一定時間ｔ後にＩ1 を測定することも勿論できる。次に
それを簡単に説明しよう。この場合には、図２の命令１
において、データｎ′の代りにｎを設定し、命令４は削
除される。このようにすると、命令３のタイミングで一
致検出回路３７の出力がＨとなり、コマンドＢ3 のタイ
ミングでアンドゲート３８よりトリガ信号（図２ｈに点
線で示す）が遅延回路３９に入力され、それよりｔ時間
後に測定タイミング信号Ｄが遅延回路３９より出力さ
れ、測定ユニット３1 において電流Ｉ 1 が測定される。
【００１５】これまでの説明ではＩＣ試験装置が電圧を
印加して、電流を測定するものとし、測定ユニット３i
では電圧印加電流測定回路１０を備える場合を述べた
が、この発明はこの場合に限らず、電流を印加して電圧
を測定する場合、従って回路１０を電流印加電圧測定回
路とした場合にも同様に適用できることは明らかであ
る。
印加して、電流を測定するものとし、測定ユニット３i
では電圧印加電流測定回路１０を備える場合を述べた
が、この発明はこの場合に限らず、電流を印加して電圧
を測定する場合、従って回路１０を電流印加電圧測定回
路とした場合にも同様に適用できることは明らかであ
る。
【００１６】なお、図１の測定ユニット３i では、一致
検出回路５で従来と同様にアドレスＡ＝ｍを検出し、そ
の検出期間内におけるコマンドＢのタイミングで、Ａ／
Ｄコンバータ１３に測定値を格納させることもできるよ
うに、切換回路２１を設けて、コントローラ１の命令に
よってアンドゲート１２の出力又は測定タイミング信号
Ｄの一方を選択できるようにしている。
検出回路５で従来と同様にアドレスＡ＝ｍを検出し、そ
の検出期間内におけるコマンドＢのタイミングで、Ａ／
Ｄコンバータ１３に測定値を格納させることもできるよ
うに、切換回路２１を設けて、コントローラ１の命令に
よってアンドゲート１２の出力又は測定タイミング信号
Ｄの一方を選択できるようにしている。
【００１７】なお、図１ではコントローラ１に隣接して
測定タイミング信号発生回路（ＴＧ）３１を設けたが、
ＴＧ３１をコントローラ１内に設けてもよいし、バス２
の途中に設けてもよい。
測定タイミング信号発生回路（ＴＧ）３１を設けたが、
ＴＧ３１をコントローラ１内に設けてもよいし、バス２
の途中に設けてもよい。
【００１８】
【発明の効果】この発明によればコントローラ１内のコ
ンピュータの機種の違いや、割込み処理の有無にかかわ
らず、被試験ＩＣの所定の端子ｐi に試験電圧Ｖi （又
は電流Ｉi ）を印加してから一定時間ｔ後の端子ｐi の
電流Ｉi （又は電圧Ｖi ）を測定することができる。従
って、従来の技術では時間ｔが変化するために測定精度
が低下したが、この発明によって測定精度が大幅に向上
できる。
ンピュータの機種の違いや、割込み処理の有無にかかわ
らず、被試験ＩＣの所定の端子ｐi に試験電圧Ｖi （又
は電流Ｉi ）を印加してから一定時間ｔ後の端子ｐi の
電流Ｉi （又は電圧Ｖi ）を測定することができる。従
って、従来の技術では時間ｔが変化するために測定精度
が低下したが、この発明によって測定精度が大幅に向上
できる。
【００１９】この発明では、数量の多い測定ユニットの
構成をあまり複雑とせず、各測定ユニットに共通に、測
定タイミング信号発生回路を設けているので、装置の経
済化が図られる。この発明によれば、被試験ＩＣの任意
の端子ｐi に試験電圧Ｖi （又は電流Ｉ i ）を印加して
後、他の任意の端子ｐj に試験電圧Ｖj （又は電流
Ｉj ）を印加し、そのＶj （Ｉj ）を印加した時点より
一定時間ｔ後の端子ｐi の電流Ｉi （又は電圧Ｖi）を
容易に測定することができる。このようにこの発明によ
れば装置の機能が向上し、使い勝手がきわめてよい。
構成をあまり複雑とせず、各測定ユニットに共通に、測
定タイミング信号発生回路を設けているので、装置の経
済化が図られる。この発明によれば、被試験ＩＣの任意
の端子ｐi に試験電圧Ｖi （又は電流Ｉ i ）を印加して
後、他の任意の端子ｐj に試験電圧Ｖj （又は電流
Ｉj ）を印加し、そのＶj （Ｉj ）を印加した時点より
一定時間ｔ後の端子ｐi の電流Ｉi （又は電圧Ｖi）を
容易に測定することができる。このようにこの発明によ
れば装置の機能が向上し、使い勝手がきわめてよい。
【図１】この発明の実施例を示すブロック図。
【図２】図１のタイミングチャート。
【図３】Ａは従来のＩＣ試験装置の構成の概要を示すブ
ロック図、ＢはＡのタイミングチャート。
ロック図、ＢはＡのタイミングチャート。
【図４】Ａは図３の測定ユニットのブロック図、ＢはＡ
のタイミングチャート。
のタイミングチャート。
【図５】この発明を得る前の段階で検討された測定ユニ
ットのブロック図。
ットのブロック図。
【図６】Ａは、測定ユニット３1 より被試験ＩＣの端子
ｐ1 に試験電圧Ｖ1 を印加した後、測定ユニット３2 よ
り端子ｐ2 に試験電圧Ｖ2 を印加し、そのＶ2 を印加し
た時点より所定時間ｔ後に端子ｐ1 の電流Ｉ1 を測定す
る場合の測定ユニットと被試験ＩＣとの接続を示すブロ
ック図、ＢはＡのタイミングチャート。
ｐ1 に試験電圧Ｖ1 を印加した後、測定ユニット３2 よ
り端子ｐ2 に試験電圧Ｖ2 を印加し、そのＶ2 を印加し
た時点より所定時間ｔ後に端子ｐ1 の電流Ｉ1 を測定す
る場合の測定ユニットと被試験ＩＣとの接続を示すブロ
ック図、ＢはＡのタイミングチャート。
【図７】この発明を得る前の段階で検討された他の測定
ユニットのブロック図。
ユニットのブロック図。
フロントページの続き (56)参考文献 特開 昭59−91377（ＪＰ，Ａ) 特開 平４−161867（ＪＰ，Ａ) 特開 平３−138577（ＪＰ，Ａ) 特開 平１−193665（ＪＰ，Ａ) 特開 昭63−157070（ＪＰ，Ａ) 特開 平３−130678（ＪＰ，Ａ) 特開 昭57−50442（ＪＰ，Ａ) 特開 平４−104070（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 G01R 31/319 G01R 31/28
Claims (2)
- 【請求項１】 被試験ＩＣの所定の端子に所定の試験電
圧又は電流を印加し、所定の端子の電流又は電圧をそれ
ぞれ測定する複数の測定ユニットと、 それら測定ユニットを選択し、また測定ユニット内の動
作を選択するためのアドレス信号Ａと、データＣと、測
定ユニット内の動作のタイミングを指定するコマンドＢ
とを、データバスを通じて測定ユニットに転送するコン
トローラとを具備するＩＣ試験装置において、 前記コントローラより、被試験ＩＣに試験電圧又は電流
を印加した時点より電流又は電圧をそれぞれ測定する迄
の時間間隔ｔを指定するデータを送出し、 前記コントローラより転送される前記アドレス信号Ａ、
コマンドＢ及びデータＣ（前記時間間隔ｔのデータを含
む）とを入力して、被試験ＩＣに電圧又は電流を印加す
る時点を検出し、その時点より前記時間間隔ｔだけ遅れ
た時点に測定タイミング信号Ｄを前記データバスを通じ
て前記測定ユニットに転送する測定タイミング信号発生
回路を備え、 前記アドレス信号Ａによって指定された所定の測定ユニ
ットが、前記測定タイミング信号Ｄに同期して被試験Ｉ
Ｃの電流又は電圧を測定することを特徴とする、 ＩＣ試験装置。 - 【請求項２】 前記測定タイミング信号発生回路が、前
記データＣの一部をアドレスとして記憶するレジスタ
と、前記時間間隔ｔを示すデータに基づいて遅延時間を
その時間間隔ｔに等しく設定される遅延回路と、前記レ
ジスタの記憶データと、前記アドレス信号Ａとの一致を
検出し、これにより被試験ＩＣに電圧又は電流を印加す
る時点を検出する一致検出回路とを備え、その一致検出
回路の検出出力を前記遅延回路に入力し、その遅延回路
の出力より前記測定タイミング信号Ｄを得るようにした
ことを特徴とする請求項１記載のＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29471291A JP3163568B2 (ja) | 1991-11-12 | 1991-11-12 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29471291A JP3163568B2 (ja) | 1991-11-12 | 1991-11-12 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05133998A JPH05133998A (ja) | 1993-05-28 |
| JP3163568B2 true JP3163568B2 (ja) | 2001-05-08 |
Family
ID=17811336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29471291A Expired - Fee Related JP3163568B2 (ja) | 1991-11-12 | 1991-11-12 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163568B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007285737A (ja) * | 2006-04-13 | 2007-11-01 | Yokogawa Electric Corp | 半導体検査装置 |
-
1991
- 1991-11-12 JP JP29471291A patent/JP3163568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05133998A (ja) | 1993-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631724A (en) | Semiconductor memory test equipment | |
| JPH0210278A (ja) | マクロのアクセス時間をテストするための装置と方法 | |
| JP2002535682A (ja) | パターン発生器制御データバスを有する集積回路テスタ | |
| JPH06148279A (ja) | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 | |
| JP3163568B2 (ja) | Ｉｃ試験装置 | |
| US6496953B1 (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| JPH04274100A (ja) | テスト回路内蔵のメモリーｌｓｉ | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH05307619A (ja) | マイクロプロセッサのａｃ特性測定方法 | |
| JP2709982B2 (ja) | Ｉｃテスター | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JP2762325B2 (ja) | メモリテスター | |
| JPH06102329A (ja) | 集積回路装置 | |
| JP2545234Y2 (ja) | タイミング補正回路 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 | |
| JPS61201173A (ja) | 磁気デイスク特性測定装置 | |
| JPS62137575A (ja) | 論理回路試験機 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH05281292A (ja) | Ａｄ回路を使用するｉｃテスタ | |
| JPH04225183A (ja) | 遅延時間測定装置 | |
| JPH02271273A (ja) | Ｌｓｉ評価装置 | |
| JPS5951369A (ja) | 自動特性測定装置 | |
| JPH07140198A (ja) | 半導体試験方法および装置 | |
| JPH01123530A (ja) | Ｄ／ａ変換器の単調増加特性測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010116 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |