JP3145860B2 - Ｄａ変換器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＯＳ ＬＳＩなどを用
いて形成するのに好適なＤＡ変換器に関するものであ
る。

【０００２】

【従来の技術】従来から知られているＤＡ変換器のひと
つとして、図２に示すようなＤＡ変換器が知られてい
る。本図に示すＤＡ変換器は、第１のデジタル信号を入
力してノイズ成分を高域に移すためのノイズシェーピン
グを施し、第２のデジタル信号を出力するデジタル式ノ
イズシェーバ２０（例えば、デジタルΔΣモジュレータ
を用いる）と、第２のデジタル信号に従って第１のアナ
ログ信号（一定値）を入力し、第２のアナログ信号を出
力するアナログフィルタ３０から成っている。

【０００３】図２に示したＤＡ変換器において、主信号
成分を含む第１のデジタル信号が供給されると、ノイズ
シェーパ２０から出力される第２のデジタル信号は、図
３の（Ａ）に示すようなスペクトルを有する。すなわ
ち、図３の（Ａ）に示されているとおり、ノイズシェー
パ２０から出力される信号中には、小レベルのトーン成
分が必然的に含まれることが広く知られている。

【０００４】また、アナログフィルタ３０にあっては、
図３の（Ｂ）に破線で示すような伝達特性を有している
ことから、高周波側に多く分布するノイズ（ノイズシェ
ーピング処理によって生じるノイズ）を低減させること
ができる。

【０００５】ここで、ノイズシェーパ２０の出力信号中
に含まれるトーン成分についてみると、通常そのレベル
は小さな値となるので、音響用のＤＡ変換器に用いる場
合などには、主信号成分に対して十分小さな値となり、
聴感上は問題とならないことが多い。

【０００６】

【発明が解決しようとする課題】しかしながら、図２に
示した従来のＤＡ変換器において、連続的な無信号入力
が行われた場合には、ノイズシェーパ２０から出力され
る第２のデジタル信号は図３の（Ｃ）に示すようなスペ
クトルを有する。

【０００７】そこで、アナログフィルタ３０を通したと
しても、このアナログフィルタ３０から出力された第２
のアナログ信号には、図３の（Ｄ）に有すように、トー
ン成分のみならず、アナログフィルタ３０で除去しきれ
なかった高周波ノイズ成分が目立ってくるという問題が
ある。

【０００８】例えば、図２に示したＤＡ変換器を用いて
音響用ＤＡ変換器を構成した場合、聴感上、高周波ノイ
ズ成分の存在が感知されるのみならず、上記のトーン成
分が聞こえて来るという問題が生じていた。このよう
に、実用上はこの耳ざわりな音が大きな問題となってい
る。

【０００９】よって、本発明の目的は、上述の点に鑑
み、無信号の入力が連続して行われた場合にも、ノイズ
シェーパに起因して生じるトーン成分および高周波ノイ
ズ成分を十分に低減させることができるＤＡ変換器を提
供することにある。

【００１０】

【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、第１のデジタル信号を入力してノイズ
シェーピングされた第２のデジタル信号を出力するノイ
ズシェーパと、前記ノイズシェーパの後段に接続された
アナログフィルタとを備えたＤＡ変換器において、前記
第１のデジタル信号が所定の期間中無信号状態を呈する
とき、該無信号状態を表わす検出信号を出力する無信号
入力検出手段と、前記検出信号の出力に応答して、前記
アナログフィルタに供給される基準アナログ信号の基準
値を変化させるアナログ信号設定手段とを具備したもの
である。

【００１１】ここで、前記無信号入力検出手段から前記
検出信号が出力されていない期間中、前記アナログフィ
ルタに供給される前記基準アナログ信号は第１の固定値
を有し、他方、前記検出信号が出力されている期間中、
前記基準信号は前記第１の固定値より小さな第２の固定
値を有することが可能である。あるいは、前記無信号入
力検出手段から前記検出信号が出力された時には、前記
アナログフィルタに供給される前記基準信号は徐々に低
下し、他方、前記検出信号の出力が停止された時には、
前記基準信号は高速にて増大するよう構成することも可
能である。

【００１２】さらに加えて、前記ノイズシェーパの前段
に、オーバサンプリングを行うデジタルフィルタを設け
ることもできる。この場合、前記無信号入力検出手段は
前記第１のデジタル信号に替えて、前記デジタルフィル
タに供給されるデジタル信号に基づいて、あるいは、前
記デジタルフィルタ中の所定パスに流れるコードに基づ
いて、前記無信号状態を検出する。

【００１３】また、上述の各構成において、前記無信号
状態として、ゼロコードが連続して入力される場合、ま
たは、所定のコードが連続して入力される場合、また
は、予め定められた範囲内のコードがランダムに入力さ
れる場合を規定するのが好適である。ここで、前記基準
アナログ信号の基準値を電圧値、または電流値、または
電荷量で表すのが好適である。

【００１４】なお、前記アナログフィルタとして、時間
連続系フィルタ、または、スイッチト・キャパシタ・フ
ィルタを含む時間離散系フィルタを用いることができ
る。

【００１５】

【作用】本発明の上記構成によれば、無信号入力検出手
段により無信号状態が検知された場合には、アナログフ
ィルタの基準アナログ信号値を変化させることにより、
無信号状態下でのアナログ出力レベルを低下させ、これ
により、不要なトーン成分および高周波ノイズ成分を実
用上問題が生じない程度まで抑圧することが可能とな
る。

【００１６】具体的には、通常のデジタル信号が入力さ
れた場合には、従来と同様のＤＡ変換処理を行い、他
方、無信号入力が所定の期間だけ連続した場合には、ア
ナログフィルタに供給される基準アナログ信号の値を小
さく設定することにより、アナログフィルタからのアナ
ログ信号レベルを低下させる。従って、上記のトーン成
分および高周波ノイズ成分もこれに従って小さくなるた
め、音響用ＤＡ変換器として用いた場合にも、聴感上の
煩わしさから解放されることができる。

【００１７】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１８】図１は、本発明の一実施例による１ビット
型オーバサンプリングＤＡ変換器を示す。本図に示すノ
イズシェーパ２０およびアナログフィルタ３０は、図２
に示した従来例と同様の動作を行う。従って、本実施例
では、ノイズシェーパ２０に第１のデジタル信号を供給
するインターポレーション用デジタルフィルタ１０と、
このデジタルフィルタ１０に入力されるデジタル信号中
に零（零を表わすコード）入力状態が所定期間続いたと
き無信号検出を表す出力信号を発生する無信号入力検出
回路４０と、上記の無信号検出がなされたときにはアナ
ログフィルタ３０への基準信号（第１のアナログ信号）
レベルを低下させるアナログ信号設定回路５０とを有す
る点に特徴がある。

【００１９】図１に示した本実施例のアナログフィルタ
３０では、ノイズシェーパ２０から出力される１ビット
信号（第２のデジタル信号）が論理“１”のとき第１の
アナログ信号をその出力信号に加算（積算）し、他方、
論理“０”のときには第１のアナログ信号の極性を反転
したうえで、その出力信号に加算（積算）する（詳細
は、図７を用いて後に説明する）。

【００２０】図４は、無信号入力検出回路４０の詳細な
ブロック構成を示す。図５は、図４の動作を示すタイミ
ング図である。

【００２１】図４に示したＲＥＧ−１〜ＲＥＧ−Ｍは、
ｎビットの入力デジタル信号と同じ周波数のクロックに
従って、該入力デジタル信号をラッチするｎビット・レ
ジスタである。従って、ラッチされたｎビットの入力デ
ジタル信号は後段の各レジスタへ順次連送されていく。
また、各レジスタＲＥＧ−１〜ＲＥＧ−Ｍの出力端には
ＯＲゲートＯＲ−１〜ＯＲ−Ｍがそれぞれ接続されてお
り、さらに、これら各ＯＲゲートＯＲ−１〜ＯＲ−Ｍか
らの出力信号は最終的なＯＲゲートＯＲ−Ｔに入力され
る。そして、このＯＲゲートＯＲ−Ｔの出力信号は、イ
ンバータＩＮＶを介して、無信号入力検出回路４０の出
力信号となる。

【００２２】以上の構成および図５に示したタイミング
図から明らかなように、少なくともＭクロック期間にわ
たって零コード（並列ｎビットの各ビットが全て
“０”）が検出されたとき、無信号入力検出回路４０の
出力は論理“０”から論理“１”に遷移する。

【００２３】図６は、図１に示したアナログ信号設定回
路５０の一例を示す。本図に示すように、通常のデジタ
ルデータがデジタルフィルタ１０に入力されている場合
には、無信号入力検出回路４０の出力は論理“０”であ
るので、所定の基準ＤＣ電圧Ｖ_REF が第１のアナログ信
号としてアナログフィルタ３０に供給される。他方、Ｍ
クロックぶんだけ零コード入力が続いた場合には、無信
号入力検出回路４０の出力は論理“１”に遷移するの
で、第１のアナログ信号は接地レベル（零ボルト）に変
化する。

【００２４】図７は、図１に示したアナログフィルタ３
０の一例を示す。本図は、スイッチト・キャパシタ・フ
ィルタを用いた１次のローパスフィルタであって、図８
に示す２相のノンオーバーラップ・クロックＣＫ１，Ｃ
Ｋ２に従って開閉するアナログスイッチ（図中、丸印で
囲んだ１および２）を備えている。なお、ノイズシェー
パ２０からの１ビット出力も、これらのクロックに同期
している。

【００２５】そして、図７および図８から明らかなよう
に、第２のデジタル信号（ノイズシェーパ２０の出力）
の論理レベルもしくはその極性に従って、第１のアナロ
グ信号（アナログ信号設定回路５０の出力）が逐次加算
あるいは減算され、これにより第２のアナログ信号が形
成される。

【００２６】ただし、連続的な無信号入力状態が検出さ
れた場合、第１のアナログ信号はグランド（ＧＮＤ）レ
ベルあるいは小さな値となるため、第２のアナログ信号
（アナログフィルタ３０の出力）は滑らか且つ低レベル
となる。従って、ノイズシェーパ２０から発生されるト
ーン成分および高周波ノイズ成分は、図３の（Ｄ）に示
すように抑圧されたものとなる。

【００２７】図９（Ａ）は、アナログ信号設定回路５０
の第２の実施例を示す。本実施例では、無信号状態が検
出されて無信号入力検出回路４０の出力が論理“１”に
なると、コンデンサＣに電荷が徐々に蓄積されていくた
め、同図（Ｂ）に示すように第１のアナログ信号が緩や
かに低下していく。他方、無信号状態の検出がなくなり
無信号入力検出回路４０の出力が論理“０”に遷移する
と、エミッタフォロアを構成しているバイポーラ・トラ
ンジスタのエミッタのレベルは直ちに上昇して来る。

【００２８】従って、無信号状態が検出された場合に
は、緩やかに上記トーン成分や高周波ノイズ成分が低減
されていくことになり、音響用Ｄ／Ａ変換器から出力さ
れる耳ざわりな音を除去することが可能となる。

【００２９】図１０（Ａ）は、アナログ信号設定回路５
０の第３の実施例を示す。同図（Ｂ）は、同図（Ａ）の
動作を示す波形図である。ここに示したアナログ信号設
定回路は、無信号入力検出回路４０により無信号状態が
検出されると（その出力が論理レベル“１”に遷移する
と）、段階的に第１のアナログ信号が低下していく。そ
して、無信号状態が検出されなくなり、無信号入力検出
回路４０の出力が論理“０”に遷移すると、２段階（図
示の例）のレベル変化により、あるいは直ちに（図示せ
ず）元のレベルＶ₀ に復帰する。

【００３０】図１１は、アナログ信号処理回路５０の第
４の実施例を示す。本図は、第１のアナログ信号として
アナログフィルタ３０に一定電流を選択的に供給するた
めの一例を示したものである。すなわち、無信号入力検
出回路４０の出力に応じて、２つの電流源ＣＳ１，ＣＳ
２のいずれか一方をスイッチにより選択するものであ
る。

【００３１】図１２は、アナログ信号設定回路５０の第
５の実施例を示す。本図では、無信号入力検出回路４０
の出力に応じて、２つのコンデンサＣ₁ およびＣ₂ のい
ずれか一方を選択し、直流電圧Ｖ_REF によって充電され
た電荷Ｑ₁ （＝Ｃ₁ ・Ｖ_REF）または電荷Ｑ₂ （＝Ｃ₂
・Ｖ_REF ）を第１のアナログ信号として出力するもので
ある。

【００３２】なお、これまで説明してきた実施例（図１
〜図１２）は、オーバサンプリング型のＤ／Ａ変換器に
ついて説明してきたが、図１のインターポレーション用
デジタルフィルタ１０を除去し、かつ、ノイズシェーパ
２０に入力される第１のデジタル信号を同時に無信号入
力検出回路４０に供給する構成とすることも可能であ
る。

【００３３】また、無信号入力検出回路４０は、デジタ
ルフィルタ中の所定のパス（図示せず）に流れるコード
に基づいて、無信号状態を検出することも可能である。

【００３４】さらに、無信号状態として、ゼロコードが
連続して入力される場合のみならず、所定のコードが連
続して入力される場合、または、予め定められた範囲内
のコードがランダムに入力される場合を規定することも
可能である。

【００３５】なお、アナログフィルタ３０として、上述
したスイッチト・キャパシタ・フィルタを含む時間離散
系フィルタを用いるほか、受動素子あるいは能動素子に
より構成した時間系フィルタを用い得ることは勿論であ
る。

【００３６】

【発明の効果】以上説明したとおり本発明によれば、無
信号入力検出手段により無信号状態が検知された場合に
は、アナログフィルタの基準アナログ信号値を変化させ
る構成としてあるので、無信号状態下でのアナログ出力
レベルを低下させ、これにより、不要なトーン成分およ
び高周波ノイズ成分を実用上問題が生じない程度まで抑
圧することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用したＤＡ変換器の一実施例を示す
ブロック図である。

【図２】従来から知られているＤＡ変換器を示すブロッ
ク図である。

【図３】従来技術および本実施例によるＤＡ変換器の動
作説明図である。

【図４】図１に示した無信号入力検出回路４０の詳細な
回路構成図である。

【図５】図４の動作を示す波形図である。

【図６】図１に示したアナログ信号設定回路５０の具体
的な構成例を示す図である。

【図７】図１に示したアナログフィルタの詳細な回路構
成図である。

【図８】図７の動作を示す波形図である。

【図９】アナログ信号設定回路５０の第２の実施例を示
す図である。

【図１０】アナログ信号設定回路５０の第３の実施例を
示す図である。

【図１１】アナログ信号設定回路５０の第４の実施例を
示す図である。

【図１２】アナログ信号設定回路５０の第５の実施例を
示す図である。

【符号の説明】

１０ デジタルフィルタ ２０ ノイズシェーパ ３０ アナログフィルタ ４０ 無信号入力検出回路 ５０ アナログ信号設定回路

フロントページの続き (56)参考文献 特開 平６−69894（ＪＰ，Ａ) 特開 平５−244010（ＪＰ，Ａ) 特開 平４−189032（ＪＰ，Ａ) 特開 平２−20928（ＪＰ，Ａ) 特開 平５−276048（ＪＰ，Ａ) 特開 平２−65413（ＪＰ，Ａ) 特開 平３−62375（ＪＰ，Ａ) 特開 平４−189032（ＪＰ，Ａ) 特開 平５−55924（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 7/00

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 第１のデジタル信号を入力してノイズシ
   ェーピングされた第２のデジタル信号を出力するノイズ
   シェーパと、前記ノイズシェーパの後段に接続されたア
   ナログフィルタとを備えたＤＡ変換器において、 前記第１のデジタル信号が所定の期間中無信号状態を呈
   するとき、該無信号状態を表わす検出信号を出力する無
   信号入力検出手段と、 前記検出信号の出力に応答して、前記アナログフィルタ
   に供給される基準アナログ信号の基準値を変化させるア
   ナログ信号設定手段とを具備したことを特徴とするＤＡ
   変換器。
2. 【請求項２】 請求項１において、前記無信号入力検出
   手段から前記検出信号が出力されていない期間中、前記
   アナログフィルタに供給される前記基準アナログ信号は
   第１の固定値を有し、他方、前記検出信号が出力されて
   いる期間中、前記基準信号は前記第１の固定値より小さ
   な第２の固定値を有することを特徴とするＤＡ変換器。
3. 【請求項３】 請求項１において、前記無信号入力検出
   手段から前記検出信号が出力された時には、前記アナロ
   グフィルタに供給される前記基準信号は徐々に低下し、
   他方、前記検出信号の出力が停止された時には、前記基
   準信号は高速にて増大することを特徴とするＤＡ変換
   器。
4. 【請求項４】 請求項１において、さらに加えて、前記
   ノイズシェーパの前段に、オーバサンプリングを行うデ
   ジタルフィルタを設けたことを特徴とするＤＡ変換器。
5. 【請求項５】 請求項４において、前記無信号入力検出
   手段は前記第１のデジタル信号に替えて、前記デジタル
   フィルタに供給されるデジタル信号に基づいて、あるい
   は、前記デジタルフィルタ中の所定パスに流れるコード
   に基づいて、前記無信号状態を検出することを特徴とす
   るＤＡ変換器。
6. 【請求項６】 請求項１または５において、前記無信号
   状態として、ゼロコードが連続して入力される場合、ま
   たは、所定のコードが連続して入力される場合、また
   は、予め定められた範囲内のコードがランダムに入力さ
   れる場合を規定することを特徴とするＤＡ変換器。
7. 【請求項７】 請求項１または５において、前記基準ア
   ナログ信号の基準値を電圧値、または電流値、または電
   荷量で表すことを特徴とするＤＡ変換器。
8. 【請求項８】 請求項１または５において、前記アナロ
   グフィルタとして、時間連続系フィルタ、または、スイ
   ッチト・キャパシタ・フィルタを含む時間離散系フィル
   タを用いることを特徴とするＤＡ変換器。