JPH11150477A - Ｄ／ａ変換器 - Google Patents

Abstract

(57)【要約】 【課題】Ｓ／Ｎ比を向上可能なデルタシグマ変調型Ｄ／
Ａ変換器を提供すること。 【解決手段】多ビットＰＣＭデータをデータストリーム
に変換するデジタルデルタシグマ変調回路２０と、デー
タストリームの高域成分をろ波する低域ろ波回路（４
０、５０）と、反転または非反転入力端子の少なくとも
一方にはろ波された信号が抵抗Ｒ１を介して入力される
ようになっている共に、入力端子と出力端子との間が抵
抗Ｒ２により接続される演算増幅器６５とを備えるミュ
ート回路６０と、無音検出回路７０とを含み、無音検知
回路７０が、ＰＣＭデータの所定時間の無音状態を検知
した時ミュート回路６０の増幅率を小さくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル信号をア
ナログ信号に変換するＤ／Ａ変換器に係わり、特に、Ｓ
／Ｎ比（フルスケール信号出力と無信号時の残留雑音と
の比）を向上可能なデルタシグマＤ／Ａ変換器に関す
る。

【０００２】

【従来の技術】デルタシグマＤ／Ａ変換器は、高分解能
と直線性が良いため、近年、オーディオ機器やビデオ機
器への応用が活発に行われている。

【０００３】デルタシグマＤ／Ａ変換器は、例えば、あ
るサンプリングレートの１６ビットのＰＣＭ信号が与え
られると、これをよりサンプリングレートの高いＰＣＭ
信号に変換した後、デジタルシグマ変調器により１ビッ
トのビットストリーム信号に変換し、このビットストリ
ーム信号に対応するアナログ基準電位＋Ｖ、−Ｖに変換
され、ローパスフィルタ回路を介してアナログ信号に変
換される。

【０００４】デルタシグマ変調されることにより、ＰＣ
Ｍ信号変換時に発生する量子化ノイズを高域にシフトさ
せ、低周波数領域でのノイズを小さくする。これはノイ
ズシエーピングと称されていて、このノイズシエーピン
グによって低周波数領域に存在する音声帯域のＳ／Ｎ比
を大幅に向上することが可能となる。

【０００５】また、デルタシグマＤ／Ａ変換器では、ノ
イズシェーピング後のＰＣＭ信号をＤ／Ａ変換するが、
アナログ信号には高域にシフトした量子化ノイズが有る
ため、例えば、スイッチト・キャパシタ・フィルタ（Ｓ
ＣＦ）等の低域ろ波回路を通して音声帯域外のノイズを
除去している。

【０００６】また、Ｄ／Ａ変換器においては、Ｓ／Ｎ比
を大きくしたいという要望があり、これを実現するため
に、無音時にはシステムクロックの漏れやノイズ等が出
力されないように回路系の一部を電気的に切り離す出力
パス切断や、信号をミューティングするといったことが
提案されていた。

【０００７】

【発明が解決しようとする課題】しかしながら、出力パ
スの切断では、切断時や接続時にパスの電圧を保持する
ことが難しくノイズが発生してしまうという問題があ
る。

【０００８】また、重み付け電流源型等の通常のＤ／Ａ
変換器であれば、ＰＣＭデジタル信号が一定であれば、
スイッチの切換もなく、スイッチングノイズは発生しな
いがデルタシグマ変調器では、ＰＣＭ信号が一定の場合
でも、１ビット信号として、基準電圧を中心に「＋１」
と「−１」に相当する信号が交互に出力されており、原
理的にスイッチングノイズが大きいという問題がある。

【０００９】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、Ｓ／Ｎ比を向上
可能なデルタシグマＤ／Ａ変換器を提供する点にある。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、多ビットのＰＣＭデータを
データストリームに変換するデルタシグマ変調回路と、
前記データストリームが入力される低域ろ波回路と、自
身の反転入力端子、または、非反転入力端子の少なくと
も一方には、前記低域ろ波回路によってろ波された信号
がインピーダンス可変または固定の第１のインピーダン
ス素子を介して入力されるようになっているとともに、
自身の入力端子と出力端子との間がインピーダンス可変
の第２のインピーダンス素子により接続される演算増幅
器を備えるミュート回路と、を含むＤ／Ａ変換器であ
る。

【００１１】なお、第１のインピーダンス素子を可変ま
たは固定とすると共に、第２のインピーダンス素子を可
変として、ミュート回路の増幅率を可変とすればよい。
また、請求項２に係る発明は、請求項１において、さら
に、ＰＣＭデータが所定時間無音となる状態が継続する
ことを検出する無音検出回路を含み、前記無音検知回路
が、ＰＣＭデータの所定時間無音となる状態を検知した
時、前記ミュート回路の増幅率を小さくするように構成
したことを特徴とする。

【００１２】さらに、請求項３に係る発明は、請求項１
および２のいずれかにおいて、前記ミュート回路の増幅
率が、緩やかに変化するように構成したことを特徴とす
る。

【００１３】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照しつつ説明する。図１は本発明の実施の形態にかか
るＤ／Ａ変換器のブロック構成図であり、このＤ／Ａ変
換器は、ＰＣＭ信号Ｄinが与えられると、サンプル点間
の信号を補間するデジタルインターポレーションフィル
タ１０と、デジタル信号のデルタシグマ変調を行うデジ
タルデルタシグマ変調器２０と、１ビットのデジタル信
号のＤ／Ａ変換を行う１ｂｉｔＤ／Ａ変換器３０と、ロ
ーパスフィルタ４０と、ローパスフィルタ５０と、無音
時に信号をミューティングするためのミュート回路６０
と、ＰＣＭデータが所定時間無音である状態が継続する
ことを検出する無音検出回路７０とを有する。そして、
無音検出回路７０は制御線１００によってミュート回路
６０の所定部と接続されている。

【００１４】なお、ローパスフィルタ４０は、例えば、
２次スイッチトキャパシタフィルタ（ＳＣＦ）で構成
し、ローパスフィルタ５０は、例えば、抵抗、コンデン
サからなるＲＣフィルタ（スムージングフィルタ（ＳＭ
Ｆ）とも称する）で実現可能である。また、１ｂｉｔＤ
／Ａ変換器３０は、差動アナログ信号を出力することが
好ましく、この場合、ローパスフィルタ４０、５０も差
動動作し、ミュート回路６０で差動入力をシングルエン
ド出力に変換する。

【００１５】図２は、無音検出回路７０の構成図の例で
あり、無音検出回路７０は、ＰＣＭ信号が「０」である
ことを検出する無音検出部７１と、この無音検出部７１
による検出結果に基づいてＰＣＭ信号が「０」である時
間を計数するカウンタ７２と、このカウンタ７２の計数
結果が所定値以上の時、無音状態であると判断してミュ
ート回路６０に制御線１００を介して制御信号を供給す
る制御部７３とを有している。

【００１６】図３は、ミュート回路６０の回路図であ
り、ミュート回路６０は、音声信号を出力する出力端子
を備える演算増幅器６５を備え、演算増幅器６５の反転
入力端子および非反転入力端子の夫々には抵抗Ｒ１が接
続されている。

【００１７】また、演算増幅器６５の反転入力端子と出
力端子との間には、ＭＯＳトランジスタ６１および抵抗
Ｒ２が並列に接続されていて、一方、演算増幅器６５の
非反転入力端子と出力端子との間には、ＭＯＳトランジ
スタ６２および抵抗Ｒ２が並列に接続されている。

【００１８】さらに、ＭＯＳトランジスタ６１とＭＯＳ
トランジスタ６２のゲート端子には制御線１００が接続
されていて、演算増幅器６５の非反転入力端子と出力端
子との間に接続された、ＭＯＳトランジスタ６２および
抵抗Ｒ２の一方側はアナログ基準電位であるＡＧＮＤに
接続されている。

【００１９】ＭＯＳトランジスタ６１、６２の抵抗値は
ゲート端子の電圧で変動し、このＭＯＳトランジスタに
よる抵抗と抵抗Ｒ２との並列による合成抵抗をＲとする
と、ミュート回路６０の増幅率は「Ｒ／Ｒ１」となる。
例えば、Ｒ１を４０（ｋΩ）、Ｒ２を１７（ｋΩ）と
し、無音検出回路７０から制御信号として０（Ｖ）が入
力される場合には、合成抵抗Ｒは１７（ｋΩ）であり、
増幅率は０．４２５であるが、無音検出回路７０から制
御信号として５（Ｖ）が供給された場合には、ＭＯＳト
ランジスタ６１、６２はオンして、合成抵抗Ｒは５００
（Ω）となり増幅率は、０．０１２５となる。

【００２０】次に、図１乃至図３を参照して回路の動作
について説明する。ＰＣＭ信号Ｄinとして「１６ｂｉ
ｔ，ｆｓ（サンプリング周波数）＝４４．１（ＫＨ
ｚ）」の信号が入力されたとすると、デジタルインター
ポレーションフィルタ１０はサンプル点間の信号を補間
して、「１６ｂｉｔ，６４ｆｓ（サンプリング周波数）
＝２．８２２４（ＭＨｚ）」の信号を出力する。

【００２１】この信号が入力されたデジタルデルタシグ
マ変調器２０はこの信号のデルタシグマ変調を行い、
「１ｂｉｔ，６４ｆｓ（サンプリング周波数）＝２．８
２２４（ＭＨｚ）」の信号を出力する。１ｂｉｔＤ／Ａ
変換器３０は、この信号をＤ／Ａ変換して出力する。

【００２２】さらに、この出力信号は、ローパスフィル
タ４０、５０によって高域部分がろ波される。そして、
このろ波された信号はミュート回路６０に入力される。
通常時は、ミュート回路６０は入力された信号を前述し
たように、「Ｒ／Ｒ１」で定まる増幅率で差動増幅して
出力端子を介してアナログ信号として出力する。

【００２３】さて、ＰＣＭ信号が「０」である場合、無
音検出部７１がＰＣＭ信号が「０」であることを検出し
て、カウンタ７２はこの無音検出部７１による検出結果
に基づいてＰＣＭ信号が「０」である時間を計数する。
そして、制御部７３は、カウンタ７２の計数結果が所定
値以上の時、無音状態であると判断してミュート回路６
０に制御線１００を介して制御信号を供給する。

【００２４】これによって、ＭＯＳトランジスタ６１、
６２がオン状態となり、ミュート回路６０の増幅率が小
さくなり、よって、ミュート回路６０より前段の回路が
発生するノイズが無視できるレベルまで抑圧される。こ
のとき、ＭＯＳトランジスタ６１、６２に入力される制
御信号が急激に変化するとノイズの原因となるため、図
４に示すように、ゲート電圧を緩やかに変化させると、
合成抵抗Ｒも１０（ｍｓｅｃ）程度に緩やかに変化し、
ミュート回路自体がノイズの発生源とはならない。な
お、図４中、Ｖ_THはしきい値電圧である。

【００２５】以上のように構成することにより、ローパ
スフィルタ４０、５０、および、ミュート回路６０の夫
々でのノイズレベルをＮ１、Ｎ２、Ｎ３とすると、有音
時（通常動作時）のノイズレベルは「Ｎ１＋Ｎ２＋Ｎ
３」であるが、本発明の実施形態によれば、無音時のノ
イズレベルはミュート回路６０のみのノイズレベルであ
るＮ３となり、Ｓ／Ｎ比が向上できる。

【００２６】さらに、本発明の実施形態によれば、簡素
な構成で従来問題となっていた切断時のノイズ等を発生
させずに、自動的にミューティングを行ってＳ／Ｎ比を
向上させることができる。

【００２７】なお、多ビットのデルタシグマ変調器を用
いることも可能であり、その場合には、１ｂｉｔＤ／Ａ
変換器の替わりに、例えば４ビット等の多ビットＤ／Ａ
変換器を用いれば良い。

【００２８】（実験値）具体的な実験値を例示すると以
下のようになる。抵抗Ｒ１「４０ｋ（Ω）」、抵抗Ｒ２
「１７ｋ（Ω）」とし、１６ビット、４４．１（ＫＨ
ｚ）のＰＣＭ信号を入力すると、従来ではＳ／Ｎ比が１
００（ｄＢ）であったものが、この発明によればＳ／Ｎ
比が１１０（ｄＢ）となり、Ｓ／Ｎ比の改善が見られ
た。

【００２９】なお、以上の実施の形態ではＲ２と並列接
続するＭＯＳトランジスタを制御して、Ｒ２とＭＯＳト
ランジスタとの合成抵抗を変化するようにしてミュート
回路６０の増幅率を変化させたが、Ｒ１とＭＯＳトラン
ジスタとの合成抵抗を変化するようにしてミュート回路
６０の増幅率を変化させるようにしても良い。

【００３０】

【発明の効果】以上説明したように、請求項１に係る発
明によれば、デルタシグマ変調回路が多ビットのＰＣＭ
データをデータストリームに変換し、ローパスフィルタ
がデータストリームの高域成分をろ波し、ミュート回路
の増幅率を可変としたので、簡単な構成でＳ／Ｎ比を向
上させることが可能となる。

【００３１】また、請求項２に係る発明によれば、請求
項１の効果に加えて、さらに、無音検出回路がＰＣＭデ
ータの所定時間のゼロ状態を検知した時、ミュート回路
の増幅率を小さくすることにより、不要なノイズを発生
させることが無く、自動的にミューティングを行ってＳ
／Ｎ比を向上させることができる。

【００３２】さらに、請求項３に係る発明によれば、ミ
ュート回路の増幅率が、緩やかに変化するので、不要な
ノイズの発生がなくなるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかるＤ／Ａ変換器のブ
ロック構成図である。

【図２】無音検出回路の構成図である。

【図３】ミュート回路の回路図である。

【図４】ミュート回路の動作の説明図である。

【符号の説明】

１０ デジタルインターポレーションフィルタ ２０ デジタルデルタシグマ変調器 ３０ １ビットＤ／Ａ変換器 ４０ ローパスフィルタ ５０ ローパスフィルタ ６０ ミュート回路 ６１ ＭＯＳトランジスタ ６２ ＭＯＳトランジスタ ６５ 演算増幅器 ７０ 無音検出回路 ７１ 無音検出部 ７２ カウンタ ７３ 制御部 １００ 制御線 Ｒ１ 抵抗 Ｒ２ 抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】 多ビットのＰＣＭデータをデータストリ
   ームに変換するデルタシグマ変調回路と、 前記データストリームが入力される低域ろ波回路と、 自身の反転入力端子、または、非反転入力端子の少なく
   とも一方には、前記低域ろ波回路によってろ波された信
   号が、インピーダンス可変または固定の第１のインピー
   ダンス素子を介して入力されるようになっているととも
   に、自身の入力端子と出力端子との間が、インピーダン
   ス可変の第２のインピーダンス素子により接続される演
   算増幅器を備えるミュート回路と、を含むＤ／Ａ変換
   器。
2. 【請求項２】 請求項１において、さらに、 ＰＣＭデータが所定時間無音となる状態が継続すること
   を検出する無音検出回路を含み、 前記無音検知回路が、ＰＣＭデータの所定時間無音とな
   る状態を検知した時、前記ミュート回路の増幅率を小さ
   くするように構成したことを特徴とするＤ／Ａ変換器。
3. 【請求項３】 請求項１および２のいずれかにおいて、 前記ミュート回路の増幅率が、緩やかに変化するように
   構成したことを特徴とするＤ／Ａ変換器。