JPH07297717A - Ｄａ変換器 - Google Patents
Ｄａ変換器Info
- Publication number
- JPH07297717A JPH07297717A JP9014994A JP9014994A JPH07297717A JP H07297717 A JPH07297717 A JP H07297717A JP 9014994 A JP9014994 A JP 9014994A JP 9014994 A JP9014994 A JP 9014994A JP H07297717 A JPH07297717 A JP H07297717A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- transfer function
- converter
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【構成】 ノイズシェーパ２０に第１のデジタル信号を
供給するインターポレーション用デジタルフィルタ１０
と、このデジタルフィルタ１０に入力されるデジタル信
号中に零（零を表わすコード）入力状態が所定期間続い
たとき無信号検出を表す出力信号を発生する無信号入力
検出回路４０と、アナログフィルタ３０とを有し、連続
的な無信号状態が続いたときには、アナログフィルタ３
０の伝達関数を変化（具体的には、通過特性をより制限
的に変化）させる。 【効果】 無信号の入力が連続して行われた場合にも、
ノイズシェーパに起因して生じるトーン成分および高周
波ノイズ成分を十分に低減させることができる。
供給するインターポレーション用デジタルフィルタ１０
と、このデジタルフィルタ１０に入力されるデジタル信
号中に零（零を表わすコード）入力状態が所定期間続い
たとき無信号検出を表す出力信号を発生する無信号入力
検出回路４０と、アナログフィルタ３０とを有し、連続
的な無信号状態が続いたときには、アナログフィルタ３
０の伝達関数を変化（具体的には、通過特性をより制限
的に変化）させる。 【効果】 無信号の入力が連続して行われた場合にも、
ノイズシェーパに起因して生じるトーン成分および高周
波ノイズ成分を十分に低減させることができる。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳ ＬＳＩなどを用
いて形成するのに好適なＤＡ変換器に関するものであ
る。
いて形成するのに好適なＤＡ変換器に関するものであ
る。
【０００２】
【従来の技術】従来から知られているＤＡ変換器のひと
つとして、図２に示すようなＤＡ変換器が知られてい
る。本図に示すＤＡ変換器は、第１のデジタル信号を入
力してノイズ成分を高域に移すためのノイズシェーピン
グを施し、第２のデジタル信号を出力するデジタル式ノ
イズシェーバ２０（例えば、デジタルΔΣモジュレータ
を用いる）と、第２のデジタル信号に従って第１のアナ
ログ信号（一定値）を入力し、第２のアナログ信号を出
力するアナログフィルタ３０から成っている。
つとして、図２に示すようなＤＡ変換器が知られてい
る。本図に示すＤＡ変換器は、第１のデジタル信号を入
力してノイズ成分を高域に移すためのノイズシェーピン
グを施し、第２のデジタル信号を出力するデジタル式ノ
イズシェーバ２０（例えば、デジタルΔΣモジュレータ
を用いる）と、第２のデジタル信号に従って第１のアナ
ログ信号（一定値）を入力し、第２のアナログ信号を出
力するアナログフィルタ３０から成っている。
【０００３】図２に示したＤＡ変換器において、主信号
成分を含む第１のデジタル信号が供給されると、ノイズ
シェーパ２０から出力される第２のデジタル信号は、図
３の（Ａ）に示すようなスペクトルを有する。すなわ
ち、図３の（Ａ）に示されているとおり、ノイズシェー
パ２０から出力される信号中には、小レベルのトーン成
分が必然的に含まれることが広く知られている。
成分を含む第１のデジタル信号が供給されると、ノイズ
シェーパ２０から出力される第２のデジタル信号は、図
３の（Ａ）に示すようなスペクトルを有する。すなわ
ち、図３の（Ａ）に示されているとおり、ノイズシェー
パ２０から出力される信号中には、小レベルのトーン成
分が必然的に含まれることが広く知られている。
【０００４】また、アナログフィルタ３０にあっては、
図３の（Ｂ）に破線で示すような伝達特性を有している
ことから、高周波側に多く分布するノイズ（ノイズシェ
ーピング処理によって生じるノイズ）を低減させること
ができる。
図３の（Ｂ）に破線で示すような伝達特性を有している
ことから、高周波側に多く分布するノイズ（ノイズシェ
ーピング処理によって生じるノイズ）を低減させること
ができる。
【０００５】ここで、ノイズシェーパ２０の出力信号中
に含まれるトーン成分についてみると、通常そのレベル
は小さな値となるので、音響用のＤＡ変換器に用いる場
合などには、主信号成分に対して十分小さな値となり、
聴感上は問題とならないことが多い。
に含まれるトーン成分についてみると、通常そのレベル
は小さな値となるので、音響用のＤＡ変換器に用いる場
合などには、主信号成分に対して十分小さな値となり、
聴感上は問題とならないことが多い。
【０００６】
【発明が解決しようとする課題】しかしながら、図２に
示した従来のＤＡ変換器において、連続的な無信号入力
が行われた場合には、ノイズシェーパ２０から出力され
る第２のデジタル信号は図３の（Ｃ）に示すようなスペ
クトルを有する。
示した従来のＤＡ変換器において、連続的な無信号入力
が行われた場合には、ノイズシェーパ２０から出力され
る第２のデジタル信号は図３の（Ｃ）に示すようなスペ
クトルを有する。
【０００７】そこで、アナログフィルタ３０を通したと
しても、このアナログフィルタ３０から出力された第２
のアナログ信号には、図３の（Ｄ）に有すように、トー
ン成分のみならず、アナログフィルタ３０で除去しきれ
なかった高周波ノイズ成分が目立ってくるという問題が
ある。
しても、このアナログフィルタ３０から出力された第２
のアナログ信号には、図３の（Ｄ）に有すように、トー
ン成分のみならず、アナログフィルタ３０で除去しきれ
なかった高周波ノイズ成分が目立ってくるという問題が
ある。
【０００８】例えば、図２に示したＤＡ変換器を用いて
音響用ＤＡ変換器を構成した場合、聴感上、高周波ノイ
ズ成分の存在が感知されるのみならず、上記のトーン成
分が聞こえて来るという問題が生じていた。このよう
に、実用上はこの耳ざわりな音が大きな問題となってい
る。
音響用ＤＡ変換器を構成した場合、聴感上、高周波ノイ
ズ成分の存在が感知されるのみならず、上記のトーン成
分が聞こえて来るという問題が生じていた。このよう
に、実用上はこの耳ざわりな音が大きな問題となってい
る。
【０００９】よって、本発明の目的は、上述の点に鑑
み、無信号の入力が連続して行われた場合にも、ノイズ
シェーパに起因して生じるトーン成分および高周波ノイ
ズ成分を十分に低減させることができるＤＡ変換器を提
供することにある。
み、無信号の入力が連続して行われた場合にも、ノイズ
シェーパに起因して生じるトーン成分および高周波ノイ
ズ成分を十分に低減させることができるＤＡ変換器を提
供することにある。
【００１０】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、第１のデジタル信号を入力してノイズ
シェーピングされた第２のデジタル信号を出力するノイ
ズシェーパと、前記ノイズシェーパの後段に接続された
アナログフィルタとを備えたＤＡ変換器において、前記
第１のデジタル信号が所定の期間中無信号状態を呈する
とき、該無信号状態を表わす検出信号を出力する無信号
入力検出手段と、前記検出信号の出力に応答して、前記
アナログフィルタの伝達関数を変化させる伝達関数設定
手段とを具備したものである。
めに、本発明は、第１のデジタル信号を入力してノイズ
シェーピングされた第２のデジタル信号を出力するノイ
ズシェーパと、前記ノイズシェーパの後段に接続された
アナログフィルタとを備えたＤＡ変換器において、前記
第１のデジタル信号が所定の期間中無信号状態を呈する
とき、該無信号状態を表わす検出信号を出力する無信号
入力検出手段と、前記検出信号の出力に応答して、前記
アナログフィルタの伝達関数を変化させる伝達関数設定
手段とを具備したものである。
【００１１】ここで、前記無信号入力検出手段から前記
検出信号が出力された際に、前記伝達関数設定手段は、
前記アナログフィルタの通過特性をより制限的に設定す
るのが好適である。あるいは、前記無信号入力検出手段
から前記検出信号が出力された際に、前記伝達関数設定
手段は、前記アナログフィルタの通過帯域を低域化する
か、あるいは、全通過帯域にわたって通常の伝達関数を
等比的に低下させるよう構成することも可能である。
検出信号が出力された際に、前記伝達関数設定手段は、
前記アナログフィルタの通過特性をより制限的に設定す
るのが好適である。あるいは、前記無信号入力検出手段
から前記検出信号が出力された際に、前記伝達関数設定
手段は、前記アナログフィルタの通過帯域を低域化する
か、あるいは、全通過帯域にわたって通常の伝達関数を
等比的に低下させるよう構成することも可能である。
【００１２】さらに加えて、前記ノイズシェーパの前段
に、オーバサンプリングを行うデジタルフィルタを設け
ることもできる。この場合、前記無信号入力検出手段は
前記第１のデジタル信号に替えて、前記デジタルフィル
タに供給されるデジタル信号に基づいて、あるいは、前
記デジタルフィルタ中の所定パスに流れるコードに基づ
いて、前記無信号状態を検出する。
に、オーバサンプリングを行うデジタルフィルタを設け
ることもできる。この場合、前記無信号入力検出手段は
前記第１のデジタル信号に替えて、前記デジタルフィル
タに供給されるデジタル信号に基づいて、あるいは、前
記デジタルフィルタ中の所定パスに流れるコードに基づ
いて、前記無信号状態を検出する。
【００１３】また、上述の各構成において、前記無信号
状態として、ゼロコードが連続して入力される場合、ま
たは、所定のコードが連続して入力される場合、また
は、予め定められた範囲内のコードがランダムに入力さ
れる場合を規定するのが好適である。ここで、前記アナ
ログフィルタに供給される基準アナログ信号の基準値
は、電圧値、または電流値、または電荷量で表わされ
る。
状態として、ゼロコードが連続して入力される場合、ま
たは、所定のコードが連続して入力される場合、また
は、予め定められた範囲内のコードがランダムに入力さ
れる場合を規定するのが好適である。ここで、前記アナ
ログフィルタに供給される基準アナログ信号の基準値
は、電圧値、または電流値、または電荷量で表わされ
る。
【００１４】なお、前記アナログフィルタとして、時間
連続系フィルタ、または、スイッチト・キャパシタ・フ
ィルタを含む時間離散系フィルタを用いることができ
る。
連続系フィルタ、または、スイッチト・キャパシタ・フ
ィルタを含む時間離散系フィルタを用いることができ
る。
【００１５】
【作用】本発明の上記構成によれば、無信号入力検出手
段により無信号状態が検知された場合には、アナログフ
ィルタの伝達関数を変化させることにより、無信号状態
下でのアナログ出力レベルを低下させ、これにより、不
要なトーン成分および高周波ノイズ成分を実用上問題が
生じない程度まで抑圧することが可能となる。
段により無信号状態が検知された場合には、アナログフ
ィルタの伝達関数を変化させることにより、無信号状態
下でのアナログ出力レベルを低下させ、これにより、不
要なトーン成分および高周波ノイズ成分を実用上問題が
生じない程度まで抑圧することが可能となる。
【００１６】具体的には、通常のデジタル信号が入力さ
れた場合には、従来と同様のＤＡ変換処理を行い、他
方、無信号入力が所定の期間だけ連続した場合には、ア
ナログフィルタの伝達関数について、その通過特性をよ
り制限的に設定（図４参照）することにより、アナログ
フィルタからのアナログ信号レベルを低下させる。従っ
て、上記のトーン成分および高周波ノイズ成分もこれに
従って小さくなるため、音響用ＤＡ変換器として用いた
場合にも、聴感上の煩わしさから解放されることができ
る。
れた場合には、従来と同様のＤＡ変換処理を行い、他
方、無信号入力が所定の期間だけ連続した場合には、ア
ナログフィルタの伝達関数について、その通過特性をよ
り制限的に設定（図４参照）することにより、アナログ
フィルタからのアナログ信号レベルを低下させる。従っ
て、上記のトーン成分および高周波ノイズ成分もこれに
従って小さくなるため、音響用ＤＡ変換器として用いた
場合にも、聴感上の煩わしさから解放されることができ
る。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１８】図１は、本発明の一実施例による１ビット
型オーバサンプリングＤＡ変換器を示す。本図に示すノ
イズシェーパ２０およびアナログフィルタ３０は、図２
に示した従来例と同様の動作を行う。従って、本実施例
では、ノイズシェーパ２０に第１のデジタル信号を供給
するインターポレーション用デジタルフィルタ１０と、
このデジタルフィルタ１０に入力されるデジタル信号中
に零（零を表わすコード）入力状態が所定期間続いたと
き無信号検出を表す出力信号を発生する無信号入力検出
回路４０とを有する点に特徴がある。
型オーバサンプリングＤＡ変換器を示す。本図に示すノ
イズシェーパ２０およびアナログフィルタ３０は、図２
に示した従来例と同様の動作を行う。従って、本実施例
では、ノイズシェーパ２０に第１のデジタル信号を供給
するインターポレーション用デジタルフィルタ１０と、
このデジタルフィルタ１０に入力されるデジタル信号中
に零（零を表わすコード）入力状態が所定期間続いたと
き無信号検出を表す出力信号を発生する無信号入力検出
回路４０とを有する点に特徴がある。
【００１９】図１に示した本実施例のアナログフィルタ
３０では、ノイズシェーパ２０から出力される１ビット
信号（第２のデジタル信号）が論理“１”のとき第１の
アナログ信号をその出力信号に加算（積算）し、他方、
論理“０”のときには第１のアナログ信号の極性を反転
したうえで、その出力信号に加算（積算）する（詳細
は、図７を用いて後に説明する）。
３０では、ノイズシェーパ２０から出力される１ビット
信号（第２のデジタル信号）が論理“１”のとき第１の
アナログ信号をその出力信号に加算（積算）し、他方、
論理“０”のときには第１のアナログ信号の極性を反転
したうえで、その出力信号に加算（積算）する（詳細
は、図７を用いて後に説明する）。
【００２０】図５は、無信号入力検出回路４０の詳細な
ブロック構成を示す。図６は、図５の動作を示すタイミ
ング図である。
ブロック構成を示す。図６は、図５の動作を示すタイミ
ング図である。
【００２１】図５に示したＲＥＧ−１〜ＲＥＧ−Ｍは、
ｎビットの入力デジタル信号と同じ周波数のクロックに
従って、該入力デジタル信号をラッチするｎビット・レ
ジスタである。従って、ラッチされたｎビットの入力デ
ジタル信号は後段の各レジスタへ順次連送されていく。
また、各レジスタＲＥＧ−１〜ＲＥＧ−Ｍの出力端には
ＯＲゲートＯＲ−１〜ＯＲ−Ｍがそれぞれ接続されてお
り、さらに、これら各ＯＲゲートＯＲ−１〜ＯＲ−Ｍか
らの出力信号は最終的なＯＲゲートＯＲ−Ｔに入力され
る。そして、このＯＲゲートＯＲ−Ｔの出力信号は、イ
ンバータＩＮＶを介して、無信号入力検出回路４０の出
力信号となる。
ｎビットの入力デジタル信号と同じ周波数のクロックに
従って、該入力デジタル信号をラッチするｎビット・レ
ジスタである。従って、ラッチされたｎビットの入力デ
ジタル信号は後段の各レジスタへ順次連送されていく。
また、各レジスタＲＥＧ−１〜ＲＥＧ−Ｍの出力端には
ＯＲゲートＯＲ−１〜ＯＲ−Ｍがそれぞれ接続されてお
り、さらに、これら各ＯＲゲートＯＲ−１〜ＯＲ−Ｍか
らの出力信号は最終的なＯＲゲートＯＲ−Ｔに入力され
る。そして、このＯＲゲートＯＲ−Ｔの出力信号は、イ
ンバータＩＮＶを介して、無信号入力検出回路４０の出
力信号となる。
【００２２】以上の構成および図６に示したタイミング
図から明らかなように、少なくともＭクロック期間にわ
たって零コード（並列ｎビットの各ビットが全て
“０”）が検出されたとき、無信号入力検出回路４０の
出力は論理“０”から論理“１”に遷移する。
図から明らかなように、少なくともＭクロック期間にわ
たって零コード（並列ｎビットの各ビットが全て
“０”）が検出されたとき、無信号入力検出回路４０の
出力は論理“０”から論理“１”に遷移する。
【００２３】図７は、図１に示したアナログフィルタ３
０の一例を示す。本図は、スイッチト・キャパシタ・フ
ィルタを用いた１次のローパスフィルタであって、図８
に示す２相のノンオーバーラップ・クロックＣＫ１，Ｃ
Ｋ２に従って開閉するアナログスイッチ（図中、丸印で
囲んだ１および２）を備えている。なお、ノイズシェー
パ２０からの１ビット出力も、これらのクロックに同期
している。
０の一例を示す。本図は、スイッチト・キャパシタ・フ
ィルタを用いた１次のローパスフィルタであって、図８
に示す２相のノンオーバーラップ・クロックＣＫ１，Ｃ
Ｋ２に従って開閉するアナログスイッチ（図中、丸印で
囲んだ１および２）を備えている。なお、ノイズシェー
パ２０からの１ビット出力も、これらのクロックに同期
している。
【００２４】そして、図７および図８から明らかなよう
に、第２のデジタル信号（ノイズシェーパ２０の出力）
の論理レベルもしくはその極性に従って、第１のアナロ
グ信号が逐次加算あるいは減算され、これにより第２の
アナログ信号が形成される。
に、第２のデジタル信号（ノイズシェーパ２０の出力）
の論理レベルもしくはその極性に従って、第１のアナロ
グ信号が逐次加算あるいは減算され、これにより第２の
アナログ信号が形成される。
【００２５】ただし、連続的な無信号入力状態が検出さ
れた場合、すなわち無信号入力検出回路４０から論理
“１”の検出出力が得られた場合には、演算増幅器ＯＰ
の積分コンデンサＣ6 と並列にコンデンサＣ7 が付加さ
れる。
れた場合、すなわち無信号入力検出回路４０から論理
“１”の検出出力が得られた場合には、演算増幅器ＯＰ
の積分コンデンサＣ6 と並列にコンデンサＣ7 が付加さ
れる。
【００２６】このことにより、ローパスフィルタとして
作用するアナログフィルタ３０の伝達関数が低域化され
るので（図４において、２点鎖線で示した「伝達関数１
（従来例）」参照）、第２のアナログ信号中に含まれる
高域ノイズ成分をより低減することができる（図４にお
いて、点線で示した「Ｖout （実施例１）」参照）。
作用するアナログフィルタ３０の伝達関数が低域化され
るので（図４において、２点鎖線で示した「伝達関数１
（従来例）」参照）、第２のアナログ信号中に含まれる
高域ノイズ成分をより低減することができる（図４にお
いて、点線で示した「Ｖout （実施例１）」参照）。
【００２７】図９（Ａ）は、アナログフィルタ３０のそ
の他の実施例を示す回路図であり、抵抗Ｒ1 〜Ｒ3 と、
コンデンサＣ0 と、演算増幅器ＯＰと、スイッチＳＷ
１，ＳＷ２とにより構成してある。同図（Ｂ）は、上記
アナログフィルタの動作を示す波形図である。
の他の実施例を示す回路図であり、抵抗Ｒ1 〜Ｒ3 と、
コンデンサＣ0 と、演算増幅器ＯＰと、スイッチＳＷ
１，ＳＷ２とにより構成してある。同図（Ｂ）は、上記
アナログフィルタの動作を示す波形図である。
【００２８】図９（Ａ）に示したアナログフィルタにお
いては、無信号入力検出回路４０により連続的な無信号
入力状態が検出された場合、スイッチＳＷ２を開放（Ｏ
ＦＦ）にする。このことにより抵抗Ｒ2 が演算増幅器Ｏ
Ｐの入力側回路に挿入されるため、ゲインを低下させる
ことになる。その結果として、図９（Ａ）に示したアナ
ログフィルタの伝達関数は、全通過帯域にわたって一律
に（すなわち、等比的に）低下することとなる。
いては、無信号入力検出回路４０により連続的な無信号
入力状態が検出された場合、スイッチＳＷ２を開放（Ｏ
ＦＦ）にする。このことにより抵抗Ｒ2 が演算増幅器Ｏ
Ｐの入力側回路に挿入されるため、ゲインを低下させる
ことになる。その結果として、図９（Ａ）に示したアナ
ログフィルタの伝達関数は、全通過帯域にわたって一律
に（すなわち、等比的に）低下することとなる。
【００２９】かくして、アナログフィルタ３０の伝達関
数は図４に示した１点鎖線「伝達関数２（実施例２）」
のようになり、第２のアナログ信号Ｖout も、図４中に
「Ｖout （実施例２）」と示したようにレベルの低下が
生じる。よって、第２のアナログ信号中に含まれるトー
ン成分および高域ノイズ成分の低減化を図ることが可能
となる。
数は図４に示した１点鎖線「伝達関数２（実施例２）」
のようになり、第２のアナログ信号Ｖout も、図４中に
「Ｖout （実施例２）」と示したようにレベルの低下が
生じる。よって、第２のアナログ信号中に含まれるトー
ン成分および高域ノイズ成分の低減化を図ることが可能
となる。
【００３０】なお、これまで説明してきた実施例（図１
〜図９）は、オーバサンプリング型のＤ／Ａ変換器につ
いて説明してきたが、図１のインターポレーション用デ
ジタルフィルタ１０を除去し、かつ、ノイズシェーパ２
０に入力される第１のデジタル信号を同時に無信号入力
検出回路４０に供給する構成とすることも可能である。
〜図９）は、オーバサンプリング型のＤ／Ａ変換器につ
いて説明してきたが、図１のインターポレーション用デ
ジタルフィルタ１０を除去し、かつ、ノイズシェーパ２
０に入力される第１のデジタル信号を同時に無信号入力
検出回路４０に供給する構成とすることも可能である。
【００３１】また、無信号入力検出回路４０は、デジタ
ルフィルタ中の所定のパス（図示せず）に流れるコード
に基づいて、無信号状態を検出することも可能である。
ルフィルタ中の所定のパス（図示せず）に流れるコード
に基づいて、無信号状態を検出することも可能である。
【００３２】さらに、無信号状態として、ゼロコードが
連続して入力される場合のみならず、所定のコードが連
続して入力される場合、または、予め定められた範囲内
のコードがランダムに入力される場合を規定することも
可能である。
連続して入力される場合のみならず、所定のコードが連
続して入力される場合、または、予め定められた範囲内
のコードがランダムに入力される場合を規定することも
可能である。
【００３３】なお、アナログフィルタ３０として、上述
したスイッチト・キャパシタ・フィルタを含む時間離散
系フィルタを用いるほか、受動素子あるいは能動素子に
より構成した時間系フィルタを用い得ることは勿論であ
る。
したスイッチト・キャパシタ・フィルタを含む時間離散
系フィルタを用いるほか、受動素子あるいは能動素子に
より構成した時間系フィルタを用い得ることは勿論であ
る。
【００３４】
【発明の効果】以上説明したとおり本発明によれば、無
信号入力検出手段により無信号状態が検知された場合に
は、アナログフィルタの伝達関数を変化させる構成とし
てあるので、無信号状態下でのアナログ出力レベルを低
下させ、これにより、不要なトーン成分および高周波ノ
イズ成分を実用上問題が生じない程度まで抑圧すること
が可能となる。
信号入力検出手段により無信号状態が検知された場合に
は、アナログフィルタの伝達関数を変化させる構成とし
てあるので、無信号状態下でのアナログ出力レベルを低
下させ、これにより、不要なトーン成分および高周波ノ
イズ成分を実用上問題が生じない程度まで抑圧すること
が可能となる。
【図１】本発明を適用したＤＡ変換器の一実施例を示す
ブロック図である。
ブロック図である。
【図２】従来から知られているＤＡ変換器を示すブロッ
ク図である。
ク図である。
【図３】従来技術によるＤＡ変換器の動作説明図であ
る。
る。
【図４】本実施例によるＤＡ変換器の動作説明図であ
る。
る。
【図５】図１に示した無信号入力検出回路４０の詳細な
回路構成図である。
回路構成図である。
【図６】図５の動作を示す波形図である。
【図７】図１に示したアナログフィルタの詳細な回路構
成図である。
成図である。
【図８】図７の動作を示す波形図である。
【図９】アナログフィルタ３０の第２の実施例を示す図
である。
である。
１０ デジタルフィルタ ２０ ノイズシェーパ ３０ アナログフィルタ ４０ 無信号入力検出回路
Claims (7)
- 【請求項１】 第１のデジタル信号を入力してノイズシ
ェーピングされた第２のデジタル信号を出力するノイズ
シェーパと、前記ノイズシェーパの後段に接続されたア
ナログフィルタとを備えたＤＡ変換器において、 前記第１のデジタル信号が所定の期間中無信号状態を呈
するとき、該無信号状態を表わす検出信号を出力する無
信号入力検出手段と、 前記検出信号の出力に応答して、前記アナログフィルタ
の伝達関数を変化させる伝達関数設定手段とを具備した
ことを特徴とするＤＡ変換器。 - 【請求項２】 請求項１において、前記無信号入力検出
手段から前記検出信号が出力された際に、前記伝達関数
設定手段は、前記アナログフィルタの通過特性をより制
限的に設定することを特徴とするＤＡ変換器。 - 【請求項３】 請求項１において、前記無信号入力検出
手段から前記検出信号が出力された際に、前記伝達関数
設定手段は、前記アナログフィルタの通過帯域を低域化
するか、あるいは、全通過帯域にわたって通常の伝達関
数を等比的に低下させることを特徴とするＤＡ変換器。 - 【請求項４】 請求項１において、さらに加えて、前記
ノイズシェーパの前段に、オーバサンプリングを行うデ
ジタルフィルタを設けたことを特徴とするＤＡ変換器。 - 【請求項５】 請求項４において、前記無信号入力検出
手段は前記第１のデジタル信号に替えて、前記デジタル
フィルタに供給されるデジタル信号に基づいて、あるい
は、前記デジタルフィルタ中の所定パスに流れるコード
に基づいて、前記無信号状態を検出することを特徴とす
るＤＡ変換器。 - 【請求項６】 請求項１または５において、前記無信号
状態として、ゼロコードが連続して入力される場合、ま
たは、所定のコードが連続して入力される場合、また
は、予め定められた範囲内のコードがランダムに入力さ
れる場合を規定することを特徴とするＤＡ変換器。 - 【請求項７】 請求項１または５において、前記アナロ
グフィルタとして、時間連続系フィルタ、または、スイ
ッチト・キャパシタ・フィルタを含む時間離散系フィル
タを用いることを特徴とするＤＡ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014994A JPH07297717A (ja) | 1994-04-27 | 1994-04-27 | Ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014994A JPH07297717A (ja) | 1994-04-27 | 1994-04-27 | Ｄａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297717A true JPH07297717A (ja) | 1995-11-10 |
Family
ID=13990451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9014994A Pending JPH07297717A (ja) | 1994-04-27 | 1994-04-27 | Ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297717A (ja) |
-
1994
- 1994-04-27 JP JP9014994A patent/JPH07297717A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281821B1 (en) | Digital-to-analog converter with power up/down transient suppression and automatic rate switching | |
| JP3112605B2 (ja) | Ｄ／ａ変換回路 | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| US9204215B2 (en) | One-bit digital-to-analog converter offset cancellation | |
| JPH11122112A (ja) | 波形整形装置およびσδ型ｄ／ａ変換装置 | |
| JPH09289451A (ja) | 信号処理装置 | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| JP2008187315A (ja) | Δς変調器、その制御方法、ならびにそれら用いたデジタルオーディオ処理回路ならびに電子機器 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JP3145860B2 (ja) | Ｄａ変換器 | |
| JPH07297717A (ja) | Ｄａ変換器 | |
| JPH05304474A (ja) | ディジタルアナログ変換装置 | |
| JP3885911B2 (ja) | Ｄ／ａ変換器 | |
| JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
| JP4648996B2 (ja) | アナログ−デジタル変換器 | |
| JP2002237729A (ja) | スイッチング増幅回路 | |
| JPH04331517A (ja) | 信号加算装置および信号加算方法 | |
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP3036045B2 (ja) | Ｄ／ａ変換装置 | |
| JP3438018B2 (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JP3003198B2 (ja) | パルス幅変調装置 | |
| JP3312539B2 (ja) | 音響信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001006 |