JP3956582B2 - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路 Download PDFInfo
- Publication number
- JP3956582B2 JP3956582B2 JP2000160896A JP2000160896A JP3956582B2 JP 3956582 B2 JP3956582 B2 JP 3956582B2 JP 2000160896 A JP2000160896 A JP 2000160896A JP 2000160896 A JP2000160896 A JP 2000160896A JP 3956582 B2 JP3956582 B2 JP 3956582B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- digital
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄ変換回路に係り、特にオーディオ信号の信号処理に使用するに好適な高性能のＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】
従来のこの種の高性能のＡ／Ｄ変換回路としては、逐次比較方式Ａ／Ｄ変換回路、オーバーサンプリング方式のものとしてΔ変調方式Ａ／Ｄ変換回路、ΔΣ変調方式Ａ／Ｄ変換回路がある。図４に逐次比較方式Ａ／Ｄ変換回路の構成を示す。同図において、逐次比較方式Ａ／Ｄ変換回路は、サンプリングホールド回路（Ｓ／Ｈ）４０と、Ｄ／Ａ変換回路（ＤＡＣ）４２と、逐次比較レジスタ４４と、サンプリングホールド回路（Ｓ／Ｈ）４０の出力信号とＤ／Ａ変換回路（ＤＡＣ）４２のアナログ出力を比較するコンパレータ４６とを有している。
【０００３】
逐次比較方式Ａ／Ｄ変換回路は、入力端子１００から入力されたアナログ信号がサンプルホールド回路４０により保持され、一方、逐次比較レジスタ４４によりＤ／Ａ変換回路４２のＭＳＢをＭＳＢ＝１とし、このＤ／Ａ変換回路４２の出力とサンプルホールド回路４０の出力とがコンパレータ４６により比較される。Ｄ／Ａ変換回路４２の出力がサンプルホールド回路４０の出力より大きい場合には、ＭＳＢ＝１、小さい場合にはＭＳＢ＝０に固定し、Ｄ／Ａ変換回路４２の１ビット目の出力が決定される。コンパレータ４６におけるこの比較動作はＤ／Ａ変換回路４２の出力におけるＭＳＢからＬＳＢまで、繰り返し行われ、サンプルホールド回路４０の出力とＤ／Ａ変換回路４２の出力とが一致した時点におけるＤ／Ａ変換回路４２と連動する逐次比較レジスタ４４のディジタル出力が、この逐次比較方式Ａ／Ｄ変換回路の出力となる。
【０００４】
オーバサンプリング方式の高性能Ａ／Ｄ変換回路として、従来のΔ変調方式Ａ／Ｄ変換回路の構成を図５に示す。同図において、Δ変調方式Ａ／Ｄ変換回路は、基準電圧（図５では接地電圧）と加算回路５２の出力電圧とを比較し、比較結果に基づいて１ビットのディジタルデータを出力するコンパレータ５０と、コンパレータ５０の出力である１ビットのディジタルデータを入力とするＤ／Ａ変換回路５４と、Ｄ／Ａ変換回路５４のアナログ出力を積分するアナログ積分回路５６と、アナログ積分回路５６の積分出力を反転する反転回路５７と、入力端子１０１から入力されるアナログ入力電圧と前記反転回路５７の反転出力とを加算する加算回路５２とを有している。
【０００５】
上記Δ変調方式Ａ／Ｄ変換回路は、コンパレータ５０において、基準電圧と加算回路５２の出力信号との大小比較に応じて、「１」または「０」の１ビットのディジタルデータが出力され、この１ビットのディジタルデータがＤ／Ａ変換回路５４によりアナログ信号に変換され、さらにこのアナログ信号がアナログ積分回路５６により積分され、反転回路５７に出力される。反転回路５７ではアナログ積分回路５６の積分出力を反転し、この反転出力が加算回路５２で入力端子１０１より入力されるアナログ入力電圧に加算され、この加算出力がコンパレータ５０により基準電圧と比較される。このように、入力端子１０１から入力されるアナログ入力電圧とアナログ積分回路５６の出力信号との信号レベルが一致するまで上記コンパレータ５０より比較動作が行われ、コンパレータ５０より連続的に出力される１ビットのディジタルデータがΔ変調方式Ａ／Ｄ変換回路の変換出力となる。
【０００６】
オーバサンプリング方式の高性能Ａ／Ｄ変換回路として、従来のΔΣ変調方式Ａ／Ｄ変換回路の構成を図６に示す。同図において、ΔΣ変調方式Ａ／Ｄ変換回路は、基準電圧（図６では接地電圧）とアナログ積分回路６６の出力とを大小比較し、その比較結果に応じて１ビットのディジタルデータを出力するコンパレータ６０と、コンパレータ６０より出力される１ビットのディジタルデータをＤ／Ａ変換するＤ／Ａ変換回路６２と、Ｄ／Ａ変換回路６２のアナログ出力を反転する反転回路６３と、入力端子１０３から入力されるアナログ入力電圧と反転回路６３の反転出力とを加算する加算回路６４と、加算回路６４の出力信号を積分するアナログ積分回路６６とを有している。
【０００７】
上記ΔΣ変調方式Ａ／Ｄ変換回路は、入力端子１０３から入力されるアナログ入力電圧と反転回路６３の反転出力とが加算回路６４で加算され、この加算出力がアナログ積分回路６６で積分される。そしてコンパレータ６０でアナログ積分回路６６の積分出力と基準電圧とが比較され、比較結果に応じて１ビットのディジタルデータが出力端子１０４及びＤ／Ａ変換回路６２に出力される。
Ｄ／Ａ変換回路６２では、入力された１ビットのディジタルデータがアナログ電圧に変換され、このアナログ電圧は反転回路６３で反転される。この反転回路６３の反転出力は加算回路６４で、入力端子１０３から入力されるアナログ入力電圧と加算され、この加算出力がアナログ積分回路６６に入力される。
【０００８】
このようにして、基準電圧と、アナログ積分回路６６の出力信号との信号レベルが一致するまで上記コンパレータ５０より比較動作が行われ、コンパレータ５０より連続的に出力される１ビットのディジタルデータがΔΣ変調方式Ａ／Ｄ変換回路の変換出力となる。
【０００９】
【発明が解決しようとする課題】
上述した逐次比較方式Ａ／Ｄ変換回路では、サンプルホールド回路が必要であり、また、例えば、サンプリング周波数が１９２ＫＨｚで、２４ビットのディジタル信号を出力するＡ／Ｄ変換回路を構成するには、１／１９２×１０3＝５．２μsec内でサンプルホールドと２４回の逐次比較動作を行う必要があり、セトリング時間が１００ｎｓ程度の２４ビット出力のＡ／Ｄ変換回路が必要となるが、これは実現が非常に困難である。
さらに、逐次比較方式Ａ／Ｄ変換回路では、コンパレータで入力アナログ電圧と、Ｄ／Ａ変換回路のフルスケール電圧の１／２の電圧（Ｄ／Ａ変換回路のＭＳＢに相当するビットが示す電圧値）ＭＳＢと、から比較していくので、分解能を上げていくと、フルスケール電圧／２付近の単調性を失ったり、コード欠けを発生し易くなり、高性能の逐次比較方式Ａ／Ｄ変換回路を得ることは困難であるという問題が有った。
【００１０】
また、オーバサンプリング方式の従来のΔ変調方式Ａ／Ｄ変換回路やΔΣ変調方式Ａ／Ｄ変換回路では、アナログ積分回路を有するために高いＳ／Ｎを得るには、ＬＳＩ内に大きな容量を有する必要があるが、ＬＳＩ内に大きな容量を作ると、チップサイズが大きくなり、また高性能化を図るには高い周波数のオーバサンプリングクロックが必要となるという問題が有った。
【００１１】
さらに、Δ変調方式Ａ／Ｄ変換回路やΔΣ変調方式Ａ／Ｄ変換回路では、１ビットのディジタルデータをアナログ処理することにより１２０ｄＢ以上のダイナミックレンジ、Ｓ／Ｎを得るのは困難であり、また、Ａ／Ｄ変換回路を構成する積分回路としてアナログ積分回路を使用しているために、時分割による多チャンネルＡ／Ｄ変換を行うことは困難である。
最近の高性能オーディオ機器では、２４ビットのＡ／Ｄ変換を要求されるようになったが、上述した従来の各種Ａ／Ｄ変換回路では、２４ビット精度のＡ／Ｄ変換を行うことは困難であった。
本発明は、このような事情に鑑みてなされたものであり、オーディオ用の高性能のＡ／Ｄ変換回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記ディジタル積分回路は、前記コンパレータから出力される符号を示す１ビットデータに応じてカウントアップまたはカウントダウンを行い、複数ビットの計数出力を行うアップダウンカウンタと、前記アップダウンカウンタの計数出力とこれまでの計数結果とを加算し、前記Ｄ／Ａ変換回路の入力信号となる複数ビットのディジタル信号を出力する加算器とを備え、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、 ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得ることを特徴とする。
【００１３】
また、請求項２に記載の発明は、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記ディジタル積分回路は、前記コンパレータから出力される符号を示す１ビットデータに応じてカウントアップまたはカウントダウンを行い、複数ビットの計数出力を行うアップダウンカウンタと、前記アップダウンカウンタの計数出力とこれまでの計数結果とを加算し出力する第１の加算器と、前記第１の加算器の加算出力をこれまでの加算結果と加算し出力する第２の加算器と、前記アップダウンカウンタ、第１の加算器および第２の加算器の各出力を所定の比率で加算し、前記Ｄ／Ａ変換回路の入力信号となる複数ビットのディジタル信号を出力する第３の加算手段とを備え、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、 ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得ることを特徴とする。
【００１５】
請求項１、２に記載の発明によれば、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得るようにしたので、低いオーバサンプリングレートで高性能のＡ／Ｄ変換回路を構成することができる。
すなわち、従来のΔ変調方式Ａ／Ｄ変換回路、ΔΣ変調方式Ａ／Ｄ変換回路は１６ビット分解能、もしくは２０ビット分解能しかなく、これらの従来のＡ／Ｄ変換回路を用いてＡ／Ｄ変換における２４ビットの分解能を得ようとすると、オーバサンプリングレートを従来（従来のオーバサンプリングレートは１２８ｆs乃至５１２ｆs、但し、ｆsはサンプリング周波数）のものよりもさらに高くする必要がある。例えば、４４．１ｋＨｚサンプリングフォーマットのデータをさらに高い１０２４ｆs、あるいは２０４８ｆsにするということは、４５ＭＨz、あるいは９０ＭＨzのクロックが必要になる。また、ＤＶＤオーディオフォーマットでは、１９２ＫＨz、９６ＫＨz等のより高いサンプリング周波数が使用されるが、これらのサンプリング周波数を１０２４ｆsあるいは２０４８ｆsにオーバサンプリングすると、最大で約４００ＭＨzのクロックが必要になり、実用的ではない。これらの高いオーバーサンプリングレートと比較すると、本発明に係るＡ／Ｄ変換回路では、より低いオーバーサンプリングレート（従来と同程度のオーバーサンプリングレート）で、２４ビットという高分解能でＡ／Ｄ変換を行うことができる。
【００１６】
また、本発明に係るＡ／Ｄ変換回路はフィードバックタイプであるので、逐次比較方式のＡ／Ｄ変換回路のように単調性の劣化がない。
また、本発明では、Ａ／Ｄ変換回路の構成要素である積分回路として、ディジタル積分回路を使用しており、アナログ積分回路が不要であるので、容量を必要とせず、ＬＳＩ化に適したＡ／Ｄ変換回路が得られる。
さらに、ディジタル積分回路を使用してＡ／Ｄ変換を行なっているので、時分割による多チャンネルＡ／Ｄ変換が可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の実施の形態に係るＡ／Ｄ変換回路の構成を図１に示す。ディジタル積分回路１４の出力信号を入力信号とし、複数ビット（本実施の形態では２４ビット）のディジタル信号をアナログ信号に変換するＤ／Ａ変換回路（ＤＡＣ）１０と、入力される信号源１６から入力端子２００を介して入力されるアナログ信号とＤ／Ａ変換回路１０のアナログ出力信号とを比較し、比較結果に応じた１ビットのディジタルデータを出力するコンパレータ１２と、コンパレータ１２から出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路１４とを有している。
【００１８】
上記構成において、入力端子２００から入力される信号源１６からのアナログ信号とＤ／Ａ変換回路１０から出力されるアナログ信号とがコンパレータ１２で比較され、入力アナログ信号のレベルがＤ／Ａ変換回路１０の出力信号のレベルより大きい場合には「１」、入力アナログ信号のレベルがＤ／Ａ変換回路１０の出力信号のレベルより小さい場合には、「０」の１ビットのディジタルデータをディジタル積分回路１４に出力する。
ディジタル積分回路１４では、入力される１ビットのディジタルデータをディジタル積分、すなわち、加算し、その加算結果である２４ビットのディジタルデータを入力されるクロックＣＬＫに同期してＤ／Ａ変換回路１０に出力する。
【００１９】
このようにしてコンパレータ１２では入力端子２００より入力されるアナログ電圧とＤ／Ａ変換回路１０のアナログ出力とが一致するまで比較動作が行なわれ、一致した時点におけるディジタル積分回路１４からの２４ビットのディジタル出力が入力アナログ電圧のＡ／Ｄ変換結果となる。
【００２０】
次に、図１におけるディジタル積分回路１４の具体的構成の一例を図２に示す。同図において、ディジタル積分回路１４は、コンパレータ１２の出力信号である１ビットのディジタルデータ（アップダウン信号（ＵＤ））が入力端子２０１を介して入力されるアップダウンカウンタ（Ｕ／Ｄ）２０と、アップダウンカウンタ２０の計数出力をこれまでの計数値に加算する加算器２２とを有している。上記構成において、入力端子２０１を介して、図１におけるコンパレータ１２からの入力アナログ電圧とＤ／Ａ変換回路１０のアナログ出力との比較結果を示す１ビットのディジタルデータが、アップダウンカウンタ２０に入力される。ここでディジタルデータの「１」はカウントアップを、「０」はカウントダウンを指示する信号となる。
【００２１】
アップダウンカウンタ２０では、クロックＣＬＫに同期して入力された１ビットのディジタルデータに応じてカウントアップ、またはカウントダウンを行ない、その計数結果（２４ビット）を加算器２２に出力する。加算器２２は、加算器２２においてこれまでに加算した結果と入力されたアップダウンカウンタ２０の計数出力とをクロックＣＬＫに同期して加算し、その加算結果（２４ビット）を、出力端子２０２を介してＤ／Ａ変換回路１０に出力する。このようにしてディジタル積分が行われる。
【００２２】
次に、図１におけるディジタル積分回路１４の具体的構成の他の例を図３に示す。図３に示すディジタル積分回路が図２に示すそれと構成上、異なるのは、加算器２２の出力をさらに、加算する加算器３０と、アップダウンカウンタ２０、加算器２２及び加算器３０の各出力を所定の比率で加算する加算器３２とを有する点であり、他の構成は同一である。図２に示すディジタル積分回路が１段積分回路であるのに対し、この構成例では多段積分回路としして構成され、加算器２２、３０で２段階のディジタル積分を行っている。このため、図３に示す構成例では、図２に示す構成例に比してコンパレータの１２の収束時間が早くなる、という効果が得られる。
上記構成において、ディジタル積分回路１４は、入力端子２０３を介して図１におけるコンパレータ１２より、入力アナログ電圧とＤ／Ａ変換回路１０のアナログ出力との比較結果、すなわちカウントアップ、またはカウントダウンを示す１ビットのディジタルデータがアップダウンカウンタ２０に入力される。
【００２３】
アップダウンカウンタ２０では、クロックＣＬＫに同期して入力された１ビットのディジタルデータに応じてカウントアップ、またはカウントダウンを行ない、その計数結果（２４ビット）を加算器２２及び加算器３２に出力する。加算器２２は、加算器２２においてこれまでに加算した結果と入力されたアップダウンカウンタ２０の計数出力とをクロックＣＬＫに同期して加算し、その加算結果（２４ビット）を加算器３０及び加算器３２に出力する。
【００２４】
加算器３０では、これまでに加算した結果と入力された加算器２２の加算出力とをクロックＣＬＫに同期して加算し、その出力を加算器３２に出力する。加算器３２では、クロックＣＬＫに同期してアップダウンカウンタ２０、加算器２２及び加算器３０の各出力を所定の比率で加算し、出力端子２０４を介してＤ／Ａ変換回路１０に出力する。
【００２５】
本発明の実施の形態に係るＡ／Ｄ変換回路によれば、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得るようにしたので、低いオーバサンプリングレートで高性能のＡ／Ｄ変換回路を構成することができる。
すなわち、従来のΔ変調方式Ａ／Ｄ変換回路、ΔΣ変調方式Ａ／Ｄ変換回路は１６ビット分解能、もしくは２０ビット分解能しかなく、これらの従来のＡ／Ｄ変換回路を用いてＡ／Ｄ変換における２４ビットの分解能を得ようとすると、オーバサンプリングレートを従来（従来のオーバサンプリングレートは１２８ｆsまたは５１２ｆs、但し、ｆsはサンプリング周波数）のものよりもさらに高くする必要がある。例えば、４４．１ｋＨｚサンプリングフォーマットのデータをさらに高い１０２４ｆs、あるいは２０４８ｆsにするということは、４５ＭＨz、あるいは９０ＭＨzのクロックが必要になる。また、ＤＶＤオーディオフォーマットでは、１９２ＫＨz、９６ＫＨz等のより高いサンプリング周波数が使用されるが、これらのサンプリング周波数を１０２４ｆsあるいは２０４８ｆsにオーバサンプリングすると、最大で約４００ＭＨzのクロックが必要になり、実用的ではない。これらの高いオーバーサンプリングレートと比較すると、本発明に係るＡ／Ｄ変換回路では、より低いオーバーサンプリングレート（従来と同程度のオーバーサンプリングレート）で、２４ビットという高分解能でＡ／Ｄ変換を行うことができる。
【００２６】
また、本発明の実施の形態に係るＡ／Ｄ変換回路はフィードバックタイプであるので、逐次比較方式のＡ／Ｄ変換回路のように単調性の劣化がない。
また、本発明の実施の形態に係るＡ／Ｄ変換回路では、Ａ／Ｄ変換回路の構成要素である積分回路として、ディジタル積分回路を使用しており、アナログ積分回路が不要であるので、容量を必要とせず、ＬＳＩ化に適したＡ／Ｄ変換回路が得られる。
さらに、ディジタル積分回路を使用してＡ／Ｄ変換を行なっているので、時分割による多チャンネルＡ／Ｄ変換が可能となる。
本実施の形態に係るＡ／Ｄ変換回路では、図２、図３で示したように、ディジタル積分回路に１段構成のものと、多段（２段）構成のものとについて開示しているが、本願発明の内容は、これに限定されず、３段以上の多段積分回路を用いても本発明の目的を達成できることは明らかである。
【００２７】
【発明の効果】
以上に説明したように、請求項１、２に記載の発明によれば、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得るようにしたので、低いオーバサンプリングレートで高性能のＡ／Ｄ変換回路を構成することができる。
【００２８】
また、本発明の実施の形態に係るＡ／Ｄ変換回路はフィードバックタイプであるので、逐次比較方式のＡ／Ｄ変換回路のように単調性の劣化がない。
また、本発明の実施の形態では、Ａ／Ｄ変換回路の構成要素である積分回路として、ディジタル積分回路を使用しており、アナログ積分回路が不要であるので、容量を必要とせず、ＬＳＩ化に適したＡ／Ｄ変換回路が得られる。
さらに、本実施の形態に係るＡ／Ｄ変換回路ではディジタル積分回路を使用してＡ／Ｄ変換を行なっているので、時分割による多チャンネルＡ／Ｄ変換が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係るＡ／Ｄ変換回路の構成を示すブロック図。
【図２】 図１に示すＡ／Ｄ変換回路におけるディジタル積分回路の具体的構成の一例を示すブロック図。
【図３】 図１に示すＡ／Ｄ変換回路におけるディジタル積分回路の具体的構成の他の例を示すブロック図。
【図４】 従来の逐次比較方式Ａ／Ｄ変換回路の構成を示すブロック図。
【図５】 従来のΔ変調方式Ａ／Ｄ変換回路の構成を示すブロック図。
【図６】 従来のΔΣ変調方式Ａ／Ｄ変換回路の構成を示すブロック図。
【符号の説明】
１０ Ｄ／Ａ変換回路
１２ コンパレータ
１４ ディジタル積分回路
１６ 信号源
２０ アップダウンカウンタ
２２、３０、３２ 加算器
【発明の属する技術分野】
本発明は、Ａ／Ｄ変換回路に係り、特にオーディオ信号の信号処理に使用するに好適な高性能のＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】
従来のこの種の高性能のＡ／Ｄ変換回路としては、逐次比較方式Ａ／Ｄ変換回路、オーバーサンプリング方式のものとしてΔ変調方式Ａ／Ｄ変換回路、ΔΣ変調方式Ａ／Ｄ変換回路がある。図４に逐次比較方式Ａ／Ｄ変換回路の構成を示す。同図において、逐次比較方式Ａ／Ｄ変換回路は、サンプリングホールド回路（Ｓ／Ｈ）４０と、Ｄ／Ａ変換回路（ＤＡＣ）４２と、逐次比較レジスタ４４と、サンプリングホールド回路（Ｓ／Ｈ）４０の出力信号とＤ／Ａ変換回路（ＤＡＣ）４２のアナログ出力を比較するコンパレータ４６とを有している。
【０００３】
逐次比較方式Ａ／Ｄ変換回路は、入力端子１００から入力されたアナログ信号がサンプルホールド回路４０により保持され、一方、逐次比較レジスタ４４によりＤ／Ａ変換回路４２のＭＳＢをＭＳＢ＝１とし、このＤ／Ａ変換回路４２の出力とサンプルホールド回路４０の出力とがコンパレータ４６により比較される。Ｄ／Ａ変換回路４２の出力がサンプルホールド回路４０の出力より大きい場合には、ＭＳＢ＝１、小さい場合にはＭＳＢ＝０に固定し、Ｄ／Ａ変換回路４２の１ビット目の出力が決定される。コンパレータ４６におけるこの比較動作はＤ／Ａ変換回路４２の出力におけるＭＳＢからＬＳＢまで、繰り返し行われ、サンプルホールド回路４０の出力とＤ／Ａ変換回路４２の出力とが一致した時点におけるＤ／Ａ変換回路４２と連動する逐次比較レジスタ４４のディジタル出力が、この逐次比較方式Ａ／Ｄ変換回路の出力となる。
【０００４】
オーバサンプリング方式の高性能Ａ／Ｄ変換回路として、従来のΔ変調方式Ａ／Ｄ変換回路の構成を図５に示す。同図において、Δ変調方式Ａ／Ｄ変換回路は、基準電圧（図５では接地電圧）と加算回路５２の出力電圧とを比較し、比較結果に基づいて１ビットのディジタルデータを出力するコンパレータ５０と、コンパレータ５０の出力である１ビットのディジタルデータを入力とするＤ／Ａ変換回路５４と、Ｄ／Ａ変換回路５４のアナログ出力を積分するアナログ積分回路５６と、アナログ積分回路５６の積分出力を反転する反転回路５７と、入力端子１０１から入力されるアナログ入力電圧と前記反転回路５７の反転出力とを加算する加算回路５２とを有している。
【０００５】
上記Δ変調方式Ａ／Ｄ変換回路は、コンパレータ５０において、基準電圧と加算回路５２の出力信号との大小比較に応じて、「１」または「０」の１ビットのディジタルデータが出力され、この１ビットのディジタルデータがＤ／Ａ変換回路５４によりアナログ信号に変換され、さらにこのアナログ信号がアナログ積分回路５６により積分され、反転回路５７に出力される。反転回路５７ではアナログ積分回路５６の積分出力を反転し、この反転出力が加算回路５２で入力端子１０１より入力されるアナログ入力電圧に加算され、この加算出力がコンパレータ５０により基準電圧と比較される。このように、入力端子１０１から入力されるアナログ入力電圧とアナログ積分回路５６の出力信号との信号レベルが一致するまで上記コンパレータ５０より比較動作が行われ、コンパレータ５０より連続的に出力される１ビットのディジタルデータがΔ変調方式Ａ／Ｄ変換回路の変換出力となる。
【０００６】
オーバサンプリング方式の高性能Ａ／Ｄ変換回路として、従来のΔΣ変調方式Ａ／Ｄ変換回路の構成を図６に示す。同図において、ΔΣ変調方式Ａ／Ｄ変換回路は、基準電圧（図６では接地電圧）とアナログ積分回路６６の出力とを大小比較し、その比較結果に応じて１ビットのディジタルデータを出力するコンパレータ６０と、コンパレータ６０より出力される１ビットのディジタルデータをＤ／Ａ変換するＤ／Ａ変換回路６２と、Ｄ／Ａ変換回路６２のアナログ出力を反転する反転回路６３と、入力端子１０３から入力されるアナログ入力電圧と反転回路６３の反転出力とを加算する加算回路６４と、加算回路６４の出力信号を積分するアナログ積分回路６６とを有している。
【０００７】
上記ΔΣ変調方式Ａ／Ｄ変換回路は、入力端子１０３から入力されるアナログ入力電圧と反転回路６３の反転出力とが加算回路６４で加算され、この加算出力がアナログ積分回路６６で積分される。そしてコンパレータ６０でアナログ積分回路６６の積分出力と基準電圧とが比較され、比較結果に応じて１ビットのディジタルデータが出力端子１０４及びＤ／Ａ変換回路６２に出力される。
Ｄ／Ａ変換回路６２では、入力された１ビットのディジタルデータがアナログ電圧に変換され、このアナログ電圧は反転回路６３で反転される。この反転回路６３の反転出力は加算回路６４で、入力端子１０３から入力されるアナログ入力電圧と加算され、この加算出力がアナログ積分回路６６に入力される。
【０００８】
このようにして、基準電圧と、アナログ積分回路６６の出力信号との信号レベルが一致するまで上記コンパレータ５０より比較動作が行われ、コンパレータ５０より連続的に出力される１ビットのディジタルデータがΔΣ変調方式Ａ／Ｄ変換回路の変換出力となる。
【０００９】
【発明が解決しようとする課題】
上述した逐次比較方式Ａ／Ｄ変換回路では、サンプルホールド回路が必要であり、また、例えば、サンプリング周波数が１９２ＫＨｚで、２４ビットのディジタル信号を出力するＡ／Ｄ変換回路を構成するには、１／１９２×１０3＝５．２μsec内でサンプルホールドと２４回の逐次比較動作を行う必要があり、セトリング時間が１００ｎｓ程度の２４ビット出力のＡ／Ｄ変換回路が必要となるが、これは実現が非常に困難である。
さらに、逐次比較方式Ａ／Ｄ変換回路では、コンパレータで入力アナログ電圧と、Ｄ／Ａ変換回路のフルスケール電圧の１／２の電圧（Ｄ／Ａ変換回路のＭＳＢに相当するビットが示す電圧値）ＭＳＢと、から比較していくので、分解能を上げていくと、フルスケール電圧／２付近の単調性を失ったり、コード欠けを発生し易くなり、高性能の逐次比較方式Ａ／Ｄ変換回路を得ることは困難であるという問題が有った。
【００１０】
また、オーバサンプリング方式の従来のΔ変調方式Ａ／Ｄ変換回路やΔΣ変調方式Ａ／Ｄ変換回路では、アナログ積分回路を有するために高いＳ／Ｎを得るには、ＬＳＩ内に大きな容量を有する必要があるが、ＬＳＩ内に大きな容量を作ると、チップサイズが大きくなり、また高性能化を図るには高い周波数のオーバサンプリングクロックが必要となるという問題が有った。
【００１１】
さらに、Δ変調方式Ａ／Ｄ変換回路やΔΣ変調方式Ａ／Ｄ変換回路では、１ビットのディジタルデータをアナログ処理することにより１２０ｄＢ以上のダイナミックレンジ、Ｓ／Ｎを得るのは困難であり、また、Ａ／Ｄ変換回路を構成する積分回路としてアナログ積分回路を使用しているために、時分割による多チャンネルＡ／Ｄ変換を行うことは困難である。
最近の高性能オーディオ機器では、２４ビットのＡ／Ｄ変換を要求されるようになったが、上述した従来の各種Ａ／Ｄ変換回路では、２４ビット精度のＡ／Ｄ変換を行うことは困難であった。
本発明は、このような事情に鑑みてなされたものであり、オーディオ用の高性能のＡ／Ｄ変換回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記ディジタル積分回路は、前記コンパレータから出力される符号を示す１ビットデータに応じてカウントアップまたはカウントダウンを行い、複数ビットの計数出力を行うアップダウンカウンタと、前記アップダウンカウンタの計数出力とこれまでの計数結果とを加算し、前記Ｄ／Ａ変換回路の入力信号となる複数ビットのディジタル信号を出力する加算器とを備え、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、 ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得ることを特徴とする。
【００１３】
また、請求項２に記載の発明は、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記ディジタル積分回路は、前記コンパレータから出力される符号を示す１ビットデータに応じてカウントアップまたはカウントダウンを行い、複数ビットの計数出力を行うアップダウンカウンタと、前記アップダウンカウンタの計数出力とこれまでの計数結果とを加算し出力する第１の加算器と、前記第１の加算器の加算出力をこれまでの加算結果と加算し出力する第２の加算器と、前記アップダウンカウンタ、第１の加算器および第２の加算器の各出力を所定の比率で加算し、前記Ｄ／Ａ変換回路の入力信号となる複数ビットのディジタル信号を出力する第３の加算手段とを備え、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、 ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得ることを特徴とする。
【００１５】
請求項１、２に記載の発明によれば、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得るようにしたので、低いオーバサンプリングレートで高性能のＡ／Ｄ変換回路を構成することができる。
すなわち、従来のΔ変調方式Ａ／Ｄ変換回路、ΔΣ変調方式Ａ／Ｄ変換回路は１６ビット分解能、もしくは２０ビット分解能しかなく、これらの従来のＡ／Ｄ変換回路を用いてＡ／Ｄ変換における２４ビットの分解能を得ようとすると、オーバサンプリングレートを従来（従来のオーバサンプリングレートは１２８ｆs乃至５１２ｆs、但し、ｆsはサンプリング周波数）のものよりもさらに高くする必要がある。例えば、４４．１ｋＨｚサンプリングフォーマットのデータをさらに高い１０２４ｆs、あるいは２０４８ｆsにするということは、４５ＭＨz、あるいは９０ＭＨzのクロックが必要になる。また、ＤＶＤオーディオフォーマットでは、１９２ＫＨz、９６ＫＨz等のより高いサンプリング周波数が使用されるが、これらのサンプリング周波数を１０２４ｆsあるいは２０４８ｆsにオーバサンプリングすると、最大で約４００ＭＨzのクロックが必要になり、実用的ではない。これらの高いオーバーサンプリングレートと比較すると、本発明に係るＡ／Ｄ変換回路では、より低いオーバーサンプリングレート（従来と同程度のオーバーサンプリングレート）で、２４ビットという高分解能でＡ／Ｄ変換を行うことができる。
【００１６】
また、本発明に係るＡ／Ｄ変換回路はフィードバックタイプであるので、逐次比較方式のＡ／Ｄ変換回路のように単調性の劣化がない。
また、本発明では、Ａ／Ｄ変換回路の構成要素である積分回路として、ディジタル積分回路を使用しており、アナログ積分回路が不要であるので、容量を必要とせず、ＬＳＩ化に適したＡ／Ｄ変換回路が得られる。
さらに、ディジタル積分回路を使用してＡ／Ｄ変換を行なっているので、時分割による多チャンネルＡ／Ｄ変換が可能となる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。本発明の実施の形態に係るＡ／Ｄ変換回路の構成を図１に示す。ディジタル積分回路１４の出力信号を入力信号とし、複数ビット（本実施の形態では２４ビット）のディジタル信号をアナログ信号に変換するＤ／Ａ変換回路（ＤＡＣ）１０と、入力される信号源１６から入力端子２００を介して入力されるアナログ信号とＤ／Ａ変換回路１０のアナログ出力信号とを比較し、比較結果に応じた１ビットのディジタルデータを出力するコンパレータ１２と、コンパレータ１２から出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路１４とを有している。
【００１８】
上記構成において、入力端子２００から入力される信号源１６からのアナログ信号とＤ／Ａ変換回路１０から出力されるアナログ信号とがコンパレータ１２で比較され、入力アナログ信号のレベルがＤ／Ａ変換回路１０の出力信号のレベルより大きい場合には「１」、入力アナログ信号のレベルがＤ／Ａ変換回路１０の出力信号のレベルより小さい場合には、「０」の１ビットのディジタルデータをディジタル積分回路１４に出力する。
ディジタル積分回路１４では、入力される１ビットのディジタルデータをディジタル積分、すなわち、加算し、その加算結果である２４ビットのディジタルデータを入力されるクロックＣＬＫに同期してＤ／Ａ変換回路１０に出力する。
【００１９】
このようにしてコンパレータ１２では入力端子２００より入力されるアナログ電圧とＤ／Ａ変換回路１０のアナログ出力とが一致するまで比較動作が行なわれ、一致した時点におけるディジタル積分回路１４からの２４ビットのディジタル出力が入力アナログ電圧のＡ／Ｄ変換結果となる。
【００２０】
次に、図１におけるディジタル積分回路１４の具体的構成の一例を図２に示す。同図において、ディジタル積分回路１４は、コンパレータ１２の出力信号である１ビットのディジタルデータ（アップダウン信号（ＵＤ））が入力端子２０１を介して入力されるアップダウンカウンタ（Ｕ／Ｄ）２０と、アップダウンカウンタ２０の計数出力をこれまでの計数値に加算する加算器２２とを有している。上記構成において、入力端子２０１を介して、図１におけるコンパレータ１２からの入力アナログ電圧とＤ／Ａ変換回路１０のアナログ出力との比較結果を示す１ビットのディジタルデータが、アップダウンカウンタ２０に入力される。ここでディジタルデータの「１」はカウントアップを、「０」はカウントダウンを指示する信号となる。
【００２１】
アップダウンカウンタ２０では、クロックＣＬＫに同期して入力された１ビットのディジタルデータに応じてカウントアップ、またはカウントダウンを行ない、その計数結果（２４ビット）を加算器２２に出力する。加算器２２は、加算器２２においてこれまでに加算した結果と入力されたアップダウンカウンタ２０の計数出力とをクロックＣＬＫに同期して加算し、その加算結果（２４ビット）を、出力端子２０２を介してＤ／Ａ変換回路１０に出力する。このようにしてディジタル積分が行われる。
【００２２】
次に、図１におけるディジタル積分回路１４の具体的構成の他の例を図３に示す。図３に示すディジタル積分回路が図２に示すそれと構成上、異なるのは、加算器２２の出力をさらに、加算する加算器３０と、アップダウンカウンタ２０、加算器２２及び加算器３０の各出力を所定の比率で加算する加算器３２とを有する点であり、他の構成は同一である。図２に示すディジタル積分回路が１段積分回路であるのに対し、この構成例では多段積分回路としして構成され、加算器２２、３０で２段階のディジタル積分を行っている。このため、図３に示す構成例では、図２に示す構成例に比してコンパレータの１２の収束時間が早くなる、という効果が得られる。
上記構成において、ディジタル積分回路１４は、入力端子２０３を介して図１におけるコンパレータ１２より、入力アナログ電圧とＤ／Ａ変換回路１０のアナログ出力との比較結果、すなわちカウントアップ、またはカウントダウンを示す１ビットのディジタルデータがアップダウンカウンタ２０に入力される。
【００２３】
アップダウンカウンタ２０では、クロックＣＬＫに同期して入力された１ビットのディジタルデータに応じてカウントアップ、またはカウントダウンを行ない、その計数結果（２４ビット）を加算器２２及び加算器３２に出力する。加算器２２は、加算器２２においてこれまでに加算した結果と入力されたアップダウンカウンタ２０の計数出力とをクロックＣＬＫに同期して加算し、その加算結果（２４ビット）を加算器３０及び加算器３２に出力する。
【００２４】
加算器３０では、これまでに加算した結果と入力された加算器２２の加算出力とをクロックＣＬＫに同期して加算し、その出力を加算器３２に出力する。加算器３２では、クロックＣＬＫに同期してアップダウンカウンタ２０、加算器２２及び加算器３０の各出力を所定の比率で加算し、出力端子２０４を介してＤ／Ａ変換回路１０に出力する。
【００２５】
本発明の実施の形態に係るＡ／Ｄ変換回路によれば、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得るようにしたので、低いオーバサンプリングレートで高性能のＡ／Ｄ変換回路を構成することができる。
すなわち、従来のΔ変調方式Ａ／Ｄ変換回路、ΔΣ変調方式Ａ／Ｄ変換回路は１６ビット分解能、もしくは２０ビット分解能しかなく、これらの従来のＡ／Ｄ変換回路を用いてＡ／Ｄ変換における２４ビットの分解能を得ようとすると、オーバサンプリングレートを従来（従来のオーバサンプリングレートは１２８ｆsまたは５１２ｆs、但し、ｆsはサンプリング周波数）のものよりもさらに高くする必要がある。例えば、４４．１ｋＨｚサンプリングフォーマットのデータをさらに高い１０２４ｆs、あるいは２０４８ｆsにするということは、４５ＭＨz、あるいは９０ＭＨzのクロックが必要になる。また、ＤＶＤオーディオフォーマットでは、１９２ＫＨz、９６ＫＨz等のより高いサンプリング周波数が使用されるが、これらのサンプリング周波数を１０２４ｆsあるいは２０４８ｆsにオーバサンプリングすると、最大で約４００ＭＨzのクロックが必要になり、実用的ではない。これらの高いオーバーサンプリングレートと比較すると、本発明に係るＡ／Ｄ変換回路では、より低いオーバーサンプリングレート（従来と同程度のオーバーサンプリングレート）で、２４ビットという高分解能でＡ／Ｄ変換を行うことができる。
【００２６】
また、本発明の実施の形態に係るＡ／Ｄ変換回路はフィードバックタイプであるので、逐次比較方式のＡ／Ｄ変換回路のように単調性の劣化がない。
また、本発明の実施の形態に係るＡ／Ｄ変換回路では、Ａ／Ｄ変換回路の構成要素である積分回路として、ディジタル積分回路を使用しており、アナログ積分回路が不要であるので、容量を必要とせず、ＬＳＩ化に適したＡ／Ｄ変換回路が得られる。
さらに、ディジタル積分回路を使用してＡ／Ｄ変換を行なっているので、時分割による多チャンネルＡ／Ｄ変換が可能となる。
本実施の形態に係るＡ／Ｄ変換回路では、図２、図３で示したように、ディジタル積分回路に１段構成のものと、多段（２段）構成のものとについて開示しているが、本願発明の内容は、これに限定されず、３段以上の多段積分回路を用いても本発明の目的を達成できることは明らかである。
【００２７】
【発明の効果】
以上に説明したように、請求項１、２に記載の発明によれば、複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得るようにしたので、低いオーバサンプリングレートで高性能のＡ／Ｄ変換回路を構成することができる。
【００２８】
また、本発明の実施の形態に係るＡ／Ｄ変換回路はフィードバックタイプであるので、逐次比較方式のＡ／Ｄ変換回路のように単調性の劣化がない。
また、本発明の実施の形態では、Ａ／Ｄ変換回路の構成要素である積分回路として、ディジタル積分回路を使用しており、アナログ積分回路が不要であるので、容量を必要とせず、ＬＳＩ化に適したＡ／Ｄ変換回路が得られる。
さらに、本実施の形態に係るＡ／Ｄ変換回路ではディジタル積分回路を使用してＡ／Ｄ変換を行なっているので、時分割による多チャンネルＡ／Ｄ変換が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係るＡ／Ｄ変換回路の構成を示すブロック図。
【図２】 図１に示すＡ／Ｄ変換回路におけるディジタル積分回路の具体的構成の一例を示すブロック図。
【図３】 図１に示すＡ／Ｄ変換回路におけるディジタル積分回路の具体的構成の他の例を示すブロック図。
【図４】 従来の逐次比較方式Ａ／Ｄ変換回路の構成を示すブロック図。
【図５】 従来のΔ変調方式Ａ／Ｄ変換回路の構成を示すブロック図。
【図６】 従来のΔΣ変調方式Ａ／Ｄ変換回路の構成を示すブロック図。
【符号の説明】
１０ Ｄ／Ａ変換回路
１２ コンパレータ
１４ ディジタル積分回路
１６ 信号源
２０ アップダウンカウンタ
２２、３０、３２ 加算器
Claims (2)
- 複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、
入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、
前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、
前記ディジタル積分回路は、前記コンパレータから出力される符号を示す１ビットデータに応じてカウントアップまたはカウントダウンを行い、複数ビットの計数出力を行うアップダウンカウンタと、前記アップダウンカウンタの計数出力とこれまでの計数結果とを加算し、前記Ｄ／Ａ変換回路の入力信号となる複数ビットのディジタル信号を出力する加算器とを備え、
前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、 ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得ることを特徴とするＡ／Ｄ変換回路。 - 複数ビットのディジタル信号をアナログ信号に変換するＤ／Ａ変換回路と、
入力アナログ信号と、前記Ｄ／Ａ変換回路のアナログ出力信号とを比較し、比較結果に応じた１ビットデータを出力するコンパレータと、
前記コンパレータから出力される１ビットデータを取り込み、ディジタル積分し、複数ビットのディジタル信号を出力するディジタル積分回路とを有し、
前記ディジタル積分回路は、前記コンパレータから出力される符号を示す１ビットデータに応じてカウントアップまたはカウントダウンを行い、複数ビットの計数出力を行うアップダウンカウンタと、前記アップダウンカウンタの計数出力とこれまでの計数結果とを加算し出力する第１の加算器と、前記第１の加算器の加算出力をこれまでの加算結果と加算し出力する第２の加算器と、前記アップダウンカウンタ、第１の加算器および第２の加算器の各出力を所定の比率で加算し、前記Ｄ／Ａ変換回路の入力信号となる複数ビットのディジタル信号を出力する第３の加算手段とを備え、
前記Ｄ／Ａ変換回路は、前記ディジタル積分回路の出力信号を入力信号とし、 ディジタル出力信号を、少なくとも、前記コンパレータの出力、もしくは、前記ディジタル積分回路の出力、のいずれか１つから得ることを特徴とするＡ／Ｄ変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160896A JP3956582B2 (ja) | 2000-05-30 | 2000-05-30 | Ａ／ｄ変換回路 |
| US09/870,153 US6703958B2 (en) | 2000-05-30 | 2001-05-30 | Analog-to-digital converter |
| TW090113039A TW483260B (en) | 2000-05-30 | 2001-05-30 | An analog-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160896A JP3956582B2 (ja) | 2000-05-30 | 2000-05-30 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345700A JP2001345700A (ja) | 2001-12-14 |
| JP3956582B2 true JP3956582B2 (ja) | 2007-08-08 |
Family
ID=18665019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000160896A Expired - Fee Related JP3956582B2 (ja) | 2000-05-30 | 2000-05-30 | Ａ／ｄ変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6703958B2 (ja) |
| JP (1) | JP3956582B2 (ja) |
| TW (1) | TW483260B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100571781B1 (ko) * | 2002-08-13 | 2006-04-18 | 삼성전자주식회사 | 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법 |
| US7652723B1 (en) | 2004-04-19 | 2010-01-26 | Video Accessory Corporation | Composite video signal correction unit for video imaging and video recording systems |
| JP4816457B2 (ja) | 2004-09-02 | 2011-11-16 | ソニー株式会社 | 撮像装置及び撮像結果の出力方法 |
| EP1831705A1 (en) * | 2004-12-23 | 2007-09-12 | Koninklijke Philips Electronics N.V. | On silicon interconnect capacitance extraction |
| JP4613311B2 (ja) * | 2005-02-10 | 2011-01-19 | 国立大学法人静岡大学 | ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置 |
| JP4496493B2 (ja) * | 2006-07-07 | 2010-07-07 | 智章 上田 | Ｄａコンバータおよびａｄコンバータ |
| JP5347341B2 (ja) * | 2008-06-06 | 2013-11-20 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
| US9112522B2 (en) * | 2013-07-02 | 2015-08-18 | Enphase Energy, Inc. | Delta conversion analog to digital converter providing direct and quadrature output |
| US8923104B1 (en) * | 2013-11-26 | 2014-12-30 | Oracle International Corporation | Fast ADC for optical tape wobble signal |
| US10177833B2 (en) * | 2016-09-19 | 2019-01-08 | Chi-Box, Inc. | Capture and regeneration of subtle energy resonance signals |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4243974A (en) | 1978-02-24 | 1981-01-06 | E. I. Du Pont De Nemours And Company | Wide dynamic range analog to digital converter |
| CH640379A5 (de) * | 1978-12-01 | 1983-12-30 | Bbc Brown Boveri & Cie | Verfahren und einrichtung zur signaluebertragung. |
| DE3147409A1 (de) * | 1981-11-30 | 1983-06-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zur a/d-wandlung |
| FR2570831B1 (fr) * | 1984-09-21 | 1987-04-24 | Efcis | Detecteur de niveau de signal analogique |
| JPH0779243B2 (ja) * | 1987-04-10 | 1995-08-23 | 日本電気株式会社 | オ−バ−サンプル形ａ／ｄ変換器 |
| US5459319A (en) * | 1988-02-23 | 1995-10-17 | The Boeing Company | Radiation detector circuit having a 1-bit quantized output |
| JP2789933B2 (ja) | 1992-05-27 | 1998-08-27 | 日本電気株式会社 | デジタル積分回路 |
| JP2885650B2 (ja) * | 1993-11-11 | 1999-04-26 | 株式会社東芝 | ディスク再生装置 |
| US5592508A (en) * | 1994-09-22 | 1997-01-07 | Cooper; J. Carl | Analog signal coding and transmission apparatus and method capable of operation with multiple types of analog and digital signals |
| US5675340A (en) * | 1995-04-07 | 1997-10-07 | Iowa State University Research Foundation, Inc. | Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects |
-
2000
- 2000-05-30 JP JP2000160896A patent/JP3956582B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-30 TW TW090113039A patent/TW483260B/zh not_active IP Right Cessation
- 2001-05-30 US US09/870,153 patent/US6703958B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010048384A1 (en) | 2001-12-06 |
| JP2001345700A (ja) | 2001-12-14 |
| US6703958B2 (en) | 2004-03-09 |
| TW483260B (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4890503B2 (ja) | デルタシグマ変調器 | |
| JP5496399B2 (ja) | 短縮化処理を有するシグマデルタ変調器及びその適用 | |
| JP2994497B2 (ja) | Ｄ／ａコンバータのｄｃオフセットキャリブレーション方法とｄ／ａコンバータのｄｃオフセットキャリブレーションシステム | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| WO1989007862A1 (en) | Digital to analogue converter | |
| JP3371681B2 (ja) | 信号処理装置 | |
| JPH0346415A (ja) | ディジタル・アナログ変換回路 | |
| US4652858A (en) | Interpolative D/A converter | |
| JPH10135837A (ja) | オーディオ用デルタシグマ変調器 | |
| JPS6380626A (ja) | デイジタル・アナログ変換回路 | |
| US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
| JP5113285B2 (ja) | オフセットを用いるシグマ−デルタ変調 | |
| KR20120027130A (ko) | 입력 신호로부터 ｒｆ 신호를 합성하기 위한 방법, 델타-시그마 변조기 및 집적 회로 | |
| JPH073953B2 (ja) | コード変換器 | |
| JP2000341129A (ja) | 信号処理装置 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JP2004165905A (ja) | 半導体集積回路 | |
| JP3074301B2 (ja) | 向上したオ―バサンプリングシグマ―デルタ変調器 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| JPH10242864A (ja) | Ｄ／ａ変換器及び半導体集積回路 | |
| JPH07297716A (ja) | Ｄａ変換器 | |
| Aruna et al. | Design of Different High-Speed Data Converters using Verilog | |
| JP2004247930A (ja) | デルタシグマ型マルチビットａ／ｄコンバータおよびそれを用いる光ディスク記録／再生装置ならびにダウンサンプリング方法 | |
| JPH07321661A (ja) | Ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |